TWI527230B - 薄膜電晶體結構及其製作方法 - Google Patents
薄膜電晶體結構及其製作方法 Download PDFInfo
- Publication number
- TWI527230B TWI527230B TW101138720A TW101138720A TWI527230B TW I527230 B TWI527230 B TW I527230B TW 101138720 A TW101138720 A TW 101138720A TW 101138720 A TW101138720 A TW 101138720A TW I527230 B TWI527230 B TW I527230B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide semiconductor
- metal oxide
- gate insulating
- insulating layer
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 55
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title description 12
- 239000010410 layer Substances 0.000 claims description 186
- 239000004065 semiconductor Substances 0.000 claims description 97
- 229910044991 metal oxide Inorganic materials 0.000 claims description 94
- 150000004706 metal oxides Chemical class 0.000 claims description 94
- 239000013078 crystal Substances 0.000 claims description 91
- 239000011241 protective layer Substances 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 51
- 239000002245 particle Substances 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 229910052738 indium Inorganic materials 0.000 claims description 30
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 30
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 15
- 229910052735 hafnium Inorganic materials 0.000 claims description 11
- 239000011787 zinc oxide Substances 0.000 claims description 10
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 9
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 9
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 8
- 239000002244 precipitate Substances 0.000 description 4
- 229910052684 Cerium Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 3
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 3
- 229910000420 cerium oxide Inorganic materials 0.000 description 3
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- -1 hafnium nitride Chemical class 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
本發明是有關於一種半導體結構及其製作方法，且特別是有關於一種薄膜電晶體結構及其製作方法。
以目前最為普及的液晶顯示器為例，其主要是由薄膜電晶體陣列基板、彩色濾光基板以及夾設於二者之間的液晶層所構成。在習知的薄膜電晶體陣列基板上，多採用非晶矽(a-Si)薄膜電晶體或低溫多晶矽薄膜電晶體作為各個子畫素的切換元件。一般來說，薄膜電晶體至少具有閘極、源極、汲極以及通道層等構件，其中可透過控制閘極的電壓來改變通道層的導電性，以使源極與汲極之間形成導通(開)或絕緣(關)的狀態。此外，通常還會在通道層上形成一具有N型掺雜或P型掺雜的毆姆接觸層，以減少通道層與源極、或通道層與汲極間的接觸電阻。而在習知的薄膜電晶體中，所使用的通道層材質大多為非晶矽(amorphous silicon,a-Si)或多晶矽(poly-silicon,p-Si)。
然而，不論是以非晶矽或是以多晶矽作為通道層的材料，其製作的薄膜電晶體均需要較高的製程溫度，因此目前的低溫多晶矽及非晶矽的製程可能會破壞軟性基板、黏著層等構件的特性，而導致該些構件劣化，進而影響顯示器的元件特性。此外，由於非晶矽薄膜電晶體的載子遷移率(carrier mobility)較低且信賴性(reliability)不佳，因
此非晶矽薄膜電晶體的應用範圍仍受到諸多限制。
本發明提供一種薄膜電晶體結構，其具有銦含量較高的結晶顆粒，可提升元件的載子移動率(carrier mobility)與穩定性。
本發明提供一種薄膜電晶體結構及其製作方法，用以製作上述薄膜電晶體結構。
本發明之一實施例提出一種薄膜電晶體結構，配置於一基板上。薄膜電極晶體結構包括一金屬氧化物半導體層、一閘極、一源極與一汲極、一閘絕緣層以及一保護層。金屬氧化物半導體層具有一結晶表面，其中結晶表面是由多個彼此不相連的結晶顆粒所組成，且結晶表面中的銦含量占結晶表面中所有金屬成分的50%以上。閘極配置於金屬氧化物半導體層的一側。源極與汲極配置於金屬氧化物半導體層的另一側上。閘絕緣層配置於閘極與金屬氧化物半導體層之間。保護層配置於閘絕緣層上，其中金屬氧化物半導體層的結晶表面直接接觸閘絕緣層或保護層。
在本發明之一實施例中，上述之閘極配置於基板上，閘絕緣層覆蓋閘極與部分基板。金屬氧化物半導體層配置於閘絕緣層上。源極與汲極暴露出金屬氧化物半導層的結晶表面。保護層覆蓋源極、汲極、閘絕緣層以及結晶表面。
在本發明之一實施例中，上述之源極與汲極配置於基板上且暴露出基板的一部分。金屬氧化物半導體層配置於
源極與汲極上且覆蓋基板的部分。閘絕緣層配置於金屬氧化物半導體層上且覆蓋金屬氧化物半導體層、源極以及汲極。閘極配置於閘絕緣層上，而保護層覆蓋閘極以及閘絕緣層。
在本發明之一實施例中，上述之金屬氧化物半導體層的材質包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)。
在本發明之一實施例中，上述之閘絕緣層的材質與保護層的材質包括矽氧化物、矽氮化物或矽氮氧化物。
在本發明之一實施例中，上述之每一結晶顆粒的粒徑介於1奈米至100奈米之間。
本發明之一實施例還提出一種薄膜電晶體結構的製作方法，其包括以下步驟。形成一閘極於一基板上。形成一閘絕緣層於基板上，其中閘絕緣層覆蓋閘極與部分基板。形成一金屬氧化物半導體層於閘絕緣層上，其中金屬氧化物半導體層暴露出部分閘絕緣層。形成一源極與一汲極於金屬氧化物半導體層上，其中源極與汲極暴露出金屬氧化物半導體層的一部分表面。形成一保護層於源極與汲極上。保護層覆蓋源極、汲極以及閘絕緣層，且保護層直接接觸源極與閘極所暴露出之金屬氧化物半導體層的部分表面，而形成一結晶表面。結晶表面是由多個彼此不相連的結晶顆粒所組成，且結晶表面中的銦含量占結晶表面中所有金屬成分的50%以上。
在本發明之一實施例中，上述之金屬氧化物半導體層
的材質包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)。
在本發明之一實施例中，上述之閘絕緣層的材質與保護層的材質包括矽氧化物、矽氮化物或矽氮氧化物。
在本發明之一實施例中，上述之每一結晶顆粒的粒徑介於1奈米至100奈米之間。
在本發明之一實施例中，上述之形成保護層的製程溫度介於100℃至300℃。
本發明之一實施例更提出一種薄膜電晶體結構的製作方法，其包括以下步驟。形成一源極與一汲極於一基板上，其中源極與汲極暴露出基板的一部分。形成一金屬氧化物半導體層於基板上，其中金屬氧化物半導體層覆蓋源極、汲極以及源極與汲極所暴露出基板的部分。形成一閘絕緣層於基板上，其中閘絕緣層覆蓋金屬氧化物半導體層、源極與汲極，且閘絕緣層直接接觸金屬氧化物半導體層而形成一結晶表面。結晶表面是由多個彼此不相連的結晶顆粒所組成，且結晶表面中的銦含量占結晶表面中所有金屬成分的50%以上。形成一閘極於閘絕緣層上。形成一保護層於閘極上，其中保護層覆蓋閘極與閘絕緣層。
在本發明之一實施例中，上述之金屬氧化物半導體層的材質包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)。
在本發明之一實施例中，上述之閘絕緣層的材質與保護層的材質包括矽氧化物、矽氮化物或矽氮氧化物。
在本發明之一實施例中，上述之每一結晶顆粒的粒徑介於1奈米至100奈米之間。
在本發明之一實施例中，上述之形成閘絕緣層的製程溫度介於100℃至400℃。
基於上述，由於本發明之金屬氧化物半導體層與保護層或閘絕緣層接觸的介面具有多個彼此不相連的結晶顆粒，其中結晶表面中的銦含量占結晶表面中所有金屬成分的50%以上，且銦的導電性較佳，因此本發明之薄膜電晶體結構可具有較高的載子遷移率與穩定性。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A繪示為本發明之一實施例之一種薄膜電晶體結構的剖面示意圖。圖1B繪示為圖1A之薄膜電晶體結構的俯視示意圖。為了方便說明起見，圖1B中省略繪示部分圖1A的構件。依照本實施例的薄膜電晶體結構的製作方法，首先，請參考圖1A，形成一閘極110a於一基板10上。此處，基板10的材質例如為玻璃、塑膠或其他合適的材料，而閘極110a的材質例如是金屬。
接著，請同時參考圖1A與圖1B，形成一閘絕緣層120a於基板110a上，其中閘絕緣層120a覆蓋閘極110a與部分基板110a。此處，閘絕緣層120a的材質例如是矽氧化物、矽氮化物或矽氮氧化物。
接著，請再同時參考圖1A與圖1B，形成一金屬氧化物半導體層130a於閘絕緣層120a上，其中金屬氧化物半導體層130a暴露出部分閘絕緣層120a。此處，金屬氧化物半導體層130a的材質例如是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)。
之後，請再同時參考圖1A與圖1B，形成一源極140a與一汲極150a於金屬氧化物半導體層130a上，其中源極140a與汲極150a暴露出金屬氧化物半導體層130a的一部分表面S。此處，源極140a與汲極150a的材質例如是金屬，且源極140a與汲極150a所採用的金屬可與閘極110a所採用的金屬相同或不同，於此並不加以限制。
最後，請再參考圖1A，形成一保護層160a於源極140a與汲極150a上，其中保護層160a覆蓋源極140a、汲極150a以及閘絕緣層120a。特別是，保護層160a直接接觸源極140a與閘極150a所暴露出之金屬氧化物半導體層130a的部分表面S，而形成一結晶表面131a，其中結晶表面131a是由多個彼此不相連的結晶顆粒132a所組成，且結晶表面131a中的銦含量占結晶表面131a中所有金屬成分的50%以上。較佳地，銦含量占結晶表面131a中所有金屬成分的53%，而鎵含量占結晶表面131a中所有金屬成分的32%，而鋅含量占結晶表面131a中所有金屬成分的15%。上述之金屬含量所佔的比例皆是以原子百分比來計算。
更具體來說，在本實施例中，形成保護層160a的製程溫度例如是介於100℃至300℃，在此製程中，金屬氧化
物半導體層130a與保護層160a所接觸的界面(即部分表面S)會逐漸析出富含銦含量的結晶顆粒132a(此為析出物)。此處，保護層160a的材質例如是矽氧化物、矽氮化物或矽氮氧化物，而每一結晶顆粒132a的粒徑例如是介於1奈米至100奈米之間。至此，已完成薄膜電晶體結構100a的製作。在其他實施例中，亦可在形成保護層160a後，進行一退火製程，其製程溫度例如是介於200℃至400℃，藉此更進一步地增加析出富含銦含量的結晶顆粒132a。
在結構上，請再參考圖1A，在本實施例中，薄膜電晶體結構100a是配置於基板10上，其中薄膜電極晶體結構100a包括金屬氧化物半導體層130a、閘極110a、源極140a與汲極150a、閘絕緣層120a以及保護層160a。金屬氧化物半導體層130a具有結晶表面131a，其中結晶表面131a是由彼此不相連的結晶顆粒132a所組成，且結晶表面131a中的銦含量占結晶表面131a中所有金屬成分的50%以上。閘極110a配置於金屬氧化物半導體層130a的一側。源極140a與汲極150a配置於金屬氧化物半導體層130a的另一側上。閘絕緣層120a配置於閘極110a與金屬氧化物半導體層130a之間。保護層160a配置於閘絕緣層120a上，其中金屬氧化物半導體層130a的結晶表面131a直接接觸保護層160a。
更具體來說，本實施例之閘極110a配置於基板10上，閘絕緣層120a覆蓋閘極110a與部分基板10。金屬氧化物半導體層130a配置於閘絕緣層120a上。源極140a與
汲極150a暴露出金屬氧化物半導層130a的結晶表面131a。保護層160a覆蓋源極140a、汲極150a、閘絕緣層120a以及結晶表面131a。簡言之，本實施例之薄膜電晶體結構100a為一底電極薄膜電晶體(bottom gate TFT)結構。此外，在本實施例中，金屬氧化物半導體層130a的材質例如是氧化銦鎵鋅，而閘絕緣層120a的材質與保護層160a的材質例如是矽氧化物、矽氮化物或矽氮氧化物。結晶顆粒132a的粒徑例如是介於1奈米至100奈米之間。
由於本實施例之金屬氧化物半導體層130a與保護層160a接觸的界面(即部分表面S)具有彼此不相連的結晶顆粒132a，其中結晶表面131a中的銦含量占結晶表面131a中所有金屬成分的50%以上，且銦的導電性較佳。因此，源極140a與金屬氧化物半導體層130a、或是汲極150a與金屬氧化物半導體層130a之間的接觸電阻可被降低，故本實施例之薄膜電晶體結構100a可具有較高的載子遷移率、穩定性及開口率。此外，由於本實施例之金屬氧化物半導體層130a與保護層160a接觸的界面具有結晶顆粒132a，因此相較習知沒有結晶顆粒之氧化物半導體通道層而言，本實施例之金屬氧化物半導體層130a的寬度W可在不影響開口率的情況下所縮短，可節省佈局空間與製作成本。
圖2繪示為本發明之另一實施例之一種薄膜電晶體結構的剖面示意圖。依照本實施例的薄膜電晶體結構的製作方法，首先，請參考圖2，形成一源極140b與一汲極150b
於一基板10上，其中源極140b與汲極150b暴露出基板10的一部分12。此處，基板10的材質例如為玻璃、塑膠或其他合適的材料，而源極140b與汲極150b的材質例如是金屬。
接著，請再參考圖2，形成一金屬氧化物半導體層130b於基板10上，其中金屬氧化物半導體層130b覆蓋源極140b、汲極150b以及源極140b與汲極150b所暴露出基板10的部分12。此處，金屬氧化物半導體層130b的材質例如是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)。
接著，請再參考圖2，形成一閘絕緣層120b於基板10上，其中閘絕緣層120b覆蓋金屬氧化物半導體層130b、源極140b與汲極150b。特別是，閘絕緣層120b直接接觸金屬氧化物半導體層130b而形成一結晶表面131b，其中結晶表面131b是由多個彼此不相連的結晶顆粒132b所組成，且結晶表面131b中的銦含量占結晶表面131b中所有金屬成分的50%以上。較佳地，銦含量占結晶表面131b中所有金屬成分的53%，而鎵含量占結晶表面131b中所有金屬成分的32%，而鋅含量占結晶表面131b中所有金屬成分的15%。上述之金屬含量所佔的比例皆是以原子百分比來計算。
更具體來說，在本實施例中，形成閘絕緣層120b的製程溫度例如是介於100℃至400℃，在此製程中，金屬氧化物半導體層130b與閘絕緣層120b所接觸的界面(即部分表面S)會逐漸析出富含銦含量的結晶顆粒132b(此為
析出物)。此處，閘絕緣層120b的材質例如是矽氧化物、矽氮化物或矽氮氧化物，而每一結晶顆粒132b的粒徑例如是介於1奈米至100奈米之間。
之後，請再參考圖2，形成一閘極110b於閘絕緣層120b上。此處，閘極110b的材質包括金屬，且閘極110b所採用的金屬可與源極140b與汲極150b所採用的金屬相同或不同，於此並不加以限制。
最後，請再參考圖2，形成一保護層160b於閘極110b上，其中保護層160b覆蓋閘極110b與閘絕緣層120b。此處，保護層160b的材質例如是矽氧化物、矽氮化物或矽氮氧化物。至此，已完成薄膜電晶體結構100b的製作。在其他實施例中，亦可在形成保護層16ba後，進行一退火製程，其製程溫度例如是介於200℃至400℃，藉此更進一步地增加析出富含銦含量的結晶顆粒132b。
在結構上，請再參考圖2，在本實施例中，薄膜電晶體結構100b是配置於基板10上，其中薄膜電極晶體結構100b包括金屬氧化物半導體層130b、閘極110b、源極140b與汲極150b、閘絕緣層120b以及保護層160b。金屬氧化物半導體層130b具有結晶表面131b，其中結晶表面131b是由彼此不相連的結晶顆粒132b所組成，且結晶表面131b中的銦含量占結晶表面131b中所有金屬成分的50%以上。閘極110b配置於金屬氧化物半導體層130b的一側。源極140b與汲極150b配置於金屬氧化物半導體層130b的另一側上。閘絕緣層120b配置於閘極110b與金屬氧化
物半導體層130b之間。保護層160b配置於閘絕緣層120b上，其中金屬氧化物半導體層130b的結晶表面131b直接接觸閘絕緣層120b。
更具體來說，源極140b與汲極150b配置於基板10上且暴露出基板10的一部分12。金屬氧化物半導體層130b配置於源極140b與汲極150b上且覆蓋基板10的部分12。閘絕緣層120b配置於金屬氧化物半導體層130b上且覆蓋金屬氧化物半導體層130b、源極140b以及汲極150b。閘極110b配置於閘絕緣層120b上，而保護層160b覆蓋閘極110b以及閘絕緣層120b。此外，在本實施例中，金屬氧化物半導體層130b的材質例如是氧化銦鎵鋅，而閘絕緣層120b的材質與保護層160b的材質例如是矽氧化物、矽氮化物或矽氮氧化物。結晶顆粒132b的粒徑例如是介於1奈米至100奈米之間。
由於本實施例之金屬氧化物半導體層130b與閘絕緣層120b接觸的界面具有彼此不相連的結晶顆粒132b，其中結晶表面131b中的銦含量占結晶表面131b中所有金屬成分的50%以上，且銦的導電性較佳。因此，源極140b與金屬氧化物半導體層130b、或是汲極150b與金屬氧化物半導體層130b之間的接觸電阻可被降低，故本實施例之薄膜電晶體結構100b可具有較高的載子遷移率、穩定性及開口率。此外，由於本實施例之金屬氧化物半導體層130b與閘絕緣層120b接觸的界面具有結晶顆粒132b，因此相較習知沒有結晶顆粒之氧化物半導體通道層而言，本實施
例之金屬氧化物半導體層130b的寬度可在不影響開口率的情況下所縮短，可節省佈局空間與製作成本。
綜上所述，由於本發明之金屬氧化物半導體層與保護層或閘絕緣層接觸的界面具有彼此不相連的結晶顆粒，其中結晶表面中的銦含量占結晶表面中所有金屬成分的50%以上，且銦的導電性較佳。因此，源極與金屬氧化物半導體層、或是汲極與金屬氧化物半導體層之間的接觸電阻可被降低。故，本發明之薄膜電晶體結構可具有較高的載子遷移率、穩定性與開口率。此外，由於本發明之金屬氧化物半導體層與保護層或閘絕緣層接觸的界面具有結晶顆粒，因此可在不影響開口率的情況下縮短金屬氧化物半導體層的寬度，可節省佈局空間與製作成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧基板
12‧‧‧部分
100a、100b‧‧‧薄膜電晶體結構
110a、110b‧‧‧閘極
120a、120b‧‧‧閘絕緣層
130a、130b‧‧‧金屬氧化物半導體層
131a、131b‧‧‧結晶表面
132a、132b‧‧‧結晶顆粒
140a、140b‧‧‧源極
150a、150b‧‧‧汲極
160a、160b‧‧‧保護層
S‧‧‧部分表面
圖1A繪示為本發明之一實施例之一種薄膜電晶體結構的剖面示意圖。
圖1B繪示為圖1A之薄膜電晶體結構的俯視示意圖。
圖2繪示為本發明之另一實施例之一種薄膜電晶體結構的剖面示意圖。
10‧‧‧基板
100a‧‧‧薄膜電晶體結構
110a‧‧‧閘極
120a‧‧‧閘絕緣層
130a‧‧‧金屬氧化物半導體層
131a‧‧‧結晶表面
132a‧‧‧結晶顆粒
140a‧‧‧源極
150a‧‧‧汲極
160a‧‧‧保護層
S‧‧‧部分表面
Claims (16)
- 一種薄膜電晶體結構，配置於一基板上，該薄膜電極晶體結構包括：一金屬氧化物半導體層，具有一結晶表面，其中該結晶表面是由多個彼此不相連的結晶顆粒所組成，且該結晶表面中的銦含量占該結晶表面中所有金屬成分的50%以上；一閘極，配置於該金屬氧化物半導體層的一側；一源極與一汲極，配置於該金屬氧化物半導體層的另一側上；一閘絕緣層，配置於該閘極與該金屬氧化物半導體層之間；以及一保護層，配置於該閘絕緣層上，其中該金屬氧化物半導體層的該結晶表面直接接觸該閘絕緣層或該保護層。
- 如申請專利範圍第1項所述之薄膜電晶體結構，其中該閘極配置於該基板上，該閘絕緣層覆蓋該閘極與部分該基板，該金屬氧化物半導體層配置於該閘絕緣層上，該源極與該汲極暴露出該金屬氧化物半導層的該結晶表面，該保護層覆蓋該源極、該汲極、該閘絕緣層以及該結晶表面。
- 如申請專利範圍第1項所述之薄膜電晶體結構，其中該源極與該汲極配置於該基板上且暴露出該基板的一部分，該金屬氧化物半導體層配置於該源極與該汲極上且覆蓋該基板的該部分，該閘絕緣層配置於該金屬氧化物半導 體層上且覆蓋該金屬氧化物半導體層、該源極以及該汲極，該閘極配置於該閘絕緣層上，而該保護層覆蓋該閘極以及該閘絕緣層。
- 如申請專利範圍第1項所述之薄膜電晶體結構，其中該金屬氧化物半導體層的材質包括氧化銦鎵鋅。
- 如申請專利範圍第1項所述之薄膜電晶體結構，其中該閘絕緣層的材質與該保護層的材質包括矽氧化物、矽氮化物或矽氮氧化物。
- 如申請專利範圍第1項所述之薄膜電晶體結構，其中各該結晶顆粒的粒徑介於1奈米至100奈米之間。
- 一種薄膜電晶體結構的製作方法，包括：形成一閘極於一基板上；形成一閘絕緣層於該基板上，其中該閘絕緣層覆蓋該閘極與部分該基板；形成一金屬氧化物半導體層於該閘絕緣層上，其中該金屬氧化物半導體層暴露出部分該閘絕緣層；形成一源極與一汲極於該金屬氧化物半導體層上，其中該源極與該汲極暴露出該金屬氧化物半導體層的一部分表面；以及形成一保護層於該源極與該汲極上，該保護層覆蓋該源極、該汲極以及該閘絕緣層，且該保護層直接接觸該源極與該閘極所暴露出之該金屬氧化物半導體層的該部分表面，而形成一結晶表面，其中該結晶表面是由多個彼此不相連的結晶顆粒所組成，且該結晶表面中的銦含量占該結 晶表面中所有金屬成分的50%以上。
- 如申請專利範圍第7項所述之薄膜電晶體結構的製作方法，其中該金屬氧化物半導體層的材質包括氧化銦鎵鋅。
- 如申請專利範圍第7項所述之薄膜電晶體結構的製作方法，其中該閘絕緣層的材質與該保護層的材質包括矽氧化物、矽氮化物或矽氮氧化物。
- 如申請專利範圍第7項所述之薄膜電晶體結構的製作方法，其中各該結晶顆粒的粒徑介於1奈米至100奈米之間。
- 如申請專利範圍第7項所述之薄膜電晶體結構的製作方法，其中形成該保護層的製程溫度介於100℃至300℃。
- 一種薄膜電晶體結構的製作方法，包括：形成一源極與一汲極於一基板上，其中該源極與該汲極暴露出該基板的一部分；形成一金屬氧化物半導體層於該基板上，其中該金屬氧化物半導體層覆蓋該源極、該汲極以及該源極與該汲極所暴露出該基板的該部分；形成一閘絕緣層於該基板上，其中該閘絕緣層覆蓋該金屬氧化物半導體層、該源極與該汲極，且該閘絕緣層直接接觸該金屬氧化物半導體層而形成一結晶表面，該結晶表面是由多個彼此不相連的結晶顆粒所組成，且該結晶表面中的銦含量占該結晶表面中所有金屬成分的50%以上； 形成一閘極於該閘絕緣層上；以及形成一保護層於該閘極上，其中該保護層覆蓋該閘極與該閘絕緣層。
- 如申請專利範圍第12項所述之薄膜電晶體結構的製作方法，其中該金屬氧化物半導體層的材質包括氧化銦鎵鋅。
- 如申請專利範圍第12項所述之薄膜電晶體結構的製作方法，其中該閘絕緣層的材質與該保護層的材質包括矽氧化物、矽氮化物或矽氮氧化物。
- 如申請專利範圍第12項所述之薄膜電晶體結構的製作方法，其中各該結晶顆粒的粒徑介於1奈米至100奈米之間。
- 如申請專利範圍第12項所述之薄膜電晶體結構的製作方法，其中形成該閘絕緣層的製程溫度介於100℃至400℃。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101138720A TWI527230B (zh) | 2012-10-19 | 2012-10-19 | 薄膜電晶體結構及其製作方法 |
| CN201210497328.XA CN103779421B (zh) | 2012-10-19 | 2012-11-28 | 薄膜晶体管结构及其制作方法 |
| US13/740,283 US8853689B2 (en) | 2012-10-19 | 2013-01-14 | Thin film transistor structure and method for manufacturing the same |
| US15/284,557 USRE47505E1 (en) | 2012-10-19 | 2016-10-04 | Thin film transistor structure and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101138720A TWI527230B (zh) | 2012-10-19 | 2012-10-19 | 薄膜電晶體結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201417282A TW201417282A (zh) | 2014-05-01 |
| TWI527230B true TWI527230B (zh) | 2016-03-21 |
Family
ID=50484539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101138720A TWI527230B (zh) | 2012-10-19 | 2012-10-19 | 薄膜電晶體結構及其製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8853689B2 (zh) |
| CN (1) | CN103779421B (zh) |
| TW (1) | TWI527230B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI629791B (zh) * | 2015-04-13 | 2018-07-11 | 友達光電股份有限公司 | 主動元件結構及其製作方法 |
| TWI570976B (zh) * | 2015-07-06 | 2017-02-11 | 元太科技工業股份有限公司 | 主動元件及其製作方法 |
| CN106328812B (zh) * | 2015-07-06 | 2019-10-18 | 元太科技工业股份有限公司 | 有源元件及其制作方法 |
| WO2017134495A1 (ja) * | 2016-02-05 | 2017-08-10 | 株式会社半導体エネルギー研究所 | 金属酸化物膜、半導体装置、及び半導体装置の作製方法 |
| KR102358829B1 (ko) * | 2016-05-19 | 2022-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 복합 산화물 반도체 및 트랜지스터 |
| US11152514B2 (en) | 2017-09-29 | 2021-10-19 | Intel Corporation | Multi-layer crystalline back gated thin film transistor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7145174B2 (en) * | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| EP2073255B1 (en) * | 2007-12-21 | 2016-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Diode and display device comprising the diode |
| KR101496148B1 (ko) * | 2008-05-15 | 2015-02-27 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
| EP2180518B1 (en) * | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
| JP2010153802A (ja) * | 2008-11-20 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| KR101877149B1 (ko) * | 2009-10-08 | 2018-07-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체층, 반도체 장치 및 그 제조 방법 |
| KR20190109597A (ko) | 2009-11-20 | 2019-09-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
| WO2013042562A1 (en) * | 2011-09-22 | 2013-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2012
- 2012-10-19 TW TW101138720A patent/TWI527230B/zh active
- 2012-11-28 CN CN201210497328.XA patent/CN103779421B/zh active Active
-
2013
- 2013-01-14 US US13/740,283 patent/US8853689B2/en not_active Ceased
-
2016
- 2016-10-04 US US15/284,557 patent/USRE47505E1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140110700A1 (en) | 2014-04-24 |
| USRE47505E1 (en) | 2019-07-09 |
| CN103779421A (zh) | 2014-05-07 |
| TW201417282A (zh) | 2014-05-01 |
| CN103779421B (zh) | 2016-12-28 |
| US8853689B2 (en) | 2014-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI606289B (zh) | 陣列基板、顯示裝置及陣列基板的製備方法陣列基板 | |
| TWI527230B (zh) | 薄膜電晶體結構及其製作方法 | |
| US10297694B2 (en) | Semiconductor device and method for manufacturing same | |
| KR101270172B1 (ko) | 산화물 박막 트랜지스터 및 그 제조 방법 | |
| JP5325446B2 (ja) | 半導体装置及びその製造方法 | |
| EP2634812B1 (en) | Transistor, Method Of Manufacturing The Same And Electronic Device Including Transistor | |
| US20170125452A1 (en) | Semiconductor device | |
| JP6416899B2 (ja) | 半導体装置およびその製造方法 | |
| TW201310646A (zh) | 半導體裝置及其製造方法 | |
| WO2017018271A1 (ja) | 半導体装置およびその製造方法 | |
| TWI478344B (zh) | 電晶體與其製造方法 | |
| US9508544B2 (en) | Semiconductor device and method for manufacturing same | |
| WO2017219412A1 (zh) | 顶栅型薄膜晶体管的制作方法 | |
| JP5828911B2 (ja) | 半導体装置、表示装置および半導体装置の製造方法 | |
| TWI450397B (zh) | 薄膜電晶體 | |
| US20180315860A1 (en) | Vertical thin-film transistor with multiple-junction channel | |
| JP6224338B2 (ja) | 半導体装置、表示装置及び半導体装置の作製方法 | |
| TW201515234A (zh) | 主動元件及其製作方法 | |
| KR101831080B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 | |
| KR101950834B1 (ko) | 산화물 박막 트랜지스터 및 이의 제조 방법 | |
| TW201810682A (zh) | 薄膜電晶體及其製作方法 | |
| KR20170098671A (ko) | 산화물 반도체 트랜지스터 및 이의 제조 방법 | |
| TW201631779A (zh) | 半導體裝置及其製造方法 | |
| KR20150138881A (ko) | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 | |
| WO2016056452A1 (ja) | 半導体装置およびその製造方法 |