KR20150138881A - 산화물 반도체 박막 트랜지스터 및 그 제조 방법 - Google Patents
산화물 반도체 박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20150138881A KR20150138881A KR1020140065592A KR20140065592A KR20150138881A KR 20150138881 A KR20150138881 A KR 20150138881A KR 1020140065592 A KR1020140065592 A KR 1020140065592A KR 20140065592 A KR20140065592 A KR 20140065592A KR 20150138881 A KR20150138881 A KR 20150138881A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- oxide
- thin film
- substrate
- film transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 239000010409 thin film Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000010408 film Substances 0.000 claims abstract description 25
- 239000011737 fluorine Substances 0.000 claims abstract description 20
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 29
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 21
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 12
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 12
- 238000009832 plasma treatment Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 239000011787 zinc oxide Substances 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- -1 aluminum zinc tin oxide Chemical compound 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 6
- 239000002861 polymer material Substances 0.000 claims description 6
- YSRUGFMGLKANGO-UHFFFAOYSA-N zinc hafnium(4+) indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[In+3].[Hf+4] YSRUGFMGLKANGO-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 238000002161 passivation Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 4
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000005011 time of flight secondary ion mass spectroscopy Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산화물 반도체 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 산화물 반도체 박막 트랜지스터의 제조 방법은 기판 상에 게이트 층을 증착하고 패터닝하여 게이트 전극을 형성하는 제1 단계; 상기 게이트 전극 상에 게이트 절연막을 증착하는 제2 단계; 상기 게이트 절연막 상에 상기 산화물 반도체를 증착하고 패터닝하는 제3 단계; 및 상기 산화물 반도체 상에 불소(F)가 포함된 플라즈마를 이용해 처리를 하는 제4 단계;를 포함한다.
Description
본 발명의 실시예는 산화물 반도체 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
일반적으로 액정 디스플레이 장치(LCD: liquid display device)나 전계발광 디스플레이 장치(ELD: electroluminescence display device) 등의 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 박막 트랜지스터가 사용되고 있다.
이에 따라 박막 트랜지스터의 제조방법에 대한 연구가 활발하게 진행되고 있으며, 박막 트랜지스터 내부에 구비된 반도체층의 패터닝 정밀도 향상 및 비용절감을 위하여 한국공개특허 제10-2010-0060502호와 같은 기술들이 제안되었다.
최근에는 산화물 반도체를 활성층으로 사용한 박막 트랜지스터의 연구 개발이 활발하게 진행 되고 있다.
산화물 반도체 박막 트랜지스터는 높은 전계 이동도와 0V 근방의 낮은 문턱 전압, 낮은 누설 전류 등의 장점을 바탕으로 TFT-LCD, AMOLED 와 같은 평면 디스플레이, 각종 감지 센서 및 구동, logic 회로 등에 적용된다.
그러나, 산화물 반도체 박막 트랜지스터는 상기의 장점에도 불구하고 신뢰성에 대한 문제가 제기되고 있으며, 보다 구체적으로는 산화물 반도체의 상면에 소스 전극과 드레인 전극의 형성을 위한 식각 시에 산화물 반도체에 가해지는 손상을 보상하여 안정성과 신뢰성을 향상시키고, 공정의 변화 또는 추가 공정 없이도, 전이 특성에서 문턱 전압(threshold voltage)를 증가시킬 수 있는 방법에 대한 요구가 높아지고 있다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 소스 전극과 드레인 전극의 사이로 노출되는 산화물 반도체의 상면에 플라즈마 처리를 실시하여, 소스 전극과 드레인 전극의 패터닝 시에 산화물 반도체에 가해진 손상(damage)을 보상할 수 있도록 하고, 플라즈마 처리를 통해 산화물 반도체 표면의 안정화가 가능하여 불안정성 보완하여 신뢰성을 향상시키고자 한다.
또한, 본 발명은 플라즈마 처리 시간을 조절하여 공정의 변화 또는 추가 공정 없이도 전이 특성에서 문턱 전압(threshold voltage)를 증가시켜, 다양한 기판 상에 능동 구동 디스플레이 장치 및 능동 구동 센서의 제조가 가능하도록 하고자 한다.
전술한 문제를 해결하기 위한 본 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은, 기판 상에 게이트 층을 증착하고 패터닝하여 게이트 전극을 형성하는 제1 단계; 상기 게이트 전극 상에 게이트 절연막을 증착하는 제2 단계; 상기 게이트 절연막 상에 상기 산화물 반도체를 증착하고 패터닝하는 제3 단계; 및 상기 산화물 반도체 상에 불소(F)가 포함된 플라즈마를 이용해 처리를 하는 제4 단계;를 포함한다.
본 발명의 다른 일실시예에 따르면, 상기 제3 단계는 상기 패터닝된 산화물 반도체 상에 소스 전극과 드레인 전극을 형성하는 단계;를 더 포함하고, 상기 제4 단계는 상기 소스 전극과 상기 드레인 전극의 사이로 노출되는 상기 산화물 반도체 상에 불소(F)가 포함된 플라즈마를 이용해 처리할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 플라즈마를 이용해 처리한 상기 산화물 반도체 상에 소스 전극과 드레인 전극을 형성하는 제5 단계;를 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 제1 단계 이전에 상기 기판 상에 실리콘 산화 보호막을 증착하는 단계;를 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 제1 단계는 상기 산화 보호막 상에 게이트 층을 증착하고 패터닝하여 게이트 전극을 형성할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 산화물 반도체는 인듐 갈륨 징크옥사이드(Amorphous-InGaZnO4), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드 (HIZO), 징크 인듐 틴 옥사이드 (ZITO) 및 알루미늄 징크 틴 옥사이드 (AZTO) 중 어느 하나를 포함하여 형성된 비정질 혹은 다결정질로 구성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 플라즈마 처리한 상기 소스 전극, 상기 드레인 전극과 상기 산화물 반도체 상에 보호층을 형성하는 제5 단계;를 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 게이트 절연막 또는 상기 보호층은, 실리콘 산화막 및 실리콘 질화막 중에서 적어도 어느 하나를 포함하여 구성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 제4 단계는 상기 불소(F)가 포함된 플라즈마를 이용한 처리에 의하여 상기 산화물 반도체 내에 ZnF 본딩이 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 제4 단계는 상기 질소(N) 및 불소(F)가 포함된 플라즈마를 이용한 처리에 의하여 상기 산화물 반도체 내에 NF 혹은 InZn 본딩이 상기 산화물 박막 내에 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 기판은 유리 기판, 플라스틱 기판, 실리콘 기판 및 유리 기판 상에 폴리머 물질이 형성된 기판 중에서 어느 하나이고, 상기 소스 전극 및 상기 드레인 전극은 몰리브덴(Mo), 구리 (Cu), 알루미늄 (AL) 및 인듐 틴 옥사이드(ITO) 중에서 적어도 어느 하나를 포함할 수 있다.
본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터는 기판; 상기 기판 상에 형성되는 게이트 전극; 상기 게이트 전극 상에 형성되는 게이트 절연막; 상기 게이트 절연막 상에 형성되는 산화물 반도체; 및 상기 산화물 반도체 상에 형성되는 소스 전극과 드레인 전극;를 포함하고, 상기 산화물 반도체는 불소(F)가 포함된 플라즈마를 이용한 처리에 의하여 상기 산화물 반도체 내에 ZnF 본딩이 형성되거나, 질소(N) 및 불소(F)가 포함된 플라즈마를 이용한 처리에 의하여 상기 산화물 반도체 내에 NF 혹은 InZn 본딩이 형성된다.
본 발명의 다른 일실시예에 따르면, 상기 기판 상에 형성되는 산화 보호막;을 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 산화물 반도체는 인듐 갈륨 징크옥사이드(Amorphous-InGaZnO4), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드 (HIZO), 징크 인듐 틴 옥사이드 (ZITO) 및 알루미늄 징크 틴 옥사이드 (AZTO) 중 어느 하나를 포함하여 형성된 비정질 혹은 다결정질로 구성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 플라즈마 처리한 상기 소스 전극, 상기 드레인 전극과 상기 산화물 반도체 상에 형성되는 보호층;을 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 게이트 절연막 또는 상기 보호층은 실리콘 산화막 및 실리콘 질화막 중에서 적어도 어느 하나를 포함하여 구성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 기판은 유리 기판, 플라스틱 기판, 실리콘 기판 및 유리 기판 상에 폴리머 물질이 형성된 기판 중에서 어느 하나이고, 상기 소스 전극 및 상기 드레인 전극은 몰리브덴(Mo), 구리 (Cu), 알루미늄 (AL) 및 인듐 틴 옥사이드(ITO) 중에서 적어도 어느 하나를 포함할 수 있다.
본 발명의 실시예에 따르면 소스 전극과 드레인 전극의 사이로 노출되는 산화물 반도체의 상면에 플라즈마 처리를 실시하여, 소스 전극과 드레인 전극의 패터닝 시에 산화물 반도체에 가해진 손상(damage)을 보상할 수 있으며, 플라즈마 처리를 통해 산화물 반도체 표면의 안정화가 가능하여 불안정성 보완하고, 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 실시예에 따르면 플라즈마 처리 시간을 조절하여 공정의 변화 또는 추가 공정 없이도 전이 특성에서 문턱 전압(threshold voltage)를 증가시켜, 다양한 기판 상에 능동 구동 디스플레이 장치 및 능동 구동 센서의 제조가 가능하다.
도 1 내지 도 4는 본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터 및 그 제조 방법을 설명하기 위한 도면이다.
도 5 내지 도 12는 본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법의 향상된 특성을 설명하기 위한 도면이다.
도 5 내지 도 12는 본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법의 향상된 특성을 설명하기 위한 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1 내지 도 4는 본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
도 1 내지 도 4를 참조하여 본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법을 설명하기로 한다.
도 1에 도시된 바와 같이, 먼저 기판(110) 상에 게이트 전극(120)을 형성한다.
상기 게이트 전극(120)의 형성시에는, 기판(110) 상에 게이트 층을 증착한 후 패터닝하여 상기 게이트 전극(120)을 형성한다.
상기 기판(110)은 유리 기판, 플라스틱 기판, 실리콘 기판 및 유리 기판 상에 폴리머 물질이 형성된 기판 중에서 어느 하나로 구성될 수 있다.
이때, 상기 기판(110) 상에 먼저 실리콘 산화 보호막을 증착한 이후에 상기 산화 보호막 상에 게이트 전극(120)을 형성할 수도 있다.
이후, 상기와 같이 구성된 게이트 전극 상에는, 도 2에 도시된 바와 같이 게이트 절연막(130)이 증착되어 형성된다.
이때, 상기 게이트 절연막(130)은 실리콘 산화막 및 실리콘 질화막 중에서 적어도 어느 하나를 포함하여 구성될 수 있다.
또한, 상기와 같이 형성된 게이트 절연막(130) 상에 산화물 반도체(140)를 증착하고 패터닝한다.
이때, 본 발명의 일실시예에 따른 산화물 반도체(140)는 인듐 갈륨 징크옥사이드(Amorphous-InGaZnO4), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드 (HIZO), 징크 인듐 틴 옥사이드 (ZITO) 및 알루미늄 징크 틴 옥사이드 (AZTO) 중 어느 하나를 포함하여 형성된 비정질 혹은 다결정질로 구성될 수 있다.
이후, 도 3에 도시된 바와 같이 상기 산화물 반도체(140) 상에 불소(F)가 포함된 플라즈마를 이용해 처리한다.
이때, 상기 산화물 반도체 상에 바로 플라즈마 처리를 실시하거나, 소스 전극(150)과 드레인 전극(160)을 형성한 이후에 상기 소스 전극(150)과 드레인 전극(160)의 사이로 노출되는 산화물 반도체(140)의 상면에 플라즈마 처리를 실시할 수 있다.
본 발명의 일실시예에 따르면 플라즈마 처리를 실시하여, 이후에 소스 전극(150)과 드레인 전극(160)의 형성시에 상기 산화물 반도체(140)를 보호하거나, 또는 소스 전극(150)과 드레인 전극(160)의 패터닝 시에 산화물 반도체(140)에 가해진 손상(damage)을 보상할 수 있다.
한편, 본 발명의 일실시예에 따르면 산화물 반도체(140) 상에 불소(F)가 포함된 플라즈마를 이용한 처리에 의하여 상기 산화물 반도체 내에 ZnF 본딩이 형성되거나, 질소(N) 및 불소(F)가 포함된 플라즈마를 이용한 처리에 의하여 상기 산화물 반도체 내에 NF 혹은 InZn 본딩이 상기 산화물 박막 내에 형성될 수 있다.
이와 같이 산화물 반도체(140) 상에 플라즈마 처리를 실시하면 산화물 반도체(140) 표면의 안정화가 가능하여 불안정성 보완하고, 신뢰성을 향상시킬 수 있으며, 플라즈마 처리 시간을 조절하여 공정의 변화 또는 추가 공정 없이도 전이 특성에서 문턱 전압(threshold voltage)를 증가시켜, 다양한 기판 상에 능동 구동 디스플레이 장치 및 능동 구동 센서의 제조가 가능하다.
한편, 상기 소스 전극(150) 및 상기 드레인 전극(160)은 몰리브덴(Mo), 구리 (Cu), 알루미늄 (AL) 및 인듐 틴 옥사이드(ITO) 중에서 적어도 어느 하나를 포함하여 구성될 수 있다.
이후에는 도 4에 도시된 바와 같이, 상기 플라즈마 처리한 상기 소스 전극(150), 상기 드레인 전극(160)과 상기 산화물 반도체(140) 상에 보호층(170)을 형성할 수 있다.
한편, 상기 게이트 절연막(130) 또는 보호층(170)은 실리콘 산화막 및 실리콘 질화막 중에서 적어도 어느 하나를 포함할 수 있다.
또한, 상기 보호층(170)에는 각각 소스 전극(150)과 드레인 전극(160)의 상면을 일부 노출하는 컨택 홀(180)이 형성될 수 있다.
이후부터는 도 4를 참조하여 본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터의 구성을 설명하기로 한다.
도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터는 기판(110), 게이트 전극(120), 게이트 절연막(130), 산화물 반도체(140), 소스 전극(150), 드레인 전극(160) 및 보호층(170)을 포함한다.
게이트 전극(120)은 기판(110) 상에 형성되고, 게이트 절연막(130)은 상기 게이트 전극(120) 상에 형성되며, 산화물 반도체(140)는 상기 게이트 전극(120) 상에 형성되고, 산화물 반도체(140) 상에는 소스 전극(150)과 드레인 전극(160)이 형성되며, 상기 소스 전극(150), 상기 드레인 전극(160)과 상기 산화물 반도체(140) 상에는 보호층(170)이 형성될 수 있다.
이때, 상기 기판(110)은 유리 기판, 플라스틱 기판, 실리콘 기판 및 유리 기판 상에 폴리머 물질이 형성된 기판 중에서 어느 하나로 구성될 수 있으며, 상기 기판(110) 상에는 산화 보호막이 추가로 형성될 수 있다.
또한, 상기 소스 전극(150) 및 상기 드레인 전극(160)은 몰리브덴(Mo), 구리 (Cu), 알루미늄 (AL) 및 인듐 틴 옥사이드(ITO) 중에서 적어도 어느 하나를 포함하여 구성될 수 있다.
한편, 상기 산화물 반도체는(140)는 인듐 갈륨 징크옥사이드(Amorphous-InGaZnO4), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드 (HIZO), 징크 인듐 틴 옥사이드 (ZITO) 및 알루미늄 징크 틴 옥사이드 (AZTO) 중 어느 하나를 포함하여 형성된 비정질 혹은 다결정질로 구성될 수 있다.
이때, 본 발명의 일실시예에 따르면 상기 산화물 반도체(140)는 불소(F)가 포함된 플라즈마를 이용한 처리에 의하여 상기 산화물 반도체(140) 내에 ZnF 본딩이 형성되거나, 질소(N) 및 불소(F)가 포함된 플라즈마를 이용한 처리에 의하여 상기 산화물 반도체(140) 내에 NF 혹은 InZn 본딩이 형성될 수 있다.
또한, 상기 게이트 절연막(130) 또는 상기 보호층(170)은 실리콘 산화막 및 실리콘 질화막 중에서 적어도 어느 하나를 포함하여 구성될 수 있으며, 상기 보호층(170)에는 각각 소스 전극(150)과 드레인 전극(160)의 상면을 일부 노출하는 컨택 홀(180)이 형성될 수 있다.
도 5 내지 도 12는 본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법의 향상된 특성을 설명하기 위한 도면이다.
이후부터는 도 5 내지 도 12를 참조하여 본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법의 향상된 특성을 설명하기로 한다.
도 5는 종래 기술에 따른 BCE 구조의 산화물 반도체 박막 트랜지스터의 전이 특성 곡선(transfer curve) 및 전계 이동도를 나타내는 그래프이다.
도 6은 본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터의 전이 특성 곡선(transfer curve)을 나타내는 그래프이고, 도 7은 본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터의 전류 곡선(output curve)을 나타내는 그래프이다.
도 5와 도 6은 드레인 전압이 0.1 V 와 1 V, 5 V, 10V 일때의 활성층을 가지는 산화물 반도체 박막 트랜지스터의 전류 전압 특성을 나타내고 있다.
도 6의 그래프를 통해, 도 5 의 종래 기술에 따른 BCE(Back channel etched)구조의 산화물 반도체 박막 트랜지스터의 전이 곡선 및 전계 이동도의 와 비교하여 문턱전압(threshold voltage)의 증가와 동시에 sub-threshold swing (SS) 또한 감소하는 성능의 박막 트랜지스터를 구현할 수 있음을 확인 할 수 있다.
도 8과 도 9는 산화물 반도체 박막 트랜지스터의 외부 환경적 안정성 확보를 위한 스트레스 테스트 결과이다. 각각의 회로 단에 Positive 전압이 인가되는 상황을 나타내는 그래프이다. 게이트 전극에 각각 VGS = +30V 를 인가하여 주었을 때 나타나는 현상을 보여준다.
도 8 은 기존 제조 방법에 의한 산화물 TFT의 PBS(Positive Bias Stress) (VGS=30V) 특성이다. Stress 시간에 따라서 문턱전압의 Positive shift 가 발생하는 것을 알 수 있다.
도 9는 본 발명의 일실시예에 따른 산화물 반도체 박막 트랜지스터의 PBS(Positive Bias Stress) (VGS=30V) 특성이다.
각각 박막 트랜지스터가 'turn on 상태' 및 'turn off' 상태로 전환하기 위해서는 각각의 회로 단에 Positive 전압 또는 negative 전압이 인가 되게 된다. 그러므로 트랜지스터의 전기적 안정성을 확보하기 위하여 Positive 전압이 인가되었을 때 문턱전압의 Positive shift 되지 않는 것은 박막 트랜지스터의 중요한 특성 평가 요소이다. 도 8 과 도 9를 비교하였을 때 Positive Bias Stress에 전기적 특성의 안정성이 우수해 진 것을 알 수 있다.
도 10은 본 발명의 일실시예에 따른 소스 전극(150)과 상기 드레인 전극(160)의 사이로 노출되는 산화물 반도체(140) 표면상에 플라즈마 처리를 실시한 표면을 TOF-SIMS 로 측정한 그래프 이다. 산화물 반도체(140) 표면에 Florin 다수 발견됨을 확인 할 수 있다.
도 11과 도 12는 본 발명의 일실시예에 전극(150, 160) 사이의 노출되는 산화물 반도체(140) 표면상에 플라즈마 처리를 함으로 표면의 TOF-SIMS를 측정한 그래프 이다. 표면에는 Nitrogen 다수 발견됨을 확인할 수 있다.
단순히 게이트 전극에 인가하여 준 positive전압에 대하여서는 stress 시간에 따라 문턱전압의 Positive shift가 발생하는 열화현상이 있으며, 본 현상은 electron trapping 로 설명할 수 있다. 위의 TOF-SIMS 데이터를 기준으로 불소(F), 질소(N), 질화갈륨(GaN) 및 NF3 중에서 적어도 어느 하나를 이용해 플라즈마 처리를 함으로 표면의 Florin 과 Nitrogen이 electron trapping을 감소시켜줌으로 산화물 반도체의 상면에 소스 전극과 드레인 전극의 형성을 위한 식각 시에 산화물 반도체에 가해지는 손상을 보상하여 안정성과 신뢰성을 향상시켜줌을 확인할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 기판
120: 게이트 전극
130: 절연막
140: 산화물 반도체
150: 소스 전극
160: 드레인 전극
170: 보호층
180: 컨택 홀
120: 게이트 전극
130: 절연막
140: 산화물 반도체
150: 소스 전극
160: 드레인 전극
170: 보호층
180: 컨택 홀
Claims (17)
- 기판 상에 게이트 층을 증착하고 패터닝하여 게이트 전극을 형성하는 제1 단계;
상기 게이트 전극 상에 게이트 절연막을 증착하는 제2 단계;
상기 게이트 절연막 상에 상기 산화물 반도체를 증착하고 패터닝하는 제3 단계;
상기 산화물 반도체 상에 불소(F)가 포함된 플라즈마를 이용해 처리를 하는 제4 단계;
를 포함하는 산화물 반도체 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 제3 단계는,
상기 패터닝된 산화물 반도체 상에 소스 전극과 드레인 전극을 형성하는 단계;
를 더 포함하고,
상기 제4 단계는,
상기 소스 전극과 상기 드레인 전극의 사이로 노출되는 상기 산화물 반도체 상에 불소(F)가 포함된 플라즈마를 이용해 처리를 하는 산화물 반도체 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 플라즈마를 이용해 처리한 상기 산화물 반도체 상에 소스 전극과 드레인 전극을 형성하는 제5 단계;
를 더 포함하는 산화물 반도체 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 제1 단계 이전에,
상기 기판 상에 실리콘 산화 보호막을 증착하는 단계;
를 더 포함하는 산화물 반도체 박막 트랜지스터의 제조 방법. - 청구항 4에 있어서,
상기 제1 단계는,
상기 산화 보호막 상에 게이트 층을 증착하고 패터닝하여 게이트 전극을 형성하는 산화물 반도체 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 산화물 반도체는,
인듐 갈륨 징크옥사이드(Amorphous-InGaZnO4), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드 (HIZO), 징크 인듐 틴 옥사이드 (ZITO) 및 알루미늄 징크 틴 옥사이드 (AZTO) 중 어느 하나를 포함하여 형성된 비정질 혹은 다결정질로 구성되는 산화물 반도체 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 플라즈마 처리한 상기 소스 전극, 상기 드레인 전극과 상기 산화물 반도체 상에 보호층을 형성하는 제5 단계;
를 더 포함하는 산화물 반도체 박막 트랜지스터의 제조 방법. - 청구항 7에 있어서,
상기 게이트 절연막 또는 상기 보호층은,
실리콘 산화막 및 실리콘 질화막 중에서 적어도 어느 하나를 포함하여 구성되는 산화물 반도체 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 제4 단계는,
상기 불소(F)가 포함된 플라즈마를 이용한 처리에 의하여 상기 산화물 반도체 내에 ZnF 본딩이 형성되는 산화물 반도체 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 제4 단계는,
상기 질소(N) 및 불소(F)가 포함된 플라즈마를 이용한 처리에 의하여 상기 산화물 반도체 내에 NF 혹은 InZn 본딩이 상기 산화물 박막 내에 형성되는 산화물 반도체 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 기판은,
유리 기판, 플라스틱 기판, 실리콘 기판 및 유리 기판 상에 폴리머 물질이 형성된 기판 중에서 어느 하나이고,
상기 소스 전극 및 상기 드레인 전극은,
몰리브덴(Mo), 구리 (Cu), 알루미늄 (AL) 및 인듐 틴 옥사이드(ITO) 중에서 적어도 어느 하나를 포함하는 산화물 반도체 박막 트랜지스터의 제조 방법. - 기판;
상기 기판 상에 형성되는 게이트 전극;
상기 게이트 전극 상에 형성되는 게이트 절연막;
상기 게이트 절연막 상에 형성되는 산화물 반도체; 및
상기 산화물 반도체 상에 형성되는 소스 전극과 드레인 전극;
를 포함하고,
상기 산화물 반도체는,
불소(F)가 포함된 플라즈마를 이용한 처리에 의하여 상기 산화물 반도체 내에 ZnF 본딩이 형성되거나, 질소(N) 및 불소(F)가 포함된 플라즈마를 이용한 처리에 의하여 상기 산화물 반도체 내에 NF 혹은 InZn 본딩이 형성되는 산화물 반도체 박막 트랜지스터. - 청구항 12에 있어서,
상기 기판 상에 형성되는 산화 보호막;
을 더 포함하는 산화물 반도체 박막 트랜지스터. - 청구항 12에 있어서,
상기 산화물 반도체는,
인듐 갈륨 징크옥사이드(Amorphous-InGaZnO4), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드 (HIZO), 징크 인듐 틴 옥사이드 (ZITO) 및 알루미늄 징크 틴 옥사이드 (AZTO) 중 어느 하나를 포함하여 형성된 비정질 혹은 다결정질로 구성되는 산화물 반도체 박막 트랜지스터. - 청구항 12에 있어서,
상기 플라즈마 처리한 상기 소스 전극, 상기 드레인 전극과 상기 산화물 반도체 상에 형성되는 보호층;
을 더 포함하는 산화물 반도체 박막 트랜지스터. - 청구항 15에 있어서,
상기 게이트 절연막 또는 상기 보호층은,
실리콘 산화막 및 실리콘 질화막 중에서 적어도 어느 하나를 포함하여 구성되는 산화물 반도체 박막 트랜지스터. - 청구항 12에 있어서,
상기 기판은,
유리 기판, 플라스틱 기판, 실리콘 기판 및 유리 기판 상에 폴리머 물질이 형성된 기판 중에서 어느 하나이고,
상기 소스 전극 및 상기 드레인 전극은,
몰리브덴(Mo), 구리 (Cu), 알루미늄 (AL) 및 인듐 틴 옥사이드(ITO) 중에서 적어도 어느 하나를 포함하는 산화물 반도체 박막 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140065592A KR20150138881A (ko) | 2014-05-30 | 2014-05-30 | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140065592A KR20150138881A (ko) | 2014-05-30 | 2014-05-30 | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150138881A true KR20150138881A (ko) | 2015-12-11 |
Family
ID=55020144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140065592A KR20150138881A (ko) | 2014-05-30 | 2014-05-30 | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20150138881A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210066097A (ko) | 2019-11-27 | 2021-06-07 | 한양대학교 산학협력단 | 듀얼 게이트 트랜지스터 및 그 제조방법 |
-
2014
- 2014-05-30 KR KR1020140065592A patent/KR20150138881A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210066097A (ko) | 2019-11-27 | 2021-06-07 | 한양대학교 산학협력단 | 듀얼 게이트 트랜지스터 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2506308B1 (en) | Method for manufacturing amorphous oxide thin film transistor | |
| US9911618B2 (en) | Low temperature poly-silicon thin film transistor, fabricating method thereof, array substrate and display device | |
| US8785243B2 (en) | Method for manufacturing a thin film transistor array panel | |
| US20070207574A1 (en) | Double gate thin-film transistor and method for forming the same | |
| JP2014225624A (ja) | 薄膜トランジスタおよび表示装置 | |
| KR20150038310A (ko) | 박막 트랜지스터 및 표시 장치 | |
| US9893193B2 (en) | Thin-film transistor including a gate electrode with a side wall insulating layer and display device | |
| US20180331127A1 (en) | Semiconductor device and display device | |
| TWI497689B (zh) | 半導體元件及其製造方法 | |
| US9705008B2 (en) | Manufacturing method and structure of oxide semiconductor TFT substrate | |
| JP5828911B2 (ja) | 半導体装置、表示装置および半導体装置の製造方法 | |
| KR101064470B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| CN105097553A (zh) | 一种用于软性显示器的薄膜晶体管的制造方法 | |
| KR102099860B1 (ko) | 박막 트랜지스터의 제작 방법 | |
| JP2017069585A (ja) | 酸化物半導体層を含む薄膜トランジスタ | |
| KR102151557B1 (ko) | 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타깃 | |
| CN103715268B (zh) | 氧化物薄膜晶体管及显示装置 | |
| KR20150138881A (ko) | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 | |
| JP2017500727A (ja) | 薄膜トランジスタ基板の製造方法及び前記方法によって製造された薄膜トランジスタ基板 | |
| CN203631564U (zh) | 氧化物薄膜晶体管及显示装置 | |
| KR20200138001A (ko) | 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟 | |
| KR20180010207A (ko) | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 | |
| US20140327001A1 (en) | Method for manufacturing oxide semiconductor thin film transistor, and active operating display device and active operating sensor device using same | |
| CN113348562A (zh) | 氧化物半导体薄膜、薄膜晶体管及溅射靶 | |
| Mahmoudabadi et al. | P‐27: RF‐Sputtered Oxide TFTs and Circuits on Engineered Aluminum Substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |