JP6486712B2 - 酸化物半導体膜 - Google Patents

酸化物半導体膜 Download PDF

Info

Publication number
JP6486712B2
JP6486712B2 JP2015033086A JP2015033086A JP6486712B2 JP 6486712 B2 JP6486712 B2 JP 6486712B2 JP 2015033086 A JP2015033086 A JP 2015033086A JP 2015033086 A JP2015033086 A JP 2015033086A JP 6486712 B2 JP6486712 B2 JP 6486712B2
Authority
JP
Japan
Prior art keywords
film
transistor
oxide
insulating film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015033086A
Other languages
English (en)
Other versions
JP2016066776A5 (ja
JP2016066776A (ja
Inventor
下村　明久
明久 下村
裕平 佐藤
裕平 佐藤
靖正 山根
靖正 山根
山崎　舜平
舜平 山崎
岡崎　健一
健一 岡崎
千穂 川鍋
千穂 川鍋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to KR1020150036640A priority Critical patent/KR102331943B1/ko
Priority to US14/660,000 priority patent/US10043913B2/en
Publication of JP2016066776A publication Critical patent/JP2016066776A/ja
Publication of JP2016066776A5 publication Critical patent/JP2016066776A5/ja
Application granted granted Critical
Publication of JP6486712B2 publication Critical patent/JP6486712B2/ja
Priority to KR1020210162356A priority patent/KR102460061B1/ko
Priority to KR1020220136770A priority patent/KR20220146394A/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は、半導体装置の一態様である。また、演算装置、記憶装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
インジウムや、亜鉛を有する酸化物についての物性は興味深く、多く研究されている（非特許文献１、非特許文献２）。非特許文献１では、Ｉｎ１−ｘＧａ１＋ｘＯ３（ＺｎＯ）ｍ（ｘは−１≦ｘ≦１を満たす数、ｍは自然数）で表されるホモロガス相が存在することが述べられている。また、ホモロガス相の固溶域（ｓｏｌｉｄ ｓｏｌｕｔｉｏｎ ｒａｎｇｅ）について述べられている。例えば、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯの粉末を混合し、１３５０℃で焼成した場合に、ｍ＝１の場合のホモロガス相の固溶域は、ｘが−０．３３から０．０８の記載があり、ｍ＝２の場合のホモロガス相の固溶域は、ｘが−０．６８から０．３２の記載がある。
また、スピネル型の結晶構造を有する化合物として、ＡＢ２Ｏ４（Ａ及びＢは金属）で表される化合物が知られている。また非特許文献１ではＩｎｘＺｎｙＧａｚＯｗの例が示されており、ｘ，ｙ及びｚがＺｎＧａ２Ｏ４近傍の組成、つまりｘ，ｙ及びｚが（ｘ，ｙ，ｚ）＝（０，１，２）に近い値を有する場合には、スピネル型の結晶構造が形成、あるいは混在しやすいことが記載されている。
また、半導体材料を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体材料としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
また、近年では電子機器の高性能化、小型化、または軽量化に伴い、微細化されたトランジスタなどの半導体素子を高密度に集積した集積回路の要求が高まっている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ，「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」，Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐｐ．２９８−３１５ Ｍ． Ｎｅｓｐｏｌｏ， Ａ． Ｓａｔｏ， Ｔ． Ｏｓａｗａ， ａｎｄ Ｈ． Ｏｈａｓｈｉ，「Ｓｙｎｔｈｅｓｉｓ， Ｃｒｙｓｔａｌ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｃｈａｒｇｅ Ｄｉｓｔｒｉｂｕｔｉｏｎ ｏｆ ＩｎＧａＺｎＯ４． Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ Ｓｔｕｄｙ ｏｆ ２０ｋｂ Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ ａｎｄ ５０ｋｂ Ｔｗｉｎ ｂｙ Ｒｅｔｉｃｕｌａｒ Ｍｅｒｏｈｅｄｒｙ」Ｃｒｙｓｔ． Ｒｅｓ． Ｔｅｃｈｎｏｌ．，２０００ Ｖｏｌ．３５， ｐｐ１５１−１６５
本発明の一態様は、半導体装置に良好な電気特性を付与することを課題の一とする。
または、信頼性の高い半導体装置を提供することを課題の一とする。
または、特性のばらつきの少ない良好なトランジスタを提供することを課題の一とする。または、保持特性の良好な記憶素子を有する半導体装置を提供することを課題の一とする。または、微細化に適した半導体装置を提供することを課題の一とする。または、回路面積を縮小した半導体装置を提供することを課題の一とする。または、新規な構成の半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、インジウムと、元素Ｍと、亜鉛と、を有する酸化物半導体膜であって、元素Ｍは、アルミニウム、ガリウム、イットリウム、または、スズの少なくとも一つ選ばれた元素であり、インジウム、元素Ｍ及び亜鉛の原子数の比は、インジウム：元素Ｍ：亜鉛＝ｘ：ｙ：ｚを満たし、ｘ、ｙ及びｚはインジウム、元素Ｍ及び亜鉛の３つの元素を頂点とした平衡状態図において、第１の座標（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標（ｘ：ｙ：ｚ＝２：４：３）と、第３の座標（ｘ：ｙ：ｚ＝２：５：７）と、第４の座標（ｘ：ｙ：ｚ＝５１：１４９：３００）と、第５の座標（ｘ：ｙ：ｚ＝４６：２８８：８３３）と、第６の座標（ｘ：ｙ：ｚ＝０：２：１１）と、第７の座標（ｘ：ｙ：ｚ＝０：０：１）と、第８の座標（ｘ：ｙ：ｚ＝１：０：０）と、前記第１の座標と、を順番に線分で結んだ範囲内の原子数の比を有し、範囲は、第１の座標ないし第６の座標を含み、第７の座標および第８の座標を含まず、プローブ径の半値幅が１ｎｍである電子線を用いて、酸化物半導体膜の被形成面に対して、酸化物半導体膜の位置と電子線の位置とを相対的に移動させながら電子線を照射することにより、複数の電子回折パターンを観測した場合において、複数の電子回折パターンは、互いに異なる箇所で観測された５０個以上の電子回折パターンを有し、５０個以上の電子回折パターンのうち、第１の電子回折パターンを有する割合と、第２の電子回折パターンを有する割合の和が、１００％であり、第１の電子回折パターンは、対称性を有さない観測点、または円を描くように配置された複数の観測点を有し、第２の電子回折パターンは、六角形の頂点に位置する観測点を有する酸化物半導体膜である。
または、本発明の一態様は、プローブ径の半値幅が１ｎｍである電子線を用いて、酸化物半導体膜の被形成面に対して、酸化物半導体膜の位置と電子線の位置とを相対的に移動させながら電子線を照射することにより、複数の電子回折パターンを観測した場合において、複数の電子回折パターンは、互いに異なる箇所で観測された５０個以上の電子回折パターンを有し、５０個以上の電子回折パターンのうち、第１の電子回折パターンを有する割合と、第２の電子回折パターンを有する割合の和が、１００％であり、第１の電子回折パターンを有する割合は５０％以上であり、第１の電子回折パターンは、対称性を有さない観測点、または円を描くように配置された複数の観測点を有し、第２の電子回折パターンは、六角形の頂点に位置する観測点を有する酸化物半導体膜である。
または、本発明の一態様は、Ｉｎ：Ｍ（Ａｌ、Ｇａ、Ｙ、またはＳｎ）：Ｚｎ＝ｘ：ｙ：ｚの原子数比で表される酸化物半導体膜であって、座標ｘ：ｙ：ｚ＝１：０：０と、座標ｘ：ｙ：ｚ＝０：１：０と、座標ｘ：ｙ：ｚ＝０：０：１と、を頂点とした平衡状態図において、第１の座標（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標（ｘ：ｙ：ｚ＝２：４：３）と、第３の座標（ｘ：ｙ：ｚ＝２：５：７）と、第４の座標（ｘ：ｙ：ｚ＝５１：１４９：３００）と、第５の座標（ｘ：ｙ：ｚ＝４６：２８８：８３３）と、第６の座標（ｘ：ｙ：ｚ＝０：２：１１）と、第７の座標（ｘ：ｙ：ｚ＝０：０：１）と、第８の座標（ｘ：ｙ：ｚ＝１：０：０）と、前記第１の座標と、を順番に線分で結んだ範囲内にあり、酸化物半導体膜の被形成面に対して、酸化物半導体膜の位置とプローブ径の半値幅が１ｎｍである電子線の位置とを相対的に移動させることにより、異なる箇所で５０個以上の電子回折パターンを観測し、５０個以上の電子回折パターンは、少なくとも非対称に配置された複数のスポットを有する電子回折パターンと、円を描くように配置された複数のスポットを有する電子回折パターンと、六角形の頂点に配置されたスポットを有する電子回折パターンと、のいずれかであり、範囲は、第１の座標乃至第６の座標を含み、第７の座標および第８の座標を含まないことを特徴とする酸化物半導体膜である。
また上記構成において、酸化物半導体膜は、インジウムと、元素Ｍと、亜鉛と、を有し、元素Ｍは、アルミニウム、ガリウム、イットリウム、またはスズの少なくとも一つから選ばれた元素であり、インジウム、元素Ｍ及び亜鉛の原子数の比は、インジウム：元素Ｍ：亜鉛＝ｘ：ｙ：ｚを満たし、ｘ、ｙ及びｚはインジウム、元素Ｍ及び亜鉛の３つの元素を頂点とした平衡状態図において、第１の座標（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標（ｘ：ｙ：ｚ＝２：４：３）と、第３の座標（ｘ：ｙ：ｚ＝２：５：７）と、第４の座標（ｘ：ｙ：ｚ＝５１：１４９：３００）と、第５の座標（ｘ：ｙ：ｚ＝４６：２８８：８３３）と、第６の座標（ｘ：ｙ：ｚ＝０：２：１１）と、第７の座標（ｘ：ｙ：ｚ＝０：０：１）と、第８の座標（ｘ：ｙ：ｚ＝１：０：０）と、前記第１の座標を、順番に線分で結んだ範囲内の原子数の比を有し、範囲は、第１の座標乃至第６の座標を含み、第７の座標および第８の座標を含まないことが好ましい。
または、本発明の一態様は、インジウムと、元素Ｍと、亜鉛と、を有する酸化物半導体膜であって、酸化物半導体膜は、ランダムに配置する複数の結晶部を有し、複数の結晶部の長手方向の径の平均は、１ｎｍ以上３ｎｍ以下である酸化物半導体膜である。
または、本発明の一態様は、インジウムと、元素Ｍと、亜鉛と、を有する酸化物半導体膜であって、元素Ｍは、アルミニウム、ガリウム、イットリウム、またはスズの少なくとも一つから選ばれた元素であり、インジウム、元素Ｍ及び亜鉛の原子数の比は、インジウム：元素Ｍ：亜鉛＝ｘ：ｙ：ｚを満たし、ｘ、ｙ及びｚはインジウム、元素Ｍ及び亜鉛の３つの元素を頂点とした平衡状態図において、第１の座標（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標（ｘ：ｙ：ｚ＝２：４：３）と、第３の座標（ｘ：ｙ：ｚ＝２：５：７）と、第４の座標（ｘ：ｙ：ｚ＝５１：１４９：３００）と、第５の座標（ｘ：ｙ：ｚ＝４６：２８８：８３３）と、第６の座標（ｘ：ｙ：ｚ＝０：２：１１）と、第７の座標（ｘ：ｙ：ｚ＝０：０：１）と、第８の座標（ｘ：ｙ：ｚ＝１：０：０）と、前記第１の座標を、順番に線分で結んだ範囲内の原子数の比を有し、範囲は、第１の座標乃至第６の座標を含み、第７の座標および第８の座標を含まず、酸化物半導体膜の密度は、同じ原子数比を有する単結晶の密度の９０％以上である酸化物半導体膜である。
または、本発明の一態様は、インジウムと、元素Ｍと、亜鉛と、を有する酸化物半導体膜であって、元素Ｍは、アルミニウム、ガリウム、イットリウム、またはスズの少なくとも一つから選ばれた元素であり、酸化物半導体膜は、ランダムに配置する複数の結晶部を有し、複数の結晶部は、配向性を有さず、複数の結晶部の長手方向の径の１ｎｍ以上３ｎｍ以下の結晶を有し、酸化物半導体膜の密度は、同じ原子数比を有する単結晶の密度の９０％以上である酸化物半導体膜である。
または、本発明の一態様は、インジウムと、ガリウムと、亜鉛と、を有する酸化物半導体膜であって、酸化物半導体膜は、複数の結晶部を有し、複数の結晶部は、配向性を有さず、複数の結晶部の長手方向の径の平均は、１ｎｍ以上３ｎｍ以下であり、酸化物半導体膜の密度は、５．７ｇ／ｃｍ３以上６．４９ｇ／ｃｍ３以下である酸化物半導体膜である。また上記構成において、酸化物半導体膜の密度は、同じ原子数比を有する単結晶の密度の９０％以上であることが好ましい。
または、本発明の一態様は、インジウムと、ガリウムと、亜鉛と、を有する酸化物半導体膜であって、酸化物半導体膜は、ランダムに配置する複数の結晶部を有し、複数の結晶部は、配向性を有さず、複数の結晶部の長手方向の径の平均Ａ［ｎｍ］は、１ｎｍ以上３ｎｍ以下であり、電子ビームエネルギーが１×１０７［ｅ−／ｎｍ２］以上４×１０８［ｅ−／ｎｍ２］未満に照射された後の、結晶部の長手方向の径の平均Ｂ［ｎｍ］は、Ａ×０．７より大きく、Ａ×１．３より小さい酸化物半導体膜である。
また上記構成において、酸化物半導体膜は、スパッタリング法により形成され、スパッタリング法に用いられるターゲットはインジウムと、元素Ｍと、亜鉛と、を有し、ターゲットが有するインジウム、元素Ｍ、及び亜鉛の原子数比は、インジウム：元素Ｍ：亜鉛＝ａ：ｂ：ｃを満たし、ａ、ｂ、及びｃは、インジウム、元素Ｍ及び亜鉛の３つの元素を頂点とした平衡状態図において、第１の座標（ａ：ｂ：ｃ＝８：１４：７）と、第２の座標（ａ：ｂ：ｃ＝２：４：３）と、第３の座標（ａ：ｂ：ｃ＝１：２：５．１）と、第４の座標（ａ：ｂ：ｃ＝１：０：１．７）と、第５の座標（ａ：ｂ：ｃ＝８：０：１）と、第６の座標（ａ：ｂ：ｃ＝６：２：１）と、前記第１の座標と、を、順番に線分で結んだ範囲内の原子数の比を有し、範囲は、第１の座標乃至第６の座標を含むことが好ましい。
または、本発明の一態様は、上記に記載の酸化物半導体膜を有する半導体装置である。また上記構成において、第１の導電層と、第１の導電層の上面及び側面に接する第１の絶縁膜と、酸化物半導体膜の上面に接する一対の電極と、を有し、酸化物半導体膜は、第１の絶縁膜の上面に接する領域を有することが好ましい。また上記構成において、第１の導電層と、第１の導電層の上面及び側面に接する第１の絶縁膜と、酸化物半導体膜の上面に接する第２の絶縁膜と、酸化物半導体膜の上面及び第２の絶縁膜の上面及び側面に接する一対の電極とを有し、酸化物半導体膜は、第１の絶縁膜の上面に接する領域を有することが好ましい。また上記構成において、酸化物半導体膜の上面と接する第２の酸化物膜を有することが好ましい。また上記構成において、酸化物半導体膜が有する酸化物の電子親和力は、第２の酸化物膜が有する酸化物の電子親和力よりも大きいことが好ましい。また上記構成において、第２の酸化物膜は、インジウムと、元素Ｍと、亜鉛と、を有し、元素Ｍは、アルミニウム、ガリウム、イットリウム、またはスズの少なくとも一つから選ばれた元素であり、第２の酸化物膜が有するインジウム、元素Ｍ及び亜鉛の原子数の比は、インジウム：元素Ｍ：亜鉛＝ｘ２：ｙ２：ｚ２で表され、（ｘ２：ｙ２：ｚ２）は、インジウム、元素Ｍ及び亜鉛の３つの元素を頂点とした平衡状態図において、第１の座標（８：１４：７）と、第２の座標（２：４：３）と、第３の座標（２：５：７）と、第４の座標（５１：１４９：３００）と、第５の座標（１：４：１０）と、第６の座標（１：１：４）と、第７の座標（２：２：１）と、前記第１の座標と、を、順番に線分で結んだ範囲内の原子数の比を有し、範囲は、第１の座標乃至第７の座標を含むことが好ましい。
または、本発明の一態様は、上記に記載の半導体装置と、表示素子と、を有する表示装置である。
または、本発明の一態様は、上記に記載の半導体装置、または、上記に記載の表示装置と、ＦＰＣと、を有するモジュールである。
または、本発明の一態様は、上記に記載の半導体装置、上記に記載の表示装置、または、上記に記載のモジュールと、マイクロフォン、スピーカー、または、操作キーと、を有する電子機器である。
本発明の一態様により、半導体装置に良好な電気特性を付与することができる。また、信頼性の高い半導体装置を提供することができる。
また、ばらつきの少ないトランジスタを提供することができる。また、保持特性の良好な記憶素子を有する半導体装置を提供することができる。また、微細化に適した半導体装置を提供することができる。また、回路面積を縮小した半導体装置を提供することができる。また、新規な構成の半導体装置を提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係る酸化物膜の原子数比を説明する図。 本発明の一態様に係る酸化物膜の原子数比を説明する図。 原子数比を説明する図。 本発明の一態様に係る酸化物膜の原子数比を説明する図。 本発明の一態様に係るターゲットの原子数比を説明する図。 原子数比を説明する図。 酸化物半導体膜のナノビーム電子回折パターンを示す図、および透過電子回折測定装置の一例を示す図。 ｎｃ−ＯＳのＸ線回折装置による解析結果を示す図。 ｎｃ−ＯＳの電子回折パターンを示す図。 ＩｎＧａＺｎＯ４の結晶を説明する図。 本発明の一態様に係るトランジスタの一部のバンド構造を示す図。 本発明の一態様に係るトランジスタの一例を示す図。 本発明の一態様に係るトランジスタの一例を示す図。 本発明の一態様に係るトランジスタの一例を示す図。 本発明の一態様に係るトランジスタの一例を示す図。 本発明の一態様に係るトランジスタの一例を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像を示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像を示す図。 ＣＡＡＣ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像を示す図。 ｎｃ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像を示す図。 ｎｃ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像によって観測されたペレットサイズと、その頻度を示す図。 ターゲットの原子数比と酸化物半導体膜の原子数比の関係を示す図。 ｎｃ−ＯＳの成膜モデルを説明する模式図、およびペレットを示す図。 成膜装置を説明する模式図。 表示装置を説明するブロック図及び回路図。 実施の形態に係る、表示モジュールの図。 実施の形態に係る、ＲＦタグの構成例。 トランジスタの一例を示す図。 本発明の一態様に係るトランジスタの一例を示す図。 本発明の一態様に係るトランジスタの一例を示す図。 本発明の一態様に係るトランジスタの一例を示す図。 本発明の一態様に係るトランジスタの一例を示す図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 実施の形態に係る、回路図。 本発明の一態様に係る半導体装置の一例を示す図。 本発明の一態様に係る半導体装置の作製方法を示す図。 本発明の一態様に係る半導体装置の作製方法を示す図。 本発明の一態様に係る半導体装置の作製方法を示す図。 本発明の一態様に係る半導体装置の作製方法を示す図。 本発明の一態様に係る酸化物半導体膜のＸＲＤ評価結果。 酸化物半導体膜の電子回折パターン。 酸化物半導体膜の電子回折パターン。 酸化物半導体膜の電子回折パターン。 酸化物半導体膜の電子回折パターン。 酸化物半導体膜の電子回折パターン。 酸化物半導体膜の電子回折パターン。 酸化物半導体膜の電子回折パターン。 酸化物半導体膜の電子回折パターン。 酸化物半導体膜の電子回折パターン。 酸化物半導体膜の電子回折パターン。 酸化物半導体膜のＴＤＳ分析結果。 電子線照射による結晶の変化を示す図。 実施の形態に係る、ＲＦタグの使用例。 実施の形態に係る、電子機器。 酸化物半導体膜の膜密度を示す図。 酸化物半導体膜のエッチングレートを示す図。 酸化物半導体膜の脱離ガスの放出量を示す図。 酸化物半導体膜の水素濃度を示す図。 酸化物半導体膜の結晶サイズを示す図。 酸化物半導体膜の結晶サイズを示す図。 酸化物半導体膜のＣＰＭ測定結果を示す図。 酸化物半導体膜のＣＰＭ測定結果を示す図。 酸化物半導体膜のＣＰＭ測定結果を示す図。 ａ−ｌｉｋｅ ＯＳのＣｓ補正高分解能断面ＴＥＭ像を示す図。 酸化物半導体膜の水素濃度を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含む。
（実施の形態１）
本実施の形態では、本発明の一態様である酸化物半導体膜の一例について説明する。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
単結晶は、例えば約１０００℃以上の高い温度において焼成することで形成できる場合がある。よって、産業上の観点では、より低い温度で形成できる非単結晶酸化物半導体膜を用いることにより、半導体装置をより安価に作製できるため好ましいといえる。
酸化物半導体膜の粒界は、少ないほど好ましい。粒界を少なくすることにより、例えばキャリア移動度を高めることができる。粒界の少ない酸化物半導体膜を用いてトランジスタを作製することにより、例えば電界効果移動度の高いトランジスタを実現することができる場合がある。後に詳細を述べるが、粒界の少ない非単結晶酸化物半導体膜として、例えばｎｃ−ＯＳ膜やＣＡＡＣ−ＯＳ膜が挙げられる。
一方、酸化物半導体膜は、スピネル構造の結晶を有する場合がある。スピネル構造の結晶がＣＡＡＣ−ＯＳ膜やｎｃ−ＯＳ膜に混在することにより、明確な境界部（または粒界）を形成する場合がある。境界部では例えばキャリアの散乱が増大し、キャリアの移動度が低下する場合がある。また、境界部は不純物の移動経路になりやすく、また不純物を捕獲しやすいと考えられるため、酸化物半導体膜の不純物濃度が高まる懸念がある。また、酸化物半導体膜上に導電膜を形成する場合に、導電膜の有する元素、例えば金属等がスピネルと他の領域の境界部に拡散してしまうことがある。よって、酸化物半導体膜には、スピネル型の結晶構造が含まれない、または少ないことがより好ましい。
ここで酸化物半導体は、例えば、インジウムを含む酸化物半導体である。酸化物半導体がインジウムを含むと、例えばキャリア移動度（電子移動度）が高くなる。また、酸化物半導体は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。ここで、インジウム、元素Ｍ及び亜鉛を含む酸化物をＩｎ−Ｍ−Ｚｎ酸化物と表す。
［原子数の比について］
本発明の一態様の酸化物半導体膜であるＩｎ−Ｍ−Ｚｎ酸化物膜の原子数の比をＩｎ：Ｍ：Ｚｎ＝ｘ：ｙ：ｚと表す。ｘ、ｙ及びｚの好ましい範囲について、図１及び図２を用いて説明する。
ここで、各元素の原子数の比について、図３を用いて説明する。図３は、Ｘ−Ｙ−Ｚ酸化物膜における、元素Ｘ、Ｙ及びＺの原子数の比をｘ：ｙ：ｚとした時の、ｘ、ｙ及びｚの範囲について示す図である。なお、酸素の原子数比については図３には記載していない。また図３を平衡状態図と呼ぶ場合がある。図３（Ａ）及び図３（Ｂ）には、Ｘ、Ｙ及びＺを頂点とする正三角形と、座標の例として座標Ｒ（４：２：１）を示す。ここで各頂点はそれぞれ元素Ｘ、Ｙ及びＺを表す。原子数の比におけるそれぞれの項の値は、座標が各頂点に近いほど高く、遠いほど低い。また、図３（Ａ）に示すように原子数の比におけるそれぞれの項の値は、座標から、その三角形の頂点の対辺までの垂線の長さであらわされる。例えば、元素Ｘであれば、座標から頂点Ｘの対辺、すなわち辺ＹＺまでの垂線２１の長さで表される。よって、図３に示す座標Ｒは、元素Ｘ、元素Ｙ及び元素Ｚの原子数比が垂線２１、垂線２２及び垂線２３の長さの比、すなわちｘ：ｙ：ｚ＝４：２：１であることを表す。また、頂点Ｘと座標Ｒを通る直線が辺ＹＺと交わる点をγとする。この時、線分Ｙγの長さと線分γＺの長さの比をＹγ：γＺとすると、Ｙγ：γＺ＝（元素Ｚの原子数）：（元素Ｙの原子数）となる。
また、図３（Ｂ）に示すように、座標Ｒを通り、三角形の３辺とそれぞれ平行な３つの直線を引く。この時３つの直線と３辺との交点を用いて、ｘ、ｙ、及びｚは図３（Ｂ）に示す通り表すことができる。
図６には、Ｉｎ−Ｍ−Ｚｎ酸化物膜においてｘ：ｙ：ｚが以下の式を満たす場合について、その範囲を破線で示している。
ｘ：ｙ：ｚ＝（１−α）：（１＋α）：ｍ（−１≦α≦１）
ここで、図６にはｍ＝１，２，３，４，５の場合を示す。
非特許文献１に記載されているように、Ｉｎ−Ｍ−Ｚｎ酸化物では、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは自然数）で表されるホモロガス相（ホモロガスシリーズ）が存在することが知られている。ここで例として元素ＭがＧａである場合を考える。図６に太い直線で示した領域は、例えば、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯの粉末を混合し、１３５０℃で焼成した場合に、単一相の固溶域をとり得ることが知られている組成である。固溶域は、ｍの値を大きくする、すなわち亜鉛の比率を高めるのに伴い、広くなることが知られている。
また図６に四角のシンボルで示す座標は、非特許文献１に記載されているように、例えばＩｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯの粉末を混合し、１３５０℃で焼成した場合に、スピネル型の結晶構造が混在しやすいことが知られている組成である。図６に示すようにＺｎＧａ２Ｏ４の近傍の組成、つまりｘ，ｙ及びｚが（ｘ，ｙ，ｚ）＝（０，２，１）に近い値を有する場合には、スピネル型の結晶構造が形成、あるいは混在しやすいことが非特許文献１に記載されている。
本発明の一態様の酸化物半導体膜であるＩｎ−Ｍ−Ｚｎ酸化物膜は、インジウムの比率を高めることが好ましい。Ｉｎ−Ｍ−Ｚｎ酸化物膜では主として金属原子のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多いとキャリア移動度はより高くなる。このような膜をチャネル領域に用いてトランジスタを作製することにより、例えば高い電界効果移動度を有するトランジスタを実現することができる。例えば、ｘ／ｙ＞０．５が好ましく、ｘ／ｙ≧０．７５がより好ましく、ｘ／ｙ≧１がさらに好ましい。また、（ｘ＋ｙ）≧ｚが好ましい。
よってｘ、ｙ及びｚは図１に示す領域１１内の原子数の比を有することが好ましく、図２（Ａ）に示す領域１２の原子数の比を有することがより好ましい。ここで領域１１は、第１の座標Ｋ（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標Ｒ（ｘ：ｙ：ｚ＝２：４：３）と、第３の座標Ｌ（ｘ：ｙ：ｚ＝２：５：７）と、第４の座標Ｍ（ｘ：ｙ：ｚ＝５１：１４９：３００）と、第５の座標Ｎ（ｘ：ｙ：ｚ＝４６：２８８：８３３）と、第６の座標Ｏ（ｘ：ｙ：ｚ＝０：２：１１）と、第７の座標Ｐ（ｘ：ｙ：ｚ＝０：０：１）と、第８の座標Ｑ（ｘ：ｙ：ｚ＝１：０：０）と、前記第１の座標Ｋとを、順番に線分で結んだ領域内である。なお、領域１１には８つの点を結んだ線分を含む。また領域１１からは座標Ｐ及び座標Ｑを除き、その他の座標は領域１１に含む。また領域１２は、第１の座標Ｋ（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標Ｒ（ｘ：ｙ：ｚ＝２：４：３）と、第３の座標Ｌ（ｘ：ｙ：ｚ＝２：５：７）と、第４の座標Ｓ（ｘ：ｙ：ｚ＝１：０：１）と、第５の座標Ｑ（ｘ：ｙ：ｚ＝１：０：０）と、前記第１の座標Ｋとを、順番に線分で結んだ領域内である。なお、領域１２には、５つの点を結んだ線分を含む。また領域１２からは座標Ｑを除き、その他の座標は領域１２に含む。
［酸化物半導体膜の構造］
次に、酸化物半導体膜の構造について説明する。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
なお、ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観測される。例えば、ＣＡＡＣ−ＯＳ膜の被形成面または上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測される（図７（Ｂ）参照。）。
断面の高分解能ＴＥＭ像および平面の高分解能ＴＥＭ像より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面の高分解能ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面の高分解能ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ−ＯＳ膜は、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、多結晶酸化物半導体膜について説明する。
多結晶酸化物半導体膜は、高分解能ＴＥＭ像において結晶粒を確認することができる。多結晶酸化物半導体膜に含まれる結晶粒は、例えば、高分解能ＴＥＭ像で、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であることが多い。また、多結晶酸化物半導体膜は、高分解能ＴＥＭ像で、結晶粒界を確認できる場合がある。
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方位が異なっている場合がある。また、多結晶酸化物半導体膜に対し、ＸＲＤ装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有する多結晶酸化物半導体膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピーク、２θが３６°近傍のピーク、またはそのほかのピークが現れる場合がある。
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合がある。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体膜は、結晶粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体膜の結晶粒界は欠陥準位となる。多結晶酸化物半導体膜は、結晶粒界がキャリアトラップやキャリア発生源となる場合があるため、多結晶酸化物半導体膜を用いたトランジスタは、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示す３１°近傍のピークが検出されない（図８参照）。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。例えば、図９（Ａ）に示すように、厚さが５０ｎｍ程度のｎｃ−ＯＳに対して、プローブ径を３０ｎｍ、２０ｎｍ、１０ｎｍまたは１ｎｍとしたナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される。また、プローブ径を小さくしていくと、リング状の領域が複数のスポットから形成されていることがわかる。
さらに詳細な構造解析のために、ｎｃ−ＯＳ膜を厚さ数ｎｍ（５ｎｍ程度）に薄片化し、プローブ径１ｎｍの電子線を用いて、透過電子回折パターンを取得する。その結果、図９（Ｂ）に示す結晶性を示すスポットを有する透過電子回折パターンが得られた。
また、ｎｃ−ＯＳ膜に対してナノビーム電子回折を行うと、２つのリング状の領域が観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。
また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。従って、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、キャリア密度が高くなる場合がある。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。
ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて低い温度で形成できる。また、ｎｃ−ＯＳ膜は、比較的不純物が多く含まれていても形成することができる場合がある。よって、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜よりも形成が容易となる場合がある。そのため、ｎｃ−ＯＳ膜を用いたトランジスタを有する半導体装置は、生産性高く作製することができる場合がある。
また、ｎｃ−ＯＳ膜は、適度な酸素透過性を有する場合がある。適度な酸素透過性を有する場合には、例えば過剰酸素を有する膜から放出される酸素がｎｃ−ＯＳ膜全体に拡散しやすい。よって、ｎｃ−ＯＳ膜では、酸素欠損を低減しやすい場合がある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
非晶質酸化物半導体膜は、水素などの不純物を高い濃度で含む酸化物半導体膜である。また、非晶質酸化物半導体膜は、欠陥準位密度の高い酸化物半導体膜である。
不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜は、キャリアトラップやキャリア発生源が多い酸化物半導体膜である。
従って、非晶質酸化物半導体膜は、ｎｃ−ＯＳ膜と比べて、さらにキャリア密度が高くなる場合がある。そのため、非晶質酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になりやすい。従って、ノーマリーオンの電気特性が求められるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体膜は、欠陥準位密度が高いため、キャリアトラップが多くなる場合がある。従って、非晶質酸化物半導体膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜やｎｃ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる。
次に、単結晶酸化物半導体膜について説明する。
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キャリアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低いと密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜よりも密度が高い。また、ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも密度が高い。
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ａ−ｌｉｋｅ ＯＳ）膜と呼ぶ。
ａ−ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、ａ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応すると見なした。その格子縞の観察される領域における最大長を、ａ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさとする。なお、結晶部の大きさは、０．８ｎｍ以上のものを選択的に評価する。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
［ナノビーム電子回折］
次に、ナノビーム電子回折について説明する。
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が可能となる場合がある。
図７（Ｃ）に、電子銃室６１０と、電子銃室６１０の下の光学系６１２と、光学系６１２の下の試料室６１４と、試料室６１４の下の光学系６１６と、光学系６１６の下の観察室６２０と、観察室６２０に設置されたカメラ６１８と、観察室６２０の下のフィルム室６２２と、を有する透過電子回折測定装置を示す。カメラ６１８は、観察室６２０内部に向けて設置される。なお、フィルム室６２２を有さなくても構わない。
また、図７（Ｄ）に、図７（Ｃ）で示した透過電子回折測定装置内部の構造を示す。透過電子回折測定装置内部では、電子銃室６１０に設置された電子銃から放出された電子が、光学系６１２を介して試料室６１４に配置された物質６２８に照射される。物質６２８を通過した電子は、光学系６１６を介して観察室６２０内部に設置された蛍光板６３２に入射する。蛍光板６３２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターンを測定することができる。
カメラ６１８は、蛍光板６３２を向いて設置されており、蛍光板６３２に現れたパターンを撮影することが可能である。カメラ６１８のレンズの中央、および蛍光板６３２の中央を通る直線と、蛍光板６３２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ６１８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメラ６１８をフィルム室６２２に設置しても構わない場合がある。例えば、カメラ６１８をフィルム室６２２に、電子６２４の入射方向と対向するように設置してもよい。この場合、蛍光板６３２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
試料室６１４には、試料である物質６２８を固定するためのホルダが設置されている。ホルダは、物質６２８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質６２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる精度を有すればよい。これらの範囲は、物質６２８の構造によって最適な範囲を設定すればよい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する方法について説明する。
例えば、図７（Ｄ）に示すように物質におけるナノビームである電子６２４の照射位置を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することができる。このとき、物質６２８がＣＡＡＣ−ＯＳ膜であれば、図７（Ｂ）に示したような回折パターンが観測される。または、物質６２８がｎｃ−ＯＳ膜であれば、図７（Ａ）に示したような回折パターン、例えば円を描くように配置された複数の輝点を有する回折パターン（輝点を伴ったリング状の回折パターン）が観測される。また、図７（Ａ）に示す回折パターンは、対称に配置されていない（対称性を有さない）輝点を有する。
図７（Ｂ）に示すように、ＣＡＡＣ−ＯＳ膜の回折パターンでは、例えば六角形の頂点に位置するスポットが確認される。ＣＡＡＣ−ＯＳ膜では、照射位置をスキャンすることにより、この六角形の向きが一様ではなく、少しずつ回転している様子がみられる。また、回転の角度はある幅を有する。
または、ＣＡＡＣ−ＯＳ膜の回折パターンでは、照射位置をスキャンすることにより、ｃ軸を中心として少しずつ回転する様子が見られる。これは、例えばａ軸とｂ軸が形成する面が回転しているともいえる。
ところで、物質６２８がＣＡＡＣ−ＯＳ膜と同様の回折パターンが観測される領域（以下、ＣＡＡＣ構造を有する領域という）と、ｎｃ−ＯＳ膜と同様の回折パターンが観測される領域（以下、ｎｃ構造を有する領域という）とを有する場合がある。ここで、一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合をＣＡＡＣ比率（ＣＡＡＣ化率ともいう。）で表すことができる。同様に、ｎｃ−ＯＳ膜と同様の回折パターンが観測される領域の割合をｎｃ比率（ｎｃ化率ともいう。）で表すことができる。
以下に、ＣＡＡＣ−ＯＳ膜のＣＡＡＣ比率の評価方法について説明する。無作為に測定点を選び、透過電子回折パターンを取得し、全測定点の数に対し、ＣＡＡＣ−ＯＳ膜の回折パターンが観測される測定点の数の割合を算出する。ここで、測定点数は、５０点以上が好ましく、１００点以上がより好ましい。
無作為に測定点を選ぶ方法として、例えば直線状に照射位置をスキャンし、ある等間隔の時間毎に回折パターンを取得すればよい。照射位置をスキャンすることによりＣＡＡＣ構造を有する領域と、その他の領域の境界などが確認できるため、好ましい。なお、ｎｃ化率についても、同様に、無作為に測定点を選び、透過電子回折パターンを取得し、算出することができる。
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能となる場合がある。
本発明の一態様である酸化物半導体膜は、例えばｎｃ比率とＣＡＡＣ比率の和が８０％以上であることが好ましく、９０％以上１００％以下であることが好ましく、９５％以上１００％以下であることが好ましく、９８％以上１００％以下であることが好ましく、９９％以上１００％以下であることがより好ましい。ｎｃ比率とＣＡＡＣ比率の和を高めることにより、例えば明確な粒界の少ない酸化物半導体膜を実現することができる。明確な粒界を少なくすることにより、例えば酸化物半導体膜のキャリア移動度を高めることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様である酸化物半導体膜の一例について説明する。
ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜に比べて比較的低い成膜温度でも形成できる場合がある。例えば、基板への加熱を用いずに形成できる場合がある。よって、ｎｃ−ＯＳ膜を用いたトランジスタを有する半導体装置は、生産性高く作製することができる場合がある。
また、ｎｃ−ＯＳ膜は、適度な酸素透過性を有するため、酸素を膜全体に拡散しやすく、酸素欠損をより低減しやすい場合がある。よって、欠陥密度の低い酸化物半導体膜を実現できる場合がある。よって、ｎｃ−ＯＳ膜を用いたトランジスタを有する半導体装置の特性を向上させることができる場合がある。また、信頼性を高めることができる場合がある。
ここで、ｎｃ−ＯＳ膜及びＣＡＡＣ−ＯＳ膜は、ともに層状に重なった原子配列を有する。このような層状に重なった原子配列は、例えばＴＥＭ等を用いて観察することができる。
ここで、ｎｃ−ＯＳ膜及びＣＡＡＣ膜について、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた透過電子顕微鏡法（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）によって得られる像（ＴＥＭ像ともいう。）を観察する。なお、ＴＥＭ観察による明視野像および回折パターンの複合解析像を高分解能ＴＥＭ像と呼ぶ。そして、球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。なお、Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳにおいて、Ｃｓ補正高分解能断面ＴＥＭ像をより詳細に解析することで、結晶の大きさ及び配向性について調査する。以下では、ｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。結晶の大きさ及び配向性は、断面ＴＥＭ像において例えば２０ｎｍ角以上の範囲についてペレットを抽出し、その大きさ及び向きを調査する。
なお、図１７（Ａ）は、ＣＡＡＣ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像である。また、図１７（Ｂ）は、ｎｃ−ＯＳのＣｓ補正高分解能断面ＴＥＭ像である。なお、左右の図は同じ場所を観察したもので、右図にはペレットを示す補助線を引いている。
図１８（Ａ）は、ＤＣスパッタリング法で成膜したＣＡＡＣ−ＯＳの断面ＴＥＭ像である。また、図１８（Ｂ）は、その一部を拡大したＣｓ補正高分解能断面ＴＥＭ像である。図１８（Ｂ）において、ペレットの数を数え、その大きさおよび向きについて度数分布にする（図２２（Ａ）参照。）。ここで、図１８（Ａ）に示す矢印は、試料面に垂直な向きを示す。また、図１８（Ｂ）に示す白線の向きはペレットの向きを示し、白線の長さはペレットの大きさを示す。
図１９（Ａ）は、ＲＦスパッタリング法で成膜したＣＡＡＣ−ＯＳの断面ＴＥＭ像である。また、図１９（Ｂ）は、その一部を拡大したＣｓ補正高分解能断面ＴＥＭ像である。図１９（Ｂ）において、ペレットの数を数え、その大きさおよび向きについて度数分布にする（図２２（Ｂ）参照。）。
図２０（Ａ）は、ＤＣスパッタリング法で成膜したｎｃ−ＯＳの断面ＴＥＭ像である。また、図２０（Ｂ）は、その一部を拡大したＣｓ補正高分解能断面ＴＥＭ像である。図２０（Ｂ）において、ペレットの数を数え、その大きさおよび向きについて度数分布にする（図２２（Ｃ）参照。）。
図２１（Ａ）は、ＲＦスパッタリング法で成膜したｎｃ−ＯＳの断面ＴＥＭ像である。また、図２１（Ｂ）は、その一部を拡大したＣｓ補正高分解能断面ＴＥＭ像である。図２１（Ｂ）において、ペレットの数を数え、その大きさおよび向きについて度数分布にする（図２２（Ｄ）参照。）。
下表は、図２２をまとめた結果である。ここでペレットの向きは、試料面に対する角度の絶対値を示す。
ｎｃ−ＯＳは、例えば好ましくは０．５ｎｍ以上３ｎｍ以下、より好ましくは１ｎｍ以上３ｎｍ以下の大きさのペレットを有することが好ましい。また、ｎｃ−ＯＳにおいて、ペレットの向きは、ＲＦスパッタリング法がＤＣスパッタリング法よりも試料面に垂直な方向に配向していることがわかる。ここで、ｎｃ−ＯＳのペレットの向きが試料面に対して０°以上３０°未満である割合は、例えば０％以上７０％以下が好ましく、３０°以上６０°未満である割合は、例えば１０％以上６０％以下が好ましく、６０°以上９０°未満である割合は、例えば０％以上６０％以下が好ましい。ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳに比べてペレットの向きがランダムであることがわかる。
このようなペレットを有する酸化物半導体膜は、例えば以下のような成膜モデルで説明することができる。
［成膜モデル］
以下では、ｎｃ−ＯＳの成膜モデルについて説明する。
図２４は、スパッタリング法によりｎｃ−ＯＳが成膜される様子を示した成膜室内の模式図である。
ターゲット５１３０は、バッキングプレート上に接着されている。ターゲット５１３０およびバッキングプレート下には、複数のマグネットが配置される。該複数のマグネットによって、ターゲット５１３０上には磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット５１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。なお、劈開面の詳細については後述する。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット５１３０上の磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
イオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよびペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレットと呼ぶ。ペレットの平面の形状は、三角形、六角形に限定されない、例えば、三角形が２個以上６個以下合わさった形状となる場合がある。例えば、正三角形が２個合わさった四角形となる場合もある。
ペレットは、成膜ガスの種類などに応じて厚さが決定する。ペレットの厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。
ペレットは、プラズマを通過する際に電荷を受け取ることで、側面が負または正に帯電する場合がある。ペレットは、側面に酸素原子を有し、当該酸素原子が負に帯電する可能性がある。
図２４に示すように、例えば、ペレットは、プラズマ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレットは電荷を帯びているため、ほかのペレットが既に堆積している領域が近づくと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向きの磁場が生じている。また、基板５１２０およびターゲット５１３０間には、電位差が与えられているため、基板５１２０からターゲット５１３０に向けて電流が流れている。したがって、ペレットは、基板５１２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける。なお、ペレットに与える力を大きくするためには、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
以上のようなモデルにより、ペレットが基板５１２０上に堆積していくと考えられる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合においても、ｎｃ−ＯＳの成膜が可能であることがわかる。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造であっても、ｎｃ−ＯＳを成膜することは可能である。
このようなモデルによってｎｃ−ＯＳが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板５１２０上に向けるスパッタ粒子の面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
また、基板５１２０が加熱されている場合には、ペレットと基板５１２０との間で摩擦などの抵抗がより小さい状態となっている。その結果、ペレットは、基板５１２０の上面を滑空するように移動する。ペレットの移動は、ペレットの平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペレット５１００の側面まで到達すると、側面同士が結合し、ＣＡＡＣ−ＯＳ膜を得る。
基板５１２０は加熱されていない場合には、ペレットと基板５１２０との間で摩擦などの抵抗がより大きい状態となっている。その結果、ペレットは、基板５１２０の上面を滑空するように移動することが難しく、不規則に降り積もっていくことでｎｃ−ＯＳを得ることができる。
ＣＡＡＣ−ＯＳは、基板５１２０を加熱して成膜するのに対し、ｎｃ−ＯＳは、基板５１２０の加熱を行わなくても成膜が可能である。
また、例えば図２５に示すように、チャンバー内の雰囲気を好ましくは室温以上５００℃以下、より好ましくは２００℃以上４００℃以下で加熱してもよい。雰囲気の加熱には、例えばハロゲンランプ等のランプ５１４０を用いればよい。雰囲気の加熱により、例えばチャンバー内を飛翔するペレットが加熱され、欠陥が減少する可能性がある。また、ペレットサイズが増加する可能性がある。また、雰囲気の加熱により、例えばチャンバー内の水分が蒸発しやすくなり、真空度をより高めることができる。
［劈開面］
以下では、ｎｃ−ＯＳの成膜モデルにおいて記載のターゲットの劈開面について説明する。
まずは、ターゲットの劈開面について図１０を用いて説明する。図１０に、ＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図１０（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図１０（Ｂ）は、ｃ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算により算出する。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プログラム（ＣＡＳＴＥＰ）を用いる。なお、擬ポテンシャルには、ウルトラソフト型の擬ポテンシャルを用いる。また、汎関数には、ＧＧＡ ＰＢＥを用いる。また、カットオフエネルギーは４００ｅＶとする。
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出する。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配置の構造最適化を行った後に導出する。
図１０に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算を行う。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図１０（Ａ）参照。）。第２の面は、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図１０（Ａ）参照。）。第３の面は、（１１０）面に平行な結晶面である（図１０（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に平行な結晶面である（図１０（Ｂ）参照。）。
以上のような条件で、各面で劈開後の構造のエネルギーを算出する。次に、劈開後の構造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで、各面における劈開しやすさの尺度である劈開エネルギーを算出する。なお、構造のエネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子−電子間、および電子間の相互作用と、を考慮したエネルギーである。
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギーは０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エネルギーは２．１２Ｊ／ｍ２であることがわかった（下表参照。）。
この計算により、図１０に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面における劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間が最も劈開しやすい面（劈開面）であることがわかる。したがって、本明細書において、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図１０（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することができる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネルギーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最小単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ４のペレットは、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層となる。
また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面）よりも、第３の面（１１０）面に平行な結晶面）、第４の面（（１００）面（またはｂｃ面）に平行な結晶面）の劈開エネルギーが低いことから、ペレットの平面形状は三角形状または六角形状が多いことが示唆される。
［膜密度］
次に、Ｉｎ−Ｍ−Ｚｎ酸化物膜の密度を評価した。ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１の多結晶のＩｎ−Ｇａ−Ｚｎ酸化物を用い、ＤＣスパッタリング法でｎｃ−ＯＳを成膜した。圧力は０．４Ｐａとし、成膜温度は室温、電源電力は１００Ｗ、成膜ガスとしてアルゴン及び酸素を用い、それぞれの流量はアルゴンを９８ｓｃｃｍ、酸素を２ｓｃｃｍとした。得られたＩｎ−Ｇａ−Ｚｎ酸化物の密度は、６．１ｇ／ｃｍ３であった。ここで、非特許文献２より、単結晶のＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。また、ＪＣＰＤＳカード、Ｎｏ．００−０３８−１０９７に記載されている通り、単結晶のＩｎ２Ｇａ２ＺｎＯ７の密度は６．４９４ｇ／ｃｍ３であることが知られている。よって、得られたｎｃ−ＯＳ膜は、高い密度を有する優れた膜であることがわかる。
本発明の一態様の酸化物半導体膜であるＩｎ−Ｍ−Ｚｎ酸化物膜の密度は、例えば概略同じ原子数比を有する単結晶の密度の８５％以上が好ましく、９０％以上がより好ましく、９５％以上がさらに好ましい。
または、元素Ｍがガリウムの場合に、本発明の一態様である酸化物半導体膜の密度は、例えば５．７ｇ／ｃｍ３以上６．４９ｇ／ｃｍ３以下が好ましく、５．７５ｇ／ｃｍ３以上６．４９ｇ／ｃｍ３以下が好ましく、５．８ｇ／ｃｍ３以上６．３３ｇ／ｃｍ３以下がより好ましく、５．８５ｇ／ｃｍ３以上６．３３ｇ／ｃｍ３以下がさらに好ましい。
ここで、概略同じ原子数比とは、例えば、互いの有する原子数比の差が１０％以内であることを指す。
ここで、例えば単結晶の密度は、異なる原子数比を有する、２つ以上のＩｎ−Ｍ−Ｚｎ酸化物膜の密度から見積もってもよい。ここで原子数比がＩｎ：Ｍ：Ｚｎ＝１：１：１である単結晶の密度をＤ１、原子数比がＩｎ：Ｍ：Ｚｎ＝２：２：１である単結晶の密度をＤ２とする。インジウム、元素Ｍ及び亜鉛の原子数比が１：１：０．８であるＩｎ−Ｍ−Ｚｎ酸化物膜の密度は、Ｄ１とＤ２の間の値を取ることが予測される。よって単結晶の密度として、例えばＤ１とＤ２の平均値を算出して参照してもよいし、Ｄ１、Ｄ２いずれかの値、例えば原子数比のより近い値を参照してもよい。Ｄ１とＤ２を用いて平均値を算出する際には、例えば０．６×Ｄ１＋０．４×Ｄ２とすればよい。原子数比がＩｎ：Ｍ：Ｚｎ＝Ａ：Ｂ：Ｃである単結晶の密度をＤα、原子数比がＩｎ：Ｍ：Ｚｎ＝Ｄ：Ｅ：Ｆである単結晶の密度をＤβとする。原子数比がＩｎ：Ｍ：Ｚｎ＝Ｘ：Ｙ：Ｚである単結晶の密度は、例えば以下のように算出すればよい。
まず、（αＡ＋βＤ）：（αＢ＋βＥ）：（αＣ＋βＦ）＝Ｘ：Ｙ：Ｚとなるようにα及びβを求める。次に、求めたα及びβを用い、単結晶の密度を｛α／（α＋β）｝Ｄα＋｛β／（α＋β）｝Ｄβとして算出すればよい。
次に、ｎｃ−ＯＳ膜の作製方法の一例について説明する。
酸化物半導体膜を成膜するための一般的な手法としては、例えばスパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学堆積（ＭＯＣＶＤ）法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む）、真空蒸着法またはパルスレーザー堆積（ＰＬＤ）法などが挙げられる。
ｎｃ−ＯＳ膜は、スパッタリング法を用いて形成することが好ましい。スパッタリング法に用いるターゲットとして、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。
またターゲットは多結晶のＩｎ−Ｍ−Ｚｎ酸化物を有することが好ましい。例えば、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を有するターゲットを用いた場合には、ターゲットが劈開性を有し、ｎｃ−ＯＳ膜を形成しやすい可能性があり、より好ましい。
ターゲットとして、酸化インジウム、元素Ｍを有する酸化物、及び酸化亜鉛の混合物を用いてＩｎ−Ｍ−Ｚｎ酸化物を作製できる場合があるが、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を有するターゲットを用いることが好ましい。
また、ｎｃ−ＯＳ膜は、室温程度で形成できる場合があり、好ましい。例えば基板への加熱を行わなくても形成できる場合があり、好ましい。また、例えばチャンバー内の雰囲気を好ましくは室温以上５００℃以下、より好ましくは２００℃以上４００℃以下で加熱してもよい。
［原子数の比について］
ここで本発明の一態様である酸化物半導体膜として、例えばＩｎ−Ｍ−Ｚｎ酸化物膜を用いることが好ましい。Ｉｎ−Ｍ−Ｚｎ酸化物が有するＩｎ，Ｍ及びＺｎの原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ：ｙ：ｚとする。
本発明の一態様の酸化物半導体膜であるＩｎ−Ｍ−Ｚｎ酸化物膜は、例えばインジウムの比率を高めることが好ましい。
また、酸化物半導体膜の粒界は、少ないほど好ましい。粒界の少ない非単結晶酸化物半導体膜として、例えばｎｃ−ＯＳ膜やＣＡＡＣ−ＯＳ膜が挙げられる。また、酸化物半導体膜は、ｎｃ−ＯＳ膜とＣＡＡＣ−ＯＳ膜の両方を有してもよい。
また、本発明の一態様である酸化物半導体膜は、ナノビーム電子回折を行った場合に、ｎｃ−ＯＳ膜の回折パターンが観測される領域（ｎｃ構造）を有することが好ましい。また、本発明の一態様である酸化物半導体膜は、ｎｃ−ＯＳ膜の回折パターンが観測される領域と、ＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域（ＣＡＡＣ構造）と、を有してもよい。
また、本発明の一態様である酸化物半導体膜は、高いｎｃ比率を有することが好ましい。例えば、ｎｃ比率は３０％以上が好ましく、５０％以上が好ましく、８０％以上がより好ましい。また、本発明の一態様である酸化物半導体膜は、ｎｃ比率とＣＡＡＣ比率の和が８０％以上であることが好ましく、９０％以上１００％以下であることが好ましく、９５％以上１００％以下であることが好ましく、９８％以上１００％以下であることが好ましく、９９％以上１００％以下であることがより好ましい。
本発明の一態様である酸化物半導体膜は、複数の膜を積層してもよい。また複数の膜のそれぞれのｎｃ比率及びＣＡＡＣ比率が異なってもよい。また、積層された複数の膜のうち、少なくとも一層の膜は、高いｎｃ比率を有することが好ましい。例えば、ｎｃ比率は３０％以上が好ましく、５０％以上が好ましく、８０％以上がより好ましい。また、積層された複数の膜のうち、少なくとも一層の膜は、ｎｃ比率とＣＡＡＣ比率の和が８０％以上であることが好ましく、９０％以上１００％以下であることが好ましく、９５％以上１００％以下であることが好ましく、９８％以上１００％以下であることが好ましく、９９％以上１００％以下であることがより好ましい。
図６に示したように、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯの粉末を混合し、１３５０℃で焼成した場合には、亜鉛の比率を大きくすることにより固溶域が広くなることが非特許文献１に記載されている。ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物の原子数比を固溶域をとり得る範囲とすることにより、本発明の一態様の酸化物半導体膜のＣＡＡＣ比率がより高まる場合がある。よって、亜鉛の比率を小さくすることにより、本発明の一態様の酸化物半導体膜のｎｃ比率をより高くできる場合がある。酸化物半導体膜の有するインジウム、元素Ｍ及び亜鉛の原子数比をインジウム：元素Ｍ：亜鉛＝ｘ：ｙ：ｚとする。例えば、ｚに対するｘ＋ｙの割合、すなわち（ｘ＋ｙ）／ｚを大きくすることにより、ｎｃ比率をより高めることができる場合がある。具体的には、例えば（ｘ＋ｙ）＞ｚが好ましく、（ｘ＋ｙ）≧１．５ｚが好ましく、（ｘ＋ｙ）≧２ｚが好ましい。
また、スピネル構造の結晶がＣＡＡＣ−ＯＳ膜やｎｃ−ＯＳ膜と混在することにより、明確な粒界、または境界部を形成する場合がある。よって、スピネル構造の結晶がより形成されやすい原子数比から遠ざけることが好ましい。
よって、本発明の一態様の酸化物半導体膜であるＩｎ−Ｍ−Ｚｎ酸化物膜が有するＩｎ，元素Ｍ及び亜鉛の原子数比ｘ、ｙ及びｚは図４（Ａ）に示す領域１３内の原子数の比を有することが好ましく、図４（Ｂ）に示す領域１４の原子数の比を有することがより好ましい。ここで領域１３は、第１の座標Ｋ（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標Ｒ（ｘ：ｙ：ｚ＝２：４：３）と、第３の座標Ｖ（ｘ：ｙ：ｚ＝１：２：３）と、第４の座標Ｓ（ｘ：ｙ：ｚ＝１：０：１）と、第５の座標Ｔ（ｘ：ｙ：ｚ＝８：０：１）と、第６の座標Ｕ（ｘ：ｙ：ｚ＝６：２：１）と、前記第１の座標Ｋを、順番に線分で結んだ領域内である。なお、領域１３は、６つの点を結ぶ線分を含む。また領域１３には全ての座標を含む。また、領域１４は、第１の座標Ｋ（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標Ｒ（ｘ：ｙ：ｚ＝２：４：３）と、第３の座標Ｖ（ｘ：ｙ：ｚ＝１：２：３）と、第４の座標Ｗ（ｘ：ｙ：ｚ＝７：１：８）と、第５の座標Ｘ（ｘ：ｙ：ｚ＝７：１：１）と、第６の座標Ｕ（ｘ：ｙ：ｚ＝６：２：１）と、前記第１の座標Ｋを、順番に線分で結んだ領域内である。なお、領域１４は６つの点を結ぶ線分を含む。また領域１４には全ての座標を含む。
また、酸化物半導体膜をスパッタリング法で成膜する場合、得られる膜の原子数比が、ターゲットの原子数比からずれる場合がある。特に亜鉛は、得られる膜の亜鉛の比率がターゲットの亜鉛の比率よりも小さくなる場合がある。具体的には、得られる膜の亜鉛の比率は、例えばターゲットの亜鉛の比率の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物をスパッタリング法で成膜する場合に、用いるターゲットの原子数比と得られる膜の原子数比との関係を調べた。
成膜条件として、成膜ガスにアルゴン及び酸素を用い、酸素流量比を３３％とした。ここで酸素流量比とは、酸素流量÷（酸素流量＋アルゴン流量）×１００［％］で表される量である。また、圧力は０．４Ｐａから０．７Ｐａの範囲とし、基板温度を２００℃乃至３００℃、電源電力を０．５ｋＷ（ＤＣ）とした。
図２３に、ターゲットの２つの元素に着目した際の原子数比の比の値と、亜鉛の残留率との関係を示す。図中の数字は、ターゲットのＩｎ：Ｇａ：Ｚｎの原子数比を表す。ここで亜鉛の残留率について説明する。得られた膜の原子数比における、亜鉛の項の値を、膜のインジウム、ガリウム及び亜鉛の項の値の和で割った値をＺｎ（Ｆｉｌｍ）とする。また、ターゲットの原子数比における、亜鉛の項の値を、ターゲットのインジウム、ガリウム及び亜鉛の項の値の和で割った値をＺｎ（Ｔａｒｇｅｔ）とする。ここで、亜鉛の残留率を、Ａ＝Ｚｎ（Ｆｉｌｍ）÷Ｚｎ（Ｔａｒｇｅｔ）×１００［％］で表される値と定義する。
また、用いるＩｎ−Ｇａ−Ｚｎ酸化物ターゲットのインジウム、ガリウム及び亜鉛の原子数比をａ：ｂ：ｃと表す。
図２３（Ａ）は横軸にターゲットのガリウムに対する亜鉛の比の値（ｃ／ｂ）を、図２３（Ｂ）は横軸にターゲットのインジウムの原子数比に対するガリウムの比の値（ｂ／ａ）を、図２３（Ｃ）は横軸にターゲットのインジウムに対する亜鉛の比の値（ｃ／ａ）をそれぞれ示している。またそれぞれの縦軸は亜鉛の残留率Ａを示す。
ここで図２３より、スパッタリング法により得られる膜の亜鉛の残留率は、おおよそ５０％以上９０％以下であることがわかる。また、インジウムおよびガリウムは、亜鉛と比較してターゲットの原子数比からは大きく変化しないといえる。また、ターゲットのガリウムに対する亜鉛の比の値（ｃ／ｂ）が例えば１の場合には亜鉛の残留率Ａは約６６％、２の場合には約７４％、３の場合は約８３％である。
また図２３（Ａ）より、ターゲットのガリウムに対する亜鉛の比の値（ｃ／ｂ）と、亜鉛の残留率との間には良好な相関があることがわかる。すなわち、ガリウムに対して亜鉛が少ない方が、残留率はより低くなっている。
以上を鑑みて、スパッタリング法を用いて図４（Ａ）に示す領域１３の酸化物半導体膜を得るためには、例えば目的の膜の亜鉛の比の値に対し、ターゲットの亜鉛の比の値を好ましくは１．７倍以上、より好ましくは１．５倍以上とすればよい。よってターゲットのインジウム、ガリウム及び亜鉛は図５に示す領域１５の原子数比を有することが好ましい。ここで領域１５は、第１の座標Ｋ（ａ：ｂ：ｃ＝８：１４：７）と、第２の座標Ｒ（ａ：ｂ：ｃ＝２：４：３）と、第３の座標Ｙ（ａ：ｂ：ｃ＝１：２：５．１）と、第４の座標Ｚ（ａ：ｂ：ｃ＝１：０：１．７）と、第５の座標Ｔ（ａ：ｂ：ｃ＝８：０：１）と、第６の座標Ｕ（ａ：ｂ：ｃ＝６：２：１）と、前記第１の座標Ｋとを、順番に線分で結んだ領域内である。なお、領域１５は、６つの点を結んだ線分を含む。領域１５には全ての座標を含む。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様である酸化物半導体膜を用いたトランジスタの一例について説明する。
［トランジスタの例１］
酸化物半導体膜を用いたトランジスタの一例について、図１２を用いて説明する。
図１２（Ａ）はトランジスタ１００の上面図を示す。また、図１２（Ｂ）は図１２（Ａ）に示す一点鎖線Ｘ−Ｘ’における断面を、図１２（Ｃ）は一点鎖線Ｙ−Ｙ’における断面を示す。図１２に示すトランジスタ１００は、基板５０と、基板５０の上面に接する絶縁膜５１と、絶縁膜５１の上面に接する絶縁膜１１４と、絶縁膜１１４の上面に接する半導体層１０１と、導電層１０４ａ及び導電層１０４ｂと、半導体層１０１上にゲート絶縁膜１０２と、ゲート絶縁膜１０２を介して半導体層１０１と重なるゲート電極１０３と、を有する。またトランジスタ１００を覆って、絶縁膜１１２及び絶縁膜１１３が設けられている。また、トランジスタ１００は、導電層１０５を有してもよい。また、基板５０と絶縁膜１１４の間に、絶縁膜を設けなくてもよい。
半導体層１０１は、単層で形成してもよく、第１の層乃至第３の層の積層構造で形成されることがより好ましい。第２の層は第１の上に接して設けられ、第３の層は第２層上に接して設けられる。ここで、本発明の一態様のトランジスタにおいて、第１の層および第３の層は、第２の層と比べて電流が流れにくい領域を有する。よって、第１の層および第３の層を絶縁体層と呼ぶ場合がある。よって、図１２に示す例のように、半導体層１０１は絶縁体層１０１ａ、半導体層１０１ｂ、および絶縁体層１０１ｃの積層構造で形成されることが好ましい。また、絶縁体層１０１ａ及び絶縁体層１０１ｃのうちいずれかを有さない構造としてもよい。図１２に示す例において、半導体層１０１ｂは、絶縁体層１０１ａの上面に接する。また、導電層１０４ａ及び導電層１０４ｂは、半導体層１０１ｂの上面と接し、半導体層１０１ｂと重なる領域で離間する。また、絶縁体層１０１ｃは、半導体層１０１ｂの上面に接する。また、ゲート絶縁膜１０２は、絶縁体層１０１ｃの上面と接する。また、ゲート電極１０３は、ゲート絶縁膜１０２及び絶縁体層１０１ｃを介して半導体層１０１ｂと重なる。
またトランジスタ１００を覆って、絶縁膜１１２及び絶縁膜１１３が設けられている。絶縁膜１１２及び絶縁膜１１３については、後述する実施の形態で詳細を述べる。
導電層１０４ａ及び導電層１０４ｂはソース電極またはドレイン電極としての機能を有する。また、導電層１０５に、ソース電極よりも低い電圧または高い電圧を印加し、トランジスタのしきい値電圧をプラス方向またはマイナス方向へ変動させてもよい。トランジスタのしきい値電圧をプラス方向に変動させることで、ゲート電圧が０Ｖであってもトランジスタが非導通状態（オフ状態）となる、ノーマリーオフが実現できる場合がある。なお、導電層１０５に印加する電圧は、可変であってもよいし、固定であってもよい。導電層１０５に印加する電圧を可変にする場合、電圧を制御する回路を導電層１０５に接続してもよい。また、導電層１０５は、ゲート電極１０３と接続してもよい。
絶縁膜１１４の上面はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていることが好ましい。
絶縁膜１１４は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁膜１１４から脱離した酸素は酸化物半導体である半導体層１０１に供給され、酸化物半導体中の酸素欠損を低減することが可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めることができる。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。金属酸化物として、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いる事ができる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また絶縁膜１１４に酸素を過剰に含有させるために、絶縁膜１１４に酸素を導入して酸素を過剰に含有する領域を形成してもよい。例えば、成膜後の絶縁膜１１４に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
半導体層１０１は、酸化物半導体を含んで構成される。酸化物半導体は、シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。また、半導体層１０１が酸化物半導体を含んで構成されることにより、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
ここで半導体層１０１として、例えば実施の形態１や、実施の形態２に示す酸化物半導体を用いることができる。
なお、本明細書等において実質的に真性という場合、酸化物半導体層のキャリア密度は、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、または１×１０１３／ｃｍ３未満である。酸化物半導体層を高純度真性化することで、トランジスタに安定した電気特性を付与することができる。
ここで、半導体層１０１として、絶縁体層１０１ａ、半導体層１０１ｂ、及び絶縁体層１０１ｃの積層膜を用いる場合について、詳しく説明する。半導体層１０１ｂは、絶縁体層１０１ａ及び絶縁体層１０１ｃよりも電子親和力の大きい酸化物を用いることが好ましい。例えば、半導体層１０１ｂとして、絶縁体層１０１ａ及び絶縁体層１０１ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
半導体層１０１ｂとして、絶縁体層１０１ａ及び絶縁体層１０１ｃよりも電子親和力の大きい酸化物を用いることにより、ゲート電極に電界を印加すると、絶縁体層１０１ａ、半導体層１０１ｂ、絶縁体層１０１ｃのうち、電子親和力の大きい半導体層１０１ｂにチャネルが形成される。ここで、半導体層１０１ｂにチャネルが形成されることにより、例えばチャネル形成領域がゲート絶縁膜１０２との界面から離れるために、ゲート絶縁膜との界面での散乱の影響を小さくすることができる。よって、トランジスタの電界効果移動度を高くすることができる。ここで、半導体層１０１ｂと絶縁体層１０１ｃは後述する通り、構成する元素が共通しているため、界面散乱がほとんど生じない。
また、ゲート絶縁膜に酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜または窒化シリコン膜等を用いる場合、ゲート絶縁膜に含まれるシリコンが、酸化物半導体膜に混入することがある。酸化物半導体膜にシリコンが含まれると、酸化物半導体膜の結晶性の低下、キャリア移動度の低下などが起こる場合がある。従って、チャネルが形成される半導体層１０１ｂの不純物濃度、例えばシリコン濃度を低減するために、半導体層１０１ｂとゲート絶縁膜との間に絶縁体層１０１ｃを設けることが好ましい。同様の理由により、絶縁膜１１４からの不純物拡散の影響を低減するために、半導体層１０１ｂと絶縁膜１１４の間に絶縁体層１０１ａを設けることが好ましい。
半導体層１０１ｂとして、例えば、インジウム、元素Ｍ及び亜鉛を有する酸化物半導体膜を用いればよい。例えば実施の形態１や、実施の形態２に示す酸化物半導体膜を用いることが好ましい。
半導体層１０１ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体層１０１ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．７ｅＶ以下、さらに好ましくは２．８ｅＶ以上３．３ｅＶ以下とする。
次に、絶縁体層１０１ａ及び絶縁体層１０１ｃについて説明する。例えば、絶縁体層１０１ａ及び絶縁体層１０１ｃは、半導体層１０１ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物である。半導体層１０１ｂを構成する酸素以外の元素一種以上、または二種以上から絶縁体層１０１ａ及び絶縁体層１０１ｃが構成されるため、絶縁体層１０１ａと半導体層１０１ｂとの界面、及び半導体層１０１ｂと絶縁体層１０１ｃとの界面において、界面準位が形成されにくい。
ここでバンド構造について図１１に示す。図１１には、真空準位（ｖａｃｕｕｍ ｌｅｖｅｌと表記。）、各層の伝導帯下端のエネルギー（Ｅｃと表記。）及び価電子帯上端のエネルギー（Ｅｖと表記。）を示す。
ここで、絶縁体層１０１ａと半導体層１０１ｂとの間には、絶縁体層１０１ａと半導体層１０１ｂとの混合領域を有する場合がある。また、半導体層１０１ｂと絶縁体層１０１ｃとの間には、半導体層１０１ｂと絶縁体層１０１ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、絶縁体層１０１ａ、半導体層１０１ｂ及び絶縁体層１０１ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
このとき、電子は、絶縁体層１０１ａ中及び絶縁体層１０１ｃ中ではなく、半導体層１０１ｂ中を主として移動する。上述したように、絶縁体層１０１ａ及び半導体層１０１ｂの界面における界面準位密度、半導体層１０１ｂと絶縁体層１０１ｃとの界面における界面準位密度が低くすることによって、半導体層１０１ｂ中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。
なお、図１１では、絶縁体層１０１ａと絶縁体層１０１ｃのＥｃが同様である場合について示したが、それぞれが異なっていてもよい。例えば、絶縁体層１０１ａよりも絶縁体層１０１ｃのＥｃが高いエネルギーを有してもよい。
図１２（Ｂ）に示すように、半導体層１０１ｂの側面は、導電層１０４ａ及び導電層１０４ｂと接する。また、図１２（Ｃ）に示すように、ゲート電極１０３の電界によって、半導体層１０１ｂを電気的に取り囲むことができる（導電体の電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。ゲート電極１０３が半導体層１０１ｂの上面及び側面に面して設けられることで、半導体層１０１ｂの上面近傍だけでなく全体（バルク）にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を高くすることができる。
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域を有する。特にチャネル幅が小さいほど半導体層１０１ｂの内部にまでチャネルが形成される領域が広がるため、微細化するほどオン電流に対する寄与が高まる。
絶縁体層１０１ａ及び絶縁体層１０１ｃとして、例えばＩｎ−Ｍ−Ｚｎ酸化物を用いることができる。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、例えば絶縁体層１０１ｃはインジウムガリウム酸化物を含んでもよい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
また、絶縁体層１０１ｃは、酸化ガリウムを含むことがより好ましい。絶縁体層１０１ｃに酸化ガリウムを含むと、より低いオフ電流を実現できる場合がある。
また、絶縁体層１０１ａ及び絶縁体層１０１ｃはｎｃ−ＯＳ膜やＣＡＡＣ−ＯＳ膜を用いることが好ましい。ここで、絶縁体層１０１ａや絶縁体層１０１ｃのｎｃ比率や、ＣＡＡＣ比率を高めることにより、例えば、欠陥をより少なくすることができる。また、例えばスピネル型の結晶を有する領域を少なくすることができる。また、例えばキャリアの散乱を小さくすることができる。また、例えば不純物に対するブロック能の高い膜とすることができる。また、半導体層１０１ｂへの不純物の混入を抑制することができ、半導体層１０１ｂの不純物濃度を低減することができる。
絶縁体層１０１ａ及び絶縁体層１０１ｃのｎｃ比率は、例えば１０％以上が好ましく、３０％以上が好ましく、５０％以上が好ましく、８０％以上が好ましく、９０％以上が好ましく、９５％以上が好ましい。
ここで、絶縁体層１０１ａ、半導体層１０１ｂ及び絶縁体層１０１ｃがＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。絶縁体層１０１ａが有するＩｎ、元素Ｍ及びＺｎの原子数比をｘａ、ｙａ及びｚａとする。同様に、半導体層１０１ｂが有するＩｎ、元素Ｍ及びＺｎの原子数比をｘｂ、ｙｂ及びｚｂとする。同様に、絶縁体層１０１ｃが有するＩｎ、元素Ｍ及びＺｎの原子数比をｘｃ、ｙｃ及びｚｃとする。以下にそれぞれの好ましい値について説明する。
ｘｂ、ｙｂ及びｚｂは図１、図２（Ａ）及び図４に示す領域１１、領域１２、領域１３及び領域１４のいずれかの範囲をとることが好ましい。
絶縁体層１０１ａ及び絶縁体層１０１ｃはスピネル型の結晶構造が含まれない、または少ないことが好ましい。よって、ｘａ：ｙａ：ｚａ及びｘｃ：ｙｃ：ｚｃは、例えば図１の領域１１の範囲内であり、かつ半導体層１０１ｂよりも電子親和力が小さくなる値を取ることが好ましい。
ここで、半導体層１０１ｂの電子親和力を絶縁体層１０１ａ及び絶縁体層１０１ｃより大きくするには、例えば半導体層１０１ｂのインジウムの含有率を絶縁体層１０１ａ及び絶縁体層１０１ｃよりも高めることが好ましい。
例えば、ｘｂ／（ｘｂ＋ｙｂ＋ｚｂ）＞ｘａ／（ｘａ＋ｙａ＋ｚａ）、及びｘｂ／（ｘｂ＋ｙｂ＋ｚｂ）＞ｘｃ／（ｘｃ＋ｙｃ＋ｚｃ）を満たすことが好ましい。
例えば、好ましくはｘａ／（ｘａ＋ｙａ）＜０．５であり、より好ましくはｘａ／（ｘａ＋ｙａ）＜０．３３であり、さらに好ましくはｘａ／（ｘａ＋ｙａ）＜０．２５である。また、好ましくはｘｂ／（ｘｂ＋ｙｂ）≧０．２５であり、さらに好ましくはｘｂ／（ｘｂ＋ｙｂ）≧０．３４である。また、好ましくはｘｃ／（ｘｃ＋ｙｃ）＜０．５であり、より好ましくはｘｃ／（ｘｃ＋ｙｃ）＜０．３３あり、さらに好ましくはｘｃ／（ｘｃ＋ｙｃ）＜０．２５である。
または、ｘａ、ｙａ、ｚａ、及びｘｃ、ｙｃ、ｚｃは図２（Ｂ）に示す領域１６内の原子数の比を有することが好ましい。ここで領域１６は、第１の座標Ｋ（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標Ｒ（ｘ：ｙ：ｚ＝２：４：３）と、第３の座標Ｌ（ｘ：ｙ：ｚ＝２：５：７）と、第４の座標Ｍ（ｘ：ｙ：ｚ＝５１：１４９：３００）と、第５の座標Ｂ（ｘ：ｙ：ｚ＝１：４：１０）と、第６の座標Ｃ（ｘ：ｙ：ｚ＝１：１：４）と、第７の座標Ａ（ｘ：ｙ：ｚ＝２：２：１）と、前記第１の座標Ｋを、順番に線分で結んだ領域である。なお、領域１６には全ての座標を含む。
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体層１０１ｂの全体にチャネルが形成される。したがって、半導体層１０１ｂが厚いほどチャネル領域は大きくなる。即ち、半導体層１０１ｂが厚いほど、トランジスタのオン電流を高くすることができる。例えば、２０ｎｍ以上、好ましくは４０ｎｍ以上、さらに好ましくは６０ｎｍ以上、より好ましくは１００ｎｍ以上の厚さの領域を有する半導体層１０１ｂとすればよい。ただし、半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する半導体層１０１ｂとすればよい。
また、トランジスタのオン電流を高くするためには、絶縁体層１０１ｃの厚さは小さいほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する絶縁体層１０１ｃとすればよい。一方、絶縁体層１０１ｃは、チャネルの形成される半導体層１０１ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、絶縁体層１０１ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する絶縁体層１０１ｃとすればよい。また、絶縁体層１０１ｃは、ゲート絶縁膜１０２などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、絶縁体層１０１ａは厚く、絶縁体層１０１ｃは薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する絶縁体層１０１ａとすればよい。絶縁体層１０１ａの厚さを、厚くすることで、隣接する絶縁体と絶縁体層１０１ａとの界面からチャネルの形成される半導体層１０１ｂまでの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する絶縁体層１０１ａとすればよい。
酸化物半導体膜に水素や水分が多量に含まれると、水素に起因したドナー準位が形成される場合がある。ドナー準位の形成により、トランジスタのしきい値がマイナス方向にシフトする場合がある。よって酸化物半導体膜の形成後に脱水化処理（脱水素化処理）を行い、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、同時に酸素も減少してしまうことがある。よって、脱水化処理後、酸素を供給し、酸化物半導体膜の酸素欠損を補填することが好ましい。本明細書等において、酸化物半導体膜に酸素を供給することを、加酸素化処理と記す場合がある。または酸化物半導体膜に含まれる酸素の割合を化学量論的組成よりも高くすることを過酸素化処理と記す場合がある。
このように、脱水化処理により水素または水分を除去し、さらに加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）、またはｉ型に限りなく近い、実質的にｉ型（真性）である酸化物半導体膜を実現することができる。なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下であることをいう。
ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは、極めて優れたオフ電流を実現することができる。例えば、酸化物半導体膜を用いたトランジスタのオフ電流を、室温（２５℃程度）にて１×１０−１８Ａ以下、好ましくは１×１０−２１Ａ以下、さらに好ましくは１×１０−２４Ａ以下、または８５℃にて１×１０−１５Ａ以下、好ましくは１×１０−１８Ａ以下、さらに好ましくは１×１０−２１Ａ以下とすることができる。ここで、オフ電流とは、トランジスタがオフ状態のときのドレイン電流を指す。また、トランジスタがオフ状態とは、ｎチャネル型のトランジスタの場合、ゲート電圧がしきい値よりも十分小さい状態をいう。具体的には、ゲート電圧がしきい値よりも１Ｖ以上、２Ｖ以上または３Ｖ以上小さければ、トランジスタはオフ状態となる。
導電層１０４ａ及び導電層１０４ｂは、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電層１０４ａ及び導電層１０４ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
ゲート絶縁膜１０２は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、ゲート絶縁膜１０２として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いてもよい。
また、ゲート絶縁膜１０２として、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて形成することができる。
また、ゲート絶縁膜１０２として、絶縁膜１１４と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。
なお、特定の材料をゲート絶縁膜に用いると、特定の条件でゲート絶縁膜に電子を捕獲せしめて、しきい値電圧をプラス方向へシフトさせることもできる。例えば、酸化シリコンと酸化ハフニウムの積層膜のように、ゲート絶縁膜の一部に酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用い、より高い温度（半導体装置の使用温度あるいは保管温度よりも高い温度、あるいは、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、ゲート電極の電位をソース電極やドレイン電極の電位より高い状態を、１秒以上、代表的には１分以上維持することで、半導体層からゲート電極に向かって、電子が移動し、そのうちのいくらかは電子捕獲準位に捕獲される。
ゲート電極１０３は、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。また、ゲート電極１０３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１０３は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
また、ゲート電極１０３とゲート絶縁膜１０２の間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラス方向にシフトさせることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも半導体層１０１より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
以上がトランジスタ１００についての説明である。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
［トランジスタの例２］
本発明の一態様である酸化物半導体膜を用いたトランジスタの、図１２とは異なる構造の一例について、図１３を用いて説明を行う。図１３（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり、図１３（Ｂ）は、図１３（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１３（Ｃ）は、図１３（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１００は、基板５０上のゲート電極として機能するゲート電極２０３ａと、基板５０及びゲート電極２０３ａ上のゲート絶縁膜２０２と、ゲート絶縁膜２０２上の半導体層２０１と、半導体層２０１に電気的に接続されるソース電極及びドレイン電極として機能する導電層２０４ａ、導電層２０４ｂと、を有する。また、トランジスタ１００上、より詳しくは、導電層２０４ａ、導電層２０４ｂ及び半導体層２０１上に絶縁膜２１４、絶縁膜２１６及び絶縁膜２１８が順に積層して設けられる。
次に、本実施の形態のトランジスタに含まれる構成要素について説明する。
トランジスタ１００のゲート電極として機能するゲート電極２０３ａとしては、ゲート電極１０３の記載を参照すればよい。
トランジスタ１００のゲート絶縁膜として機能するゲート絶縁膜２０２としては、ゲート絶縁膜１０２の記載を参照すればよい。また、ゲート絶縁膜２０２として２層以上の積層膜を用いてもよい。例えば図１３に示すように、ゲート絶縁膜２０２ａとゲート絶縁膜２０２ｂの２層構造としてもよい。その場合は、例えば下層、ここではゲート絶縁膜２０２ａに酸素の透過を抑制するブロッキング膜としての機能を有する膜を用いてもよい。ブロッキング膜としての機能を有する膜としては、例えば後述するバリア膜１１１等を参照すればよい。
半導体層２０１としては、実施の形態１や、実施の形態２に示す酸化物半導体膜を用いればよい。また、半導体層２０１として、半導体層１０１の記載を参照してもよい。また、半導体層２０１は２層以上の積層膜を用いてもよい。
絶縁膜２１４、絶縁膜２１６及び絶縁膜２１８は、トランジスタ１００の保護絶縁膜としての機能を有する。絶縁膜２１４は、絶縁膜２１６を形成する際の半導体層２０１へのダメージ緩和膜としても機能する。
絶縁膜２１４、絶縁膜２１６は、例えば、前述の絶縁膜１１４のように化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。
また絶縁膜２１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。絶縁膜２１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜２１４における酸素の透過量が減少してしまう。
なお、絶縁膜２１４においては、外部から絶縁膜２１４に入った酸素が全て絶縁膜２１４の外部に移動せず、絶縁膜２１４にとどまる酸素もある。また、絶縁膜２１４に酸素が入ると共に、絶縁膜２１４に含まれる酸素が絶縁膜２１４の外部へ移動することで、絶縁膜２１４において酸素の移動が生じる場合もある。絶縁膜２１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜２１４上に設けられる、絶縁膜２１６から脱離する酸素を、絶縁膜２１４を介して半導体層２０１に移動させることができる。
また、絶縁膜２１４は、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いて形成することができる。Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニア分子の放出量が多い膜であり、代表的にはアンモニア分子の放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニア分子の放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜２１４などに準位を形成する。当該準位は、半導体層２０１のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜２１４及び半導体層２０１の界面に拡散すると、当該準位が絶縁膜２１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜２１４及び半導体層２０１界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜２１４に含まれる窒素酸化物は、加熱処理において、絶縁膜２１６に含まれるアンモニアと反応するため、絶縁膜２１４に含まれる窒素酸化物が低減される。このため、絶縁膜２１４及び半導体層２０１の界面において、電子がトラップされにくい。
なお、絶縁膜２１４は、半導体層２０１において、チャネルが形成される領域の反対側（以下、バックチャネル領域という。）において半導体層２０１と接することで、半導体層２０１のバックチャネル領域を保護する機能を有する。
絶縁膜２１４として、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
また、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
また、絶縁膜２１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜２１６は、絶縁膜２１４と比較して半導体層２０１から離れているため、絶縁膜２１４より、欠陥密度が多くともよい。
また、トランジスタ１００は図１４及び図１５に示す構造でもよい。ここで、図１３に示したトランジスタ１００は、チャネルエッチ型のトランジスタであったが、図１４及び図１５に示すトランジスタ１００は、チャネル保護型のトランジスタである。
図１４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり、図１４（Ｂ）は、図１４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１４（Ｃ）は、図１４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。図１４に示すトランジスタ１００は、基板５０上に設けられるゲート電極２０３ａと、基板５０及びゲート電極２０３ａ上に形成されるゲート絶縁膜２０２と、ゲート絶縁膜２０２を介して、ゲート電極２０３ａと重なる半導体層２０１と、ゲート絶縁膜２０２及び半導体層２０１上の絶縁膜２１４と、絶縁膜２１４上の絶縁膜２１６と、絶縁膜２１４及び絶縁膜２１６の開口部１４１ａおよび１４１ｂにおいて半導体層２０１に接する一対の導電層２０４ａ及び導電層２０４ｂとを有する。また、トランジスタ１００上、より詳しくは導電層２０４ａ、導電層２０４ｂ、及び絶縁膜２１６上に、絶縁膜２１８を設けてもよい。
図１５（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり、図１５（Ｂ）は、図１５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１５（Ｃ）は、図１５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。図１５に示すトランジスタ１００は、図１４に示すトランジスタ１００と絶縁膜２１４、２１６の形状が相違する。具体的には、図１５に示すトランジスタ１００の絶縁膜２１４、２１６は、半導体層１０１のチャネル領域上に島状に設けられる。その他の構成は、図１４に示すトランジスタ１００と同様であり、同様の効果を奏する。
図１４及び図１５に示すトランジスタ１００はいずれも、一対の導電層２０４ａ及び導電層２０４ｂを形成する際に半導体層２０１が絶縁膜２１４及び絶縁膜２１６に覆われているため、一対の導電層２０４ａ及び導電層２０４ｂを形成するエッチングによって、半導体層２０１はダメージを受けない。さらに、絶縁膜２１４及び絶縁膜２１６を、窒素を有し、且つ欠陥量の少ない酸化物絶縁膜とすることで、電気特性の変動が抑制され、信頼性が向上されたトランジスタを作製することができる。
また、トランジスタ１００は図１６に示すように、絶縁膜２１８上に電極２０３ｂを有してもよい。図１６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり、図１６（Ｂ）は、図１６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１６（Ｃ）は、図１６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。図１６には、電極２０３ｂが、絶縁膜２１４及び絶縁膜２１６に設けられた開口部１４２ｃ及び開口部１４２ｄを介してゲート電極２０３ａと接続する構成を示すが、電極２０３ｂとゲート電極２０３ａを接続しない構成としてもよい。電極２０３ｂとゲート電極２０３ａを接続しない場合には、それぞれの電極に異なる電位を与えることができる。
図１６に示すように、チャネル幅方向において、半導体層２０１の側面と電極２０３ｂとが対向することで、さらには、チャネル幅方向において、ゲート電極２０３ａ及び電極２０３ｂが、ゲート絶縁膜２０２及び絶縁膜２１４、絶縁膜２１６及び絶縁膜２１８を介して半導体層２０１を囲むことで、半導体層２０１においてキャリアの流れる領域が、ゲート絶縁膜２０２及び絶縁膜２１４と半導体層２０１との界面のみでなく、半導体層２０１の内部においてもキャリアが流れるため、トランジスタ１００におけるキャリアの移動量が増加する。この結果、トランジスタ１００のオン電流が大きくなると共に、電界効果移動度が高くなる。また、電極２０３ｂの電界が半導体層２０１の側面、または側面及びその近傍を含む端部に影響するため、半導体層２０１の側面または端部における寄生チャネルの発生を抑制することができる。
また図１６では、半導体層２０１の例として、半導体層２０１ａ上に半導体層２０１ｂを積層する構成を示す。ここで例えば半導体層２０１ｂは、半導体層２０１ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、半導体層２０１ｂの伝導帯の下端のエネルギーと、半導体層２０１ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、半導体層２０１ｂの電子親和力と、半導体層２０１ａの電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
半導体層２０１ａとして、実施の形態３で示す半導体層１０１ｂを参照してもよい。例えば半導体層１０１ｂの有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について参照してもよい。また、半導体層２０１ｂとして、実施の形態３で示す絶縁体層１０１ｃを参照してもよい。例えば、絶縁体層１０１ｃの有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について参照してもよい。
［トランジスタの変形例］
トランジスタ１００の変形例を図３０乃至図３３に示す。例えばトランジスタ１００は、図３０に示す構造でもよい。図３０は、導電層１０４ａ及び導電層１０４ｂの形状が図１２と異なる。なお、図３０（Ｂ）は、図３０（Ａ）に示す一点鎖線Ａ−Ｂを通り、図３０（Ａ）と垂直な面の断面を示す。
また、トランジスタ１００は図３１に示す構造でもよい。図１２では、絶縁体層１０１ｃが導電層１０４ａ及び導電層１０４ｂの上面に接するのに対し、図３１では、導電層１０４ａ及び導電層１０４ｂの下面に接する。なお、図３１（Ｂ）は、図３１（Ａ）に示す一点鎖線Ａ−Ｂを通り、図３１（Ａ）と垂直な面の断面を示す。このような構成とすることで、絶縁体層１０１ａ、半導体層１０１ｂ及び絶縁体層１０１ｃを構成するそれぞれの膜の成膜時において、大気に触れさせることなく連続的に成膜することができるため、各々の界面欠陥を低減することができる。
また、トランジスタ１００は、図３２に示す構造でもよい。なお、図３２（Ｂ）は、図３２（Ａ）に示す一点鎖線Ａ−Ｂを通り、図３２（Ａ）と垂直な面の断面を示す。図３２は、導電層１０４ａ及び導電層１０４ｂを有さない点が、図１２と異なる。ここで図３２（Ｃ）に示すように、トランジスタ１００は低抵抗層１７１ａ及び低抵抗層１７１ｂを有してもよい。低抵抗層１７１ａ及び低抵抗層１７１ｂはソース領域またはドレイン領域として機能することが好ましい。また、低抵抗層１７１ａ及び低抵抗層１７１ｂは不純物が添加されていてもよい。不純物を添加することにより半導体層１０１の抵抗を下げることができる。添加する不純物としては、例えばアルゴン、ホウ素、炭素、マグネシウム、アルミニウム、シリコン、リン、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ガリウム、ゲルマニウム、ヒ素、イットリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンから選択された一種以上を添加することが好ましい。低抵抗層１７１ａ及び低抵抗層１７１ｂは例えば、半導体層１０１中に、上述の不純物元素を５×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上含む領域である。図３２（Ｄ）は、図３２（Ｃ）の領域３２４の拡大図である。
なお、このような抵抗の低い領域に不純物、例えば不要な水素などをトラップできる場合がある。不要な水素を低抵抗層にトラップすることによりチャネル領域の水素濃度を低くし、トランジスタ１００の特性として、良好な特性を得ることができる。
また、トランジスタ１００は、図３３に示す構造でもよい。図３３は、絶縁体層１０１ｃとゲート絶縁膜１０２の形状が図３２と異なる。なお、図３３（Ｂ）は、図３３（Ａ）に示す一点鎖線Ａ−Ｂを通り、図３３（Ａ）と垂直な面の断面を示す。
また、図３０乃至図３３に示した構造では、半導体層１０１ｂに接して絶縁体層１０１ａ及び絶縁体層１０１ｃを設ける構成を説明したが、絶縁体層１０１ａまたは絶縁体層１０１ｃの一方、またはその両方を設けない構成としてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図３４乃至図３６を用いて以下説明を行う。
図３４は、表示装置の一例を示す上面図である。図３４示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図３４には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びゲートドライバ回路部７０６と電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、配線部、または複数のトランジスタを有しており、本発明の一態様の半導体装置を適用することができる。
また、表示装置７００は、様々な素子を有することが出来る。該素子は、例えば、液晶素子、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図３５及び図３６を用いて説明する。なお、図３５は、図３４に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図３６は、図３４に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
まず、図３５及び図３６に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
［表示装置の共通部分に関する説明］
図３５及び図３６に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０（容量素子７９０ａまたは容量素子７９０ｂ）を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。なお、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と異なる工程で形成された導電膜、例えばゲート電極として機能する導電膜としてもよい。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタを用いることができる。ここではトランジスタ７５０及びトランジスタ７５２に図１３に示すトランジスタ１００の構造を用いる例を示すが、先に示す他のトランジスタを用いてもよい。
また、トランジスタ７５０及びトランジスタ７５２に、例えば図１６に示すトランジスタ１００の構造を用いてもよい。この場合には、電極２０３ｂは、例えば導電層７７２や、導電層７８４の形成と同じ工程を用いて形成することができる。図１６に示すトランジスタ１００の構造を用いることにより、例えばトランジスタ７５０及びトランジスタ７５２のオン電流を高めることができ、回路動作速度を高めることができる。また、トランジスタ７５０やトランジスタ７５２のチャネル幅を縮小できる場合があり、回路の集積化が可能となる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電層７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電層７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
可撓性を有する基板を用いることにより、可撓性を有する表示装置を作製することができる。表示装置が可撓性を有することにより曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。
例えばプラスチック基板などの可撓性を有する基板を用いることにより、表示装置の薄膜化及び軽量化が可能となる。また、例えばプラスチック基板などの可撓性を有する基板を用いた表示装置は割れにくく、例えば落下時の衝撃に対する耐久性を向上することができる。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。また、図３５においては、構造体７７８を第２の基板７０５側に設ける構成について例示したが、これに限定されない。例えば、図３６に示すように第１の基板７０１側に構造体７７８を設ける構成、または第１の基板７０１及び第２の基板７０５双方に構造体７７８を設ける構成としてもよい。
また、図３５及び図３６において、トランジスタ７５０及びトランジスタ７５２上に、絶縁膜７６４、７６６、７６８が設けられている。
絶縁膜７６４、７６６、７６８としては、それぞれ先の実施の形態に示す絶縁膜２１４、２１６、２１８と、同様の材料及び作製方法により形成することができる。
［表示素子として液晶素子を用いる表示装置の構成例］
図３５に示す表示装置７００は、容量素子７９０ａを有する。容量素子７９０ａは、一対の電極間に誘電体を有する構造である。より詳しくは、容量素子７９０ａの一方の電極としては、トランジスタ７５０の半導体層として機能する酸化物半導体膜と同一の工程を経て形成された導電性の高い酸化物半導体膜を用い、容量素子７９０ａの他方の電極としては、トランジスタ７５０と電気的に接続される導電層７７２を用いる。また、一対の電極間に挟持される誘電体としては、絶縁膜７６８を用いる。
ここで、容量素子７９０ａの一対の電極の一方として機能する導電性の高い酸化物半導体膜について、以下説明を行う。
［導電性の高い酸化物半導体膜について］
酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
ここで、酸化物半導体で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）及び酸化物導電体で形成される膜（以下、酸化物導電体膜（ＯＣ）という。）それぞれにおける、抵抗率の温度依存性について説明する。
酸化物導電体膜（ＯＣ）における抵抗率の温度依存性は、酸化物半導体膜（ＯＳ）における抵抗率の温度依存性より小さい。代表的には、８０Ｋ以上２９０Ｋ以下における酸化物半導体膜（ＯＣ）の抵抗率の変化率は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下における抵抗率の変化率は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜を、容量素子７９０ａの一方の電極に用いることが可能である。ここで酸化物導電体膜は、例えばＩｎ−Ｍ−Ｚｎ酸化物上に窒化シリコンを形成することにより、形成することができる。
また、図３５に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電層７７２、導電層７７４、及び液晶層７７６を有する。導電層７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図３５に示す表示装置７００は、導電層７７２と導電層７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電層７７２は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電層７７２は、絶縁膜７６８上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
導電層７７２としては、例えばインジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いることができる。
なお、図３５において図示しないが、導電層７７２、７７４の液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図３５において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
［表示素子として発光素子を用いる表示装置］
図３６に示す表示装置７００は、容量素子７９０ｂを有する。容量素子７９０ｂは、一対の電極間に誘電体を有する構造である。より詳しくは、容量素子７９０ｂの一方の電極としては、トランジスタ７５０のゲート電極として機能する導電膜と同一工程で形成された導電膜を用い、容量素子７９０ｂの他方の電極としては、トランジスタ７５０のソース電極またはドレイン電極として機能する導電膜を用いる。また、一対の電極間に挟持される誘電体としては、トランジスタ７５０のゲート絶縁膜として機能する絶縁膜を用いる。
また、図３６において、絶縁膜７６８上に平坦化絶縁膜７７０が設けられている。
平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、図３５に示すように、平坦化絶縁膜７７０を設けない構成としてもよい。
また、図３６に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電層７８４、ＥＬ層７８６、及び導電層７８８を有する。図３６に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。
また、導電層７８４は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電層７８４は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電層７８４としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
また、図３６に示す表示装置７００には、平坦化絶縁膜７７０及び導電層７８４上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電層７８４の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電層７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電層７８４側に光を射出するボトムエミッション構造や、導電層７８４及び導電層７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図３６に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２６を用いて説明を行う。
図２６（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また。複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図２６（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図２６（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図２６（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図２６（Ａ）に示す複数の画素回路５０１は、例えば、図２６（Ｂ）に示す構成とすることができる。
図２６（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２６（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２６（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２６（Ａ）に示す複数の画素回路５０１は、例えば、図２６（Ｃ）に示す構成とすることができる。
また、図２６（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図２６（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２６（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
以下では、本発明の一態様の酸化物半導体を用いた半導体装置の例を説明する。
［半導体装置の例］
図３７（Ａ）は本発明の一態様の半導体装置の回路図の一例である。図３７（Ａ）に示す半導体装置は、トランジスタ１００と、トランジスタ１３０と、容量素子１５０と、配線ＷＢＬと、配線ＲＢＬと、配線ＷＬと、配線ＣＬと、配線ＢＧと、配線ＳＬと、を有する。
トランジスタ１３０は、ソースまたはドレインの一方が配線ＲＢＬと電気的に接続し、他方が配線ＳＬと電気的に接続し、ゲートがトランジスタ１００のソースまたはドレインの一方及び容量素子１５０の一方の電極と電気的に接続する。トランジスタ１００は、ソースまたはドレインの他方が配線ＷＢＬと電気的に接続し、第１のゲートが配線ＷＬと電気的に接続する。容量素子１５０は、他方の電極が配線ＣＬと電気的に接続する。また配線ＢＧはトランジスタ１００の第２のゲートと電気的に接続する。なお、トランジスタ１３０のゲートと、トランジスタ１００のソースまたはドレインの一方と、容量素子１５０の一方の電極の間のノードをノードＦＮと呼ぶ。
図３７（Ａ）に示す半導体装置は、トランジスタ１００が導通状態（オン状態）の時に配線ＷＢＬの電位に応じた電位を、ノードＦＮに与える。また、トランジスタ１００が非導通状態（オフ状態）のときに、ノードＦＮの電位を保持する機能を有する。すなわち、図３７（Ａ）に示す半導体装置は、記憶装置のメモリセルとしての機能を有する。図３７（Ａ）に示す半導体装置をマトリクス状に配置することで、記憶装置（メモリセルアレイ）を構成することができる。
なお、ノードＦＮと電気的に接続する液晶素子や有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子などの表示素子を有する場合、図３７（Ａ）の半導体装置は表示装置の画素として機能させることもできる。
トランジスタ１００の導通状態、非導通状態の選択は、配線ＷＬまたは配線ＢＧに与える電位によって制御することができる。また配線ＷＬまたは配線ＢＧに与える電位によってトランジスタ１００のしきい値を制御することができる。トランジスタ１００としてオフ電流の小さいトランジスタを用いることにより、非導通状態におけるノードＦＮの電位を長期間に渡って保持することができる。したがって、半導体装置のリフレッシュ頻度を低減することができ、消費電力の小さい半導体装置を実現することができる。トランジスタ１００として、例えば酸化物半導体膜を用いたトランジスタを用いることにより、オフ電流の小さいトランジスタを実現することができる。
なお、配線ＣＬには基準電位や接地電位、または任意の固定電位などの定電位が与えられる。このとき、ノードＦＮの電位によって、トランジスタ１００の見かけ上のしきい値電圧が変動する。見かけ上のしきい値電圧の変動により、トランジスタ１３０の導通状態、非導通状態が変化することを利用し、ノードＦＮに保持された電位の情報をデータとして読み出すことができる。
なお、ノードＦＮに保持された電位を８５℃において１０年間（３．１５×１０８秒）保持するためには、容量１ｆＦあたり、トランジスタのチャネル幅１μｍあたりのオフ電流の値が４．３ｙＡ（ヨクトアンペア：１ｙＡは１０−２４Ａ）未満であることが好ましい。このとき、許容されるノードＦＮの電位の変動が０．５Ｖ以内であることが好ましい。または、９５℃において、上記オフ電流が１．５ｙＡ未満であることが好ましい。
また、容量を大きくすることにより、より長くノードＦＮに電位を保持することができる。つまり、保持時間を長くすることができる。
図３７（Ａ）に示す半導体装置では、トランジスタ１３０のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込み及び保持について説明する。まず、配線ＷＬの電位を、トランジスタ１００がオン状態となる電位にして、トランジスタ１００をオン状態とする。これにより、配線ＷＢＬの電位が、トランジスタ１３０のゲート電極、及び容量素子１５０に与えられる。すなわち、トランジスタ１３０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、配線ＷＬの電位を、トランジスタ１００がオフ状態となる電位にして、トランジスタ１００をオフ状態とすることにより、トランジスタ１３０のゲート電極に与えられた電荷が保持される（保持）。
トランジスタ１００のオフ電流は極めて小さいため、トランジスタ１３０のゲート電極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。配線ＲＢＬに所定の電位（定電位）を与えた状態で、配線ＣＬに適切な電位（読み出し電位）を与えると、トランジスタ１３０のゲート電極に保持された電荷量に応じて、配線ＳＬは異なる電位をとる。一般に、トランジスタ１３０をｎチャネル型とすると、トランジスタ１３０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１３０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１３０を「オン状態」とするために必要な配線ＣＬの電位をいうものとする。したがって、配線ＣＬの電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ１３０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、配線ＣＬの電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１３０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、配線ＣＬの電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１３０は「オフ状態」のままである。このため、配線ＳＬの電位を判別することで、保持されている情報を読み出すことができる。なお、配線本数を減らすために、例えば図３７（Ａ）に示すＷＢＬとＲＢＬを導通させてもよい。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ１３０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を配線ＣＬに与えればよい。または、ゲート電極の状態にかかわらずトランジスタ１３０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を配線ＣＬに与えればよい。
図３７（Ｂ）に示す半導体装置は、トランジスタ１３０を設けていない点で主に図３７（Ａ）と相違している。この場合も上記と同様の動作により情報の書き込み及び保持動作が可能である。
次に、情報の読み出しについて説明する。トランジスタ１００がオン状態となると、浮遊状態である配線ＢＬと容量素子１５０とが導通し、配線ＢＬと容量素子１５０の間で電荷が再分配される。その結果、配線ＢＬの電位が変化する。配線ＢＬの電位の変化量は、容量素子１５０の一方の電極の電位（あるいは容量素子１５０に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子１５０の一方の電極の電位をＶ、容量素子１５０の容量をＣ、配線ＢＬが有する容量成分をＣＢ、電荷が再分配される前の配線ＢＬの電位をＶＢ０とすると、電荷が再分配された後の配線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子１５０の一方の電極の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の配線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、配線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
図３７（Ａ）や図３７（Ｂ）で示す半導体装置は、例えばＣＰＵの記憶装置として用いることもできる。
図３８に、図３７（Ａ）で示した回路を実現可能な半導体装置の断面構成の一例を示す。なお、図３８では配線本数を減らすためにＷＢＬとＲＢＬを導通させる例を示す。なお、図３８（Ｂ）は、図３８（Ａ）に示す一点鎖線Ａ−Ｂを通り、図３８（Ａ）と垂直な面の断面を示す。また、図３８（Ｃ）は、図３８（Ａ）に示す一点鎖線Ｃ−Ｄを通り、図３８（Ａ）と垂直な面の断面を示す。
トランジスタ１００はトランジスタ１３０の上方に設けられることが好ましい。トランジスタ１００とトランジスタ１３０を積層することにより、例えば、回路面積を縮小することができる。トランジスタ１００として、例えば実施の形態３に示したトランジスタを用いることができる。図３８では、図１２に示したトランジスタ１００を用いる例を示す。
トランジスタ１３０は、第１の半導体材料を含んで構成される。また、トランジスタ１００は第２の半導体材料を含んで構成される。第１の半導体材料、または第２の半導体材料として用いることのできる半導体としては、例えばシリコンやゲルマニウムやガリウムやヒ素などの半導体材料、シリコンやゲルマニウムやガリウムやヒ素やアルミニウムなどを有する化合物半導体材料、有機半導体材料、または酸化物半導体材料などが挙げられる。
第１の半導体材料と第２の半導体材料は、同一の材料であってもよいが、異なる半導体材料とすることがより好ましい。ここでは、第１の半導体材料として単結晶シリコンを、第２の半導体材料として酸化物半導体を用いた場合について説明する。
〔第１のトランジスタ〕
トランジスタ１３０は、半導体基板１３１に設けられ、半導体基板１３１の一部からなる半導体層１３２、ゲート絶縁膜１３４、ゲート電極１３５、及びソース領域またはドレイン領域として機能する低抵抗層１３３ａ及び低抵抗層１３３ｂを有する。
トランジスタ１３０は、ｐチャネル型、ｎチャネル型のいずれでもよいが、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
半導体層１３２のチャネルが形成される領域やその近傍の領域や、ソース領域またはドレイン領域となる低抵抗層１３３ａ及び低抵抗層１３３ｂ等において、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に歪みを有するシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ１３０をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
また、トランジスタ１３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域である領域１７６ａと領域１７６ｂを有してもよい。
低抵抗層１３３ａ及び低抵抗層１３３ｂは、半導体層１３２に適用される半導体材料に加え、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極１３５は、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
ここで、トランジスタ１３０に換えて図２９（Ａ）及び図２９（Ｂ）に示すようなトランジスタ１９０を用いてもよい。図２９（Ｂ）は、図２９（Ａ）に示す一点鎖線Ｅ−Ｆを通り、図２９（Ａ）と垂直な面の断面を示す。トランジスタ１９０はチャネルが形成される半導体層１３２（半導体基板の一部）が凸形状を有し、その側面及び上面に沿ってゲート絶縁膜１３４及びゲート電極１３５が設けられている。またトランジスタの間には素子分離層１８１が設けられている。このようなトランジスタ１９０は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁膜を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を加工して凸形状を有する半導体層を形成してもよい。
トランジスタ１３０を覆って、絶縁膜１３６、絶縁膜１３７、及び絶縁膜１３８が順に積層して設けられている。
絶縁膜１３６は半導体装置の作製工程において、低抵抗層１３３ａ及び低抵抗層１３３ｂに添加された導電性を付与する元素の活性化の際の保護膜として機能する。絶縁膜１３６は不要であれば設けなくてもよい。
半導体層１３２にシリコン系半導体材料を用いた場合、絶縁膜１３７は水素を含む絶縁材料を含むことが好ましい。加熱処理を行うことで絶縁膜１３７中の水素により半導体層１３２中のダングリングボンドが終端され、トランジスタ１３０の信頼性を向上させることができる。
絶縁膜１３８はその下層に設けられるトランジスタ１３０などによって生じる段差を平坦化する平坦化層として機能する。絶縁膜１３８の上面をＣＭＰ法等により平坦化してもよい。
また、絶縁膜１３６、絶縁膜１３７、絶縁膜１３８には低抵抗層１３３ａや低抵抗層１３３ｂ等と電気的に接続するプラグ１４０、トランジスタ１３０のゲート電極１３５と電気的に接続するプラグ１３９等が埋め込まれていてもよい。
トランジスタ１３０と、トランジスタ１００の間には、バリア膜１１１が設けられている。バリア膜１１１は、これよりも下層から水及び水素が上層に拡散することを抑制する機能を有する層である。また、バリア膜１１１は酸素透過性が低いことが好ましい。ここで、水及び水素が拡散しにくい、とは、例えば一般的に絶縁膜として用いられる酸化シリコン等と比較して、水及び水素の透過性が低いことを示す。また、酸素透過性が低いとは、例えば一般的に絶縁膜として用いられる酸化シリコン等と比較して、酸素の透過性が低いことを示す。
バリア膜１１１に用いることのできる材料としては、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁膜を単層または積層で用いることができる。またはこれらの絶縁膜に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウム、酸化ガリウムを添加してもよい。またはこれらの絶縁膜を窒化処理して酸化窒化膜としてもよい。上記の絶縁膜に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。特に、酸化アルミニウムは水や水素に対するバリア性に優れているため、より好ましい。
また、上述した材料は、水素、水に加え、酸素のバリア性にも優れた材料である。よって絶縁膜１１４を加熱した時に放出される酸素がバリア膜１１１よりも下層に拡散することを抑制することができる。その結果、絶縁膜１１４から放出され、トランジスタ１００の半導体層に供給されうる酸素の量を増大させることができる。
ここで、バリア膜１１１よりも下層では、例えば加熱処理により、水素や水などを低減させておくことが好ましい。加熱処理条件は例えば不活性ガス雰囲気下または減圧雰囲気下で１７０℃以上とすればよい。
また、トランジスタ１３０の半導体層に単結晶シリコンを用いた場合では、当該加熱処理は、シリコンの不対結合手（ダングリングボンドともいう）を水素によって終端化する処理（水素化処理とも呼ぶ）を兼ねることができる。
バリア膜１１１を挟むように、導電層１５１、導電層１５２ａ及び導電層１５２ｂが設けられ、容量素子１５０を形成している。導電層１５１は、トランジスタ１００の導電層１０４ａと電気的に接続する。
バリア膜１１１、導電層１５２ａ、導電層１５２ｂ、導電層１０５等を覆って、絶縁膜１１４が設けられている。絶縁膜１１４については、例えば図１２の絶縁膜１１４の説明を参照する。
〔第２のトランジスタ〕
絶縁膜１１４の上部には、トランジスタ１００が設けられている。図３８に示す一例では、トランジスタ１００として図１２に示したトランジスタを用いる。
また、図３８に示すトランジスタ１００は、第２のゲート電極として機能する導電層１０５を有する。導電層１０５は、容量素子１５０の一部を形成する導電層１５２ａ及び導電層１５２ｂと同時に形成してもよい。これらの導電層を同時に形成することにより、例えば工程を簡略化することができる。
またトランジスタ１００を覆って、絶縁膜１１２、絶縁膜１１３、及び絶縁膜１１６が設けられている。
絶縁膜１１２はバリア膜１１１同様、水や水素が拡散しにくい材料を用いることが好ましい。特に酸素を透過しにくい材料を用いることが好ましい。
なお、絶縁膜１１２を２層以上の積層構造としてもよい。その場合には、例えば絶縁膜１１２を２層の積層構造とし、上層には水や水素が拡散しにくい材料を用いることが好ましい。また、下層には例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。下層に設ける絶縁膜は、絶縁膜１１４と同様の、加熱により酸素が脱離する絶縁膜としてゲート絶縁膜１０２を介して半導体層１０１の上側からも酸素を供給する構成としてもよい。
絶縁膜１１２で半導体層１０１を覆うことで、半導体層１０１から絶縁膜１１２よりも上方に酸素が放出されることを抑制することができる。さらに、絶縁膜１１４等から脱離した酸素を絶縁膜１１２よりも下側に閉じ込めることができるため、半導体層１０１に供給しうる酸素の量を増大させることができる。
また絶縁膜１１２を設けることにより、外部から酸化物半導体への水や水素が混入することを抑制できる。よって電気特性の変動が抑制された、信頼性の高いトランジスタを実現することができる。
絶縁膜１１３としては、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。
トランジスタ１００を覆う絶縁膜１１６は、その下層の凹凸形状を被覆する平坦化層として機能する。また絶縁膜１１３は、絶縁膜１１６を成膜する際の保護膜としての機能を有してもよい。絶縁膜１１３は不要であれば設けなくてもよい。絶縁膜１１６として例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。
絶縁膜１１２、絶縁膜１１３及び絶縁膜１１６には、導電層１０４ｂと電気的に接続するプラグ３２１、プラグ３２２、プラグ１２３が埋め込まれている。
絶縁膜１１６の上部には、プラグ３２２と電気的に接続する配線１２４等が設けられている。
また図３８に示すように、水素を含む絶縁膜１３６上に、バリア膜１１１と同様の材料を含む絶縁膜１３７を設ける構成としてもよい。このような構成とすることで、水素を含む絶縁膜１３６中に残存した水や水素が上方に拡散することを効果的に抑制することができる。
配線１２４、配線１６６等の配線、導電層１４３、導電層１５１、導電層１５２ａ、導電層１５２ｂ、導電層２５１等の導電層、及び、プラグ１２３、プラグ１３９、プラグ１４０、プラグ１６４、プラグ１６５等のプラグには、材料として金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、窒化チタンやチタンなどの材料を、他の材料と積層して用いてもよい。
［作製方法例］
次に、図３８の半導体装置の作製方法の一例について、図３９乃至図４２を用いて説明する。
まず半導体基板１３１を準備する。半導体基板１３１としては、例えば単結晶シリコン基板（ｐ型の半導体基板、またはｎ型の半導体基板を含む）、炭化シリコンや窒化ガリウムからなる化合物半導体基板などを用いることができる。また、半導体基板１３１として、ＳＯＩ基板を用いてもよい。以下では、半導体基板１３１として単結晶シリコンを用いた場合について説明する。
続いて、半導体基板１３１に素子分離層（図示せず）を形成する。素子分離層はＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法、メサ分離法等を用いて形成すればよい。
同一基板上にｐ型のトランジスタとｎ型のトランジスタを形成する場合、半導体基板１３１の一部にｎウェルまたはｐウェルを形成してもよい。例えば、ｎ型の半導体基板１３１にｐ型の導電性を付与するホウ素などの不純物元素を添加してｐウェルを形成し、同一基板上にｎ型のトランジスタとｐ型のトランジスタを形成してもよい。
続いて、半導体基板１３１上にゲート絶縁膜１３４となる絶縁膜を形成する。例えば、半導体基板１３１の表面を酸化し酸化シリコン膜を形成する。または、熱酸化法により酸化シリコンを形成した後に、窒化処理を行うことによって酸化シリコン膜の表面を窒化することにより、酸化シリコン膜と、酸化窒化シリコン膜の積層構造を形成してもよい。または、酸化シリコン、酸化窒化シリコン、高誘電率物質（ｈｉｇｈ−ｋ材料ともいう）であるタンタル酸化物、酸化ハフニウム、酸化ハフニウムシリケート、酸化ジルコニウム、酸化アルミニウム、酸化チタンなどの金属酸化物、または酸化ランタンなどの希土類酸化物等を用いてもよい。
当該絶縁膜は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法等を含む）、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等で成膜することにより形成してもよい。
続いて、ゲート電極１３５となる導電膜を成膜する。導電膜としては、タンタル、タングステン、チタン、モリブデン、クロム、ニオブ等から選択された金属、またはこれらの金属を主成分とする合金材料若しくは化合物材料を用いることが好ましい。また、リン等の不純物を添加した多結晶シリコンを用いることができる。また、金属窒化物膜と上記の金属膜の積層構造を用いてもよい。金属窒化物としては、窒化タングステン、窒化モリブデン、窒化チタンを用いることができる。金属窒化物膜を設けることにより、金属膜の密着性を向上させることができ、剥離を防止することができる。
導電膜は、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜することができる。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
続いて、当該導電膜上にリソグラフィ法等を用いてレジストマスクを形成し、当該導電膜の不要な部分を除去する。その後、レジストマスクを除去することにより、ゲート電極１３５を形成することができる。
ここで、被加工膜の加工方法について説明する。加工方法として、様々な微細加工技術を用いることができる。例えば、フォトリソグラフィ法等で形成したレジストマスクに対してスリミング処理を施す方法を用いてもよい。また、フォトリソグラフィ法等でダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミーパターンを除去し、残存したサイドウォールをレジストマスクとして用いて、被加工膜をエッチングしてもよい。また被加工膜のエッチングとして、高いアスペクト比を実現するために、異方性のドライエッチングを用いることが好ましい。また、無機膜または金属膜からなるハードマスクを用いてもよい。
レジストマスクの形成に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばスピンコート法などにより、その下層の段差を被覆して表面を平坦化するように形成することができ、当該有機樹脂膜の上層に設けられるレジストマスクの厚さのばらつきを低減できる。また特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に対する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する有機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除去するか、レジストマスクを除去した後に除去すればよい。
これ以降、レジストマスクを用いた加工の記載については、例えばゲート電極１３５で説明した加工方法を参照すればよい。また、本明細書では、被加工膜のエッチングを行った後のレジスト除去の記載を省略する場合がある。
ゲート電極１３５の形成後、ゲート電極１３５の側面を覆うサイドウォールを形成してもよい。サイドウォールは、ゲート電極１３５の厚さよりも厚い絶縁膜を成膜した後に、異方性エッチングを施し、ゲート電極１３５の側面部分のみ当該絶縁膜を残存させることにより形成できる。
図３９には、サイドウォールの形成時にゲート絶縁膜のエッチングを行わない例を示すが、サイドウォールの形成時にゲート絶縁膜１３４となる絶縁膜も同時にエッチングしてもよい。この場合はゲート電極１３５及びサイドウォールの下部にゲート絶縁膜１３４が形成される。
続いて、半導体基板１３１のゲート電極１３５（及びサイドウォール）が設けられていない領域にリンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を添加する。この段階における断面概略図が図３９（Ａ）に相当する。
続いて、絶縁膜１３６を形成した後、例えば上述した導電性を付与する元素の活性化のための加熱処理を行う。加熱処理は、希ガスや窒素ガスなどの不活性ガス雰囲気下、または減圧雰囲気下にて、例えば４００℃以上基板の歪み点未満で行うことができる。
絶縁膜１３６は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。絶縁膜１３６はスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
この段階でトランジスタ１３０が形成される。また、トランジスタ１３０を形成するのと同様の方法で、第３のトランジスタ１６０を形成してもよい。
続いて、絶縁膜１３７及び絶縁膜１３８を形成する。
絶縁膜１３７は、絶縁膜１３６に用いることのできる材料のほか、酸素と水素を含む窒化シリコン（ＳｉＮＯＨ）を用いてもよい。また、絶縁膜１３８は、絶縁膜１３６に用いることのできる材料のほか、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いることが好ましい。
絶縁膜１３７及び絶縁膜１３８は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
続いて絶縁膜１３８の上面をＣＭＰ法等を用いて平坦化する。また、絶縁膜１３８として平坦化膜を用いてもよい。その場合は、必ずしもＣＭＰ法等で平坦化しなくともよい。平坦化膜の形成には、例えば常圧ＣＶＤ法や、塗布法などを用いることができる。常圧ＣＶＤ法を用いて形成できる膜としては例えば、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等が挙げられる。また、塗布法を用いて形成できる膜としては例えば、ＨＳＱ（水素シルセスキオキサン）等が挙げられる。その後、半導体層１３２中のダングリングボンドを絶縁膜１３７から脱離する水素によって終端するための加熱処理を行ってもよい。
続いて、絶縁膜１３６、絶縁膜１３７、及び絶縁膜１３８に低抵抗層１３３ａ、低抵抗層１３３ｂ及びゲート電極１３５等に達する開口を形成する（図３９（Ｂ）参照）。その後、開口を埋めるように導電膜を形成する（図３９（Ｃ）参照）。その後、絶縁膜１３８の上面が露出するように、該導電膜に平坦化処理を施すことにより、プラグ１３９やプラグ１４０等を形成する（図３９（Ｄ）参照）。導電膜の形成は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。
続いて、絶縁膜１３８上に絶縁膜２１５を成膜する。絶縁膜２１５は、絶縁膜１３６等と同様の材料及び方法により形成することができる。絶縁膜２１５を形成した後、加熱処理を行ってもよい。
第３の加熱処理は、上記積層構造の説明で例示した条件で行うことができる。例えば第１の加熱処理で説明した条件などを用いることができる。
続いて絶縁膜２１５に開口部を形成する。その後、開口を埋めるように導電膜を形成し、絶縁膜２１５の上面が露出するように、該導電膜に平坦化処理を施すことにより、導電層２５１、導電層１４３及び導電層１５１等を形成する（図３９（Ｅ）参照）。開口部に導電膜を形成する場合には、例えば、窒化チタンやチタンなどの材料を、開口部に形成した後、他の導電材料を積層してもよい。例えば、窒化チタンやチタンを積層膜の下層に用いることにより、開口部への密着性を向上させることができる。
続いて、バリア膜１１１を成膜し、開口部を形成する（図４０（Ａ）参照）。バリア膜１１１は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
続いて、導電層１０５、導電層１５２ａ及び導電層１５２ｂとなる導電膜を成膜する。その後、エッチング等により導電層１０５、導電層１５２ａ及び導電層１５２ｂを形成する（図４０（Ｂ）参照）。
次に、絶縁膜１１４を成膜する。絶縁膜１１４は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
絶縁膜１１４に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁膜１１４の成膜を行えばよい。または、成膜後の絶縁膜１１４に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
例えば、成膜後の絶縁膜１１４に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよい。
また、絶縁膜１１４を成型した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
次に、絶縁体層１０１ａとなる半導体膜と、半導体層１０１ｂとなる半導体膜を順に成膜する（図４０（Ｃ）参照）。当該半導体膜は、大気に触れさせることなく連続して成膜することが好ましい。絶縁体層１０１ａとなる半導体、及び半導体層１０１ｂとなる半導体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。
なお、絶縁体層１０１ａとなる半導体、及び半導体層１０１ｂとなる半導体として、Ｉｎ−Ｇａ−Ｚｎ酸化物層をＭＯＣＶＤ法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウム及びジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。
ここで、絶縁体層１０１ａを形成した後に、絶縁体層１０１ａに酸素を導入してもよい。例えば、成膜後の絶縁体層１０１ａに酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよい。
絶縁体層１０１ａ及び半導体層１０１ｂを成膜後、加熱処理を行ってもよい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理は、半導体膜を成膜した直後に行ってもよいし、半導体膜を加工して島状の絶縁体層１０１ａ及び１０１ｂを形成した後に行ってもよい。加熱処理により、絶縁膜１１４や酸化物膜から半導体膜に酸素が供給され、半導体膜中の酸素欠損を低減することができる。
その後、レジストマスクを用いて、島状の絶縁体層１０１ａと島状の半導体層１０１ｂの積層構造を形成する（図４０（Ｄ）参照）。なお、半導体膜のエッチングの際に、絶縁膜１１４の一部がエッチングされ、絶縁体層１０１ａ及び半導体層１０１ｂに覆われていない領域における絶縁膜１１４が薄膜化することがある。したがって、当該エッチングにより絶縁膜１１４が消失しないよう、予め厚く形成しておくことが好ましい。
なお、半導体膜のエッチング条件によっては、レジストがエッチング工程中に消失してしまう場合があるため、エッチングの耐性が高い材料、例えば無機膜または金属膜からなるいわゆるハードマスクを用いてもよい。ここでハードマスク２８１として、導電膜を用いる例を示す。図４１（Ａ）は、ハードマスク２８１を用いて半導体膜を加工し、絶縁体層１０１ａ及び半導体層１０１ｂを形成する例をしめす。ここで、ハードマスク２８１に導電層１０４ａ及び導電層１０４ｂとして用いることができる材料を用いれば、ハードマスク２８１を加工し、導電層１０４ａ及び導電層１０４ｂを形成することができる。このような方法を用いることにより、例えば図３０に示すトランジスタ１００を作製することができる。
図４０（Ｄ）に示す構造を形成した後、絶縁膜１１４に導電層１５１、導電層２５１等に達する開口部を設ける（図４１（Ｂ）参照）。その後、絶縁膜１１４に設けた開口部を埋め込むように、導電層１０４ａ、導電層１０４ｂ等となる導電膜を成膜する。導電層１０４ａ、導電層１０４ｂ等となる導電膜の形成は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
次に、レジストマスクを用いて、導電層１０４ａ、導電層１０４ｂ等となる導電膜の不要な部分をエッチングにより除去し、導電層１０４ａ及び導電層１０４ｂ等を形成する（図４１（Ｃ）参照）。ここで、導電膜のエッチングの際に、半導体層１０１ｂや絶縁膜１１４の上部の一部がエッチングされ、導電層１０４ａ及び導電層１０４ｂと重ならない部分が薄膜化することがある。したがって、半導体層１０１ｂとなる半導体膜等の厚さを、エッチングされる深さを考慮して予め厚く形成しておくことが好ましい。
次に、絶縁体層１０１ｃ及びゲート絶縁膜１０２を成膜する。その後、レジストマスクを用いて、エッチングにより加工する（図４２（Ａ）参照）。次にゲート電極１０３となる導電膜を成膜し、レジストマスクを用いて該導電膜を加工し、ゲート電極１０３を形成する（図４２（Ｂ）参照）。
なお、絶縁体層１０１ｃの成膜方法については、例えば絶縁体層１０１ａを参照すればよい。
また絶縁体層１０１ｃを形成した後に、絶縁体層１０１ｃに酸素を導入してもよい。例えば、成膜後の絶縁体層１０１ｃに酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよい。
この段階でトランジスタ１００が形成される。
次に、絶縁膜１１２を形成する。絶縁膜１１２は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
絶縁膜１１２の成膜後、加熱処理を行ってもよい。加熱処理により、絶縁膜１１４等から半導体層１０１に対して酸素を供給し、半導体層１０１中の酸素欠損を低減することができる。
また、絶縁膜１１２を２層以上の積層構造としてもよい。
続いて、絶縁膜１１３を形成する。絶縁膜１１３は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、ＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を良好なものとすることができるため好ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
続いて、絶縁膜１１３、絶縁膜１１２、ゲート絶縁膜１０２及び絶縁体層１０１ｃに、導電層１０４ａ等に達する開口部を設ける。次いで、開口部を埋め込むように導電膜を形成した後、レジストマスクを用いて不要部分を除去し、プラグ３２１及びプラグ３２２を形成する。
続いて、絶縁膜１１６を形成する。絶縁膜１１６は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。また絶縁膜１１６として有機樹脂などの有機絶縁材料を用いる場合には、スピンコート法などの塗布法を用いて形成してもよい。また、絶縁膜１１６を形成した後にその上面に対して平坦化処理を行うことが好ましい。また、絶縁膜１１６として、絶縁膜１３８に示す材料や、形成方法を用いてもよい。
続いて、上記と同様の方法により、絶縁膜１１６に、プラグ３２２に達するプラグ１２３等を形成する。
続いて、絶縁膜１１６上に導電膜を成膜する。その後上記と同様の方法によりレジストマスクを用いて導電膜の不要な部分をエッチングにより除去し、配線１２４等を形成することができる。
以上の工程により、本発明の一態様の半導体装置を作製することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面を参照して説明する。
［回路構成例］
実施の形態１を適用する半導体装置において示した構成において、トランジスタや配線、電極の接続構成を異ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様の半導体装置を用いることにより実現できる回路構成の例を説明する。
〔ＣＭＯＳ回路〕
図３７（Ｃ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成を示している。なお図中、第２の半導体材料が適用されたトランジスタには「ＯＳ」の記号を付して示している。ここで、本実施の形態で示すＣＭＯＳ回路は、ＮＡＮＤ回路、ＮＯＲ回路、エンコーダ、デコーダ、ＭＵＸ（ｍｕｌｔｉｐｌａｍｐｌｉｆｉｅｒ）、ＤＥＭＵＸ（ｄｅｍｕｌｔｉｐｌｅｘｅｒ）などの論理回路の基本素子として利用されうる。
〔アナログスイッチ〕
また図３７（Ｄ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュールについて、図２７を用いて説明を行う。
図２７に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図２７において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
本実施の形態に示す表示モジュール８０００は、可撓性を有してもよい。可撓性を有することにより曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、上記実施の形態で例示したトランジスタ、または記憶装置を含むＲＦタグについて、図２８を用いて説明する。
本実施の形態におけるＲＦタグは、内部に記憶回路を有し、記憶回路に必要な情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには極めて高い信頼性が要求される。
ＲＦタグの構成について図２８を用いて説明する。図２８は、ＲＦタグの構成例を示すブロック図である。
図２８に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体、が用いられた構成としてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。本実施の形態に示すＲＦタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
ここで、先の実施の形態で説明した記憶回路を、記憶回路８１０に用いることができる。本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様の記憶回路は、不揮発性のメモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態１０）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図５７に示す。
図５７（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図５７（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図５７（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度に従って、切り替える構成としても良い。また、第１表示部９１３及び第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図５７（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
図５７（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
図５７（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４及びレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度に従って切り替える構成としても良い。
図５７（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態１１）
本実施の形態では、本発明の一態様に係るＲＦタグの使用例について図５６を用いながら説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図５６（Ａ）参照）、包装用容器類（包装紙やボトル等、図５６（Ｃ）参照）、記録媒体（ＤＶＤやビデオテープ等、図５６（Ｂ）参照）、乗り物類（自転車等、図５６（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図５６（Ｅ）、図５６（Ｆ）参照）等に設けて使用することができる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係わるＲＦタグを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、明細書の中の図面や文章において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
具体例としては、ある回路において、第１乃至第５のトランジスタを用いている回路図が記載されているとする。その場合、その回路が、第６のトランジスタを有していないことを発明として規定することが可能である。または、その回路が、容量素子を有していないことを規定することが可能である。さらに、その回路が、ある特定の接続構造をとっているような第６のトランジスタを有していない、と規定して発明を構成することができる。または、その回路が、ある特定の接続構造をとっている容量素子を有していない、と規定して発明を構成することができる。例えば、ゲートが第３のトランジスタのゲートと接続されている第６のトランジスタを有していない、と発明を規定することが可能である。または、例えば、第１の電極が第３のトランジスタのゲートと接続されている容量素子を有していない、と発明を規定することが可能である。
別の具体例としては、ある物質の性質について、例えば、「ある膜は、絶縁膜である」と記載されているとする。その場合、例えば、その絶縁膜が、有機絶縁膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その絶縁膜が、無機絶縁膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その膜が、導電膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その膜が、半導体膜である場合を除く、と発明の一態様を規定することが可能である。
別の具体例としては、ある積層構造について、例えば、「Ａ膜とＢ膜との間に、ある膜が設けられている」と記載されているとする。その場合、例えば、その膜が、４層以上の積層膜である場合を除く、と発明を規定することが可能である。または、例えば、Ａ膜とその膜との間に、導電膜が設けられている場合を除く、と発明を規定することが可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そして、その発明の一態様は明確であると言える。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、または、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一態様を構成することは可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は、明確であると言える。
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であると言える。
本実施例では、本発明の一態様である酸化物半導体膜の評価結果について説明する。
［作製方法］
シリコンウェハに熱酸化を施して酸化シリコン膜を１００ｎｍ形成した。その後、酸化物半導体膜として、スパッタリング法によりＩｎ−Ｇａ−Ｚｎ酸化物を１００ｎｍ形成した。スパッタリング法の条件として、ターゲットはＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の多結晶のＩｎ−Ｇａ−Ｚｎ酸化物を用い、電源は０．５ｋＷ（ＤＣ）とし、基板とターゲット間の距離は６０ｍｍとした。また成膜ガスとしてアルゴン及び酸素を用い、それぞれの流量はアルゴンを３０ｓｃｃｍ、酸素を１５ｓｃｃｍとした。圧力は、０．４Ｐａとした。基板温度は、試料Ｅ１−１では１７０℃とし、試料Ｆ１−１では３００℃とした。
次に、熱処理を行った。熱処理条件は、４５０℃にて、窒素雰囲気下において加熱処理を１時間行った後、同じ処理室内にて、４５０℃において酸素雰囲気下において加熱処理を１時間行った。
［ＸＲＤ評価］
次にＸＲＤ装置を用いて評価を行った結果を説明する。ＸＲＤ装置は、多機能薄膜材料評価Ｘ線回折装置Ｄ８ ＤＩＳＣＯＶＥＲ Ｈｙｂｒｉｄ（Ｂｒｕｋｅｒ ＡＸＳ社製）を用いて、各試料の評価を行った。図４３はＯｕｔ−Ｏｆ−Ｐｌａｎｅ法による解析結果である。図４３（Ａ）に試料Ｅ１−１、（Ｂ）に試料Ｆ１−１の結果を示す。いずれの試料でも２θ＝３１°近傍にピークがみられた。１７０℃で成膜した条件はピークがブロードで、３００℃で成膜した条件ではピークがより鋭くなる傾向がみられた。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、成膜温度をより高くすることによりｃ軸配向性を有する酸化物半導体膜の結晶が増加すると示唆される。
［膜密度評価］
次に、膜密度を測定した。膜密度の評価には、ＸＲＲ（Ｘ線反射率法：Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）を用いた。得られた膜密度は、試料Ｅ１−１が６．１８［ｇ／ｃｍ３］、試料Ｆ１−１が６．３６［ｇ／ｃｍ３］であった。いずれの条件においても緻密で良好な膜が得られた。
［ナノビーム電子回折］
次に、試料Ｅ１−１及び試料Ｆ１−１について、ナノビーム電子回折による解析を行った。電子回折の取得には、日立ハイテクノロジーズ製「ＨＦ−２０００」を用いた。加速電圧は２００ｋＶとした。
酸化物半導体膜を有する各試料の上面に対し、少しずつサンプルステージを移動してスキャンを行いながら透過電子回折パターンを取得した。電子線としてプローブ径が１ｎｍのナノビーム電子線を用いた。また各試料とも３箇所で同様の測定を行った。つまり各試料において、ｓｃａｎ１乃至ｓｃａｎ３の合計３回のスキャンを行った。
５ｎｍ／秒の速度でスキャンしながら回折パターンを観測し、動画を取得した。次に、得られた動画で観測された回折パターンを、０．５秒ごとに静止画に変換した。変換した静止画を解析し、ｎｃ−ＯＳ膜のパターンと、ＣＡＡＣ−ＯＳ膜のパターンと、スピネル型の結晶構造のパターンとの３つに分類した。試料Ｅ１−１および試料Ｆ１−１について、Ｓｃａｎ１乃至Ｓｃａｎ３において各パターンに分類された画像数を表３に示す。また、試料Ｅ１−１の電子回折パターンのｓｃａｎ１の結果を図４４乃至図４８に、試料Ｆ１−１のｓｃａｎ１の結果を図４９乃至図５３に示す。また、図４４乃至図４８に示す電子回折の結果のうち、ＣＡＡＣ−ＯＳ膜のパターンと判断されたものを破線で囲み、示した。また、図４９乃至図５３に示す電子回折の結果のうち、ｎｃ−ＯＳ膜のパターンと判断されたものを破線で囲み、示した。
試料Ｅ１−１では、ｎｃ比率は９０％以上と高い値を示した。成膜温度をより低くすることにより、ｎｃ比率はより高まることがわかった。また、いずれの試料においても、ｎｃ比率とＣＡＡＣ比率の和は１００％であった。
本実施例ではＩｎ−Ｇａ−Ｚｎ酸化物の膜密度評価結果及びＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析の結果を示す。
予め洗浄処理した石英基板の上に、スパッタリング法を用いてＩｎ−Ｇａ−Ｚｎ酸化物を成膜した。ターゲットはＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の多結晶のＩｎ−Ｇａ−Ｚｎ酸化物を用いた。成膜条件は、電源電力が１００Ｗとし、成膜ガスとしてアルゴン及び酸素を用い、アルゴンガスと酸素ガスの流量の総量に対し、酸素ガスの流量が２％となるように流量を調整した。圧力は、０．４Ｐａもしくは１．０Ｐａとした。基板温度は室温とした。成膜条件、及び膜密度を表４に示す。ｓａｍｐｌｅＢ及びｓａｍｐｌｅＤは、スパッタリング法によりＩｎ−Ｇａ−Ｚｎ酸化物を成膜した後、４５０℃で熱処理を行った。膜密度の評価は、ＸＲＲを用いた。表４に示すように、ｓａｍｐｌｅＣでは密度は６［ｇ／ｃｍ３］以上と高い値を示した。
次に、ｓａｍｐｌｅＡ乃至ｓａｍｐｌｅＤについて、ＴＤＳ分析を行った。分子量が１８の脱ガスの放出量を図５４（Ａ）及び（Ｂ）に示す。分子量が１８の脱ガスはＨ２Ｏ由来と考えられる。ｓａｍｐｌｅＡでは放出量が大きく、熱処理を行ったｓａｍｐｌｅＢでは放出量が減少した。膜密度の高いｓａｍｐｌｅＣでは熱処理を行わなくてもガス放出量は小さく、膜中に含まれる水分量が小さいと考えられる。
次に、ｓａｍｐｌｅＡ乃至ｓａｍｐｌｅＤについて、電子線照射による結晶の大きさ（結晶サイズ）の変化を評価した。結晶サイズは、ＴＥＭを用いて断面を観察し、算出した。ＴＥＭを用いて電子線照射を行い、累積照射量と結晶サイズの関係を評価した結果を図５５に示す。ｓａｍｐｌｅＡでは電子線照射を行う毎に結晶が大きくなる傾向がみられた。ここで、電子線照射を行う前の結晶サイズは、例えば図５５に示す近似線において累積照射量が０［ｅ−／ｎｍ２］の値とすればよい。熱処理を行ったｓａｍｐｌｅＢでは、結晶の大きさの変化が小さくなった。また、膜密度の高いｓａｍｐｌｅＣ及びｓａｍｐｌｅＤでは、電子線の累積照射量が４．２×１０８［ｅ−／ｎｍ２］までの範囲において結晶の大きさに顕著な変化はみられなかった。
本実施例では、酸化物半導体膜の安定性について評価した。試料１、試料２および試料３の作製方法を以下に示す。
まずは、石英基板上に、ＲＦスパッタリング法により、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を成膜する。ターゲットは、多結晶のＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）を用いた。成膜ガスは、酸素ガスを２ｓｃｃｍおよびアルゴンガスを９８ｓｃｃｍとした。また、電力は１００Ｗとした。また、成膜時の基板温度は室温とした。ここで、試料１は成膜圧力を０．４Ｐａとした。また、試料２は成膜圧力を１．０Ｐａとした。
試料３では、石英基板上に、ＤＣスパッタリング法により、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を成膜する。ターゲットは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）を用いた。成膜ガスは、酸素ガスを１０ｓｃｃｍおよびアルゴンガスを２０ｓｃｃｍとした。また、電力は２００Ｗとした。また、成膜時の基板温度は３００℃とした。成膜圧力は０．４Ｐａとした。
次に、酸素および窒素を含む雰囲気下で１時間の加熱処理を行った。加熱処理温度は２５０℃、３００℃、３５０℃、４００℃、および４５０℃の５条件とした。その後、加熱処理を行っていない条件も含め、試料１、試料２および試料３の膜密度を測定した。膜密度の測定には、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥによるＸＲＲを用いた。試料１の結果を図５８（Ａ）に、試料２の結果を図５８（Ｂ）に、試料３の結果を図５８（Ｃ）に示す。横軸は加熱処理の温度である。試料１の膜密度は５．９ｇ／ｃｍ３から６．１ｇ／ｃｍ３であった。試料２の膜密度は５．６ｇ／ｃｍ３から５．８ｇ／ｃｍ３の範囲であった。試料３の膜密度は６．２ｇ／ｃｍ３から６．４ｇ／ｃｍ３の範囲であった。
次に、試料１、試料２および試料３を、リン酸を純水で１００倍に希釈した水溶液を用いてエッチングした。そして、エッチング前後の厚さを測定することで、エッチングレートを測定した。試料１の結果を図５９（Ａ）に、試料２の結果を図５９（Ｂ）に、試料３の結果を図５９（Ｃ）に示す。試料１および試料２は加熱処理の温度が高いほど、エッチングレートが低くなることがわかった。試料３は加熱処理の温度による差が小さいことがわかった。また、加熱処理を行った試料２よりも加熱処理を行っていない試料１のほうが、エッチングレートが低くなることがわかった。また、加熱処理を行った試料１よりも加熱処理を行っていない試料３のほうが、エッチングレートが低くなることがわかった。
次に、試料１、試料２および試料３をＴＤＳ分析し、質量電荷比が１８の脱ガス（水）の放出量を測定した。ＴＤＳ分析には、電子科学株式会社製昇温脱離分析装置ＴＤＳ−１２００を用いた。試料１の結果を図６０（Ａ）に、試料２の結果を図６０（Ｂ）に、試料３の結果を図６０（Ｃ）に示す。試料１、試料２および試料３は加熱処理の温度が高いほど、質量電荷比が１８の脱ガスの放出量が少なくなることがわかった。また、加熱処理を行った試料２よりも加熱処理を行っていない試料１のほうが、質量電荷比が１８の脱ガスの放出量が少なくなることがわかった。また、加熱処理を行った試料１よりも加熱処理を行っていない試料３のほうが、質量電荷比が１８の脱ガスの放出量が少なくなることがわかった。
次に、試料１および試料２の水素濃度を測定した。水素濃度の測定はＳＩＭＳで行った。ＳＩＭＳは、ＣＡＭＥＣＡ社製ＩＭＳ ７ｆＲを用いた。試料１の結果を図６１（Ａ）および図６８（Ａ）に、試料２の結果を図６１（Ｂ）および図６８（Ｂ）に示す。ここで、図６８（Ａ）および図６８（Ｂ）には、横軸に膜表面からの深さを、縦軸に水素濃度を示す。また、図６１（Ａ）および図６１（Ｂ）には、深さ１０ｎｍから６０ｎｍまでの水素濃度の平均値を示す。また、図６８（Ａ）および図６８（Ｂ）において、深さ８０ｎｍ近傍で急激に水素濃度が変化する領域より後では、Ｉｎ−Ｇａ−Ｚｎ酸化物膜が残存せずに石英基板を測定している可能性がある。また、１０ｎｍ未満の領域では表面状態の影響を受ける可能性がある。よって、Ｉｎ−Ｇａ−Ｚｎ酸化物膜の水素濃度は、例えば深さ１０ｎｍから６０ｎｍまでの平均値で表すことが好ましい。試料１および試料２は加熱処理の温度が高いほど、水素濃度が低くなることがわかった。また、加熱処理を行った試料２よりも加熱処理を行っていない試料１のほうが、水素濃度が低くなることがわかった。
次に、試料１、試料２および試料３の加熱処理による結晶サイズの変化をＴＥＭで測定した。なお、結晶サイズは、２０点から４５点の平均値で示す。ＴＥＭは、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。試料１の結果を図６２（Ａ）に、試料２の結果を図６２（Ｂ）、試料３の結果を図６２（Ｃ）に示す。試料１は、加熱処理の温度によらず結晶サイズが１．４ｎｍ程度であることがわかった。試料２は、加熱処理を行っていないとき（図６７参照。）は結晶サイズが１．２ｎｍ程度であったものが、２５０℃の加熱処理によって１．３ｎｍ程度まで成長し、さらに３００℃の加熱処理によって１．６ｎｍ程度まで成長した。また、３００℃から４５０℃の範囲では結晶サイズに変化は見られなかった。また、試料３においても、結晶サイズは加熱処理の温度によらず１．５乃至１．６ｎｍであった。
次に、試料１、試料２および試料３の電子線照射による結晶サイズの変化をＴＥＭで測定した。試料１の結果を図６３（Ａ）に、試料２の結果を図６３（Ｂ）、試料３の結果を図６３（Ｃ）に示す。試料１および試料３は、加熱処理の温度によらず、また電子線照射によっても結晶サイズの変化はほとんど見られなかった。試料２は、電子線照射によって結晶サイズの増大が見られた。また、この傾向は加熱処理の温度が低いほど顕著であった。
加熱処理による結晶サイズの変化、および電子線照射による結晶サイズの変化を見ると、試料１および試料３は試料２よりも高い安定性を有することがわかる。試料１、試料２および試料３を上述した構造の分類に照らし合わせると、試料１はｎｃ−ＯＳ膜となり、試料２はａ−ｌｉｋｅ ＯＳ膜となり、試料３はＣＡＡＣ−ＯＳとなる。
このように、ｎｃ−ＯＳ膜は、ａ−ｌｉｋｅ ＯＳ膜よりも膜密度が高く、エッチングレートが低く、水の脱ガスが少なく、かつ水素濃度が低い。また、その差は、成膜後の加熱処理では埋めることはできない。即ち、トランジスタには、成膜時にｎｃ−ＯＳ膜である酸化物半導体膜を用いることが重要である。
本実施例では、ｎｃ−ＯＳ膜の局在準位を評価した。局在準位の評価は、ＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）測定で行った。
ＣＰＭ測定には、ガラス基板上のゲート電極（タングステン）と、ゲート電極上のｎｃ−ＯＳ膜と、ゲート電極とｎｃ−ＯＳ膜との間のゲート絶縁体（酸化窒化シリコン）と、ｎｃ−ＯＳ膜と接する一対の電極（タングステン、アルミニウムおよびチタンの順に形成された積層体）と、ｎｃ−ＯＳ膜上および一対の電極上の絶縁体（酸化窒化シリコンおよび窒化シリコンの順に形成された積層体）と、を有する試料を準備した。なお、ｎｃ−ＯＳ膜の成膜は、ＡＣスパッタリング法により、厚さ３５ｎｍで行った。ターゲットは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）を用いた。成膜ガスは、酸素ガスを１０体積％およびアルゴンガスを９０体積％とした。また、電力は２．５ｋＷとした。また、成膜時の基板温度は室温とした。また、成膜圧力は０．６Ｐａとした。
次に、作製した試料に対して加熱処理を行った。加熱処理は、窒素雰囲気下で１時間行った後、さらに酸素および窒素を含む雰囲気下で１時間行った。
ＣＰＭ測定は、ｎｃ−ＯＳ膜に接して設けられた一対の電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、照射光量から吸収係数を導出する。ここでは、吸収係数の導出を各波長にて行った。ＣＰＭ測定では、局在準位密度に応じたエネルギー（波長より換算）における吸収係数が増加する。この吸収係数の増加分に定数を掛けることにより、試料の局在準位密度を導出することができる。
また、光吸収スペクトルのカーブからバンドテイルに起因する光吸収（アーバックテイル）を取り除くことにより、局在準位による吸収係数αを以下の式から算出することができる。
α＝∫［（α（Ｅ）−αｕ）／Ｅ］ｄＥ
ここで、Ｅはエネルギー、α（Ｅ）は各エネルギーにおける吸収係数を表し、αｕはアーバックテイルによる吸収係数を表す。
なお、アーバックテイルの傾きをアーバックエネルギーという。アーバックエネルギーが低いほど、欠陥が少なく、価電子帯のバンド端における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体膜であるといえる。
図６４に、分光光度計によって測定した吸収係数（点線）と、ＣＰＭによって測定した吸収係数（実線）とを酸化物半導体膜のエネルギーギャップ以上のエネルギー範囲において、フィッティングした結果を示す。図６４（Ａ）は成膜後に３００℃で加熱処理をした試料の結果を、図６４（Ｂ）は成膜後に４００℃で加熱処理をした試料の結果を、図６４（Ｃ）は成膜後に４５０℃で加熱処理をした試料の結果をそれぞれ示す。ＣＰＭによって測定した吸収係数より得られたアーバックエネルギーは、それぞれ７２．６５ｍｅＶ、６９．４５ｍｅＶおよび７０．３２ｍｅＶであった。
また、図６４においてＣＰＭ測定で導出した吸収係数からバックグラウンド（細点線）を差し引き、吸収係数の積分値を導出した。結果を図６５に示す。局在準位による吸収係数は、それぞれ６．２７×１０−１ｃｍ−１、４．１９×１０−１ｃｍ−１および２．２９×１０−１ｃｍ−１であった。加熱処理の温度と吸収係数の関係を図６６に示す。図６６より、加熱処理の温度が高いほど吸収係数が小さくなるため、局在準位密度も小さくなることがわかる。
１１ 領域
１２ 領域
１３ 領域
１４ 領域
１５ 領域
１６ 領域
２１ 垂線
２２ 垂線
２３ 垂線
５０ 基板
５１ 絶縁膜
１００ トランジスタ
１０１ 半導体層
１０１ａ 絶縁体層
１０１ｂ 半導体層
１０１ｃ 絶縁体層
１０２ ゲート絶縁膜
１０３ ゲート電極
１０４ａ 導電層
１０４ｂ 導電層
１０５ 導電層
１１１ バリア膜
１１２ 絶縁膜
１１３ 絶縁膜
１１４ 絶縁膜
１１６ 絶縁膜
１２３ プラグ
１２４ 配線
１３０ トランジスタ
１３１ 半導体基板
１３２ 半導体層
１３３ａ 低抵抗層
１３３ｂ 低抵抗層
１３４ ゲート絶縁膜
１３５ ゲート電極
１３６ 絶縁膜
１３７ 絶縁膜
１３８ 絶縁膜
１３９ プラグ
１４０ プラグ
１４３ 導電層
１５０ 容量素子
１５１ 導電層
１５２ａ 導電層
１５２ｂ 導電層
１６０ トランジスタ
１６４ プラグ
１６５ プラグ
１６６ 配線
１７１ａ 低抵抗層
１７１ｂ 低抵抗層
１７６ａ 領域
１７６ｂ 領域
１８１ 素子分離層
１９０ トランジスタ
１９１ トランジスタ
２０１ 半導体層
２０１ａ 半導体層
２０１ｂ 半導体層
２０２ ゲート絶縁膜
２０２ａ ゲート絶縁膜
２０２ｂ ゲート絶縁膜
２０３ａ ゲート電極
２０３ｂ 電極
２０４ａ 導電層
２０４ｂ 導電層
２１４ 絶縁膜
２１５ 絶縁膜
２１６ 絶縁膜
２１８ 絶縁膜
２５１ 導電層
２８１ ハードマスク
３２１ プラグ
３２２ プラグ
３２４ 領域
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６１０ 電子銃室
６１２ 光学系
６１４ 試料室
６１６ 光学系
６１８ カメラ
６２０ 観察室
６２２ フィルム室
６２４ 電子
６３２ 蛍光板
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７６４ 絶縁膜
７６６ 絶縁膜
７６８ 絶縁膜
７７０ 平坦化絶縁膜
７７２ 導電層
７７４ 導電層
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電層
７８２ 発光素子
７８４ 導電層
７８６ ＥＬ層
７８８ 導電層
７９０ 容量素子
７９０ａ 容量素子
７９０ｂ 容量素子
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
２１００ トランジスタ
２２００ トランジスタ
４０００ ＲＦタグ
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１２０ 基板
５１３０ ターゲット
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ

Claims (1)

  1. インジウムと、元素Ｍと、亜鉛と、を有する酸化物半導体膜であって、
    前記元素Ｍは、アルミニウム、ガリウム、イットリウム、または、スズの元素のうちの、少なくとも一つであり、
    前記酸化物半導体膜が有する、インジウム、元素Ｍ及び亜鉛の原子数の比は、インジウム：元素Ｍ：亜鉛＝ｘ：ｙ：ｚを満たし、
    前記ｘ、前記ｙ及び前記ｚは前記インジウム、前記元素Ｍ及び前記亜鉛の３つの元素を頂点とした平衡状態図において、第１の座標（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標（ｘ：ｙ：ｚ＝２：４：３）と、第３の座標（ｘ：ｙ：ｚ＝２：５：７）と、第４の座標（ｘ：ｙ：ｚ＝５１：１４９：３００）と、第５の座標（ｘ：ｙ：ｚ＝４６：２８８：８３３）と、第６の座標（ｘ：ｙ：ｚ＝０：２：１１）と、第７の座標（ｘ：ｙ：ｚ＝０：０：１）と、第８の座標（ｘ：ｙ：ｚ＝１：０：０）と、前記第１の座標と、を順番に線分で結んだ範囲内の原子数の比を有し、前記範囲は、前記第１の座標乃至前記第６の座標を含み、前記第７の座標及び前記第８の座標を含まず、
    プローブ径の半値幅が１ｎｍである電子線を前記酸化物半導体膜に対して照射し、前記酸化物半導体膜に対する前記電子線の照射位置を移動させながら電子回折パターンを観測した場合に、
    互いに異なる前記電子線の照射位置において観測される複数の電子回折パターンのうち、第１の電子回折パターンを有する割合と第２の電子回折パターンを有する割合の和が１００％であり、前記第１の電子回折パターンを有する割合は５０％以上であり、
    前記第１の電子回折パターンは、対称性を有さない観測点または円を描くように配置された複数の観測点を有し、
    前記第２の電子回折パターンは、六角形の頂点に位置する観測点を有する、ことを特徴とする酸化物半導体膜。
JP2015033086A 2014-04-30 2015-02-23 酸化物半導体膜 Active JP6486712B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150036640A KR102331943B1 (ko) 2014-04-30 2015-03-17 반도체막, 반도체 장치, 및 표시 장치, 모듈 및 전자 기기
US14/660,000 US10043913B2 (en) 2014-04-30 2015-03-17 Semiconductor film, semiconductor device, display device, module, and electronic device
KR1020210162356A KR102460061B1 (ko) 2014-04-30 2021-11-23 반도체막, 반도체 장치, 및 표시 장치, 모듈 및 전자 기기
KR1020220136770A KR20220146394A (ko) 2014-04-30 2022-10-21 반도체막, 반도체 장치, 및 표시 장치, 모듈 및 전자 기기

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2014093494 2014-04-30
JP2014093494 2014-04-30
JP2014183288 2014-09-09
JP2014183288 2014-09-09
JP2014206218 2014-10-07
JP2014206218 2014-10-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019028592A Division JP6716737B2 (ja) 2014-04-30 2019-02-20 トランジスタ

Publications (3)

Publication Number Publication Date
JP2016066776A JP2016066776A (ja) 2016-04-28
JP2016066776A5 JP2016066776A5 (ja) 2018-04-05
JP6486712B2 true JP6486712B2 (ja) 2019-03-20

Family

ID=55805771

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2015033086A Active JP6486712B2 (ja) 2014-04-30 2015-02-23 酸化物半導体膜
JP2019028592A Active JP6716737B2 (ja) 2014-04-30 2019-02-20 トランジスタ
JP2019178779A Withdrawn JP2020074376A (ja) 2014-04-30 2019-09-30 半導体装置、駆動回路及び表示装置
JP2021106277A Withdrawn JP2021168402A (ja) 2014-04-30 2021-06-28 表示装置
JP2023024511A Active JP7441984B2 (ja) 2014-04-30 2023-02-20 半導体装置
JP2024022532A Pending JP2024055906A (ja) 2014-04-30 2024-02-19 半導体装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2019028592A Active JP6716737B2 (ja) 2014-04-30 2019-02-20 トランジスタ
JP2019178779A Withdrawn JP2020074376A (ja) 2014-04-30 2019-09-30 半導体装置、駆動回路及び表示装置
JP2021106277A Withdrawn JP2021168402A (ja) 2014-04-30 2021-06-28 表示装置
JP2023024511A Active JP7441984B2 (ja) 2014-04-30 2023-02-20 半導体装置
JP2024022532A Pending JP2024055906A (ja) 2014-04-30 2024-02-19 半導体装置

Country Status (2)

Country Link
JP (6) JP6486712B2 (ja)
KR (3) KR102331943B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546960B2 (en) * 2016-02-05 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film, semiconductor device, and manufacturing method of semiconductor device
KR20230019215A (ko) 2016-05-19 2023-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
KR102296809B1 (ko) * 2016-06-03 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 전계 효과 트랜지스터
TW202129966A (zh) 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
US10910407B2 (en) * 2017-01-30 2021-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN110383436A (zh) 2017-03-13 2019-10-25 株式会社半导体能源研究所 复合氧化物及晶体管
CN111357086A (zh) 2017-11-02 2020-06-30 株式会社半导体能源研究所 半导体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
KR101519893B1 (ko) * 2009-09-16 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
SG178056A1 (en) * 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
WO2011068032A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012008304A1 (en) 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5981157B2 (ja) 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
US9104395B2 (en) * 2012-05-02 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Processor and driving method thereof
US20130300456A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor chip and semiconductor device
JP6077382B2 (ja) * 2012-05-11 2017-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
SG10201700805WA (en) * 2012-08-03 2017-02-27 Semiconductor Energy Lab Co Ltd Oxide semiconductor stacked film and semiconductor device
WO2014024808A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20140029202A (ko) * 2012-08-28 2014-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8981372B2 (en) * 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance

Also Published As

Publication number Publication date
KR20150125555A (ko) 2015-11-09
JP2019110318A (ja) 2019-07-04
JP7441984B2 (ja) 2024-03-01
KR20220146394A (ko) 2022-11-01
KR20210146856A (ko) 2021-12-06
JP2024055906A (ja) 2024-04-19
JP2020074376A (ja) 2020-05-14
KR102331943B1 (ko) 2021-11-29
KR102460061B1 (ko) 2022-10-31
JP6716737B2 (ja) 2020-07-01
JP2016066776A (ja) 2016-04-28
JP2023078135A (ja) 2023-06-06
JP2021168402A (ja) 2021-10-21

Similar Documents

Publication Publication Date Title
KR102171571B1 (ko) 반도체막, 트랜지스터, 반도체 장치, 표시 장치 및 전자 기기
US10043913B2 (en) Semiconductor film, semiconductor device, display device, module, and electronic device
JP7341271B2 (ja) 半導体装置
JP6708779B2 (ja) 半導体装置
JP7441984B2 (ja) 半導体装置
JP6486674B2 (ja) 半導体装置
JP2016015484A (ja) 半導体装置、該半導体装置の作製方法および該半導体装置を含む電子機器
TW201532248A (zh) 半導體裝置
JP2016001722A (ja) 半導体装置及び該半導体装置を含む電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190220

R150 Certificate of patent or registration of utility model

Ref document number: 6486712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250