CN110383436A - 复合氧化物及晶体管 - Google Patents

复合氧化物及晶体管 Download PDF

Info

Publication number
CN110383436A
CN110383436A CN201880016495.3A CN201880016495A CN110383436A CN 110383436 A CN110383436 A CN 110383436A CN 201880016495 A CN201880016495 A CN 201880016495A CN 110383436 A CN110383436 A CN 110383436A
Authority
CN
China
Prior art keywords
region
sample
transistor
metal oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880016495.3A
Other languages
English (en)
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute Of Semi Bioenergy
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Institute Of Semi Bioenergy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute Of Semi Bioenergy filed Critical Institute Of Semi Bioenergy
Publication of CN110383436A publication Critical patent/CN110383436A/zh
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01GCOMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G9/00Compounds of zinc
    • C01G9/006Compounds containing, besides zinc, two ore more other elements, with the exception of oxygen or hydrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/60Compounds characterised by their crystallite size
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/70Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Abstract

提供一种新颖材料及使用新颖材料的晶体管。提供一种包括至少两个区域的复合氧化物,该两个区域中的一个包含In、Zn及元素M1(元素M1为Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的任一个或多个),该两个区域中的另一个包含In、Zn及元素M2(元素M2为Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be、或Cu中的任一个或多个),包含元素M1的区域中的相对于In、Zn及元素M1的元素M1的比率少于包含元素M2的区域中的相对于In、Zn及元素M2的元素M2的比率,通过X射线衍射法对复合氧化物进行分析且以检测出X射线衍射的峰值强度的角度为对称轴时的X射线衍射法的分析图案的结果为左右非对称。

Description

复合氧化物及晶体管
技术领域
本发明涉及一种物体、方法或制造方法。另外,本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。本发明的一个方式尤其涉及一种金属氧化物或者该金属氧化物的制造方法。另外,本发明的一个方式涉及一种半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、存储装置、它们的驱动方法或它们的制造方法。
注意,在本说明书等中,半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管等半导体元件、半导体电路、运算装置及存储装置是半导体装置的一个方式。摄像装置、显示装置、液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电池或有机薄膜太阳能电池等)及电子设备有时包括半导体装置。
背景技术
此外,公开了使用In-Ga-Zn类金属氧化物制造晶体管的技术(例如,参照专利文献1)。
另外,在非专利文献1中探讨了作为晶体管的活性层包含In-Zn氧化物和In-Ga-Zn氧化物的两层叠层的金属氧化物的结构。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2007-96055号公报
[非专利文献]
[非专利文献1]John F.Wager,“Oxide TFTs:A Progress Report”,InformationDisplay 1/16,SID 2016,Jan/Feb 2016,Vol.32,No.1,p.16-21
发明内容
发明所要解决的技术问题
在非专利文献1中,作为沟道保护型的底栅晶体管的活性层使用铟锌氧化物和IGZO的两层叠层,并且将形成沟道的铟锌氧化物的厚度设定为10nm,由此实现高场效应迁移率(μ=62cm2V-1s-1)。另一方面,晶体管特性之一的S值(Subthreshold Swing,SS)较大,为0.41V/decade。另外,晶体管特性之一的阈值电压(Vth)为-2.9V,示出所谓的常开启的晶体管特性。
鉴于上述问题,本发明的一个方式的目的之一是提供一种新颖的金属氧化物。另外,本发明的一个方式的目的之一是使半导体装置具有良好的电特性。另外,本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。另外,本发明的一个方式的目的之一是提供一种具有新颖结构的半导体装置。另外,本发明的一个方式的目的之一是提供一种具有新颖结构的显示装置。
注意,这些目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。另外,说明书、附图以及权利要求书等的记载中显然存在上述目的以外的目的,可以从说明书、附图以及权利要求书等的记载中获得上述目的以外的目的。
解决技术问题的手段
本发明的一个方式是一种包括至少两个区域的复合氧化物,其中,该两个区域中的一个包含In、Zn及元素M1(元素M1为Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的任一个或多个),该两个区域中的另一个包含In、Zn及元素M2(元素M2为Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的任一个或多个),包含元素M1的区域中的相对于In、Zn及元素M1的元素M1的比率少于包含元素M2的区域中的相对于In、Zn及元素M2的元素M2的比率,通过X射线衍射法对复合氧化物进行分析且以检测出X射线衍射的峰值强度的角度为对称轴时的X射线衍射法的分析图案的结果为左右非对称。
在上述方式中,在2θ=30°和2θ=35°之间检测出峰值强度。
另外,在上述方式中,元素M1及元素M2为Ga。
另外,本发明的一个方式是一种晶体管,包括:上述复合氧化物;以及栅极、源极及漏极,其中复合氧化物用于晶体管的沟道区域。
发明效果
通过本发明的一个方式能够提供一种新颖的金属氧化物。另外,能够使半导体装置具有良好的电特性。另外,能够提供一种可靠性高的半导体装置。另外,能够提供一种具有新颖结构的半导体装置。另外,能够提供一种具有新颖结构的显示装置。
注意,这些效果的记载不妨碍其他效果的存在。本发明的一个方式并不需要具有所有上述效果。另外,说明书、附图以及权利要求书等的记载中显然存在上述效果以外的效果,可以从说明书、附图以及权利要求书等的记载中获得上述效果以外的效果。
附图简要说明
[图1]是金属氧化物的构成的概念图。
[图2]说明晶体管及该晶体管的能级分布的示意图。
[图3]说明晶体管的示意能带图的模型的图。
[图4]说明晶体管的示意能带图的模型的图。
[图5]说明晶体管的示意能带图的模型的图。
[图6]说明半导体装置的俯视图及截面图。
[图7]说明半导体装置的俯视图及截面图。
[图8]说明半导体装置的截面图。
[图9]说明半导体装置的制造方法的截面图。
[图10]说明半导体装置的制造方法的截面图。
[图11]说明半导体装置的制造方法的截面图。
[图12]说明半导体装置的俯视图及截面图。
[图13]说明半导体装置的俯视图及截面图。
[图14]说明半导体装置的俯视图及截面图。
[图15]说明半导体装置的俯视图及截面图。
[图16]说明本发明的金属氧化物的原子个数比的范围的图。
[图17]说明显示面板的结构实例的图。
[图18]说明显示面板的结构实例的图。
[图19]说明本实施方式的金属氧化物的模型及状态密度的图。
[图20]说明本实施方式的追加杂质的金属氧化物的模型的局部结构及状态密度的图。
[图21]说明本实施方式的追加杂质的金属氧化物的模型的局部结构及状态密度的图。
[图22]说明本实施方式的追加杂质的金属氧化物的模型的局部结构及状态密度的图。
[图23]说明对实施例的样品进行XPS测定时的结果的各原子的比例的图。
[图24]说明实施例的样品的XRD谱的测定结果的图。
[图25]说明用于实施例的样品的测定的装置的图。
[图26]说明实施例的样品的XRD谱的测定结果的图。
[图27]说明实施例的样品的XRD谱的测定结果的图。
[图28]说明实施例的样品的XRD谱的测定结果的图。
[图29]说明实施例的样品的截面TEM图像及电子衍射图案的图。
[图30]说明实施例的样品的平面TEM图像、截面TEM图像及电子衍射图案的图。
[图31]说明实施例的样品的平面TEM图像及其分析图像的图。
[图32]说明导出六角形的旋转角的方法的图。
[图33]说明沃罗诺伊图的形成方法的图。
[图34]说明实施例的沃罗诺伊区域的形状的个数及比率的图。
[图35]说明实施例的样品的平面TEM图像、截面TEM图像及EDX面分析图像(EDX-mapping)的图。
[图36]说明实施例的样品的EDX面分析图像的图。
[图37]实施例的样品的Id-Vg特性的图表。
[图38]实施例的样品的+GBT应力前后的Id-Vg特性的图表。
[图39]说明晶体管的Id-Vg特性及Id-Vd特性的图。
[图40]说明从GCA算出的Id-Vg特性及迁移率曲线(线性·饱和)的图。
[图41]说明实施例的样品的截面TEM图像及电子衍射图案的图。
[图42]说明实施例的样品的平面TEM图像及其分析图像的图。
[图43]说明实施例的沃罗诺伊区域的形状的个数及比率的图。
[图44]说明实施例的样品的平面TEM图像、截面TEM图像及EDX面分析图像的图。
[图45]说明实施例的样品的EDX面分析图像的图。
[图46]说明实施例的样品的平面TEM图像、截面TEM图像及EDX面分析图像的图。
[图47]说明实施例的样品的Id-Vg特性的图表。
[图48]说明实施例的样品的截面TEM图像、EDX面分析图像及原子个数比的图。
[图49]说明实施例的样品的平面TEM图像、EDX面分析图像及原子个数比的图。
[图50]说明Id-Vg特性的图。
[图51]说明Id-Vg特性的图。
[图52]说明界面态密度的计算结果的图。
[图53]说明Id-Vg特性的图。
[图54]说明缺陷态密度的计算结果的图。
[图55]说明缺陷态密度的计算结果的图。
[图56]说明晶体管的Id-Vg特性的图。
实施发明的方式
下面,参照附图对实施方式进行说明。注意,所属技术领域的普通技术人员可以很容易地理解一个事实,就是实施方式可以以多个不同形式来实施,其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
在附图中,为了方便起见,有时夸大表示大小、层的厚度或区域。因此,本发明并不一定限定于附图中的尺寸。此外,在附图中,示意性地示出理想的例子,因此本发明不局限于附图所示的形状或数值等。
本说明书所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的,而不是为了在数目方面上进行限定的。
在本说明书中,为了方便起见,使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。另外,构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,不局限于本说明书中所说明的词句,根据情况可以适当地更换。
在本说明书等中,晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域,并且电流能够通过沟道区域流过漏极与源极之间。注意,在本说明书等中,沟道区域是指电流主要流过的区域。
另外,在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下,源极及漏极的功能有时互相调换。因此,在本说明书等中,源极和漏极可以互相调换。
在本说明书等中,“电连接”包括通过“具有某种电作用的元件”连接的情况。在此,“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受,就对其没有特别的限制。例如,“具有某种电作用的元件”不仅包括电极和布线,而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中,“氧氮化硅膜”是指在其组成中含氧量多于含氮量的膜,而“氮氧化硅膜”是指在其组成中含氮量多于含氧量的膜。
注意,在本说明书等中,当利用附图说明发明的结构时有时在不同的附图中共同使用表示相同的部分的符号。
在本说明书等中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此,也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括85°以上且95°以下的角度的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
另外,在本说明书等中,根据情况,可以互相调换“膜”和“层”。例如,有时可以将“导电层”换称为“导电膜”。此外,有时可以将“绝缘膜”换称为“绝缘层”。
注意,例如当导电性充分低时,有时即使表示为“半导体”也具有“绝缘体”的特性。此外,“半导体”和“绝缘体”的边境不太清楚,因此有时不能精确地区别。由此,有时可以将本说明书所记载的“半导体”换称为“绝缘体”。同样地,有时可以将本说明书所记载的“绝缘体”换称为“半导体”。
在本说明书等中,In:Ga:Zn=4:2:3或其附近是指在原子数的总和中In为4时,Ga为1以上且3以下(1≤Ga≤3),Zn为2以上且4以下(2≤Zn≤4)。此外,In:Ga:Zn=5:1:6或其附近是指在原子数的总和中In为5时,Ga大于0.1且2以下(0.1<Ga≤2),Zn为5以上且7以下(5≤Zn≤7)。此外,In:Ga:Zn=1:1:1或其附近是指在原子数的总和中In为1时,Ga大于0.1且2以下(0.1<Ga≤2),Zn大于0.1且2以下(0.1<Zn≤2)。
(实施方式1)
在本实施方式中,对本发明的一个方式的复合氧化物进行说明。此外,复合氧化物是指具有CAC(Cloud-Aligned Composite)构成的氧化物。作为复合氧化物例如有具有多个金属元素的金属氧化物。
在本说明书中,本发明的一个方式的复合氧化物在具有半导体的功能的情况下定义为CAC-OS(Oxide Semiconductor)。
有时将CAC-OS或CAC-metal oxide称为基质复合材料(matrix composite)或金属基质复合材料(metal matrix composite)。
本发明的一个方式的复合氧化物优选至少包含铟。尤其优选包含铟及锌。除此之外,也可以还包含元素M(元素M选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)。
本发明的一个方式的复合氧化物优选包含氮。具体而言,在本发明的一个方式的复合氧化物中,通过SIMS得到的氮浓度为1×1016atoms/cm3以上,优选为1×1017atoms/cm3以上且2×1022atoms/cm3以下。此外,当对复合氧化物添加氮时,有带隙变窄而导电性得到提高的倾向。因此,在本说明书等中,本发明的一个方式的复合氧化物也包括添加有氮等的金属氧化物。此外,也可以将包含氮的复合氧化物称为复合氧氮化物(Metal Oxynitride)。
在此,考虑复合氧化物包含铟、元素M及锌的情况。注意,将复合氧化物所包含的铟、元素M及锌的原子个数比的各项分别称为[In]、[M]及[Zn]。
<复合氧化物的构成>
图1示出具有本发明的CAC构成的复合氧化物的金属氧化物的示意图。
例如,如图1所示,在CAC-OS中,在衬底(在图1中记载为Sub.)上不均匀地分布包含在金属氧化物中的元素,以各元素为主要成分的区域001及区域002混合而成为马赛克(mosaic)状。换言之,CAC-OS是包含在金属氧化物中的元素不均匀地分布的构成,其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下,优选为3nm以下或附近的尺寸。注意,在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状,该区域的尺寸为0.5nm以上且10nm以下,优选为3nm以下或附近的尺寸。
例如,具有CAC构成的In-M-Zn氧化物是材料分成铟氧化物(以下,称为InOX1(X1是大于0的实数))或铟锌氧化物(以下,称为InX2ZnY2OZ2(X2、Y2及Z2都是大于0的实数))以及包含元素M的氧化物等而成为马赛克状,且马赛克状的InOX1或InX2ZnY2OZ2分布在膜中的构成(以下,也称为云状的构成)。此外,在本说明书中,也可以在分离的InOX1或InX2ZnY2OZ2中混合微量的镓(Ga)而呈现固溶状态。
换言之,本发明的一个方式的金属氧化物包含选自In氧化物、In-M氧化物、M氧化物、M-Zn氧化物、In-Zn氧化物和In-M-Zn氧化物中的至少两种氧化物或材料。
典型的是,本发明的一个方式的金属氧化物包含选自In氧化物、In-Zn氧化物、In-Al-Zn氧化物、In-Ga-Zn氧化物、In-Y-Zn氧化物、In-Cu-Zn氧化物、In-V-Zn氧化物、In-Be-Zn氧化物、In-B-Zn氧化物、In-Si-Zn氧化物、In-Ti-Zn氧化物、In-Fe-Zn氧化物、In-Ni-Zn氧化物、In-Ge-Zn氧化物、In-Zr-Zn氧化物、In-Mo-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Nd-Zn氧化物、In-Hf-Zn氧化物、In-Ta-Zn氧化物、In-W-Zn氧化物和In-Mg-Zn氧化物中的至少两个。换言之,也可以将本发明的一个方式的金属氧化物称为包含多个材料或多个成分的复合金属氧化物。
在此,假设图1示出具有CAC构成的In-M-Zn氧化物的概念。此时,可以说:区域001为以包含元素M的氧化物为主要成分的区域,区域002为以InX2ZnY2OZ2或InOX1为主要成分的区域。此时,以包含元素M的氧化物为主要成分的区域、以InX2ZnY2OZ2或InOX1为主要成分的区域及至少包含Zn的区域的边缘部不清楚(模糊),因此有时观察不到明确的边界。
换言之,具有CAC构成的In-M-Zn氧化物为其中以包含元素M的氧化物为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的金属氧化物。因此,有时将金属氧化物记为复合金属氧化物。在本说明书中,例如,当区域002的In与元素M的原子个数比大于区域001的In与元素M的原子个数比时,区域002的In浓度高于区域001。
具有CAC构成的金属氧化物不包含组成不同的两种以上的膜的叠层结构。例如,不包含由以In为主要成分的膜与Ga为主要成分的膜的两层构成的结构。
具体而言,对In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中,可以将In-Ga-Zn氧化物特别称为CAC-IGZO)进行说明。In-Ga-Zn氧化物中的CAC-OS是材料分成InOX1或InX2ZnY2OZ2以及包含镓的氧化物等而成为马赛克状的金属氧化物。并且,马赛克状的InOX1或InX2ZnY2OZ2是云状金属氧化物。
换言之,In-Ga-Zn氧化物中的CAC-OS为具有以包含镓的氧化物为主要成分的区域以及以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合金属氧化物。此外,以包含镓的氧化物为主要成分的区域、以InX2ZnY2OZ2或InOX1为主要成分的区域的边缘部不清楚(模糊),因此有时观察不到明确的边界。
例如,在图1所示的概念图中,区域001相当于以包含镓的氧化物为主要成分的区域,区域002相当于以InX2ZnY2OZ2或InOX1为主要成分的区域。可以将以包含镓的氧化物为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域称为纳米粒子。该纳米粒子的粒径为0.5nm以上且10nm以下,典型地为1nm以上且2nm以下。上述纳米粒子的边缘部不清楚(模糊),因此有时观察不到明确的边界。
区域001及区域002的尺寸可以利用通过能量分散型X射线分析法(EDX:EnergyDispersive X-rayspectroscopy)取得的EDX面分析测定。例如,区域001的直径在截面照片的EDX面分析图像中被观察为0.5nm以上且10nm以下或者3nm以下。另外,主要成分的元素的密度从区域的中心部向边缘部逐渐降低。例如,当在EDX面分析图像中表示的元素的浓度(以下,也称为存在量)从中心部向边缘部逐渐降低时,在截面照片的EDX面分析图像中,区域的边缘部不明显(不清楚(模糊))。例如,在以InOx1为主要成分的区域中,In原子从中心部向边缘部逐渐减少,而Zn原子逐渐增加,因此分阶段地变为以InX2ZnY2OZ2为主要成分的区域。因此,在EDX面分析图像中,以GaOX3为主要成分的区域的边缘部不明显。
因此,在In-Ga-Zn氧化物所包括的区域001或区域002中,在[In]为1时,[Ga]及[Zn]不局限于整数。也就是说,区域001或区域002的边缘部不清楚,在区域001及区域002中,产生各金属元素的浓度分布,所以在[In]为1时,[Ga]及[Zn]不局限于整数。因此,在包括区域001及区域002的In-Ga-Zn氧化物中,在[In]为1时,[Ga]及[Zn]不局限于整数。
这里,例如在将In-M-Zn氧化物表示为InMmZnnOp时,本发明的一个方式的复合氧化物所包括的区域001可以以InMm1Znn1Op1表示。同样地,本发明的一个方式的复合氧化物所包括的区域002以InMm2Znn2Op2表示。此外,上述m、n、p、m1、n1、p1、m2、n2及p2为整数或非整数。
在本说明书等中,有时将以InMmZnnOp、InMm1Znn1Op1或InMm2Znn2Op2表示的In-M-Zn氧化物称为InMZnO类氧化物。在InMZnO类氧化物中,在化学计量比中In为1时,M及Zn为整数或非整数。此外,也包括在区域中化学计量比的数值不均匀的情况。
对具有CAC构成的In-Ga-Zn氧化物的结晶结构没有特别的限制。区域001及区域002可以具有彼此不同的结晶结构。
在此,虽然有时将In-Ga-Zn-O类金属氧化物表示为IGZO,但是IGZO是通称,有时是指包含In、Ga、Zn及O的化合物。作为In-Ga-Zn-O类金属氧化物的一个例子,可以举出结晶性化合物。结晶性化合物具有单晶结构、多晶结构或CAAC(c-axis aligned crystalline)结构。CAAC结构是多个IGZO纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的层状结晶结构。
另一方面,在In-Ga-Zn氧化物的CAC-OS中,结晶结构是次要因素。在本说明书中,可以将CAC-IGZO定义为:在包含In、Ga、Zn及O的金属氧化物中,以Ga为主要成分的多个区域以及以In为主要成分的多个区域都以马赛克状无规律地分散的状态下的金属氧化物。
例如,在图1所示的概念图中,区域001相当于以Ga为主要成分的区域,区域002相当于以In为主要成分的区域。可以将以Ga为主要成分的区域及以In为主要成分的区域称为纳米粒子。该纳米粒子的粒径为0.5nm以上且10nm以下,典型地为3nm以下。上述纳米粒子的边缘部不清楚(模糊),因此有时观察不到明确的边界。
可以利用电子束衍射对具有CAC-OS的In-Ga-Zn氧化物的结晶性进行评价。例如,在电子束衍射图案中,有时观察到环状的亮度高的区域。此外,有时观察到环状的区域内的多个斑点。
如上所述,In-Ga-Zn氧化物中的CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同,具有与IGZO化合物不同的性质。换言之,In-Ga-Zn氧化物中的CAC-OS具有以包含镓的氧化物等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的结构。
在此,以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性比以包含镓的氧化物等为主要成分的区域高。换言之,当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时,呈现氧化物半导体的导电性。因此,当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时,可以实现高场效应迁移率(μ)。可以说以InX2ZnY2OZ2或InOX1为主要成分的区域是具有近于导电体的性质的半导体区域。
另一方面,以包含镓的氧化物等为主要成分的区域的绝缘性比以InX2ZnY2OZ2或InOX1为主要成分的区域高。换言之,当以包含镓的氧化物等为主要成分的区域在氧化物半导体中分布时,可以抑制泄漏电流而实现良好的开关工作。可以说以InaGabZncOd等为主要成分的区域是具有近于绝缘体的性质的半导体区域。
因此,当将In-Ga-Zn氧化物中的CAC-OS用于半导体元件时,来源于包含镓的氧化物等的绝缘性及来源于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)、高场效应迁移率(μ)及低关态电流(Ioff)。
另外,使用具有CAC-OS的In-Ga-Zn氧化物的半导体元件的可靠性高。因此,具有CAC-OS的In-Ga-Zn氧化物适用于以显示器为代表的各种半导体装置。
<包含金属氧化物的晶体管>
接着,对使用上述金属氧化物作为晶体管的半导体的情况进行说明。
通过使用上述金属氧化物作为晶体管的半导体,可以实现场效应迁移率高且开关特性良好的晶体管。另外,可以实现可靠性高的晶体管。
图2A是使用上述金属氧化物作为沟道区域的晶体管的示意图。图2A所示的晶体管包括源极(Source)、漏极(Drain)、第一栅极(1st Gate)、第二栅极(2nd Gate)、第一栅极绝缘部(GI1)、第二栅极绝缘部(GI2)及沟道(channel)。晶体管可以由施加到栅极的电位控制沟道的电阻。换言之,可以由施加到第一栅极或第二栅极的电位控制源极与漏极之间的导通(晶体管处于导通状态)/非导通(晶体管处于关闭状态)。
沟道包含其中具有第一带隙的区域001及具有第二带隙的区域002以云状分布的CAC-OS。第一带隙宽于第二带隙。于是,在本说明书中,有时将第一带隙记载为wide Eg、Eg001等。另外,有时将第二带隙记载为narrow Eg、Eg002等。
例如,对作为沟道的CAC-OS使用具有CAC构成的In-Ga-Zn氧化物的情况进行说明。具有CAC构成的In-Ga-Zn氧化物为材料分成其Ga的浓度比区域002高的以InaGabZncOd为主要成分的区域001以及其In的浓度比区域001高的以InX2ZnY2OZ2或InOX1为主要成分的区域002而成为马赛克状,且InaGabZncOd及InOX1或InX2ZnY2OZ2分布在膜中的构成(云状)。注意,以InaGabZncOd为主要成分的区域001的带隙宽于以InX2ZnY2OZ2或InOX1为主要成分的区域002。
在此,对在沟道中包含CAC-OS的图2A所示的晶体管的传导模型进行说明。图2B是说明图2A所示的晶体管的源极与漏极之间的能级分布的示意图。图2C是图2A所示的晶体管的以X-X’表示的实线上的能带图。在各能带图中,实线表示导带底的能量。点划线表示电子的准费米能级的能量Ef。在此,作为第一栅极电压对栅极与源极之间施加负电压,对源极与漏极之间施加漏电压(Vd>0)。
当对图2A所示的晶体管施加负值的栅极电压时,如图2B所示,在源极与漏极之间形成起因于区域001的导带底能量CB001及起因于区域002的导带底能量CB002。在此,第一带隙宽于第二带隙,因此导带底能量CB001的势垒大于导带底能量CB002的势垒。换言之,沟道的势垒的最大值依赖于区域001的势垒。因此,通过将CAC-OS用于沟道,可以抑制泄漏电流,而可以实现开关特性良好的晶体管。
另外,如图2C所示,具有第一带隙的区域001的带隙宽于具有第二带隙的区域002,因此起因于具有第一带隙的区域001的导带底的能量的位置(Ec端)有可能高于起因于具有第二带隙的区域002的导带底的能量的位置(Ec端)。
例如,假设如下情况:具有第一带隙的区域001的成分为In-Ga-Zn氧化物(In:Ga:Zn=1:1:1[原子个数比]),具有第二带隙的区域002的成分为In-Zn氧化物(In:Zn=2:3[原子个数比])。此时,第一带隙为3.3eV或其附近值,第二带隙为2.4eV或其附近值。作为带隙的值,使用对各材料的单膜利用椭偏仪进行测定而获得的值。
在上述假设下,第一带隙与第二带隙之差为0.9eV。在本发明的一个方式中,第一带隙与第二带隙之差可以为0.1eV以上。注意,起因于具有第一带隙的区域001的价带顶能量的位置与起因于具有第二带隙的区域002的价带顶能量的位置有时不同,因此第一带隙与第二带隙之差优选为0.3eV以上,更优选为0.4eV以上。
在上述假设下,当载流子流过CAC-OS时,载流子流动起因于具有第二带隙,即窄带的In-Zn氧化物。此时,载流子从第二带隙溢出到具有第一带隙,即宽带的In-Ga-Zn氧化物。换言之,具有窄带的In-Zn氧化物更容易生成载流子,该载流子移动到具有宽带的In-Ga-Zn氧化物。
在形成沟道的金属氧化物中,区域001及区域002不均匀地分布而成为马赛克状。因此,以X-X’表示的实线上的能带图是一个例子。
基本上形成图3A所示的区域002夹在区域001之间的能带或者区域001夹在区域002之间的能带即可。
在实际上的CAC-OS中,可以认为具有第一带隙的区域001与具有第二带隙的区域002的接合部产生区域的聚集方式或组成的不稳定。因此,如图3B和图3C所示,能带有时连续地变化,而不是不连续地变化。换言之,当载流子流过CAC-OS时,第一带隙与第二带隙联动。
图4A至图4C示出图2A所示的晶体管的以X-X’表示的方向上的对应于图2B所示的示意图的示意能带图的模型。注意,在对第一栅极施加电压的同时,也对第二栅极施加相同的电压。图4A示出作为第一栅极电压Vg对栅极与源极之间施加正电压的状态(Vg>0)(ONState)。图4B示出不施加第一栅极电压Vg的状态(Vg=0)。图4C示出作为第一栅极电压Vg对栅极与源极之间施加负电压的状态(Vg<0)(OFF State)。在沟道中,虚线表示不施加电压时的导带底的能量,实线表示施加电压时的导带底的能量。点划线表示电子的准费米能级的能量Ef
在其沟道包含CAC-OS的晶体管中具有第一带隙的区域001及具有第二带隙的区域002在电性上发生相互作用。换言之,具有第一带隙的区域001及具有第二带隙的区域002互补发挥作用。
也就是说,如图4A所示,在施加正向电压时,与区域002的导带相比,区域001的导带进一步下降。因此,可认为不仅在区域002的导带载流子流过,也在区域001的导带中载流子流过,由此可以得到较大的高通态电流。另一方面,如图4B及图4C所示,可认为在施加反向电压时,区域001及区域002的导带上升,源极漏极间流过的电流极小。
图5A至图5C示出图2A所示的晶体管的以X-X’表示的实线上的对应于图2C所示的示意图的示意能带图的模型。注意,在对第一栅极施加电压的同时,也对第二栅极施加相同的电压。图5A示出作为第一栅极电压Vg对栅极与源极之间施加正电压的状态(Vg>0)(ONState)。图5B示出不施加第一栅极电压Vg的状态(Vg=0)。图5C示出作为第一栅极电压Vg对栅极与源极之间施加负电压的状态(Vg<0)(OFF State)。在沟道中,实线表示导带底的能量。点划线表示电子的准费米能级的能量Ef。这里,区域001的导带底的能量与区域002的导带底的能量之差为ΔEc。再者,ΔEc(Vg=0)是指不施加电压(Vg=0)的状态的ΔEc,ΔEc(Vg>0)是指施加使晶体管导通状态的方向的电压(Vg>0)的状态的ΔEc,ΔEc(Vg<0)是指施加负电压(Vg<0)的状态的ΔEc。
如图5A所示,当将使晶体管成为导通状态的电位(Vg>0)施加到第一栅极时,成为ΔEc(Vg>0)<ΔEc(Vg=0)。因此,导带底的能量的位置(Ec端)低的具有第二带隙的区域002为主要传导路径,电子流过的同时还流过具有第一带隙的区域001。因此,可以实现导通状态下的晶体管的高电流驱动力,即高通态电流及高场效应迁移率。
另外,如图5B及图5C所示,当对第一栅极施加低于阈值电压的电压(Vg≤0)时,具有第一带隙的区域001起电介质(绝缘体)的作用,因此区域001中的传导路径被阻挡。另外,由于具有第二带隙的区域002与具有第一带隙的区域001接触。因此,具有第一带隙的区域001与具有第二带隙的区域002在电性上发生相互作用,还阻挡具有第二带隙的区域002中的传导路径。于是,沟道整体成为非导通状态,而使晶体管成为关闭状态。因此,成为ΔEc(Vg=0)<ΔEc(Vg<0)。
如此,通过将CAC-OS用于晶体管,当晶体管进行工作时,例如,当在栅极与源极或漏极之间产生电位差时,可以降低或防止栅极与源极或漏极之间的泄漏电流。
另外,优选将载流子密度低的半导体用于晶体管。因为高纯度本征或实质上高纯度本征的金属氧化物的载流子发生源较少,所以有可能降低载流子密度。另外,因为高纯度本征或实质上高纯度本征的金属氧化物具有较低的缺陷态密度,所以有时具有较低的陷阱态密度。
此外,被金属氧化物的陷阱能级俘获的电荷到消失需要较长的时间,有时像固定电荷那样动作。因此,有时在陷阱态密度高的金属氧化物中形成有沟道区域的晶体管的电特性不稳定。
因此,为了使晶体管的电特性稳定,降低金属氧化物中的杂质浓度是有效的。为了降低金属氧化物中的杂质浓度,优选还降低附近膜中的杂质浓度。作为杂质有氢、碱金属、碱土金属、铁、镍、硅等。
在此,说明金属氧化物中的各杂质的影响。
在金属氧化物包含第14族元素之一的硅或碳时,金属氧化物中形成缺陷能级。因此,将金属氧化物中或金属氧化物的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS:Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下,优选为2×1017atoms/cm3以下。
另外,当金属氧化物包含碱金属或碱土金属时,有时形成缺陷能级而形成载流子。因此,使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此,优选降低金属氧化物中的碱金属或碱土金属的浓度。具体而言,将利用SIMS分析测得的金属氧化物中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下,优选为2×1016atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水,因此有时形成氧空位(Vo)。当氢进入该氧空位(Vo)时,有时产生作为载流子的电子。另外,有时由于氢的一部分与键合于金属原子的氧键合,产生作为载流子的电子。因此,使用包含氢的金属氧化物的晶体管容易具有常开启特性。由此,优选尽可能减少金属氧化物中的氢。具体而言,将利用SIMS分析测得的金属氧化物中的氢浓度设定为低于1×1020atoms/cm3,优选低于1×1019atoms/cm3,更优选低于5×1018atoms/cm3,进一步优选低于1×1018atoms/cm3
注意,通过将氧引入金属氧化物,可以降低金属氧化物中的氧空位(Vo)。换言之,当用氧填补金属氧化物中的氧空位(Vo)时,氧空位(Vo)消失。因此,通过将氧扩散到金属氧化物,可以减少晶体管的氧空位(Vo),而可以提高可靠性。
作为将氧引入金属氧化物的方法,例如有以与金属氧化物接触的方式设置包含超过化学计量组成的氧的氧化物的方法。就是说,在该氧化物中,优选形成有包含超过化学计量组成的氧的区域(以下,也称为氧过剩区域)。尤其是,当将金属氧化物用于晶体管时,在晶体管附近的基底膜或层间膜等中设置具有氧过剩区域的氧化物,可以降低晶体管的氧空位,而可以提高晶体管的可靠性。
通过将杂质被充分降低的金属氧化物用于晶体管的沟道形成区域,可以使晶体管具有稳定的电特性。
<金属氧化物的成膜方法>
下面,对金属氧化物的形成方法的一个例子进行说明。
优选将形成金属氧化物时的温度设定为室温以上且低于140℃。此外,室温不仅包括不进行温度调节的情况,也包括使衬底冷却等进行温度调节的情况。
作为溅射气体,适当地使用稀有气体(典型的是氩)、氧、稀有气体和氧的混合气体。当采用混合气体时,优选将在成膜气体整体中氧气体所占的比率设定为0%以上且30%以下,优选为5%以上且20%以下。
在溅射气体包含氧的情况下,可以在形成金属氧化物的同时对金属氧化物下的膜添加氧,设置氧过剩区域。另外,需要进行溅射气体的高纯度化。例如,作为用作溅射气体的氧气体或氩气体,使用露点为-40℃以下,优选为-80℃以下,更优选为-100℃以下,进一步优选为-120℃以下的高纯度气体,由此可以尽可能地防止水分等混入金属氧化物。
另外,在通过溅射法形成金属氧化物的情况下,优选使用低温泵等吸附式真空抽气泵对溅射装置的处理室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)以尽可能地去除对金属氧化物来说是杂质的水等。或者,优选组合涡轮分子泵和冷阱来防止气体(尤其是包含碳或氢的气体)从抽气系统倒流到处理室内。
作为靶材,可以使用In-Ga-Zn金属氧化物靶材。例如,优选使用原子个数比为[In]:[Ga]:[Zn]=4:2:4.1、原子个数比为[In]:[Ga]:[Zn]=5:1:7或其附近值的金属氧化物靶材。
另外,在溅射装置中,可以使靶材旋转或移动。通过例如在进行成膜时使磁铁单元在上下及/或左右方向上摆动,可以形成本发明的复合金属氧化物。例如,靶材以0.1Hz以上且1kHz以下的拍子(也可以说节奏、脉冲、频率、周期或循环等)旋转或摆动即可。或者,以0.1Hz以上且1kHz以下的拍子摆动磁铁单元即可。
例如,作为溅射气体使用氧气体比为10%左右的稀有气体和氧的混合气体,将衬底温度设定为130℃,在使[In]:[Ga]:[Zn]=4:2:4.1[原子个数比]的In-Ga-Zn金属氧化物靶材摆动的同时进行成膜,由此可以形成本发明的金属氧化物。
本实施方式所示的结构可以与其他实施方式或其他实施例所示的结构适当地组合而使用。
(实施方式2)
在本实施方式中,参照图6至图15对本发明的一个方式的半导体装置及半导体装置的制造方法进行说明。
<2-1.半导体装置的结构实例1>
图6A是作为本发明的一个方式的半导体装置的晶体管100的俯视图,图6B相当于沿着图6A所示的点划线X1-X2的切断面的截面图,图6C相当于沿着图6A所示的点划线Y1-Y2的切断面的截面图。注意,在图6A中,为了方便起见,省略晶体管100的构成要素的一部分(用作栅极绝缘膜的绝缘膜等)而进行图示。此外,有时将点划线X1-X2方向称为沟道长度方向,有时将点划线Y1-Y2方向称为沟道宽度方向。注意,有时在后面的晶体管的俯视图中也与图6A同样地省略构成要素的一部分。
图6A至图6C所示的晶体管100是所谓顶栅结构的晶体管。
晶体管100包括衬底102上的绝缘膜104、绝缘膜104上的金属氧化物108、金属氧化物108上的绝缘膜110、绝缘膜110上的导电膜112、绝缘膜104、金属氧化物108及导电膜112上的绝缘膜116。
此外,金属氧化物108包括隔着绝缘膜110重叠于导电膜112的区域。例如,金属氧化物108优选包含In、M(M为Al、Ga、Y或Sn)、Zn。
金属氧化物108在不与导电膜112重叠且与绝缘膜116接触的区域中包括区域108n。区域108n是如上所说明的金属氧化物108被n型化的区域。此外,区域108n与绝缘膜116接触,绝缘膜116包含氮或氢。因此,通过向区域108n添加绝缘膜116中的氮或氮,区域108n的载流子密度变高而区域108n成为n型。
此外,金属氧化物108优选包括In的原子个数比大于M的原子个数比的区域。作为一个例子,金属氧化物108的In、M及Zn的原子个数比优选为In:M:Zn=4:2:3附近。
此外,金属氧化物108不局限于上述组成。例如,金属氧化物108的In、M及Zn的原子数的比例也可以为In:M:Zn=5:1:6附近。这里,“附近”包括如下情况:在In为5时,M为0.5以上且1.5以下,且Zn为5以上且7以下的情况。
通过使金属氧化物108具有In的原子个数比大于M的原子个数比的区域,可以提高晶体管100的场效应迁移率。具体而言,晶体管100的场效应迁移率可以超过10cm2/Vs,优选的是,晶体管100的场效应迁移率可以超过30cm2/Vs。
例如,通过将上述场效应迁移率高的晶体管用于生成栅极信号的栅极驱动器,可以提供一种边框宽度窄(也称为窄边框)的显示装置。此外,通过将上述场效应迁移率高的晶体管用于显示装置所包括的源极驱动器(尤其是,与源极驱动器所包括的移位寄存器的输出端子连接的解复用器),可以提供一种与显示装置连接的布线数较少的显示装置。
另一方面,即使金属氧化物108包括In的原子个数比大于M的原子个数比的区域,也在金属氧化物108的结晶性较高时,有时场效应迁移率降低。
金属氧化物108的结晶性例如可以通过X射线衍射(XRD:X-Ray Diffraction)或透射电子显微镜(TEM:Transmission Electron Microscope)进行分析。
首先,说明形成在金属氧化物108中的氧空位。
形成在金属氧化物108中的氧空位对晶体管特性造成影响而引起问题。例如,当在金属氧化物108中形成有氧空位时,该氧空位与氢键合,而成为载流子供应源。当在金属氧化物108中产生载流子供应源时,包括金属氧化物108的晶体管100的电特性发生变动,典型为阈值电压的漂移。因此,在金属氧化物108中,氧空位越少越好。
于是,在本发明的一个方式中,金属氧化物108附近的绝缘膜,具体而言,形成在金属氧化物108的上方的绝缘膜110和形成在金属氧化物108的下方的绝缘膜104中的一个或两个包含过剩氧。通过氧或过剩氧从绝缘膜104和绝缘膜110中的一个或两个移动到金属氧化物108,可以减少金属氧化物中的氧空位。
混入金属氧化物108的氢或水分等杂质对晶体管特性造成影响而引起问题。因此,在金属氧化物108中,氢或水分等杂质越少越好。
通过作为金属氧化物108使用杂质浓度低且缺陷态密度低的金属氧化物,可以制造具有更优良的电特性的晶体管,所以是优选的。这里,将杂质浓度低且缺陷态密度低(氧空位少)的状态称为“高纯度本征”或“实质上高纯度本征”。因为高纯度本征或实质上高纯度本征的金属氧化物的载流子发生源较少,所以可以降低载流子密度。因此,在该金属氧化物中形成有沟道区域的晶体管很少具有负阈值电压的电特性(也称为常开启特性)。因为高纯度本征或实质上高纯度本征的金属氧化物具有较低的缺陷态密度,所以有可能具有较低的陷阱态密度。高纯度本征或实质上高纯度本征的金属氧化物的关态电流显著低,即便是沟道宽度为1×106μm、沟道长度为10μm的元件,当源电极与漏电极间的电压(漏电压)在1V至10V的范围时,关态电流也可以为半导体参数分析仪的测定极限以下,即1×10-13A以下。
如图6A、图6B及图6C所示,晶体管100也可以包括绝缘膜116上的绝缘膜118、通过设置在绝缘膜116、118中的开口部141a与区域108n电连接的导电膜120a、通过设置在绝缘膜116、118中的开口部141b与区域108n电连接的导电膜120b。
在本说明书等中,有时将绝缘膜104、绝缘膜110、绝缘膜116、绝缘膜118分别称为第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜。此外,导电膜112具有栅电极的功能,导电膜120a具有源电极的功能,导电膜120b具有漏电极的功能。
绝缘膜110具有栅极绝缘膜的功能。此外,绝缘膜110包括过剩氧区域。通过绝缘膜110包括过剩氧区域,在金属氧化物108中能够供应过剩氧。因此,由于能够由过剩氧填补会形成在金属氧化物108中的氧空位,所以可以提供可靠性高的半导体装置。
另外,为了对金属氧化物108供应过剩氧,也可以对形成在金属氧化物108的下方的绝缘膜104供应过剩氧。此时,包含在绝缘膜104中的过剩氧有可能也供应到区域108n。当过剩氧供应到区域108n时,区域108n的电阻变高,所以不是优选的。另一方面,通过使形成在金属氧化物108的上方的绝缘膜110包含过剩氧,可以只对与导电膜112重叠的区域选择性地供应过剩氧。
<2-2.半导体装置的构成要素>
接着,对本实施方式的半导体装置所包括的构成要素进行详细说明。
[衬底]
虽然对衬底102的材料等没有特别的限制,但是至少需要能够承受后续的加热处理的耐热性。例如,作为衬底102,可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外,还可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI(Silicon On Insulator:绝缘体上硅)衬底等,并且也可以将在这些衬底上设置有半导体元件的衬底用作衬底102。当作为衬底102使用玻璃衬底时,通过使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面积衬底,可以制造大型显示装置。
作为衬底102,也可以使用柔性衬底,并且在柔性衬底上直接形成晶体管100。或者,也可以在衬底102与晶体管100之间设置剥离层。剥离层可以在如下情况下使用,即在剥离层上制造半导体装置的一部分或全部,然后将其从衬底102分离并转置到其他衬底上的情况。此时,也可以将晶体管100转置到耐热性低的衬底或柔性衬底上。
[第一绝缘膜]
绝缘膜104可以通过适当地利用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法、印刷法、涂敷法等形成。绝缘膜104例如可以是氧化物绝缘膜或氮化物绝缘膜的单层或叠层。注意,为了提高绝缘膜104与金属氧化物108的界面特性,绝缘膜104中的至少与金属氧化物108接触的区域优选使用氧化物绝缘膜形成。另外,通过作为绝缘膜104使用因加热而释放氧的氧化物绝缘膜,可以利用加热处理使绝缘膜104所包含的氧移动到金属氧化物108中。
绝缘膜104的厚度可以为50nm以上、100nm以上且3000nm以下或200nm以上且1000nm以下。通过增加绝缘膜104的厚度,可以使绝缘膜104的氧释放量增加,而能够减少绝缘膜104与金属氧化物108之间的界面能级,并且减少包含在金属氧化物108中的氧空位。
绝缘膜104例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或者Ga-Zn氧化物等,并且以叠层或单层设置。在本实施方式中,作为绝缘膜104,使用氮化硅膜和氧氮化硅膜的叠层结构。如此,在绝缘膜104具有叠层结构时,作为下侧的层使用氮化硅膜,作为上侧的层使用氧氮化硅膜,由此可以对金属氧化物108高效地供应氧。
[导电膜]
被用作栅电极的导电膜112、被用作源电极的导电膜120a、被用作漏电极的导电膜120b的每一个可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等形成。
另外,作为导电膜112、120a、120b,也可以使用包含铟和锡的氧化物(In-Sn氧化物)、包含铟和钨的氧化物(In-W氧化物)、包含铟、钨及锌的氧化物(In-W-Zn氧化物)、包含铟和钛的氧化物(In-Ti氧化物)、包含铟、钛及锡的氧化物(In-Ti-Sn氧化物)、包含铟和锌的氧化物(In-Zn氧化物)、包含铟、锡及硅的氧化物(In-Sn-Si氧化物)、包含铟、镓及锌的氧化物(In-Ga-Zn氧化物)等氧化物导电体或金属氧化物。
在此,说明氧化物导电体。在本说明书等中,也可以将氧化物导电体称为OC(OxideConductor)。例如,氧化物导电体是通过如下步骤而得到的:在金属氧化物中形成氧空位,对该氧空位添加氢而在导带附近形成施主能级。其结果,金属氧化物的导电性增高,而成为导电体。可以将成为导电体的金属氧化物称为氧化物导电体。一般而言,由于金属氧化物的能隙大,因此对可见光具有透光性。另一方面,氧化物导电体是在导带附近具有施主能级的金属氧化物。因此,在氧化物导电体中,起因于施主能级的吸收的影响小,而对可见光具有与金属氧化物大致相同的透光性。
尤其是,通过作为导电膜112使用上述氧化物导电体,可以对绝缘膜110添加过剩氧,所以是优选的。
另外,作为导电膜112、120a、120b,也可以应用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜,可以通过湿蚀刻工序进行加工,从而可以抑制制造成本。
此外,导电膜112、120a、120b尤其优选包含选自上述金属元素中的钛、钨、钽和钼中的任一个或多个。尤其是,作为导电膜112、120a、120b,优选使用氮化钽膜。该氮化钽膜具有导电性,并对铜或氢具有高阻挡性。此外,因为从氮化钽膜本身释放的氢少,所以可以作为与金属氧化物108接触的导电膜或金属氧化物108附近的导电膜适合地使用氮化钽膜。
可以通过无电镀法形成导电膜112、120a、120b。作为通过该无电镀法可形成的材料,例如可以使用选自Cu、Ni、Al、Au、Sn、Co、Ag和Pd中的一个或多个。尤其是,由于在使用Cu或Ag时,可以降低导电膜的电阻,所以是优选的。
[第二绝缘膜]
作为用作晶体管100的栅极绝缘膜的绝缘膜110,可以通过等离子体增强化学气相沉积(PECVD:Plasma Enhanced Chemical Vapor Deposition)法、溅射法等形成包括氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的一种以上的绝缘层。此外,绝缘膜110也可以具有两层的叠层结构或三层以上的叠层结构。
作为接触于用作晶体管100的沟道区域的金属氧化物108的绝缘膜110优选使用氧化物绝缘膜,更优选包括包含超过化学计量组成的氧的区域(氧过剩区域)。换言之,绝缘膜110是能够释放氧的绝缘膜。此外,为了在绝缘膜110中设置过剩氧区域,例如可以在氧气氛下形成绝缘膜110或者在氧气氛下对形成后的绝缘膜110进行热处理。
此外,当作为绝缘膜110使用氧化铪时发挥如下效果。氧化铪的相对介电常数比氧化硅或氧氮化硅高。因此,可以使绝缘膜110的厚度比使用氧化硅的情况大,由此,可以减少隧道电流引起的泄漏电流。也就是说,可以实现关态电流低的晶体管。再者,与具有非晶结构的氧化铪相比,具有结晶结构的氧化铪的相对介电常数较高。因此,为了形成关态电流低的晶体管,优选使用具有结晶结构的氧化铪。作为结晶结构的例子,可以举出单斜晶系或立方晶系等。注意,本发明的一个方式不局限于此。
绝缘膜110的缺陷优选少,典型的是通过电子自旋共振法(ESR:Electron SpinResonance)观察的信号优选少。例如,作为上述信号可举出在g值为2.001时观察的E’中心。此外,E’中心起因于硅的悬空键。作为绝缘膜110使用起因于E’中心的自旋密度为3×1017spins/cm3以下、优选为5×1016spins/cm3以下的氧化硅膜或氧氮化硅膜即可。
[金属氧化物]
作为金属氧化物108可以使用上述金属氧化物。
<原子个数比>
下面,参照图16A、图16B及图16C对本发明的金属氧化物所包含的铟、元素M及锌的原子个数比的优选的范围进行说明。注意,图16A至图16C不示出氧的原子个数比。另外,将金属氧化物所包含的铟、元素M及锌的原子个数比的各项分别称为[In]、[M]及[Zn]。
在图16A、图16B及图16C中,虚线表示[In]:[M]:[Zn]=(1+α):(1-α):1的原子个数比(-1≤α≤1)的线、[In]:[M]:[Zn]=(1+α):(1-α):2的原子个数比的线、[In]:[M]:[Zn]=(1+α):(1-α):3的原子个数比的线、[In]:[M]:[Zn]=(1+α):(1-α):4的原子个数比的线及[In]:[M]:[Zn]=(1+α):(1-α):5的原子个数比的线。
点划线表示[In]:[M]:[Zn]=5:1:β的原子个数比(β≥0)的线、[In]:[M]:[Zn]=2:1:β的原子个数比的线、[In]:[M]:[Zn]=1:1:β的原子个数比的线、[In]:[M]:[Zn]=1:2:β的原子个数比的线、[In]:[M]:[Zn]=1:3:β的原子个数比的线及[In]:[M]:[Zn]=1:4:β的原子个数比的线。
另外,图16A、图16B及图16C所示的[In]:[M]:[Zn]=0:2:1的原子个数比及其附近值的金属氧化物容易具有尖晶石型结晶结构。
有时在氧化物半导体中,多个相共存(例如,二相共存、三相共存等)。例如,当原子个数比接近[In]:[M]:[Zn]=0:2:1时,尖晶石型结晶结构和层状结晶结构的二相容易共存。当原子个数比接近[In]:[M]:[Zn]=1:0:0时,方铁锰矿型结晶结构和层状结晶结构的二相容易共存。当在金属氧化物中多个相共存时,可能在不同的结晶结构之间形成晶界。
图16A所示的区域A示出金属氧化物所包含的铟、元素M及锌的原子个数比的优选的范围的一个例子。
通过增高铟含量,可以提高金属氧化物的载流子迁移率(电子迁移率)。由此,铟含量高的金属氧化物的载流子迁移率比铟含量低的金属氧化物高。
另一方面,金属氧化物的铟含量及锌含量变低时,载流子迁移率变低。因此,当原子个数比为[In]:[M]:[Zn]=0:1:0及其附近时(例如,图16C中的区域C),绝缘性变高。
因此,本发明的一个方式的金属氧化物优选具有载流子迁移率高的图16A的以区域A表示的原子个数比。
尤其在图16B所示的区域B中即使在区域A中也可以得到高载流子迁移率、高可靠性的金属氧化物。
区域B包括[In]:[M]:[Zn]=4:2:3至4:2:4.1的及其附近值。附近值例如包括[In]:[M]:[Zn]=5:3:4。另外,区域B包括[In]:[M]:[Zn]=5:1:6及其附近值以及[In]:[M]:[Zn]=5:1:7其附近值。
注意,金属氧化物所具有的性质不是仅由原子个数比决定的。即使在原子个数比相同的情况下,也根据形成条件,有时金属氧化物的性质不同。例如,当使用溅射装置形成金属氧化物时,所形成的膜的原子个数比与靶材的原子个数比偏离。另外,根据成膜时的衬底温度,有时膜的[Zn]小于靶材的[Zn]。因此,图示的区域是表示金属氧化物有具有特定特性的倾向时的原子个数比的区域,区域A至区域C的边界不严格。
另外,当金属氧化物108为In-M-Zn氧化物时,作为溅射靶材优选使用包含多晶的In-M-Zn氧化物的靶材。注意,所形成的金属氧化物108的原子个数比包括上述溅射靶材中的金属元素的原子个数比的±40%的变动。例如,当用于金属氧化物108的溅射靶材的组成为In:Ga:Zn=4:2:4.1[原子个数比]时,所形成的金属氧化物108的组成有时接近于In:Ga:Zn=4:2:3[原子个数比]。此外,当用于金属氧化物108的溅射靶材的组成为In:Ga:Zn=5:1:7[原子个数比]时,所形成的金属氧化物108的组成有时接近于In:Ga:Zn=5:1:6[原子个数比]。
金属氧化物108的能隙为2eV以上,优选为2.5eV以上。如此,通过使用能隙较宽的金属氧化物,可以降低晶体管100的关态电流。
另外,金属氧化物108优选具有非单晶结构。非单晶结构例如包括下述CAAC-OS、多晶结构、微晶结构或非晶结构。在非单晶结构中,非晶结构的缺陷态密度最高。
[第三绝缘膜]
绝缘膜116包含氮或氢。作为绝缘膜116,例如可以举出氮化物绝缘膜。该氮化物绝缘膜可以使用氮化硅、氮氧化硅、氧氮化硅等形成。绝缘膜116中的氢浓度优选为1×1022atoms/cm3以上。绝缘膜116与金属氧化物108中的区域108n接触。因此,与绝缘膜116接触的区域108n中的杂质(例如,氢)浓度变高,而可以增高区域108n的载流子密度。
[第四绝缘膜]
作为绝缘膜118,可以使用氧化物绝缘膜。另外,作为绝缘膜118,也可以使用氧化物绝缘膜及氮化物绝缘膜的叠层膜。绝缘膜118例如可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化镓或Ga-Zn氧化物等。
绝缘膜118优选具有阻挡来自外部的氢、水等的阻挡膜的功能。
绝缘膜118的厚度可以为30nm以上且500nm以下或者100nm以上且400nm以下。
<2-3.晶体管的结构实例2>
接着,将参照图7A、图7B及图7C对与图6A、图6B及图6C所示的晶体管不同的结构进行说明。
图7A是晶体管150的俯视图,图7B是图7A的点划线X1-X2间的截面图,图7C是图7A的点划线Y1-Y2间的截面图。
图7A、图7B及图7C所示的晶体管150包括:衬底102上的导电膜106;导电膜106上的绝缘膜104;绝缘膜104上的金属氧化物108;金属氧化物108上的绝缘膜110;绝缘膜110上的导电膜112;以及绝缘膜104、金属氧化物108及导电膜112上的绝缘膜116。
此外,金属氧化物108具有与图6A、图6B及图6C所示的晶体管100相同的结构。图7A、图7B及图7C所示的晶体管150除了上述晶体管100的结构以外还包括导电膜106、开口部143。
开口部143设置在绝缘膜104、110中。此外,导电膜106通过开口部143与导电膜112电连接。因此,对导电膜106及导电膜112施加同一电位。此外,也可以不设置开口部143,而对导电膜106、导电膜112施加不同电位。或者,也可以不设置开口部143,且将导电膜106用作遮光膜。例如,通过使用遮光性材料形成导电膜106,可以抑制光从下方照射到金属氧化物108。
当采用晶体管150的结构时,导电膜106具有第一栅电极(也称为底栅电极)的功能,且导电膜112具有第二栅电极(也称为顶栅电极)的功能。此外,绝缘膜104具有第一栅极绝缘膜的功能,且绝缘膜110具有第二栅极绝缘膜的功能。
导电膜106可以使用与上述导电膜112、120a、120b同样的材料。尤其是,通过导电膜106使用包含铜的材料形成,可以降低电阻,所以是优选的。例如,优选的是导电膜106采用在氮化钛膜、氮化钽膜或钨膜上设置铜膜的叠层结构,且导电膜120a、120b采用在氮化钛膜、氮化钽膜或钨膜上设置铜膜的叠层结构。此时,通过将晶体管150用于显示装置的像素晶体管和驱动晶体管中的一个或两个,可以降低产生在导电膜106与导电膜120a之间的寄生电容以及产生在导电膜106与导电膜120b之间的寄生电容。因此,不仅将导电膜106、导电膜120a及导电膜120b用于晶体管150的第一栅电极、源电极及漏电极,而且也可以用于显示装置的电源供应布线、信号供应布线或连接布线等。
如此,与上述晶体管100不同地,图7A、图7B及图7C所示的晶体管150具有在金属氧化物108的上下包括被用作栅电极的导电膜的结构。如晶体管150所示,在本发明的一个方式的半导体装置中,也可以设置多个栅电极。
如图7B及图7C所示,金属氧化物108位于与被用作第一栅电极的导电膜106及被用作第二栅电极的导电膜112的每一个相对的位置,夹在两个被用作栅电极的导电膜之间。
在沟道宽度方向上,导电膜112的长度比金属氧化物108大,并且金属氧化物108整体夹着绝缘膜110被导电膜112覆盖。导电膜112和导电膜106在形成于绝缘膜104及绝缘膜110中的开口部143连接,因此在沟道宽度方向上,金属氧化物108的一个侧面夹着绝缘膜110与导电膜112相对。
换言之,导电膜106与导电膜112在形成于绝缘膜104、110中的开口部143中连接,并具有位于金属氧化物108的侧端部的外侧的区域。
通过采用上述结构,可以利用被用作第一栅电极的导电膜106及被用作第二栅电极的导电膜112的电场电围绕晶体管150所包括的金属氧化物108。如晶体管150那样,可以将利用第一栅电极及第二栅电极的电场电围绕形成有沟道区域的金属氧化物108的晶体管的装置结构称为Surrounded channel(S-channel:围绕沟道)结构。
因为晶体管150具有S-channel结构,所以可以使用导电膜106或导电膜112对金属氧化物108有效地施加用来引起沟道的电场,由此,晶体管150的电流驱动能力得到提高,从而可以得到高的通态电流特性。此外,由于可以增加通态电流,所以可以使晶体管150微型化。另外,由于晶体管150具有金属氧化物108被导电膜106及导电膜112围绕的结构,所以可以提高晶体管150的机械强度。
在晶体管150的沟道宽度方向上,可以在金属氧化物108的没有形成开口部143的一侧形成与开口部143不同的开口部。
此外,如晶体管150那样,在晶体管包括其间设置有半导体膜的一对栅电极的情况下,也可以对一个栅电极供应信号A,并且对另一个栅电极供应固定电位Vb。另外,也可以对一个栅电极供应信号A,并且对另一个栅电极供应信号B。另外,也可以对一个栅电极供应固定电位Va,并且对另一个栅电极供应固定电位Vb。
信号A例如为用来控制导通状态/非导通状态的信号。信号A也可以为具有电位V1或者电位V2(V1>V2)的两种电位的数字信号。例如,可以将电位V1设定为高电源电位且将电位V2设定为低电源电位。信号A也可以为模拟信号。
固定电位Vb例如为用来控制晶体管的阈值电压VthA的电位。固定电位Vb可以为电位V1或者电位V2。此时,不需要另外设置用来产生固定电位Vb的电位产生电路,所以是优选的。固定电位Vb也可以为与电位V1或者电位V2不同的电位。通过降低固定电位Vb,有时可以提高阈值电压VthA。其结果,有时可以降低栅极与源极之间的电压Vgs为0V时的漏极电流,而可以降低包括晶体管的电路的泄漏电流。例如,可以使固定电位Vb低于低电源电位。另一方面,通过提高固定电位Vb,有时可以降低阈值电压VthA。其结果,有时可以提高栅极与源极之间的电压Vgs为高电源电位时的漏极电流,而可以提高包括晶体管的电路的工作速度。例如,可以使固定电位Vb高于低电源电位。
信号B例如为用来控制晶体管的导通状态/非导通状态的信号。信号B也可以为具有电位V3或者电位V4(V3>V4)的两种电位的数字信号。例如,可以将电位V3设定为高电源电位且将电位V4设定为低电源电位。信号B也可以为模拟信号。
在信号A与信号B都是数字信号的情况下,信号B也可以为具有与信号A相同的数字值的信号。此时,有时可以增加晶体管的通态电流,而可以提高包括晶体管的电路的工作速度。此时,信号A的电位V1及电位V2也可以与信号B的电位V3及电位V4不同。例如,当对应于被输入信号B的栅极的栅极绝缘膜的厚度大于对应于被输入信号A的栅极的栅极绝缘膜时,可以使信号B的电位振幅(V3-V4)大于信号A的电位振幅(V1-V2)。由此,有时可以使信号A及信号B给晶体管的导通状态或非导通状态带来的影响大致相同。
在信号A与信号B都是数字信号的情况下,信号B也可以为具有与信号A不同的数字值的信号。此时,有时可以分别利用信号A及信号B控制晶体管,而可以实现更高的功能。例如,当晶体管为n沟道晶体管时,在仅在信号A为电位V1且信号B为电位V3时该晶体管处于导通状态的情况下或者在仅在信号A为电位V2且信号B为电位V4时该晶体管处于非导通状态的情况下,有时可以由一个晶体管实现NAND电路或NOR电路等的功能。另外,信号B也可以为用来控制阈值电压VthA的信号。例如,信号B也可以在包括晶体管的电路工作的期间与该电路不工作的期间具有不同电位。信号B也可以根据电路的工作模式具有不同电位。此时,信号B有可能没有信号A那么频繁地切换电位。
在信号A与信号B都是模拟信号的情况下,信号B也可以具有与信号A相同的电位的模拟信号、用常数乘以信号A的电位而得的模拟信号、或者将常数加到信号A的电位或从信号A的电位减去常数而得的模拟信号等。此时,有时可以增加晶体管的通态电流,而提高包括晶体管的电路的工作速度。信号B也可以为与信号A不同的模拟信号。此时,有时可以分别利用信号A及信号B控制晶体管,而可以实现更高的功能。
信号A也可以为数字信号,信号B也可以为模拟信号。或者,信号A也可以为模拟信号,信号B也可以为数字信号。
当对晶体管的两个栅电极供应固定电位时,有时可以将晶体管用作相当于电阻元件的元件。例如,当晶体管为n沟道晶体管时,通过提高(降低)固定电位Va或固定电位Vb,有时可以降低(提高)晶体管的实效电阻。通过提高(降低)固定电位Va和固定电位Vb,有时可以获得比只具有一个栅极的晶体管低(高)的实效电阻。
晶体管150的其他构成要素与上述晶体管100相同,并发挥相同的效果。
在晶体管150上还可以形成绝缘膜。图7A、图7B及图7C所示的晶体管150在导电膜120a、120b及绝缘膜118上包括绝缘膜122。
绝缘膜122具有使起因于晶体管等的凹凸等平坦的功能。绝缘膜122只要具有绝缘性即可,使用无机材料或有机材料形成。作为该无机材料,可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氮化铝膜等。作为该有机材料,例如可以举出丙烯酸树脂或聚酰亚胺树脂等感光性树脂材料。
<2-4.晶体管的结构实例3>
接着,参照图8A及图8B对与图7A、图7B及图7C所示的晶体管150不同的结构进行说明。
图8A及图8B是晶体管160的截面图。此外,晶体管160的俯视图与图7A所示的晶体管150同样,所以在此省略说明。
图8A及图8B所示的晶体管160与晶体管150的不同之处在于导电膜112的叠层结构、导电膜112的形状及绝缘膜110的形状。
晶体管160的导电膜112包括绝缘膜110上的导电膜112_1、导电膜112_1上的导电膜112_2。例如,通过作为导电膜112_1使用氧化物导电膜,可以对绝缘膜110添加过剩氧。上述氧化物导电膜可以利用溅射法在含氧气的气氛下形成。此外,作为上述氧化物导电膜例如可以举出包含铟和锡的氧化物、包含钨和铟的氧化物、包含钨和铟和锌的氧化物、包含钛和铟的氧化物、包含钛和铟和锡的氧化物、包含铟和锌的氧化物、包含硅和铟和锡的氧化物、包含铟和镓和锌的氧化物等。
如图8B所示,在开口部143中,导电膜112_2与导电膜106连接。当形成开口部143时,在形成将成为导电膜112_1的导电膜之后,形成开口部143,由此可以实现图8B所示的形状。当对导电膜112_1使用氧化物导电膜时,通过采用导电膜112_2与导电膜106连接的结构,可以降低导电膜112与导电膜106的接触电阻。
晶体管160的导电膜112及绝缘膜110为锥形形状。更具体而言,导电膜112的下端部形成在导电膜112的上端部的外侧。此外,绝缘膜110的下端部形成在绝缘膜110的上端部的外侧。另外,导电膜112的下端部形成在与绝缘膜110的上端部大致相同的位置上。
通过晶体管160的导电膜112及绝缘膜110形成为锥形形状,与晶体管160的导电膜112及绝缘膜110形成为矩形形状的情况相比,可以提高绝缘膜116的覆盖性,所以是优选的。
晶体管160的其他构成要素与上述晶体管150相同,并发挥相同的效果。
<2-5.半导体装置的制造方法>
下面,参照图9至图11说明图7A、图7B及图7C所示的晶体管150的制造方法的一个例子。图9至图11是说明晶体管150的制造方法的沟道长度方向及沟道宽度方向的截面图。
首先,在衬底102上形成导电膜106。接着,在衬底102及导电膜106上形成绝缘膜104,在绝缘膜104上形成金属氧化物膜。然后,通过将金属氧化物膜加工为岛状,形成金属氧化物108a(参照图9A)。
导电膜106可以选择上述材料形成。在本实施方式中,作为导电膜106,使用溅射装置形成50nm厚的钨膜和400nm厚的铜膜的叠层膜。
作为成为导电膜106的导电膜的加工方法,可以利用湿蚀刻法和/或干蚀刻法。在本实施方式中,利用湿蚀刻法对铜膜进行蚀刻,然后利用干蚀刻法对钨膜进行蚀刻,对导电膜进行加工而形成导电膜106。
通过适当地利用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法、印刷法及涂敷法等,可以形成绝缘膜104。在本实施方式中,作为绝缘膜104利用PECVD装置形成厚度为400nm的氮化硅膜及厚度为50nm的氧氮化硅膜。
此外,也可以在形成绝缘膜104之后,对绝缘膜104添加氧。作为对绝缘膜104添加的氧,有氧自由基、氧原子、氧原子离子、氧分子离子等。作为添加方法,有离子掺杂法、离子注入法、等离子体处理等。另外,也可以在绝缘膜104上形成抑制氧脱离的膜之后,经过该膜对绝缘膜104添加氧。
上述抑制氧脱离的膜可以使用具有铟、锌、镓、锡、铝、铬、钽、钛、钼、镍、铁、钴和钨中的一种以上的导电膜或半导体膜形成。
当利用等离子体处理添加氧时,通过利用微波使氧激发而产生高密度的氧等离子体,可以增加对绝缘膜104添加的氧量。
另外,当形成金属氧化物108a时,可以对氧气体混合惰性气体(例如,氦气体、氩气体、氙气体等)。在金属氧化物108a的成膜气体整体中氧气体所占的比率(以下,也称为氧流量比)为0%以上且30%以下,优选为5%以上且20%以下。
另外,将金属氧化物108a的衬底温度设定为室温以上且180℃以下,优选为室温以上且140℃以下即可。在将形成金属氧化物108a时的衬底温度例如设定为室温以上且低于140℃时,生产率得到提高,所以是优选的。
金属氧化物108a的厚度为3nm以上且200nm以下,优选为3nm以上且100nm以下,更优选为3nm以上且60nm以下。
当作为衬底102使用大型玻璃衬底(例如,第6代至第10代)时,在形成金属氧化物108a时的衬底温度为200℃以上且300℃以下的情况下,衬底102有可能变形(应变或翘曲)。因此,在使用大型玻璃衬底的情况下,通过将金属氧化物108a的衬底温度设定为室温以上且低于200℃,可以抑制玻璃衬底的变形。
另外,需要进行溅射气体的高纯度化。例如,作为用作溅射气体的氧气体或氩气体,使用露点为-40℃以下,优选为-80℃以下,更优选为-100℃以下,进一步优选为-120℃以下的高纯度气体,由此可以尽可能地防止水分等混入金属氧化物。
另外,在通过溅射法形成金属氧化物的情况下,优选使用低温泵等吸附式真空抽气泵对溅射装置的处理室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)以尽可能地去除对金属氧化物来说是杂质的水等。尤其是,在溅射装置的待机时处理室内的相当于H2O的气体分子(相当于m/z=18的气体分子)的分压为1×10-4Pa以下,优选为5×10-5Pa以下。
在本实施方式中,金属氧化物108a的形成条件是如下条件。
金属氧化物108a利用溅射法使用In-Ga-Zn金属氧化物靶材形成。此外,可以适当地设定金属氧化物108a的形成时的衬底温度及氧流量比。另外,将处理室内的压力设定为0.6Pa,对设置在溅射装置中的金属氧化物靶材供应2500W的AC功率,形成氧化物。
当将所形成的金属氧化物加工为金属氧化物108a时,使用湿蚀刻法和干蚀刻法中的一方或双方即可。
另外,也可以在形成金属氧化物108a之后进行加热处理来实现金属氧化物108a的脱氢化或脱水化。作为加热处理的温度,典型地为150℃以上且低于衬底的应变点、250℃以上且450℃以下或者300℃以上且450℃以下。
可以在包含氦、氖、氩、氙、氪等稀有气体或包含氮的惰性气氛中进行加热处理。或者,也可以在惰性气氛中进行加热之后在氧气氛中进行加热。另外,上述惰性气体气氛及氧气氛优选不包含氢、水等。处理时间可以是3分钟以上且24小时以下。
该加热处理可以使用电炉、RTA装置等。通过使用RTA装置,可以限定于短时间内在衬底的应变点以上的温度下进行加热处理。由此,可以缩短加热处理时间。
边对金属氧化物进行加热边形成该金属氧化物,或者在形成金属氧化物之后进行加热处理,由此,利用SIMS测得的金属氧化物中的氢浓度可以为5×1019atoms/cm3以下、1×1019atoms/cm3以下、5×1018atoms/cm3以下、1×1018atoms/cm3以下、5×1017atoms/cm3以下或者1×1016atoms/cm3以下。
接着,在绝缘膜104及金属氧化物108a上形成绝缘膜110_0(参照图9B)。
作为绝缘膜110_0,可以通过使用等离子体增强化学气相沉积装置(也称为PECVD装置或者等离子体CVD装置)形成氧化硅膜或氧氮化硅膜。此时,作为源气体,优选使用包含硅的沉积气体及氧化性气体。作为包含硅的沉积气体的典型例子,有硅烷、乙硅烷、丙硅烷、氟化硅烷等。作为氧化性气体,有氧、臭氧、一氧化二氮、二氧化氮等。
另外,作为绝缘膜110_0,可以在如下条件下利用PECVD装置形成缺陷量少的氧氮化硅膜:相对于沉积气体流量的氧化性气体流量大于20倍且小于100倍,或者为40倍以上且80倍以下;并且处理室内的压力低于100Pa,或为50Pa以下。
此外,作为绝缘膜110_0,可以在如下条件下形成致密的氧化硅膜或氧氮化硅膜:将设置在PECVD装置的抽成真空的处理室内的衬底保持在280℃以上且400℃以下的温度,将源气体引入处理室内而将处理室内的压力设定为20Pa以上且250Pa以下,更优选为100Pa以上且250Pa以下,并对设置在处理室内的电极供应高频功率。
另外,可以通过使用微波的PECVD法形成绝缘膜110_0。微波是指300MHz至300GHz的频率范围。微波的电子温度低,并且其电子能量小。此外,在被供应的电力中,用于加速电子的比例少,能够用于更多分子的离解及电离,并且能够使密度高的等离子体(高密度等离子体)激发。因此,等离子体对被形成面及沉积物造成的损伤少,由此能够形成缺陷少的绝缘膜110_0。
另外,可以通过使用有机硅烷气体的CVD法形成绝缘膜110_0。作为有机硅烷气体,可以使用正硅酸乙酯(TEOS:化学式为Si(OC2H5)4)、四甲基硅烷(TMS:化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲氨基)硅烷(SiH(N(CH3)2)3)等含有硅的化合物。通过利用使用有机硅烷气体的CVD法,能够形成覆盖性高的绝缘膜110_0。
在本实施方式中,作为绝缘膜110_0,使用PECVD装置形成厚度为100nm的氧氮化硅膜。
接着,在利用光刻工序在绝缘膜110_0的所希望的位置上形成掩模之后,对绝缘膜110_0的一部分及绝缘膜104的一部分进行蚀刻,由此形成到达导电膜106的开口部143(参照图9C)。
作为开口部143的形成方法,可以使用湿蚀刻法和干蚀刻法中的一方或双方。在本实施方式中,利用干蚀刻法形成开口部143。
接着,以覆盖开口部143的方式在导电膜106及绝缘膜110_0上形成导电膜112_0。另外,例如在作为导电膜112_0使用金属氧化膜的情况下,在形成导电膜112_0时有时氧被添加到绝缘膜110_0中(参照图9D)。
在图9D中,以箭头示意性地示出被添加到绝缘膜110_0的氧。通过以覆盖开口部143的方式形成导电膜112_0,使导电膜106与导电膜112_0电连接。
当作为导电膜112_0使用金属氧化膜时,优选在包含氧气体的气氛下利用溅射法形成导电膜112_0。通过在包含氧气体的气氛下形成导电膜112_0,可以将氧适当地添加到绝缘膜110_0中。另外,作为导电膜112_0的形成方法,不局限于溅射法,也可以利用其他方法,例如ALD法。
在本实施方式中,作为导电膜112_0,利用溅射法形成100nm厚的In-Ga-Zn氧化物的IGZO膜(In:Ga:Zn=4:2:4.1(原子个数比))。另外,可以在形成导电膜112_0之前或之后对绝缘膜110_0进行氧添加处理。该氧添加处理可以与能够在形成绝缘膜104之后进行的氧添加处理同样地进行。
接着,在导电膜112_0的所希望的位置上通过光刻工序形成掩模140(参照图10A)。
接着,通过从掩模140的上方进行蚀刻,对导电膜112_0及绝缘膜110_0进行加工。另外,在对导电膜112_0及绝缘膜110_0进行加工之后,去除掩模140。通过对导电膜112_0及绝缘膜110_0进行加工,形成岛状的导电膜112及岛状的绝缘膜110(参照图10B)。
在本实施方式中,使用干蚀刻法对导电膜112_0及绝缘膜110_0进行加工。
另外,当对导电膜112_0及绝缘膜110_0进行加工时,有时金属氧化物108a的不与导电膜112重叠的区域的厚度变小。另外,当对导电膜112_0及绝缘膜110_0进行加工时,有时绝缘膜104的不与金属氧化物108a重叠的区域的厚度变小。另外,当对导电膜112_0及绝缘膜110_0进行加工时,有时蚀刻剂或蚀刻气体(例如,氯等)被添加到金属氧化物108a中或者导电膜112_0及绝缘膜110_0的构成元素被添加到金属氧化物108中。
接着,在绝缘膜104、金属氧化物108及导电膜112上形成绝缘膜116。通过形成绝缘膜116,与绝缘膜116接触的金属氧化物108a的一部分成为区域108n。这里,与导电膜112重叠的金属氧化物108a为金属氧化物108(参照图10C)。
绝缘膜116可以选择上述材料形成。在本实施方式中,作为绝缘膜116,使用PECVD装置形成100nm厚的氮氧化硅膜。另外,当形成该氮氧化硅膜时,以220℃进行等离子体处理及成膜处理这两个步骤。该等离子体处理的条件为如下:在进行成膜之前将流量为100sccm的氩气体及流量为1000sccm的氮气体引入处理室内;将处理室内的压力设定为40Pa;以RF电源(27.12MHz)供应1000W的功率。另外,该成膜处理的条件为如下:将流量为50sccm的硅烷气体、流量为5000sccm的氮气体以及流量为100sccm的氨气体引入处理室内;将处理室内的压力设定为100Pa;以RF电源(27.12MHz)供应1000W的功率。
通过使用氮氧化硅膜作为绝缘膜116,可以对与绝缘膜116接触的区域108n供应氮氧化硅膜中的氮或氢。另外,通过以上述温度形成绝缘膜116,可以抑制绝缘膜110所包含的过剩氧释放到外部。
接着,在绝缘膜116上形成绝缘膜118(参照图11A)。
绝缘膜118可以选择上述材料形成。在本实施方式中,作为绝缘膜118,使用PECVD装置形成300nm厚的氧氮化硅膜。
接着,在利用光刻工序在绝缘膜118的所希望的位置上形成掩模之后,对绝缘膜118的一部分及绝缘膜116的一部分进行蚀刻,由此形成到达区域108n的开口部141a、141b(参照图11B)。
作为绝缘膜118及绝缘膜116的蚀刻方法,可以利用湿蚀刻法和干蚀刻法中的一方或双方。在本实施方式中,利用干蚀刻法对绝缘膜118及绝缘膜116进行加工。
接着,以覆盖开口部141a及141b的方式在区域108n及绝缘膜118上形成导电膜,且将该导电膜加工为所希望的形状,来形成导电膜120a及120b(参照图11C)。
导电膜120a及120b可以选择上述材料形成。在本实施方式中,作为导电膜120a及120b,使用溅射装置形成50nm厚的钨膜和400nm厚的铜膜的叠层膜。
作为成为导电膜120a及120b的导电膜的加工方法,可以利用湿蚀刻法和干蚀刻法中的一方或双方。在本实施方式中,利用湿蚀刻法对铜膜进行蚀刻,然后利用干蚀刻法对钨膜进行蚀刻,对导电膜进行加工而形成导电膜120a及120b。
接着,以覆盖导电膜120a、120b及绝缘膜118的方式形成绝缘膜122。
通过上述工序可以制造图7A、图7B及图7C所示的晶体管150。
作为构成晶体管150的膜(绝缘膜、金属氧化物膜、导电膜等)的方法,除了上述方法以外,可以通过溅射法、化学气相沉积(CVD)法、真空蒸镀法、脉冲激光沉积(PLD)法、ALD法形成。或者,可以通过涂敷法或印刷法形成。作为成膜方法,典型的有溅射法、等离子体增强化学气相沉积(PECVD)法,但也可以使用热CVD法。作为热CVD法的例子,可以举出有机金属化学气相沉积(MOCVD)法。
通过热CVD法进行的成膜可以以如下方式来执行:通过将处理室内的压力设定为大气压或减压,将源气体及氧化剂同时供应到处理室内,并使其在衬底附近或衬底上相互反应而沉积在衬底上。如此,由于热CVD法不产生等离子体来形成膜,因此具有不产生起因于等离子体损伤的缺陷的优点。
通过利用MOCVD法等热CVD法可以形成上述导电膜、绝缘膜、金属氧化物膜等的膜。
例如,在使用利用ALD法的成膜装置形成氧化铪膜时,使用如下两种气体:通过使包含溶剂和铪前体的液体(铪醇盐、四二甲基酰胺铪(TDMAH、Hf[N(CH3)2]4)或四(乙基甲基酰胺)铪等铪酰胺)气化而得到的源气体;以及被用作氧化剂的臭氧(O3)。
另外,在使用利用ALD法的成膜装置形成氧化铝膜时,使用如下两种气体:通过使包含溶剂和铝前体的液体(三甲基铝(TMA、Al(CH3)3)等)气化而得到的源气体;以及被用作氧化剂的H2O。作为其它材料有三(二甲基酰胺)铝、三异丁基铝、铝三(2,2,6,6-四甲基-3,5-庚二酮)等。
另外,在使用利用ALD法的成膜装置形成氧化硅膜时,使六氯乙硅烷附着在被成膜面上,供应氧化性气体(O2、一氧化二氮)的自由基使其与附着物起反应。
另外,在使用利用ALD法的成膜装置形成钨膜时,依次引入WF6气体和B2H6气体形成初始钨膜,然后使用WF6气体和H2气体形成钨膜。注意,也可以使用SiH4气体代替B2H6气体。
另外,在使用利用ALD法的成膜装置形成金属氧化物如In-Ga-Zn-O膜时,使用In(CH3)3气体和O3气体形成In-O层,然后使用Ga(CH3)3气体和O3气体形成GaO层,之后使用Zn(CH3)2气体和O3气体形成ZnO层。注意,这些层的顺序不局限于上述例子。此外,也可以使用这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意,虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体,但是优选使用不包含H的O3气体。
<2-6.晶体管的结构实例4>
图12A是晶体管300A的俯视图,图12B相当于沿着图12A所示的点划线X1-X2的切断面的截面图,图12C相当于沿着图12A所示的点划线Y1-Y2的切断面的截面图。此外,在图12A中,为了方便起见,省略晶体管300A的构成要素的一部分(用作栅极绝缘膜的绝缘膜等)而进行图示。此外,有时将点划线X1-X2方向称为沟道长度方向,有时将点划线Y1-Y2方向称为沟道宽度方向。注意,有时在后面的晶体管的俯视图中也与图12A同样地省略构成要素的一部分。
图12所示的晶体管300A包括衬底302上的导电膜304、衬底302及导电膜304上的绝缘膜306、绝缘膜306上的绝缘膜307、绝缘膜307上的金属氧化物308、金属氧化物308上的导电膜312a、金属氧化物308上的导电膜312b。此外,在晶体管300A上,更具体而言,在导电膜312a、312b及金属氧化物308上设置有绝缘膜314、316及绝缘膜318。
在晶体管300A中,绝缘膜306、307具有晶体管300A的栅极绝缘膜的功能,绝缘膜314、316、318具有晶体管300A的保护绝缘膜的功能。此外,在晶体管300A中,导电膜304具有栅电极的功能,导电膜312a具有源电极的功能,导电膜312b具有漏电极的功能。
注意,在本说明书等中,有时分别将绝缘膜306、307称为第一绝缘膜,将绝缘膜314、316称为第二绝缘膜,将绝缘膜318称为第三绝缘膜。
图12所示的晶体管300A采用沟道蚀刻型晶体管结构。本发明的一个方式的金属氧化物能够应用于沟道蚀刻型晶体管。
<2-7.晶体管的结构实例5>
图13A是晶体管300B的俯视图,图13B相当于沿着图13A所示的点划线X1-X2的切断面的截面图,图13C相当于沿着图13A所示的点划线Y1-Y2的切断面的截面图。
图13所示的晶体管300B包括衬底302上的导电膜304、衬底302及导电膜304上的绝缘膜306、绝缘膜306上的绝缘膜307、绝缘膜307上的金属氧化物308、金属氧化物308上的绝缘膜314、绝缘膜314上的绝缘膜316、通过设置在绝缘膜314及绝缘膜316中的开口部341a与金属氧化物308电连接的导电膜312a、通过设置在绝缘膜314及绝缘膜316中的开口部341b与金属氧化物308电连接的导电膜312b。此外,在晶体管300B上,更详细而言,在导电膜312a、312b及绝缘膜316上设置有绝缘膜318。
在晶体管300B中,绝缘膜306、307具有晶体管300B的栅极绝缘膜的功能,绝缘膜314、316具有金属氧化物308的保护绝缘膜的功能,绝缘膜318具有晶体管300B的保护绝缘膜的功能。此外,在晶体管300B中,导电膜304具有栅电极的功能,导电膜312a具有源电极的功能,导电膜312b具有漏电极的功能。
图12所示的晶体管300A采用沟道蚀刻型结构,而图13A、图13B及至图13C所示的晶体管300B采用沟道保护型结构。本发明的一个方式的金属氧化物也能够应用于沟道保护型晶体管。
<2-8.晶体管的结构实例6>
图14A是晶体管300C的俯视图,图14B相当于沿着图14A所示的点划线X1-X2的切断面的截面图,图14C相当于沿着图14A所示的点划线Y1-Y2的切断面的截面图。
图14所示的晶体管300C与图13A、图13B及图13C所示的晶体管300B的不同之处在于绝缘膜314、316的形状。具体而言,晶体管300C的绝缘膜314、316以岛状设置在金属氧化物308的沟道区域上。其他构成要素与晶体管300B相同。
<2-9.晶体管的结构实例7>
图15A是晶体管300D的俯视图,图15B相当于沿着图15A所示的点划线X1-X2的切断面的截面图,图15C相当于沿着图15A所示的点划线Y1-Y2的切断面的截面图。
图15所示的晶体管300D包括衬底302上的导电膜304、衬底302及导电膜304上的绝缘膜306、绝缘膜306上的绝缘膜307、绝缘膜307上的金属氧化物308、金属氧化物308上的导电膜312a、金属氧化物308上的导电膜312b、金属氧化物308及导电膜312a、312b上的绝缘膜314、绝缘膜314上的绝缘膜316、绝缘膜316上的绝缘膜318、绝缘膜318上的导电膜320a、320b。
在晶体管300D中,绝缘膜306、307具有晶体管300D的第一栅极绝缘膜的功能,绝缘膜314、316、318具有晶体管300D的第二栅极绝缘膜的功能。此外,在晶体管300D中,导电膜304具有第一栅电极的功能,导电膜320a具有第二栅电极的功能,导电膜320b具有用于显示装置的像素电极的功能。此外,导电膜312a具有源电极的功能,导电膜312b具有漏电极的功能。
如图15C所示,导电膜320b在设置在绝缘膜306、307、314、316、318中的开口部342b、342c与导电膜304连接。因此,对导电膜320b和导电膜304施加相同的电位。
在晶体管300D中示出设置开口部342b、342c,且导电膜320b与导电膜304连接的结构,但不局限于此。例如,也可以采用仅形成开口部342b和开口部342c中的任一个而使导电膜320b与导电膜304连接的结构,或者,不设置开口部342b和开口部342c而不使导电膜320b与导电膜304连接的结构。当采用不使导电膜320b与导电膜304连接的结构时,可以对导电膜320b和导电膜304施加不同的电位。
导电膜320b通过设置在绝缘膜314、316、318中的开口部342a与导电膜312b连接。
晶体管300D具有上述S-channel结构。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而使用。
(实施方式3)
下面,参照图17和图18说明可以用于使用本发明的一个方式的半导体装置的显示装置的显示部等的显示面板的例子。下面例示的显示面板是包括反射型液晶元件及发光元件的两种且能够以透过模式和反射模式的两种模式进行显示的显示面板。本发明的一个方式的金属氧化物及包括该金属氧化物的晶体管适用于显示装置的像素的晶体管、用来驱动显示装置的驱动器或者对显示装置供应数据的LSI等。
<显示面板的结构实例>
图17是本发明的一个方式的显示面板600的透视示意图。显示面板600包括将衬底651与衬底661贴合在一起的结构。在图17中,以虚线表示衬底661。
显示面板600包括显示部662、电路659及布线666等。衬底651例如设置有电路659、布线666及被用作像素电极的导电膜663等。另外,图17示出在衬底651上安装有IC673及FPC672的例子。由此,图17所示的结构可以说是包括显示面板600、FPC672及IC673的显示模块。
作为电路659,例如可以使用用作扫描线驱动电路的电路。
布线666具有对显示部662及电路659供应信号或电力的功能。该信号或电力从外部经由FPC672或者从IC673输入到布线666。
图17示出利用COG(Chip On Glass:玻璃覆晶封装)方式等对衬底651设置IC673的例子。例如,可以对IC673适用用作扫描线驱动电路或信号线驱动电路的IC。另外,当显示面板600具备用作扫描线驱动电路或信号线驱动电路的电路,或者将用作扫描线驱动电路或信号线驱动电路的电路设置在外部且通过FPC672输入用来驱动显示面板600的信号时,也可以不设置IC673。另外,也可以将IC673利用COF(Chip On Film:薄膜覆晶封装)方式等安装于FPC672。
图17示出显示部662的一部分的放大图。在显示部662中以矩阵状配置有多个显示元件所包括的导电膜663。在此,导电膜663具有反射可见光的功能且被用作下述液晶元件640的反射电极。
此外,如图17所示,导电膜663包括开口。再者,在导电膜663的衬底651一侧包括发光元件660。来自发光元件660的光透过导电膜663的开口发射到衬底661一侧。
<截面结构实例>
图18示出图17所例示的显示面板600中的包括FPC672的区域的一部分、包括电路659的区域的一部分及包括显示部662的区域的一部分的截面的一个例子。
显示面板600在衬底651与衬底661之间包括绝缘膜620。另外,在衬底651与绝缘膜620之间包括发光元件660、晶体管601、晶体管605、晶体管606及着色层634等。另外,在绝缘膜620与衬底661之间包括液晶元件640、着色层631等。另外,衬底661隔着粘合层641与绝缘膜620粘合,衬底651隔着粘合层642与绝缘膜620粘合。
晶体管606与液晶元件640电连接,而晶体管605与发光元件660电连接。因为晶体管605和晶体管606都形成在绝缘膜620的衬底651一侧的面上,所以它们可以通过同一工序制造。
衬底661设置有着色层631、遮光膜632、绝缘层621及被用作液晶元件640的公共电极的导电膜613、取向膜633b、绝缘层617等。绝缘层617被用作用来保持液晶元件640的单元间隙的间隔物。
在绝缘膜620的衬底651一侧设置有绝缘膜681、绝缘膜682、绝缘膜683、绝缘膜684、绝缘膜685等绝缘层。绝缘膜681的一部分被用作各晶体管的栅极绝缘层。绝缘膜682、绝缘膜683及绝缘膜684以覆盖各晶体管等的方式设置。此外,绝缘膜685以覆盖绝缘膜684的方式设置。绝缘膜684及绝缘膜685具有平坦化层的功能。此外,这里示出作为覆盖晶体管等的绝缘层包括绝缘膜682、绝缘膜683及绝缘膜684的三层的情况,但是绝缘层不局限于此,也可以为四层以上、单层或两层。如果不需要,则可以不设置用作平坦化层的绝缘膜684。
另外,晶体管601、晶体管605及晶体管606包括其一部分用作栅极的导电膜654、其一部分用作源极或漏极的导电层652、半导体膜653。在此,对经过同一导电膜的加工而得到的多个层附有相同的阴影线。
液晶元件640是反射型液晶元件。液晶元件640包括层叠有导电膜635、液晶层612及导电膜613的叠层结构。另外,设置有与导电膜635的衬底651一侧接触的反射可见光的导电膜663。导电膜663包括开口655。另外,导电膜635及导电膜613包含使可见光透过的材料。此外,在液晶层612和导电膜635之间设置有取向膜633a,并且在液晶层612和导电膜613之间设置有取向膜633b。此外,在衬底661的外侧的面上设置有偏振片656。
在液晶元件640中,导电膜663具有反射可见光的功能,导电膜613具有透过可见光的功能。从衬底661一侧入射的光被偏振片656偏振,透过导电膜613、液晶层612,且被导电膜663反射。而且,再次透过液晶层612及导电膜613而到达偏振片656。此时,由施加到导电膜663及导电膜635和导电膜613之间的电压控制液晶的取向,从而可以控制光的光学调制。也就是说,可以控制经过偏振片656发射的光的强度。此外,由于特定的波长区域之外的光被着色层631吸收,因此被提取的光例如呈现红色。
发光元件660是底部发射型发光元件。发光元件660具有从绝缘膜620一侧依次层叠有导电层643、EL层644及导电层645b的结构。另外,设置有覆盖导电层645b的导电层645a。导电层645b包含反射可见光的材料,导电层643及导电层645a包含使可见光透过的材料。发光元件660所发射的光经过着色层634、绝缘膜620、开口655及导电膜613等射出到衬底661一侧。
在此,如图18所示,开口655优选设置有透过可见光的导电膜635。由此,液晶在与开口655重叠的区域中也与其他区域同样地取向,从而可以抑制因在该区域的边境部产生液晶的取向不良而产生非意图的漏光。
在此,作为设置在衬底661的外侧的面的偏振片656,可以使用直线偏振片,也可以使用圆偏振片。作为圆偏振片,例如可以使用将直线偏振片和四分之一波相位差板层叠而成的偏振片。由此,可以抑制外光反射。此外,通过根据偏振片的种类调整用于液晶元件640的液晶元件的单元间隙、取向、驱动电压等来实现所希望的对比度,即可。
在覆盖导电层643的端部的绝缘膜646上设置有绝缘膜647。绝缘膜647具有抑制绝缘膜620与衬底651之间的距离过近的间隙物的功能。另外,当使用遮蔽掩模(金属掩模)形成EL层644及导电层645a时,绝缘膜647可以用作抑制该遮蔽掩模接触于被形成面的间隔物。另外,如果不需要则可以不设置绝缘膜647。
晶体管605的源极和漏极中的一个通过导电层648与发光元件660的导电层643电连接。
晶体管606的源极和漏极中的一个通过连接部607与导电膜663电连接。导电膜635与导电膜663接触,它们彼此电连接。在此,连接部607是使设置在绝缘膜620的双面上的导电层通过形成在绝缘膜620中的开口彼此电连接的部分。
在衬底651的不与衬底661重叠的区域中设置有连接部604。连接部604通过连接层649与FPC672电连接。连接部604具有与连接部607相同的结构。在连接部604的顶面上露出对与导电膜635同一的导电膜进行加工来获得的导电层。因此,通过连接层649可以使连接部604与FPC672电连接。
在设置有粘合层641的一部分的区域中设置有连接部687。在连接部687中,通过连接体686使对与导电膜635同一的导电膜进行加工来获得的导电层和导电膜613的一部分电连接。由此,可以将从连接于衬底651一侧的FPC672输入的信号或电位通过连接部687供应到形成在衬底661一侧的导电膜613。
例如,连接体686可以使用导电粒子。作为导电粒子,可以采用表面覆盖有金属材料的有机树脂或二氧化硅等的粒子。作为金属材料,优选使用镍或金,因为其可以降低接触电阻。另外,优选使用由两种以上的金属材料以层状覆盖的粒子诸如由金覆盖镍的粒子。另外,连接体686优选采用能够弹性变形或塑性变形的材料。此时,有时导电粒子的连接体686成为图18所示那样的在纵向上被压扁的形状。通过具有该形状,可以增大连接体686与电连接于该连接体的导电层的接触面积,从而可以降低接触电阻并抑制接触不良等问题发生。
连接体686优选以由粘合层641覆盖的方式配置。例如,可以将连接体686分散在固化之前的粘合层641。
在图18中,作为电路659的例子,示出设置有晶体管601的例子。
在图18中,作为晶体管601及晶体管605的例子,应用由两个栅极夹着形成有沟道的半导体膜653的结构。一个栅极由导电膜654构成,而另一个栅极由隔着绝缘膜682与半导体膜653重叠的导电膜623构成。通过采用这种结构,可以控制晶体管的阈值电压。此时,也可以通过连接两个栅极并对该两个栅极供应同一信号来驱动晶体管。与其他晶体管相比,这种晶体管能够提高场效应迁移率,而可以增大通态电流。其结果是,可以制造能够进行高速驱动的电路。再者,能够缩小电路部的占有面积。通过使用通态电流高的晶体管,即使在使显示面板大型化或高清晰化时布线数增多,也可以降低各布线的信号延迟,并且可以抑制显示的不均匀。
电路659所包括的晶体管与显示部662所包括的晶体管也可以具有相同的结构。此外,电路659所包括的多个晶体管可以都具有相同的结构或不同的结构。另外,显示部662所包括的多个晶体管可以都具有相同的结构或不同的结构。
覆盖各晶体管的绝缘膜682和绝缘膜683中的至少一个优选使用水或氢等杂质不容易扩散的材料。即,可以将绝缘膜682或绝缘膜683用作阻挡膜。通过采用这种结构,可以有效地抑制杂质从外部扩散到晶体管中,从而能够实现可靠性高的显示面板。
在衬底661一侧设置有覆盖着色层631、遮光膜632的绝缘层621。绝缘层621可以具有平坦化层的功能。通过使用绝缘层621可以使导电膜613的表面大致平坦,可以使液晶层612的取向状态成为均匀。
对制造显示面板600的方法的例子进行说明。例如,在包括剥离层的支撑衬底上依次形成导电膜635、导电膜663及绝缘膜620,形成晶体管605、晶体管606及发光元件660等,然后使用粘合层642贴合衬底651和支撑衬底。之后,通过在剥离层和绝缘膜620之间的界面及剥离层和导电膜635之间的界面进行剥离,去除支撑衬底及剥离层。此外,另外准备预先形成有着色层631、遮光膜632、导电膜613等的衬底661。而且,对衬底651或衬底661滴下液晶,并由粘合层641贴合衬底651和衬底661,从而可以制造显示面板600。
作为剥离层,可以适当地选择在与绝缘膜620及导电膜635之间的界面产生剥离的材料。特别是,作为剥离层,使用包含钨等高熔点金属材料的层和包含该金属材料的氧化物的层的叠层,并且优选作为剥离层上的绝缘膜620使用层叠有多个氮化硅、氧氮化硅、氮氧化硅等的层。当将高熔点金属材料用于剥离层时,可以提高在形成剥离层之后形成的层的形成温度,从而可以降低杂质浓度并实现可靠性高的显示面板。
作为导电膜635,优选使用金属氧化物或金属氮化物等氧化物或氮化物。在使用金属氧化物时,将氢浓度、硼浓度、磷浓度、氮浓度及其他杂质的浓度以及氧空位量中的至少一个比用于晶体管的半导体层高的材料用于导电膜635,即可。
<各构成要素>
下面,说明上述各构成要素。此外,省略具有与上述实施方式所示的功能相同的功能的结构的说明。
[粘合层]
作为各粘合层,可以使用紫外线固化粘合剂等光固化粘合剂、反应固化粘合剂、热固化粘合剂、厌氧粘合剂等各种固化粘合剂。作为这些粘合剂,可以举出环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、酰亚胺树脂、PVC(聚氯乙烯)树脂、PVB(聚乙烯醇缩丁醛)树脂、EVA(乙烯-醋酸乙烯酯)树脂等。尤其优选使用环氧树脂等透湿性低的材料。另外,也可以使用两液混合型树脂。此外,也可以使用粘合薄片等。
另外,在上述树脂中也可以包含干燥剂。例如,可以使用碱土金属的氧化物(氧化钙或氧化钡等)那样的通过化学吸附吸附水分的物质。或者,也可以使用沸石或硅胶等通过物理吸附来吸附水分的物质。当在树脂中包含干燥剂时,能够抑制水分等杂质进入元件,从而显示面板的可靠性得到提高,所以是优选的。
此外,通过在上述树脂中混合折射率高的填料或光散射构件,可以提高光提取效率。例如,可以使用氧化钛、氧化钡、沸石、锆等。
[连接层]
作为连接层,可以使用各向异性导电膜(ACF:Anisotropic Conductive Film)、各向异性导电膏(ACP:Anisotropic Conductive Paste)等。
[着色层]
作为能够用于着色层的材料,可以举出金属材料、树脂材料、包含颜料或染料的树脂材料等。
[遮光层]
作为能够用于遮光层的材料,可以举出碳黑、钛黑、金属、金属氧化物或包含多个金属氧化物的固溶体的复合氧化物等。遮光层也可以为包含树脂材料的膜或包含金属等无机材料的薄膜。另外,也可以对遮光层使用包含着色层的材料的膜的叠层膜。例如,可以采用包含用于使某个颜色的光透过的着色层的材料的膜与包含用于使其他颜色的光透过的着色层的材料的膜的叠层结构。通过使着色层与遮光层的材料相同,除了可以使用相同的装置以外,还可以简化工序,因此是优选的。
以上是关于各构成要素的说明。
<制造方法实例>
在此,对使用具有柔性的衬底的显示面板的制造方法的例子进行说明。
在此,将包括显示元件、电路、布线、电极、着色层及遮光层等光学构件以及绝缘层等的层总称为元件层。例如,元件层包括显示元件,除此以外还可以包括与显示元件电连接的布线、用于像素或电路的晶体管等元件。
另外,在此,将在显示元件完成(制造工序结束)的阶段中支撑元件层且具有柔性的构件称为衬底。例如,衬底在其范围中也包括其厚度为10nm以上且300μm以下的极薄的薄膜等。
作为在具有柔性且具备绝缘表面的衬底上形成元件层的方法,典型地有如下两种方法。一个方法是在衬底上直接形成元件层的方法。另一个方法是在与衬底不同的支撑衬底上形成元件层之后分离元件层与支撑衬底而将元件层转置于衬底的方法。另外,在此没有详细的说明,但是除了上述两个方法以外,还有如下方法:在没有柔性的衬底上形成元件层,通过抛光等使该衬底变薄而使该衬底具有柔性的方法。
当构成衬底的材料对元件层的形成工序中的加热具有耐热性时,若在衬底上直接形成元件层,则可使工序简化,所以是优选的。此时,若在将衬底固定于支撑衬底的状态下形成元件层,则可使装置内及装置之间的传送变得容易,所以是优选的。
另外,当采用在将元件层形成在支撑衬底上后将其转置于衬底的方法时,首先在支撑衬底上层叠剥离层和绝缘层,在该绝缘层上形成元件层。接着,将元件层与支撑衬底之间进行剥离并将元件层转置于衬底。此时,选择在支撑衬底材料与剥离层的界面、剥离层与绝缘层的界面或剥离层中发生剥离的材料即可。在上述方法中,通过将高耐热性材料用于支撑衬底及剥离层,可以提高形成元件层时所施加的温度的上限,从而可以形成包括更高可靠性的元件的元件层,所以是优选的。
例如,优选的是,作为剥离层使用包含钨等高熔点金属材料的层与包含该金属材料的氧化物的层的叠层,作为剥离层上的绝缘层使用层叠多个氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层等的层。
作为元件层与支撑衬底之间进行剥离的方法,例如可以举出如下方法:施加机械力量的方法;对剥离层进行蚀刻的方法;使液体渗透到剥离界面的方法;等。另外,可以通过利用形成剥离界面的两层的热膨胀率的差异,对支撑衬底进行加热或冷却而进行剥离。
另外,当能够在支撑衬底与绝缘层的界面进行剥离时,可以不设置剥离层。
例如,也可以作为支撑衬底使用玻璃,作为绝缘层使用聚酰亚胺等有机树脂。此时,也可以通过使用激光等对有机树脂的一部分局部性地进行加热,或者通过使用锐利的构件物理性地切断或打穿有机树脂的一部分等来形成剥离的起点,由此在玻璃与有机树脂的界面进行剥离。当作为上述有机树脂使用感光材料时,容易形成开口部等的形状,所以是优选的。上述激光例如优选为可见光线至紫外线的波长区域的光。例如,可以使用波长为200nm以上且400nm以下,优选为250nm以上且350nm以下的光。尤其是,当使用波长为308nm的准分子激光,生产率得到提高,所以是优选的。另外,也可以使用作为Nd:YAG激光的第三谐波的波长为355nm的UV激光等固体UV激光(也称为半导体UV激光)。
另外,也可以在支撑衬底与由有机树脂构成的绝缘层之间设置发热层,通过对该发热层进行加热,由此在该发热层与绝缘层的界面进行剥离。作为发热层,可以使用通过电流流过发热的材料、通过吸收光发热的材料、通过施加磁场发热的材料等各种材料。例如,作为发热层的材料,可以使用选自半导体、金属及绝缘体中的材料。
在上述方法中,可以在进行剥离之后将由有机树脂构成的绝缘层用作衬底。
以上是对柔性显示面板的制造方法的说明。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而使用。
(实施方式4)
在本实施方式中,对本发明的一个方式的金属氧化物进行说明。
本发明的一个方式的金属氧化物包含In(铟)及M(M表示Al、Ga、Y或Sn)、Zn(锌)。M尤其优选为Ga(镓)。以下,以M为Ga进行说明。
这里,对在In-Ga-Zn氧化物中作为杂质存在有硅(Si)、硼(B)或碳(C)的情况进行说明。
<计算模型及计算方法>
首先,使用基准的不包含杂质的In-Ga-Zn氧化物的非晶状态模型、对基准的模型追加一个Si原子的模型、对基准的模型追加一个B原子的模型以及对基准的模型追加一个C原子的模型进行计算。
具体而言,作为基准的结晶模型使用图19A所示的[In]:[Ga]:[Zn]:[O]=1:1:1:4的模型700。此外,模型700由112个原子构成。
此外,具有CAC构成的In-M-Zn氧化物严格地说不是非晶状态。另一方面,具有CAC构成的In-M-Zn氧化物的结晶性比具有CAAC结构的In-M-Zn氧化物的结晶性低。因此,为了降低结晶结构的影响且确认键合状态,为方便起见使用非晶状态的模型。
在模型700中,作为杂质存在有Si原子、B原子或C原子,在模型700的晶格间位点(site)配置一个Si原子、一个B原子或一个C原子。此外,对由112个原子构成的模型700追加一个杂质。因此,模型中的杂质浓度大约相当于7×1020[atoms/cm3]。
图20A示出在作为杂质存在有Si的情况下从一个Si原子与四个O原子键合的模型抽取Si附近的局部结构702。此外,图20C示出从一个Si原子与三个O原子及一个Ga原子键合的模型抽取Si附近的局部结构704。
在作为杂质存在有B的情况下,图21A示出从一个B原子与三个O原子键合的模型抽取B原子附近的局部结构706,图21C示出从模型抽取B原子附近的局部结构708。
在作为杂质存在有C的情况下,图22A示出从一个C原子与两个O原子及一个Ga原子键合的模型抽取C原子附近的局部结构710,图22C示出从一个C原子与一个O原子及一个Ga原子键合的模型抽取C原子附近的局部结构712。
以下示出具体的计算内容。此外,在原子缓和计算中,使用第一原理电子状态计算程序VASP(Vienna ab initio simulation package)。下表示出计算条件。
[表1]
<状态密度>
图19B示出图19A中的状态密度图。此外,在图19B中,以费米能级(电子占有的能级中最高能级的能量)为横轴上的0eV的方式进行调整。从图19B可确认到电子占有价带顶,没有存在隙能级。
图20B及图20D示出作为杂质追加一个Si原子的情况的状态密度图。此外,图20B示出具有图20A所示的局部结构702的情况的状态密度图。图20D示出具有图20C所示的局部结构704的情况的状态密度图。
从图20B及图20D可知在混入Si原子时费米能级位于导带内。因此可知因Si原子而在In-Ga-Zn氧化物中产生载流子(也可以说是n化)。
再者,图21B及图21D示出作为杂质追加一个B原子的情况的状态密度图。此外,图21B示出具有图21A所示的局部结构706的情况的状态密度图。图21D示出具有图21C所示的局部结构708的情况的状态密度图。
从图21B及图21D可知在混入B原子时费米能级位于导带内。因此,可知因B原子而在In-Ga-Zn氧化物中产生载流子(也可以说是n化)。
图22B及图22D示出作为杂质追加1个C原子的情况的状态密度图。此外,图22B示出具有图22A所示的局部结构710的情况的状态密度图。图22D示出具有图22C所示的局部结构712的情况的状态密度图。
从图22B及图22D可知在混入C原子时费米能级位于导带内。由此可知,因C原子而在In-Ga-Zn氧化物中产生载流子(也可以说是n化)。
这是因为Si及B的电负性比O更靠近In、Ga及Zn,所以Si原子及B原子在In-Ga-Zn氧化物中作为阳离子存在的可能性高。由此,可估计产生载流子。
此外,可估计由于C的电负性位于In、Ga、Zn与O的中间,所以与金属及O键合,但是基本上作为阳离子容易存在。
此外,Si原子、B原子及C原子与O原子的键合比In原子、Ga原子及Zn原子与O原子的键合强。因此,当混入Si原子、B原子及C原子时,与In原子、Ga原子及Zn原子键合的O原子被Si原子、B原子及C原子夺取。因此,可估计形成相当于氧空位的深能级。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而使用。
[实施例1]
在本实施例中,说明使用各种测定方法对形成在衬底上的本发明的一个方式的金属氧化物进行测定的结果。此外,在本实施例中,制造样品1A、样品1B、样品1C、样品1D、样品1E、样品1F、样品1G、样品1H及样品1J以及样品1X、样品1Y及样品1Z。
<样品的结构及制造方法>
以下,对本发明的一个方式的样品1A、样品1B、样品1C、样品1D、样品1E、样品1F、样品1G、样品1H及样品1J、以及样品1X、样品1Y及样品1Z进行说明。样品1A至样品1J及样品1X至样品1Z包括衬底、衬底上的金属氧化物。注意,样品1A至样品1J和样品1X至样品1Z的金属氧化物的膜厚度不同。
作为样品1A至样品1J形成厚度100nm的金属氧化物。另外,在样品1A至样品1J中,在形成金属氧化物时的温度及氧流量比上不同。
另一方面,作为样品1X至样品1Z形成厚度500nm的金属氧化物。另外,在样品1X至样品1Z中,在形成金属氧化物时的温度及氧流量比上不同。
下表示出样品1A至样品1J及样品1X至样品1Z的金属氧化物的形成时的温度及氧流量比。
[表2]
接着,对各样品的制造方法进行说明。
首先,作为衬底使用玻璃衬底。接着,使用溅射装置在衬底上作为金属氧化物形成In-Ga-Zn氧化物。成膜条件为如下:将处理室内的压力设定为0.6Pa;作为靶材使用金属氧化物靶材(In:Ga:Zn=4:2:4.1[原子个数比])。另外,通过对设置在溅射装置内的金属氧化物靶材供应2500W的AC功率,形成金属氧化物。
通过作为形成金属氧化物时的条件采用上述表所示的成膜温度及氧流量比,制造样品1A至样品1J及样品1X至样品1Z。
通过上述工序,制造本实施例的样品1A至样品1J及样品1X至样品1Z。
<X射线光电子能谱的分析>
在本节中,说明对样品1A、样品1D及样品1J进行X射线光电子能谱(XPS:X-rayPhotoelectron Spectroscopy)测定的结果。此外,使用PHI公司制造的QuanteraSXM。条件为如下:X射线源为单色Al(1486.6eV);将检测区域设定为直径100μm的圆形区域;检测深度在提取角为45°时设定为4nm至5nm。此外,测定光谱以In3d5/2峰值、Ga3d峰值、Zn3p峰值、O1s峰值为校正基准而检测。根据检测出的峰值算出各原子的比率[atomic%]。
图23示出进行XPS分析的结果。此外,图23所示的圆形图表以In的原子个数比为4进行归一化。
从图23可知在以In的原子个数比为整数进行归一化时Ga及Zn的原子个数比都不是整数。也就是说,可确认到在In的原子个数比为整数进行归一化时,Ga及Zn的原子个数比是非整数。
在样品1A、样品1D及样品1J中可知,所形成的金属氧化物中的Ga的原子个数比比用于靶材的金属氧化物中的Ga的原子个数比小。在样品1J中,所形成的金属氧化物中的Zn的原子个数比为[Zn]=3.21,与用于靶材的金属氧化物中的Zn的原子个数比的[Zn]=4.1相比变小。再者,在成膜温度最高的样品1J中,可确认到所形成的金属氧化物中的Zn的比率比其成膜温度比样品1J低的样品1A及样品1D小的倾向。这可认为通过加热成膜使Zn挥发。
<X射线衍射分析>
在本节中,说明对玻璃衬底上的金属氧化物进行X射线衍射测定的结果。
首先,对样品1A至样品1J进行粉末法的XRD分析。作为XRD装置,使用Bruker公司制造的D8 ADVANCE。条件为如下:利用Out-of-plane法进行θ/2θ扫描,扫描范围为15deg.至50deg.,步骤宽度为0.01deg.,每一个点的积算时间为0.1sec。
图24示出利用Out-of-plane法测定XRD谱的结果。另外,纵轴表示强度intensity[a.u],横轴表示角度2θ[deg.]。
图24所示的XRD谱示出成膜时的衬底温度越高或成膜时的氧气体流量比越大,2θ=31°附近(在本实施例中设定为30°以上且32°以下)的峰值强度则越大。另外,已知2θ=31°附近的峰值来源于在大致垂直于被形成面或顶面的方向上具有c轴取向性的结晶性IGZO化合物(也称为CAAC-IGZO)。
另外,如图24的XRD谱所示,成膜时的衬底温度越低或氧气体流量比越小,在2θ=31°附近,峰值则越不明显。因此,可知在成膜时的衬底温度低或氧气体流量比小的样品中,观察不到测定区域的a-b面方向及c轴方向的取向。
在此,为了对采用样品1A、样品1D、样品1J的成膜条件的金属氧化物进一步进行分析,利用射入射XRD法(薄膜法)对样品1X、样品1Y及样品1Z进行XRD分析。
另外,作为XRD装置使用理学公司制造的SmartLab。图25示出该装置的示意图及装置的设定。将输出设定为45kV及200mA(旋转对阴极),并且利用Ge(220)单色仪使X射线单色化。另外,将入射狭缝设定为0.1mm,将长边入射狭缝设定为10mm,并且将入射角度设定为0.5deg.。另外,不使用接收狭缝1及接收狭缝2,将接收索拉(Soller)狭缝设定为0.5deg.。
另外,测定条件为利用Out-of-plane法的2θ/ω扫描,将每一个点的积算时间设定为100sec。在此,将扫描范围为5deg.至45deg.内的步骤宽度设定为0.1deg.。另外,将扫描范围为45deg.至110deg.内的步骤宽度设定为0.2deg.。
图26示出测定XRD谱的结果。另外,纵轴表示强度intensity[a.u],横轴表示角度2θ[deg.]。注意,在本说明书中,有时将峰值的最大强度称为峰值强度。
如图26所示,在样品1Z、样品1Y及样品1X中,在2θ=31°及2θ=34°之间检测出峰值强度。另外,在图26所示的XRD谱中,按样品1Z、样品1Y及样品1X的顺序在2θ=31°附近检测出峰值强度。另外,已知在2θ=34°附近(在本实施例中设定为33°以上且35°以下)的峰值来源于包含微晶的金属氧化物(尤其是,在具有与半导体相等的功能时,称为nanocrystalline oxide semiconductor。下面称为nc-OS)。
在图26中,在2θ=31°及2θ=34°之间检测出样品1Z、样品1Y及样品1X的峰值强度,并且以检测出峰值强度的角度为对称轴而成为左右非对称。
在此,图27及图28分别示出样品1Z、样品1Y、样品1X、以及作为比较例子的石英玻璃的XRD谱的测定结果。图27A及图27B示出样品1Y的测定结果,图27C及图27D示出样品1Z的测定结果,图28A及图28B示出石英玻璃的测定结果,并且图28C及图28D示出样品1X的测定结果。另外,图27B、图27D、图28B及图28D分别示出将图27A、图27C、图28A及图28C中的以虚线所示的区域的放大图。
在此,作为在2θ=31°及2θ=34°之间检测出峰值强度的原因,估计在2θ=31°检测出峰值强度的结晶性IGZO化合物的峰值和在2θ=34°检测出峰值强度的具有微晶的金属氧化物(nc-OS)的峰值合成。因此,估计样品1Z及样品1Y包含在2θ=31°检测出峰值强度的结晶性IGZO化合物及在2θ=34°检测出峰值强度的包含微晶的金属氧化物(nc-OS)。
另外,在样品1Z及样品1Y中,具有微晶的金属氧化物(nc-OS)的比率比结晶性IGZO化合物少,因此可以估计峰值强度近于2θ=31°,并且检测出的宽度向2θ=34°大。再者,样品1Z的含有结晶性IGZO化合物的比率比样品1Y高,因此与样品1Y相比,在2θ=31°附近检测出样品1Z的峰值强度。
另一方面,在图28C及图28D所示的样品1X的测定结果中,在2θ=34°附近检测出峰值强度,以检测出峰值强度的角度为轴而成为非对称。其金属氧化物的成膜条件与样品1X相同的样品1A在图24所示的XRD谱中没有明显的峰值。换言之,与样品1A同样,可以估计样品1X也没有来源于测定区域的a-b面方向及c軸方向的取向的明显的峰值。就是说,样品1X估计为结晶性低的金属氧化物。
在此,作为比较样品,图28A及图28B示出不具有结晶性的石英玻璃的测定结果。在石英玻璃的测定结果中,在2θ=21°附近检测出峰值强度,以检测出峰值强度的角度为轴而成为対称。
另一方面,与石英玻璃不同,在被估计为结晶性低的样品1X的测定结果中,以检测出XRD谱的峰值强度的角度为对称轴而成为左右非对称。因此,可以估计样品1X具有与石英剥离不同的结构。
由此可知,在包含结晶性IGZO化合物及具有微晶的金属氧化物(nc-OS)的金属氧化物中,在XRD谱中的2θ=31°和2θ=34°之间检测出峰值强度,以检测出峰值强度的角度为轴而成为非对称。另外可知,在成膜时的衬底温度低或氧气体流量比小的金属氧化物中,以XRD谱的检测出峰值强度的角度为对称轴而成为左右非对称,具有与石英剥离不同的结构。
<TEM图像及电子衍射>
在本节中,说明对样品1A、样品1D及样品1J利用HAADF-STEM(High-Angle AnnularDark Field Scanning Transmission Electron Microscope:高角度环形暗场-扫描透射电子显微镜)进行观察及分析的结果(以下,也将利用HAADF-STEM取得的图像称为TEM图像)。
此外,在本节中,说明对通过样品1A、样品1D及样品1J照射束径为1nm的电子束(也称为纳米束)取得电子衍射图案的结果。
此外,利用球面像差校正功能得到平面TEM图像。在取得HAADF-STEM图像时,使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F,将加速电压设定为200kV,照射束径大致为0.1nmφ的电子束。
通过以恒定速度进行35秒的电子射线照射,观察电子衍射图案。
图29A示出样品1A的截面TEM图像,图29B示出取得样品1A的电子衍射图案的结果。图29C示出样品1D的截面TEM图像,图29D示出取得样品1D的电子衍射图案的结果。图29E示出样品1J的截面TEM图像,图29F示出取得样品1J的电子衍射图案的结果。
这里可知,例如,当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子束时,获得了包含起因于InGaZnO4结晶的(009)面的斑点的衍射图案。换言之,CAAC-OS具有c轴取向性,并且c轴朝向大致垂直于被形成面或顶面的方向。另一方面,当对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时,确认到环状衍射图案。换言之,CAAC-OS不具有a轴取向性及b轴取向性。
当使用大束径(例如,50nm以上)的电子束对具有微晶的金属氧化物(尤其是,在具有与半导体相等的功能时,称为nano crystalline oxide semiconductor。以下称为nc-OS)进行电子衍射时,观察到类似光晕图案的衍射图案。另外,当使用小束径(例如,小于50nm)的电子束对具有微晶的金属氧化物进行纳米束电子衍射时,观察到亮点(斑点)。另外,在具有微晶的金属氧化物的纳米束电子衍射图案中,有时观察到如圆圈那样的(环状的)亮度高的区域。而且,有时在环状区域内观察到多个亮点。
如图29A所示,从截面TEM观察结果在样品1A中观察到微晶(nano crystal。下面,也称为nc)。此外,如图29B所示,可以从样品1A的电子衍射图案的结果观察到如圆圈那样的(环状的)亮度高的区域。此外,可以在环状的区域中观察到多个斑点。
如图29C所示,从截面TEM观察结果在样品1D中观察到CAAC结构及微晶。此外,如图29D所示,可以从样品1D的电子衍射图案的结果观察到如圆圈那样的(环状的)亮度高的区域。此外,可以在环状的区域中观察到多个斑点。另外,稍微观察到包括起因于(009)面的斑点的衍射图案。
另一方面,如图29E所示,从样品1J的截面TEM观察结果明确地确认到示出CAAC结构的层状的排列。此外,如图29F所示,从样品1J的电子衍射图案的结果明确地观察到起因于(009)面的斑点。
如上那样的截面TEM图像及平面TEM图像中被观察的特征是片面地观察金属氧化物的结构的。
接着,图30示出通过对样品1A照射束径为1nm的电子束(也称为纳米束),来取得电子衍射图案的结果。
观察图30A所示的样品1A的平面TEM图像中的黑点a1、黑点a2、黑点a3、黑点a4及黑点a5的电子衍射图案。电子衍射图案的观察通过以恒定速度照射电子束35秒钟进行。图30C示出黑点a1的结果,图30D示出黑点a2的结果,图30E示出黑点a3的结果,图30F示出黑点a4的结果,图30G示出黑点a5的结果。
在图30C、图30D、图30E、图30F及图30G中,观察到环状的亮度高的区域。另外,在环状区域内观察到多个斑点。
观察图30B所示的样品1A的截面TEM图像中的黑点b1、黑点b2、黑点b3、黑点b4及黑点b5的电子衍射图案。图30H示出黑点b1的结果,图30I示出黑点b2的结果,图30J示出黑点b3的结果,图30K示出黑点b4的结果,图30L示出黑点b5的结果。
在图30H、图30I、图30J、图30K及图30L中,观察到环状的亮度高的区域。另外,在环状区域内观察到多个斑点。
也就是说,可知样品1A具有nc结构,其性质与非晶结构的金属氧化物及单晶结构的金属氧化物都明显不同。
如上所述,样品1A及样品1D的电子衍射图案具有环状的亮度高的区域且在该环状区域内出现多个亮点。因此,可知样品1A为其电子衍射图案示出微晶的金属氧化物,在平面方向及截面方向上不具有取向性。此外,可知样品1D为nc结构及CAAC结构的混合材料。
另一方面,样品1J的电子衍射图案具有起因于InGaZnO4结晶的(009)面的斑点。因此,可知样品1J具有c轴取向性,并且c轴朝向大致垂直于被形成面或顶面的方向。
<TEM图像的图像分析>
在本节中,说明对样品1A、样品1C、样品1D、样品1F、样品1G利用HAADF-STEM进行观察及分析的结果。
以下,说明对平面TEM图像进行图像分析的结果。此外,利用球面像差校正功能得到平面TEM图像。在取得平面TEM图像时,使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F,将加速电压设定为200kV,照射束径大致为0.1nmφ的电子束。
图31示出样品1A、样品1C、样品1D、样品1F、样品1G及样品1J的平面TEM图像及对平面TEM图像进行图像处理的图像。此外,在图31中,左图示出平面TEM图像,右图示出对左图的平面TEM图像进行图像处理的图像。
以下,说明图像处理及图像分析的方法。首先,作为图像处理,通过对图31所示的平面TEM图像进行快速傅里叶变换(FFT:Fast Fourier Transform)处理,获取FFT图像。接着,以保留所获取的FFT图像中的2.8nm-1至5.0nm-1的范围的方式进行掩模处理。接着,对经过掩模处理的FFT图像进行快速傅立叶逆变换(IFFT:Inverse Fast Fourier Transform)处理而获取FFT滤波图像。
在图像分析中,首先,从FFT滤波图像抽出晶格点。晶格点的抽出通过如下步骤进行。首先,进行去除FFT滤波图像的噪音的处理。通过根据下式使半径为0.05nm的范围内的亮度平滑化而进行去除噪音的处理。
[算式(1)]
在此,S_Int(x,y)表示坐标(x,y)上的被平滑化的亮度,r表示坐标(x,y)与坐标(x’,y’)之间的距离,Int(x’,y’)表示坐标(x’,y’)上的亮度。在计算中,当r为0时,r被认为1。
接着,探索晶格点。晶格点的条件是其亮度比半径为0.22nm内的所有的晶格点候补的亮度高的坐标。在此,抽出晶格点候补。如果晶格点的半径为0.22nm内,则可以减少噪音导致的晶格点的无检测的频率。此外,由于在TEM图像中在晶格点间有固定距离,所以在半径为0.22nm内包括两个以上的晶格点的可能性低。
接着,以被抽出的晶格点候补为中心抽出半径为0.22nm内的亮度最高的坐标,而更新晶格点候补。反复抽出晶格点候补,不出现新晶格点候补时的坐标被认定晶格点。与此同样,在从被认定的晶格点离开大于0.22nm的位置上认定新晶格点。如此,在所有范围中认定晶格点。将所得到的多个晶格点总称为晶格点群。
接着,参照图32A、图32B及图32C所示的示意图以及图32D所示的流程图说明从所抽出的晶格点群导出六角形晶格的角度的方法。首先,决定基准晶格点,连结最邻近的六个邻近晶格点,而形成六角形晶格(参照图32A、图32D的步骤S101)。然后,导出在该六角形晶格的中心点的基准晶格点与顶点的各晶格点之间的距离的平均值R。以所算出的R为在上述基准晶格点与各顶点之间的距离,形成以基准晶格点为中心点的正六角形(参照图32B、图32D的步骤S102)。此时,将正六角形的各顶点与最邻近于该各顶点的邻近晶格点之间的距离称为距离d1、距离d2、距离d3、距离d4、距离d5及距离d6(参照图32D的步骤S103)。接着,以中心点为基准将正六角形按每个0.1°从0°旋转到60°,而算出旋转的正六角形与六角形晶格的平均偏差[D=(d1+d2+d3+d4+d5+d6)/6](参照图32D的步骤S104)。并且,算出平均偏差D最小时的正六角形的旋转角度θ,并使其成为六角形晶格的角度(参照图32C、图32D的步骤S105)。
接着,在平面TEM图像的观察范围内,以六角形晶格的角度为30°的比例最高的方式调整。这里,在半径为1nm的范围内,算出六角形晶格的角度的平均值。接着,以对应于区域所包括的六角形晶格的角度的颜色或深浅表示经过图像处理得到的平面TEM图像。图31所示的对平面TEM图像进行图像处理的图像是通过上述方法对图31所示的平面TEM图像进行图像分析以表示对应于六角形晶格的角度的深浅的图像。也就是说,对平面TEM图像进行图像处理的图像是在平面TEM图像的FFT滤波图像中,用颜色使特定频率区域区分,抽出各特定频率区域的晶格点的方向的图像。
从图31可知,在观察到nc的样品1A、样品1D中六角形的方向没有规律,以马赛克状分布。此外,可知在截面TEM图像中观察到层状结构的样品1J中六角形的方向向相同的方向的区域存在几十nm的宽范围内。此外,可知样品1D包括无规律的马赛克状的nc、以宽区域观察到与样品1J相同的方向的区域。
此外,从图31可知,成膜时的衬底温度越低或氧气体流量比越小,六角形的方向越没有规律,容易出现以马赛克状分布的区域。
如此,通过对平面TEM图像进行图像分析,可以对CAAC-OS的六角形晶格的角度变化的边界部进行评价。
接着,使用样品1A的晶格点群形成沃罗诺伊图。沃罗诺伊图是由包括晶格点群的区域分割的图。每个晶格点离围绕晶格点的区域最近。下面,参照图33A、图33B、图33C及图33D所示的示意图以及图33E所示的流程图说明沃罗诺伊图的制造方法的详细内容。
首先,通过图32A所示的方法等抽出晶格点群(参照图33A及图33E的步骤S111)。接着,由线段连结邻近的晶格点间(参照图33B及图33E的步骤S112)。接着,划各线段的垂直等分线(参照图33C及图33E的步骤S113)。接着,抽出三个垂直等分线交叉的点(参照图33E的步骤S114)。该点被称为沃罗诺伊点。接着,由线段连结邻近的沃罗诺伊点间(参照图33D及图33E的步骤S115)。此时,将由线段围绕的多角形区域称为沃罗诺伊区域。根据上述方法,可以形成沃罗诺伊图。
图34示出样品1A、样品1C、样品1D、样品1F、样品1G及样品1J中的沃罗诺伊区域的形状为四角形至九角形中的任一个的比率。条形图示出各样品的沃罗诺伊区域的形状为四角形至九角形中的任一个的个数。此外,图表示出各样品的沃罗诺伊区域的形状为四角形至九角形中的任一个的比率。
从图34可确认到在晶化高的样品1J中示出六角形的比率高,在晶化低的样品1A中六角形的比率低的倾向。样品1D中的六角形的比率是样品1J与样品1A之间的值。因此,从图34可确认到根据成膜条件的不同,金属氧化物的结晶状态大不相同。
因此,从图34可确认到,成膜时的衬底温度越低或氧气体流量比越小,晶化越低,六角形的比率越小的倾向。
<元素分析>
在本节中,说明使用能量分散型X射线分析法(EDX:Energy Dispersive X-rayspectroscopy)取得EDX面分析图像且进行评价,由此进行样品1A的元素分析的结果。在EDX测定中,作为元素分析装置使用日本电子株式会社制造的能量分散型X射线分析装置JED-2300T。在检测从样品发射的X射线时,使用硅漂移探测器。
在EDX测定中,对样品的分析对象区域的各点照射电子束,并测定此时发生的样品的特性X射线的能量及发生次数,获得对应于各点的EDX谱。在本实施例中,各点的EDX谱的峰值归属于In原子中的向L壳层的电子跃迁、Ga原子中的向K壳层的电子跃迁、Zn原子中的向K壳层的电子跃迁及O原子中的向K壳层的电子跃迁,并算出各点的各原子的比率。通过在样品的分析对象区域中进行上述步骤,可以获得示出各原子的比率分布的EDX面分析图像。
图35示出样品1A的截面及平面的TEM图像以及EDX面分析图像。在EDX面分析中,由明暗表示元素的比率:该区域内的测定元素越多该区域越亮,测定元素越少该区域就越暗。图35所示的EDX面分析的倍率为720万倍。
图35A是截面TEM图像,图35E是平面TEM图像。图35B及图35F分别是截面及平面的In原子的EDX面分析图像。此外,图35B所示的EDX面分析图像的所有的原子中In原子所占的比率为9.28至33.74[atomic%]。图35F所示的EDX面分析图像的所有的原子中In原子所占的比率为12.97至38.01[atomic%]。
图35C及图35G分别是截面及平面的Ga原子的EDX面分析图像。此外,图35C所示的EDX面分析图像的所有的原子中Ga原子所占的比率为1.18至18.64[atomic%]。图35G所示的EDX面分析图像的所有的原子中Ga原子所占的比率为1.72至19.82[atomic%]。
图35D及图35H分别是截面及平面的Zn原子的EDX面分析图像。此外,图35D所示的EDX面分析图像的所有的原子中Zn原子所占的比率为6.69至24.99[atomic%]。图35H所示的EDX面分析图像的所有的原子中Zn原子所占的比率为9.29至28.32[atomic%]。
图35A、图35B、图35C及图35D示出样品1A的截面中的相同范围的区域。图35E、图35F、图35G及图35H示出样品1A的平面中的相同范围的区域。
图36示出使样品1A的截面及平面的EDX面分析图像放大的图。图36A是使图35B的一部分放大的图。图36B是使图35C的一部分放大的图。图36C是使图35D的一部分放大的图。图36D是使图35F的一部分放大的图。图36E是使图35G的一部分放大的图。图36F是使图35H的一部分放大的图。
在图36A、图36B及图36C所示的EDX面分析图像中,确认到明暗的相对分布,在样品1A中确认到各原子具有分布。在此,着眼于图36A、图36B及图36C所示的由实线围绕的区域及由虚线围绕的区域。
在图36A中,可确认到在由实线围绕的区域内相对较亮的区域较多,在由虚线围绕的区域内相对较暗的区域较多。另外,在图36B中,可确认到在由实线围绕的区域内相对较暗的区域较多,在由虚线围绕的区域内相对较亮的区域较多。
换言之,可确认到由实线围绕的区域为In原子相对较多的区域,由虚线围绕的区域为In原子相对较少的区域。从图36C可确认到,在由实线围绕的区域内,下方的区域是相对较亮的区域,上方的区域是相对较暗的区域。因此,可知由实线围绕的区域为以InX2ZnY2OZ2或InOX1等为主要成分的区域。
另外,可确认到由实线围绕的区域为Ga原子相对较少的区域,由虚线围绕的区域为Ga原子相对较多的区域。从图36C可确认到,在由虚线围绕的区域内,左方的区域为相对较暗的区域,右方的区域为相对较亮的区域。因此,可知由虚线围绕的区域为以GaOX3或GaX4ZnY4OZ4等为主要成分的区域。
同样地,在图36D、图36E及图36F所示的EDX面分析图像中也着眼于由实线围绕的区域及由虚线围绕的区域。
在图36D中,可确认到在由实线围绕的区域内相对较亮的区域较多,在由虚线围绕的区域内相对较暗的区域较多。另外,在图36E中,可确认到在由实线围绕的区域内相对较暗的区域较多,在由虚线围绕的区域内相对较亮的区域较多。
换言之,可确认到由实线围绕的区域为In原子相对较多且Ga原子相对较少的区域。在图36F中,在由实线围绕的区域内,下方的区域是相对较暗的区域,上方的区域是相对较亮的区域。因此,可知由实线围绕的区域为以InX2ZnY2OZ2或InOX1等为主要成分的区域。
另外,可确认到由虚线围绕的区域为In原子相对较少且Ga原子相对较多的区域。从图36F可确认到,在由虚线围绕的区域内,右方的区域为相对较暗的区域,左方的区域为相对较亮的区域。因此,可知由虚线围绕的区域为以GaOX3或GaX4ZnY4OZ4等为主要成分的区域。
如图36所示,In原子的分布与Ga原子的分布相比更均匀,以InOX1为主要成分的区域看起来像是通过以InX2ZnY2OZ2为主要成分的区域互相连接的。如此,可以推测以InX2ZnY2OZ2或InOX1为主要成分的区域以云状展开形成。
如此,可以将具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成的In-Ga-Zn氧化物称为CAC-IGZO。
另外,在图36中,以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域的尺寸为0.5nm以上且10nm以下或者1nm以上且3nm以下。
如上所述,可知CAC-IGZO的结构与金属元素均匀地分布的IGZO化合物不同,具有与IGZO化合物不同的性质。换言之,可确认到CAC-IGZO具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
因此,可以期待当将CAC-IGZO用于半导体元件时,起因于GaOX3等的性质及起因于InX2ZnY2OZ2或InOX1的性质的互补作用可以实现大通态电流(Ion)、高场效应迁移率(μ)及低关态电流(Ioff)。另外,使用CAC-IGZO的半导体元件具有高可靠性。因此,CAC-IGZO适于显示器等各种半导体装置。
本实施例的至少一部分可以与本说明书所记载的其他实施方式或其他实施例适当地组合而实施。
[实施例2]
在本实施例中,制造本发明的一个方式的包括金属氧化物108的晶体管150,对晶体管150进行电特性及可靠性的测试。此外,在本实施例中,作为包括金属氧化物108的晶体管150,制造样品2A、样品2B、样品2C、样品2D、样品2E、样品2F、样品2G、样品2H及样品2J的9种晶体管。
<样品的结构及制造方法>
以下,对本发明的一个方式的样品2A、样品2B、样品2C、样品2D、样品2E、样品2F、样品2G、样品2H及样品2J进行说明。作为样品2A至样品2J,通过在实施方式2及图9至图11中说明的形成方法制造具有图7的结构的晶体管150。
此外,样品2A至样品2J在形成金属氧化物108时的温度及氧流量比上不同。下表示出样品2A至样品2J的金属氧化物的形成时的温度及氧流量比。
[表3]
此外,各样品通过在实施方式2中说明的制造方法制造。此外,在金属氧化物108的成膜工序中,作为靶材使用金属氧化物靶材(In:Ga:Zn=4:2:4.1[原子个数比])。
晶体管150的沟道长度为2μm,沟道宽度为3μm(以下,也称为L/W=2/3μm),或沟道长度为2μm,沟道宽度为50μm(以下,也称为L/W=2/50μm)。
<晶体管的电特性>
接着,测定上面制造的样品2A至样品2J的晶体管(L/W=2/3μm)的Id-Vg特性。作为晶体管的Id-Vg特性的测定条件,施加到被用作第一栅电极的导电膜112的电压(以下,也称为栅电压(Vg))以及施加到被用作第二栅电极的导电膜106的电压(以下,也称为背栅电压(Vbg))从-10V每隔0.25V变化到+10V。另外,将对被用作源电极的导电膜120a施加的电压(以下,也称为源电压(Vs))设定为0V(comm),将对被用作漏电极的导电膜120b施加的电压(以下,也称为漏电压(Vd))设定为0.1V和20V。
[晶体管的Id-Vg特性]
这里,说明晶体管的漏极电流-栅极电压特性(Id-Vg特性)。图39A是说明晶体管的Id-Vg特性的一个例子的图。此外,在图39A中,为了明确起见,假设晶体管的活性层使用多晶硅的情况。此外,在图39A中,纵轴表示Id(Drain Current),横轴表示Vg(Drain Voltage)。
如图39A所示,Id-Vg特性大致分为三个区域。第一个区域称为截止区域(OFFregion),第二个区域称为亚阈值区域(subthreshold region),第三个区域称为导通区域(ON rigion)。此外,亚阈值区域与导通区域的边界的栅电压称为阈值电压(Vth)。
作为晶体管的特性,优选的是,截止区域的漏极电流(也称为关态电流或Ioff)低,导通区域的漏极电流(也称为通态电流或Ion)高。此外,在很多情况下,晶体管的通态电流以场效应迁移率为指标。后面说明场效应迁移率的详细内容。
此外,为了以低电压驱动晶体管,优选的是,亚阈值区域中的Id-Vg特性的倾斜度陡峭。表示亚阈值区域的Id-Vg特性的变化的大小的指标称为SS(subthreshold swing)或S值等。此外,S值以如下算式(2)表示。
[算式(2)]
S值是在亚阈值区域中漏极电流变化一位数时所需要的栅电压的变化量的最小值。S值越小,可以越急剧地进行开启和关闭的开关工作。
[晶体管的Id-Vd特性]
接着,说明晶体管的漏极电流-漏电压特性(Id-Vd特性)。图39B是说明晶体管的Id-Vd特性的一个例子的图。此外,在图39B中,纵轴表示Id,横轴表示Vd(Drain Voltage)。
如图39B所示,导通区域还分类为两个区域。将第一个区域称为线性区域(Linearregion),将第二个区域称为饱和区域(Saturation region)。在线性区域中,漏极电流随着漏电压的上升抛物线状地变大。另一方面,在饱和区域中,即使漏电压变化,漏极电流也变化不大。此外,有时按照真空管,将线性区域称为三极管区域,将饱和区域称为五极管区域。
此外,有时线性区域是指Vg比Vd大(Vd<Vg)的状态。此外,有时饱和区域是指Vd比Vg大(Vg<Vd)的状态。注意,实际上需要考虑晶体管的阈值电压。因此,有时将从Vg减去晶体管的阈值电压的值大于Vd的状态(Vd<Vg-Vth)称为线性区域。同样地,有时将从Vg减去晶体管的阈值电压的值小于Vd的状态(Vg-Vth<Vd)称为饱和区域。
在晶体管的Id-Vd特性中,有时饱和区域的电流恒定的特性称为“饱和性良好”。晶体管的饱和性良好尤其在对有机EL显示器的应用上很重要。例如,通过将饱和性良好的晶体管用作有机EL显示器的像素的晶体管,即使漏电压变化,也可以抑制像素的亮度的变化。
[漏极电流的分析模型]
接着,说明漏极电流的分析模型。作为漏极电流的分析模型,已知基于缓变沟道近似(Gradual channel approximation:GCA)的漏极电流的分析式。根据GCA,晶体管的漏极电流以如下算式(3)表示。
[算式(3)]
在算式(3)中,上方是线性区域中的漏极电流的算式,下方是饱和区域中的漏极电流的算式。在算式(3)中,Id表示漏极电流,μ表示活性层的迁移率,L表示晶体管的沟道长度,W表示晶体管的沟道宽度,Cox表示栅极电容,Vg表示栅电压,Vd表示漏电压,Vth表示晶体管的阈值电压。
[场效应迁移率]
接着,说明场效应迁移率。作为晶体管的电流驱动力的指标,使用场效应迁移率。如上所述,晶体管的导通区域分类为线性区域及饱和区域。可以从各个区域的特性,根据GCA的漏极电流的分析式算出晶体管的场效应迁移率。若需要区分,分别称为线性迁移率(Linearmobility)及饱和迁移率(Saturation mobility)。线性迁移率以如下算式(4)表示,饱和迁移率以如下算式(5)表示。
[算式(4)]
[算式(5)]
在本说明书等中,将从算式(4)及算式(5)算出的曲线称为迁移率曲线。图40示出从GCA的漏极电流的分析时算出的迁移率曲线。此外,在图40中,GCA有效时的Vd=10V的Id-Vg特性及线性迁移率及饱和迁移率的迁移率曲线(迁移率的值对应于右边的纵轴的场效应迁移率)重叠而示出。
在图40中,从GCA的漏极电流的分析式算出Id-Vg特性。迁移率曲线的形状有助于了解晶体管的内部的样子。
图37示出样品2A至样品2J的Id-Vg特性结果及场效应迁移率。实线表示Vd为20V时的Id,点划线表示Vd为0.1V时的Id。此外,虚线表示场效应迁移率。此外,在图37中,第一纵轴表示Id[A],第二纵轴表示场效应迁移率(μFE[cm2/Vs]),横轴表示Vg[V]。另外,场效应迁移率从将Vd设定为20V而测定的值算出。
如图37所示,可知在样品2A至样品2J的特性中,通态电流(Ion)、场效应迁移率不同,尤其是饱和区域中的场效应迁移率不同。尤其是,关于场效应迁移率的形状,可知最大饱和迁移率的值及0V附近的上升特性的场效应迁移率的形状大不相同。
从图37可知,成膜时的衬底温度越低或成膜时的氧流量比越小,通态电流(Ion)越大。同样地,可以确认到0V附近的上升非常急剧。尤其是,确认到在样品2A中场效应迁移率的最大值近于70cm2/Vs
<栅极偏压-热应力测试(GBT测试)>
下面,对上述制造的样品2A至样品2J的晶体管(L/W=2/50μm)进行可靠性评价。作为可靠性评价利用GBT测试。
作为本实施例的GBT测试条件,将施加到用作第一栅电极的导电膜112及用作第二栅电极的导电膜106的电压(以下,称为栅电压(Vg))设定为±30V,将施加到用作源电极的导电膜120a及用作漏电极的导电膜120b的导电膜的电压(以下,分别称为漏电压(Vd)、源电压(Vs))设定为0V(COMMON)。此外,施压温度为60℃,施压时间为1小时,并且在黑暗环境及光照射环境(使用白色LED照射10000lx左右的光)的两种环境下进行GBT测试。
换言之,将用作晶体管150的源电极的导电膜120a及用作漏电极的导电膜120b的电位相同,对将用作第一栅电极的导电膜112及用作第二栅电极的导电膜106施加与用作源电极的导电膜120a及用作漏电极的导电膜120b不同的电位一定时间(这里一小时)。
此外,对用作第一栅电极的导电膜112及用作第二栅电极的导电膜106施加的电位比用作源电极的导电膜120a及用作漏电极的导电膜120b的电位高的情况称为正应力。此外,对用作第一栅电极的导电膜112及用作第二栅电极的导电膜106施加的电位比用作源电极导电膜120a及用作漏电极的导电膜120b的电位低的情况称为负应力。因此,根据应力的情况及测定环境,在正GBT(黑暗)、负GBT(黑暗)、正GBT(光照射)以及负GBT(光照射)的四种条件下进行可靠性评价。
另外,下面将正GBT(黑暗)表示为PBTS(Positive Bias Temperature Stress)。将负GBT(黑暗)表示为NBTS(Negative Bias Temperature Stress)。将正GBT(光照射)表示为PBITS(Positive Bias Illumination Temperature Stress)。将负GBT(光照射)表示为NBITS(Negative Bias Illumination Temperature Stress)。
图38示出样品2A至样品2J的GBT测试结果。此外,在图38中,纵轴表示晶体管的阈值电压的变化量(ΔVth)。
从图38所示的结果可知,在样品2A至样品2J所包括的晶体管中,GBT测试时的阈值电压的变化量(ΔVth)为±3V以内。因此,可知样品2A至样品2J所包括的晶体管具有高可靠性。
因此,可以认为即使采用结晶性低的IGZO膜,也与结晶性高的IGZO膜同样地形成缺陷态密度低的膜。
本实施例的至少一部分可以与本说明书所记载的其他实施方式或其他实施例适当地组合而实施。
[实施例3]
在本实施例中,说明使用各种测定方法对形成在衬底上的本发明的一个方式的金属氧化物进行测定的结果。此外,在本实施例中,制造样品3A、样品3D、样品3J。
<样品的结构及制造方法>
以下,对本发明的一个方式的样品3A、样品3D、样品3J进行说明。样品3A、样品3D及样品3J包括衬底、衬底上的金属氧化物。
样品3A、样品3D、样品3J在形成金属氧化物时的温度及氧流量比上不同。下表示出样品3A、样品3D、样品3J的金属氧化物的形成时的温度及氧流量比。
[表4]
接着,对各样品的制造方法进行说明。
首先,作为衬底使用玻璃衬底。接着,使用溅射装置在衬底上作为金属氧化物形成厚度为100nm的In-Ga-Zn金属氧化物。成膜条件为如下:将处理室内的压力设定为0.6Pa;作为靶材使用金属氧化物靶材(In:Ga:Zn=1:1:1.2[原子个数比])。另外,通过对设置在溅射装置内的金属氧化物靶材供应2500W的AC功率,形成金属氧化物。
通过作为形成金属氧化物时的条件采用上述表所示的成膜温度及氧流量比,制造样品3A、样品3D及样品3J。
通过上述工序,制造本实施例的样品3A、样品3D及样品3J。
<TEM图像及电子衍射>
在本节中,说明对样品3A、样品3D及样品3J利用TEM进行观察及分析的结果。
此外,在本节中,说明对通过样品3A、样品3D及样品3J照射束径为1nm的电子束(也称为纳米束)取得电子衍射图案的结果。
此外,利用球面像差校正功能得到平面TEM图像。在取得HAADF-STEM图像时,使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F,将加速电压设定为200kV,照射束径大致为0.1nmφ的电子束。
通过以恒定速度进行35秒的电子射线照射,观察电子衍射图案。
图41A示出样品3A的截面TEM图像,图41B示出取得样品3A的电子衍射图案的结果。图41C示出样品3D的截面TEM图像,图41D示出取得样品3D的电子衍射图案的结果。图41E示出样品3J的截面TEM图像,图41F示出取得样品3J的电子衍射图案的结果。
如图41A所示,从截面TEM观察结果在样品3A中观察到微晶。此外,如图41B所示,可以从样品3A的电子衍射图案的结果观察到如圆圈那样的(环状的)亮度高的区域。此外,可以在环状的区域中观察到多个斑点。
如图41C所示,从截面TEM观察结果在样品3D中观察到CAAC结构及微晶。此外,如图41D所示,可以从样品3D的电子衍射图案的结果观察到如圆圈那样的(环状的)亮度高的区域。此外,可以在环状的区域中观察到多个斑点。另外,稍微观察到包括起因于(009)面的斑点的衍射图案。
另一方面,如图41E所示,从样品3J的截面TEM观察结果明确地确认到示出CAAC结构的层状的排列。此外,如图41F所示,从样品3J的电子衍射图案的结果观察到包括起因于(009)面的斑点的衍射图案。
如上那样的截面TEM图像及平面TEM图像中被观察的特征是片面地观察金属氧化物的结构的。
如上所述,样品3A及样品3D的电子衍射图案具有环状的亮度高的区域且在该环状区域内出现多个亮点。因此,可知样品3A及样品3D为其电子衍射图案示出微晶的金属氧化物,在平面方向及截面方向上不具有取向性。此外,可知样品3D为nc结构及CAAC结构的混合材料。
另一方面,样品3J的电子衍射图案具有起因于InGaZnO4结晶的(009)面的斑点。因此,可知样品3J具有c轴取向性,并且c轴朝向大致垂直于被形成面或顶面的方向。
<TEM图像的图像分析>
在本节中,说明对样品3A、样品3D及样品3J利用HAADF-STEM进行观察及分析的结果。
以下,说明对平面TEM图像进行图像分析的结果。此外,利用球面像差校正功能得到平面TEM图像。在取得平面TEM图像时,使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F,将加速电压设定为200kV,照射束径大致为0.1nmφ的电子束。
图42A示出样品3A的平面TEM图像,图42B示出对样品3A的平面TEM图像进行图像处理的图像。图42C示出样品3D的平面TEM图像,图42D示出对样品3D的平面TEM图像进行图像处理的图像。图42E示出样品3J的平面TEM图像,图42F示出对样品3J的平面TEM图像进行图像处理的图像。
图42B、图42D及图42F所示的对平面TEM图像进行图像处理的图像是通过实施例1所示的方法对图42A、图42C及图42E所示的平面TEM图像进行图像分析以表示对应于六角形晶格的角度的深浅的图像。也就是说,对平面TEM图像进行图像处理的图像是在平面TEM图像的FFT滤波图像中,将特定频率区域分割而使该区域的颜色有深有浅,抽出各特定频率区域的晶格点的方向的图像。
从图42可知,在观察到nc的样品3A、样品3D中六角形的方向没有规律,以马赛克状分散。此外,可知在截面TEM图像中观察到层状结构的样品3J中六角形的方向向相同的方向的区域存在几十nm的宽范围内。此外,可知样品3D包括无规律的马赛克状的nc、以宽区域观察到与样品3J相同的方向的区域。
此外,从图42可知,成膜时的衬底温度越低或氧气体流量比越小,六角形的方向越没有规律,容易出现以马赛克状分布的区域。
如此,通过对平面TEM图像进行图像分析,可以对CAAC-OS的六角形晶格的角度变化的边界部进行评价。
接着,使用样品3A的晶格点群形成沃罗诺伊图。此外,沃罗诺伊图是通过在实施例1中说明的方法取得的。
图43A、图43B及图43C分别示出样品3A、样品3D、样品3J中的沃罗诺伊区域的形状为四角形至九角形中的任一个的比率。条形图示出各样品的沃罗诺伊区域的形状为四角形至九角形中的任一个的个数。此外,图表示出各样品的沃罗诺伊区域的形状为四角形至九角形中的任一个的比率。
从图43可确认到在晶化高的样品3J中示出六角形的比率高,在晶化低的样品3A中六角形的比率低的倾向。样品3D的六角形的比率是样品3J与样品3A之间的值。因此,从图43可确认到根据成膜条件的不同,金属氧化物的结晶状态大不相同。
因此,从图43可确认到,成膜时的衬底温度越低或氧气体流量比越小,晶化越低,六角形的比率越小的倾向。
<元素分析>
在本节中,说明使用能量分散型X射线分析法(EDX:Energy Dispersive X-rayspectroscopy)取得EDX面分析图像且进行评价,由此进行样品3A的元素分析的结果。在EDX测定中,作为元素分析装置使用日本电子株式会社制造的能量分散型X射线分析装置JED-2300T。在检测从样品发射的X射线时,使用硅漂移探测器。
在EDX测定中,对样品的分析对象区域的各点照射电子束,并测定此时发生的样品的特性X射线的能量及发生次数,获得对应于各点的EDX谱。在本实施例中,各点的EDX谱的峰值归属于In原子中的向L壳层的电子跃迁、Ga原子中的向K壳层的电子跃迁、Zn原子中的向K壳层的电子跃迁及O原子中的向K壳层的电子跃迁,并算出各点的各原子的比率。通过在样品的分析对象区域中进行上述步骤,可以获得示出各原子的比率分布的EDX面分析图像。
图44示出样品3A的截面及平面的TEM图像以及EDX面分析图像。在EDX面分析中,由明暗表示元素的比率:该区域内的测定元素越多该区域越亮,测定元素越少该区域就越暗。图44所示的EDX面分析的倍率为720万倍。
图44A是截面TEM图像,图44E是平面TEM图像。图44B及图44F分别是截面及平面的In原子的EDX面分析图像。此外,图44B所示的EDX面分析图像的所有的原子中In原子所占的比率为8.64至34.91[atomic%]。图44F所示的EDX面分析图像的所有的原子中In原子所占的比率为5.76至34.69[atomic%]。
图44C及图44G分别是截面及平面的Ga原子的EDX面分析图像。此外,图44C所示的EDX面分析图像的所有的原子中Ga原子所占的比率为2.45至25.22[atomic%]。图44G所示的EDX面分析图像的所有的原子中Ga原子所占的比率为1.29至27.64[atomic%]。
图44D及图44H分别是截面及平面的Zn原子的EDX面分析图像。此外,图44D所示的EDX面分析图像的所有的原子中Zn原子所占的比率为5.05至23.47[atomic%]。图44H所示的EDX面分析图像的所有的原子中Zn原子所占的比率为3.69至27.86[atomic%]。
图44A、图44B、图44C及图44D示出样品3A的截面中的相同范围的区域。图44E、图44F、图44G及图44H示出样品3A的平面中的相同范围的区域。
图45示出使样品3A的截面的EDX面分析图像放大的图。图45A是使图44B的一部分放大的图。图45B是使图44C的一部分放大的图。图45C是使图44D的一部分放大的图。
在图45A、图45B及图45C所示的EDX面分析图像中,确认到明暗的相对分布,在样品3A中确认到各原子具有分布。在此,着眼于图45A、图45B及图45C所示的由实线围绕的区域及由虚线围绕的区域。
在图45A中,可确认到在由实线围绕的区域内相对较暗的区域较多,在由虚线围绕的区域内相对较亮的区域较多。另外,在图45B中,可确认到在由实线围绕的区域内相对较亮的区域较多,在由虚线围绕的区域内相对较暗的区域较多。
换言之,可确认到由实线围绕的区域为In原子相对较多的区域,由虚线围绕的区域为In原子相对较少的区域。从图45C可确认到,在由实线围绕的区域内,上部的区域是相对较亮的区域,下部的区域是相对较暗的区域。因此,可知由实线围绕的区域为以InX2ZnY2OZ2或InOX1等为主要成分的区域。
另外,可确认到由实线围绕的区域为Ga原子相对较少的区域,由虚线围绕的区域为Ga原子相对较多的区域。在图45C的上方的由虚线围绕的区域内可确认到,右侧的区域为相对较亮的区域,左侧的区域为相对较暗的区域。此外,在图45C的下方的由虚线围绕的区域内可确认到,左上侧的区域为相对较亮的区域,右下侧的区域为相对较暗的区域。因此,可知由虚线围绕的区域为以GaOX3或GaX4ZnY4OZ4等为主要成分的区域。
如图45A、图45B及图45C所示,In原子的分布与Ga原子的分布相比更均匀,以InOX1为主要成分的区域看起来像是通过以InX2ZnY2OZ2为主要成分的区域互相连接的。如此,可以推测以InX2ZnY2OZ2或InOX1为主要成分的区域以云状展开形成。
如此,可以将具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成的In-Ga-Zn氧化物称为CAC-IGZO。
另外,在图45A、图45B及图45C中,以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域的尺寸为0.5nm以上且10nm以下或者1nm以上且3nm以下。
另一方面,图46示出样品3J的截面及平面的TEM图像以及EDX面分析图像。在EDX面分析中,由明暗表示元素的比率:该区域内的测定元素越多该区域越亮,测定元素越少该区域就越暗。图46所示的EDX面分析的倍率为720万倍。
图46A是截面TEM图像,图46E是平面TEM图像。图46B及图46F分别是截面及平面的In原子的EDX面分析图像。此外,图46B所示的EDX面分析图像的所有的原子中In原子所占的比率为9.70至40.47[atomic%]。图46F所示的EDX面分析图像的所有的原子中In原子所占的比率为9.16至35.76[atomic%]。
图46C及图46G分别是截面及平面的Ga原子的EDX面分析图像。此外,图46C所示的EDX面分析图像的所有的原子中Ga原子所占的比率为8.23至31.95[atomic%]。图46G所示的EDX面分析图像的所有的原子中Ga原子所占的比率为8.21至28.86[atomic%]。
图46D及图46H分别是截面及平面的Zn原子的EDX面分析图像。此外,图46D所示的EDX面分析图像的所有的原子中Zn原子所占的比率为5.37至25.92[atomic%]。图46H所示的EDX面分析图像的所有的原子中Zn原子所占的比率为7.86至24.36[atomic%]。
图46A、图46B、图46C及图46D示出样品3J的截面中的相同范围的区域。图46E、图46F、图46G及图46H示出样品3J的平面中的相同范围的区域。
在图46A中,明确地观察到横向生长的结晶群,在图46E中,观察到六角形结构的120°的角度的结晶。
从图46B及图46D所示的In原子及Zn原子的EDX面分析图像,如白线所示,观察到亮度高的亮点排列的样子。此外,在图46F及图46H中,这些线所形成的角度大约为120°并具有六角形结构的特征,在图46B及图46D中可观察到与图46A相同的层状排列。此外,如图46C及图46G所示,在Ga原子中观察不到这些倾向。
EDX的分辨率一般受到原子排列的规律性的有无的影响。当如单晶那样原子排列有规律性时,由于原子对光束的入射方向在直线上排列,所以入射电子产生沟道效应而传播。因此,可以使原子列分离。另一方面,当原子排列的规律性低时,由于原子列对光束的入射方向不稳定,所以入射电子不产生沟道效应而扩散。也就是说,有时空间分辨率恶化,观察到所得到的图像模糊。
也就是说,由于CAAC的结晶性不比单晶高,所以因光束的扩散而在EDX面分析中不如HAADF-STEM的分辨率,观察到模糊状态。此外,从图44可确认到由于在CAC中观察到光束扩散的状态,所以每个原子是边缘扩展的纳米粒子。
如上所述,可知CAC-IGZO的结构与金属元素均匀地分布的IGZO化合物不同,具有与IGZO化合物不同的性质。换言之,可确认到CAC-IGZO具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
因此,可以期待当将CAC-IGZO用于半导体元件时,起因于GaOX3等的性质及起因于InX2ZnY2OZ2或InOX1的性质的互补作用可以实现大通态电流(Ion)、高场效应迁移率(μ)及低关态电流(Ioff)。另外,使用CAC-IGZO的半导体元件具有高可靠性。因此,CAC-IGZO适于显示器等各种半导体装置。
本实施例的至少一部分可以与本说明书所记载的其他实施方式或其他实施例适当地组合而实施。
[实施例4]
在本实施例中,制造本发明的一个方式的包括金属氧化物108的晶体管150,进行电特性及可靠性的测试。此外,在本实施例中,作为包括金属氧化物108的晶体管150,制造样品4A、样品4B、样品4C、样品4D、样品4E、样品4F、样品4G、样品4H及样品4J的9种晶体管。
<样品的结构及制造方法>
以下,对本发明的一个方式的样品4A、样品4B、样品4C、样品4D、样品4E、样品4F、样品4G、样品4H及样品4J进行说明。作为样品4A至样品4J,通过在实施方式2及图9至图11中说明的形成方法制造具有图7的结构的晶体管150。
此外,样品4A至样品4J在形成金属氧化物108时的温度及氧流量比上不同。下表示出样品4A至样品4J的金属氧化物的形成时的温度及氧流量比。
[表5]
此外,各样品通过在实施方式2中说明的制造方法制造。此外,在金属氧化物108的成膜工序中,作为靶材使用金属氧化物靶材(In:Ga:Zn=1:1:1.2[原子个数比])。
晶体管150的沟道长度为2μm,沟道宽度为3μm(以下,也称为L/W=2/3μm)。
<晶体管的Id-Vg特性>
接着,测定上面制造的样品4A至样品4J的晶体管(L/W=2/3μm)的Id-Vg特性。作为晶体管的Id-Vg特性的测定条件,施加到被用作第一栅电极的导电膜112的电压(以下,也称为栅电压(Vg))以及施加到被用作第二栅电极的导电膜106的电压(以下,也称为背栅电压(Vbg))从-10V每隔0.25V变化到+10V。另外,将对被用作源电极的导电膜120a施加的电压(以下,也称为源电压(Vs))设定为0V(comm),将对被用作漏电极的导电膜120b施加的电压(以下,也称为漏电压(Vd))设定为0.1V和20V。
图47示出样品4A至样品4J的Id-Vg特性结果及场效应迁移率。实线表示Vd为20V时的Id,点划线表示Vd为0.1V时的Id。此外,虚线表示从将Vd设定为20V而测定的值算出的场效应迁移率,点线表示从将Vd设定为0.1V而测定的值算出的场效应迁移率。此外,在图47中,第一纵轴表示Id[A],第二纵轴表示场效应迁移率(μFE[cm2/Vs]),横轴表示Vg[V]。
从图47在样品4A至样品4J的晶体管150中得到常关闭特性。如图47所示,可知在样品4A至样品4J的特性中,通态电流(Ion)、场效应迁移率不同,尤其是饱和区域中的场效应迁移率不同。尤其是,关于场效应迁移率的形状,可知最大饱和迁移率的值及0V附近的上升特性的场效应迁移率的形状大不相同。
从图47可知,成膜时的衬底温度越低或成膜时的氧流量比越小,低Vg的场效应迁移率越显著提高。尤其是,确认到在样品4A中场效应迁移率的最大值近于40cm2/Vs。因此可知,低Vg的迁移率高的情况意味着适合于低电压的高速驱动,被期待应用于以显示器为代表的各种半导体装置。
此外,从图47可确认到在场效应迁移率中,将Vd设定为20V而测定的值(虚线)的行为与将Vd设定为0.1V而测定的值(点线)的行为不同。将Vd设定为20V而测定的值(虚线)随着Vg变高,场效应迁移率上升。这可认为受到晶体管的发热的影响。另一方面,在将Vd设定为0.1V而测定的值(点线)中,在Vg较高的范围内,示出与从上述算式(5)算出的理想的饱和迁移率曲线几乎重叠的值。
本实施例的至少一部分可以与本说明书所记载的其他实施方式或其他实施例适当地组合而实施。
[实施例5]
在本实施例中,说明关于形成在衬底上的本发明的一个方式的金属氧化物,利用能量分散型X射线分析法(EDX)取得EDX面分析图像,对该图像进行评价来进行样品的元素分析的结果。在EDX测定中,作为元素分析装置使用日本电子株式会社制造的能量分散型X射线分析装置JED-2300T。在检测从样品发射的X射线时,使用硅漂移探测器。
<样品的结构及制造方法>
在本实施例中,制造样品5A。样品5A包括衬底、衬底上的金属氧化物。
接着,对各样品的制造方法进行说明。
首先,作为衬底使用玻璃衬底。接着,使用溅射装置在衬底上作为金属氧化物形成厚度为100nm的In-Ga-Zn氧化物。成膜条件为如下:将处理室内的压力设定为0.6Pa;作为靶材气体使用流量为270sccm的Ar及流量为30sccm的O2气氛;作为靶材使用金属氧化物靶材(In:Ga:Zn=4:2:4.1[原子个数比])。另外,通过对设置在溅射装置内的金属氧化物靶材供应2500W的AC功率,形成金属氧化物。
通过上述工序,制造本实施例的样品5A。
<测定结果>
在EDX测定中,对样品的分析对象区域的各点照射电子束,并测定此时发生的样品的特性X射线的能量及发生次数,获得对应于各点的EDX谱。在本实施例中,各点的EDX谱的峰值归属于In原子中的向L壳层的电子跃迁、Ga原子中的向K壳层的电子跃迁、Zn原子中的向K壳层的电子跃迁及O原子中的向K壳层的电子跃迁,并算出各点的各原子的比率。通过在样品的分析对象区域中进行上述步骤,可以获得示出各原子的比率分布的EDX面分析图像。
图48示出样品5A的截面的测定结果。图48A示出截面中的TEM图像,图48B及图48C示出截面中的EDX面分析图像。在EDX面分析中,由明暗表示元素的比率:该区域内的测定元素越多该区域越亮,测定元素越少该区域就越暗。图48所示的EDX面分析的倍率为720万倍。此外,图48A、图48B及图48C示出样品5A的截面中的相同范围的区域。
图48B是截面中的In原子的EDX面分析图像。此外,图48B所示的EDX面分析图像的所有的原子中In原子所占的比率为12.11至40.30[atomic%]。图48C是截面中的Ga原子的EDX面分析图像。此外,图48C所示的EDX面分析图像的所有的原子中Ga原子所占的比率为0.00至13.18[atomic%]。
在图48B及图48C所示的EDX面分析图像中,确认到明暗的相对分布,在样品5A中确认到In原子及Ga原子具有分布。这里,在图48B的高亮度中前25%的范围内,抽出由黑线围绕的5个区域(区域901、区域902、区域903、区域904及区域905)。在图48C的高亮度中前25%的范围内,抽出由虚线围绕的5个区域(区域906、区域907、区域908、区域909及区域910)。在图48B的高亮度中前75%且后75%的范围,且在图48C的高亮度中前75%且后75%的范围内,抽出由白线围绕的5个区域(区域911、区域912、区域913、区域914及区域915)。
也就是说,区域901至区域905是包含较多的In原子的区域。此外,区域906至区域910是包含较多的Ga原子的区域。另外,区域911至区域915是平均地包含In原子及Ga原子的区域。
在图48C中Ga原子相对多的区域,也就是说由虚线围绕的5个区域(区域906、区域907、区域908、区域909及区域910)在图48B中观察到较暗的区域。也就是说,可推测在Ga原子较多的区域中In原子较少。
图48D示出图48B所示的区域901至区域915中的各元素的比率。由此可知,由黑线围绕的区域(区域901、区域902、区域903、区域904及区域905)是In原子相对多且Ga原子相对少的区域。此外,由虚线围绕的区域(区域906、区域907、区域908、区域909及区域910)是In原子较少且Ga原子多的区域。
接着,图49示出样品5A的平面的测定结果。图49A示出平面中的TEM图像,图49B及图49C示出平面中的EDX面分析图像。此外,图49A、图49B及图49C示出样品5A的平面中的相同范围的区域。
图49B是平面中的In原子的EDX面分析图像。此外,图49B所示的EDX面分析图像的所有的原子中In原子所占的比率为12.11至43.80[atomic%]。图49C是平面中的Ga原子的EDX面分析图像。此外,图49C所示的EDX面分析图像的所有的原子中Ga原子所占的比率为0.00至14.83[atomic%]。
在图49B及图49C所示的EDX面分析图像中,确认到明暗的相对分布,在样品5A中确认到In原子及Ga原子具有分布。这里,在图49B的高亮度中前25%的范围内,抽出由黑线围绕的5个区域(区域921、区域922、区域923、区域924及区域925)。在图49C的高亮度中前25%的范围内,抽出由虚线围绕的5个区域(区域926、区域927、区域928、区域929及区域930)。在图49B的高亮度中前75%且后75%的范围,且在图49C的高亮度中前75%且后75%的范围内,抽出由白线围绕的5个区域(区域931、区域932、区域933、区域934及区域935)。
在图49C中Ga原子相对多的区域,也就是说由虚线围绕的5个区域(区域926、区域927、区域928、区域929及区域930)在图49B中观察到较暗的区域。也就是说,可推测在Ga原子较多的区域中In原子较少。
图49D示出图49B所示的区域921至区域935中的各元素的比率。由此可知,由黑线围绕的区域(区域921、区域922、区域923、区域924及区域925)是In原子相对多且Ga原子相对少的区域。此外,由虚线围绕的区域(区域926、区域927、区域928、区域929及区域930)是In原子较少且Ga原子多的区域。
从图48D及图49D可知,In原子在25atomic%以上且60atomic%以下的范围内具有分布。此外,可知Ga原子在3atomic%以上且40atomic%以下的范围内具有分布。
由此可以推测In原子较多的区域的导电性相对高。另一方面,可推测Ga原子较多的区域的绝缘性相对高。因此可认为,在In原子较多的区域中载流子流过,呈现导电性,可以实现较高的场效应迁移率(μ)。另一方面,可认为通过Ga原子较多的区域在金属氧化物中具有分布,可以抑制泄漏电流,可以实现良好的开关工作。
也就是说,当将具有CAC构成的金属氧化物用于半导体元件时,通过起因于Ga原子等的绝缘性与起因于In原子的导电性的互补作用,可以实现高通态电流(Ion)及高场效应迁移率(μ)。
本实施例的至少一部分可以与本说明书所记载的其他实施方式或其他实施例适当地组合而实施。
[实施例6]
在本实施例中,制造本发明的一个方式的包括金属氧化物108的晶体管150,对晶体管150进行缺陷态密度的测定。此外,在本实施例中,作为包括金属氧化物108的晶体管150,制造样品6A、样品6B、样品6C、样品6D、样品6E、样品6F、样品6G、样品6H及样品6J的9种晶体管。
<样品的结构及制造方法>
以下,对本发明的一个方式的样品6A至样品6J进行说明。作为样品6A至样品6J,通过在实施方式2及图9至图11中说明的形成方法制造具有图7的结构的晶体管150。
此外,样品6A至样品6J在形成金属氧化物108时的温度及氧流量比上不同。此外,在形成金属氧化物108的工序中,作为靶材使用金属氧化物靶材(In:Ga:Zn=1:1:1.2[原子个数比])。下表示出样品6A至样品6J的金属氧化物的形成时的温度及氧流量比。
[表6]
此外,各样品通过在实施方式2中说明的制造方法制造。
晶体管150的沟道长度为2μm,沟道宽度为3μm(以下,也称为L/W=2/3μm),或沟道长度为2μm,沟道宽度为50μm(以下,也称为L/W=2/50μm)。
<使用晶体管特性的浅缺陷能级的评价>
[浅缺陷态密度的评价方法]
还可以根据将金属氧化物用作半导体的晶体管的电特性估计出金属氧化物的浅缺陷能级(以下,也记载为sDOS)。以下,说明:评价晶体管的界面态密度,且在考虑该界面态密度和被界面能级俘获的电子数Ntrap的情况下预测出亚阈值泄漏电流的方法。
例如,通过比较晶体管的漏极电流-栅极电压(Id-Vg)特性的实测值与漏极电流-栅极电压(Id-Vg)特性的计算值,可以评价被界面能级俘获的电子数Ntrap
图50示出源电压Vs=0V,漏电压Vd=0.1V时的通过计算得到的理想Id-Vg特性、以及晶体管的实测的Id-Vg特性。在晶体管的测定结果中,只标绘出容易测定出漏极电流Id的1×10-13A以上的值。
与通过计算得到的理想的Id-Vg特性相比,实际测定的Id-Vg特性的相对于栅极电压Vg的漏极电流Id的变化缓慢。这是因为电子被位于导带底的能量(记载为Ec)附近的浅缺陷能级俘获。在此,通过使用费米分布函数考虑被浅界面能级俘获的(每单位面积或每单位能量的)电子数Ntrap,可以更严格地估计出界面态密度Nit
首先,对使用图51所示的示意性的Id-Vg特性评价被界面陷阱能级俘获的电子数Ntrap的方法进行说明。虚线示出通过计算得到的没有陷阱能级的理想的Id-Vg特性。将虚线中的漏极电流从Id1变为Id2时的栅极电压Vg的变化称为ΔVid。另外,实线示出实测的Id-Vg特性。将实线中的漏极电流从Id1变为Id2时的栅极电压Vg的变化称为ΔVex。将在漏极电流为Id1及Id2时要观察的界面的电位分别称为φit1、φit2,将该变化量称为Δφit
在图51中,实测值的倾斜度比计算值小,由此可知ΔVex常比ΔVid大。此时,ΔVex与ΔVid之间的差异表示在浅界面能级中俘获电子时需要的电位差。因此,可以以下述算式(6)表示被俘获的电子所引起的电荷的变化量ΔQtrap
[算式(6)]
ΔQtrap=-Ctg(ΔVex-ΔVid)···(6)
Ctg表示每面积的绝缘体和半导体的合成电容。可以使用被俘获的(每单位面积或每单位能量的)电子数Ntrap以算式(7)表示ΔQtrap。此外,q表示元电荷。
[算式(7)]
ΔQtrap=-qNtrapΔφit···(7)
通过联立算式(6)与算式(7),可以得到算式(8)。
[算式(8)]
-Ctg(ΔVex-ΔVid)=-qNtrapΔφit···(8)
接着,通过取算式(8)的极限Δφit→0,可以得到算式(9)。
[算式(9)]
就是说,可以通过使用理想的Id-Vg特性、实测的Id-Vg特性及算式(9),可以估计出在界面被俘获的电子数Ntrap。注意,可以通过使用上述计算,求得漏极电流与界面处的电位的关系。
可以以算式(10)表示每单位面积和单位能量的电子数Ntrap与界面态密度Nit之间的关系。
[算式(10)]
在此,f(E)表示费米分布函数。通过由算式(10)拟合从算式(9)得到的Ntrap,决定Nit。通过使用设定该Nit的器件仿真器计算得到包括Id<0.1pA的传输特性。
接着,在图52中,以白色圆圈示出将算式(9)适用于图50所示的实测的Id-Vg特性,抽取Ntrap的结果。在此,图52中的纵轴表示离半导体导带底的能量(Ec)的费米能级Ef。另外,图52中的横轴表示态密度(DOS)。从虚线可知,Ec的正下位置为极大值。当作为算式(10)中的Nit假设算式(11)中的尾端分布时,如图52的虚线那样,可以以非常高的准确度拟合Ntrap,作为拟合参考值得到导带端的陷阱密度Nta=1.67×1013cm-2/eV、以及特性衰减能量Wta=0.105eV。
[算式(11)]
接着,图53A和图53B示出通过将所得到的界面能级的拟合曲线反馈到使用器件仿真器的计算来倒算Id-Vg特性的结果。图53A示出通过在漏电压Vd为0.1V及1.8V时的计算得到的Id-Vg特性、以及在漏电压Vd为0.1V及1.8V时的晶体管的实测Id-Vg特性。图53B是以图53A的漏极电流Id为对数的图表。
通过计算得到的曲线与实测值的图标大致一致,由此可知计算值和测定值具有高再现值。由此可知,作为计算出浅缺陷态密度的方法,上述方法是充分妥当的。
[浅缺陷态密度的评价结果]
接着,根据上述方法比较测定出的电特性与理想的计算值,测定出样品6A、样品6B、样品6C、样品6D、样品6E、样品6F、样品6G、样品6H及样品6J的浅缺陷态密度。
图54示出计算出样品6A、样品6B、样品6C、样品6D、样品6E、样品6F、样品6G、样品6H及样品6J的浅缺陷态密度的平均值的结果。
如图54所示,可知金属氧化物108的成膜时的氧流量比越小或成膜时的温度越低,浅缺陷态密度的峰值越小。
由此可知,样品6A至样品6J是形成有缺陷态密度低的金属氧化物膜的晶体管。这有可能是因为:通过采用在低温且低氧流量比的条件下形成的金属氧化物膜,氧透过性得到提高,而晶体管的制造工序中扩散的氧量增大,因此金属氧化物膜中、金属氧化物膜与绝缘膜的界面的氧空位等缺陷得到降低。
本实施例的至少一部分可以与本说明书所记载的其他实施方式或其他实施例适当地组合而实施。
[实施例7]
在本实施例中,制造本发明的一个方式的包括金属氧化物108的晶体管150,对晶体管150进行缺陷态密度的测定。此外,在本实施例中,作为包括金属氧化物108的晶体管150,制造样品7A、样品7B、样品7C、样品7D、样品7E、样品7F、样品7G、样品7H及样品7J的9种晶体管。
<样品的结构及制造方法>
以下,说明本发明的一个方式的样品7A至样品7J。作为样品7A至样品7J,通过在实施方式2及图9至图11中说明的形成方法制造具有图7的结构的晶体管150。
此外,样品7A至样品7J在形成金属氧化物108时的温度及氧流量比上不同。此外,在形成金属氧化物108的工序中,作为靶材使用金属氧化物靶材(In:Ga:Zn=4:2:4.1[原子个数比])。下表示出样品7A至样品7J的金属氧化物的形成时的温度及氧流量比。
[表7]
此外,各样品通过在实施方式2中说明的制造方法制造。
晶体管150的沟道长度为2μm,沟道宽度为3μm(以下,也称为L/W=2/3μm),或沟道长度为2μm,沟道宽度为50μm(以下,也称为L/W=2/50μm)。
<使用晶体管特性的浅缺陷能级的评价>
[浅缺陷态密度的评价方法]
下面,使用将金属氧化物用作半导体的晶体管的电特性估计出金属氧化物108的浅缺陷能级。算出方法使用与上述实施例所说明的方法相同的方法。以下,评价晶体管的界面态密度,且在考虑该界面态密度和被界面能级俘获的电子数Ntrap的情况下预测出亚阈值泄漏电流的方法。
[浅缺陷态密度的评价结果]
接着,根据上述方法比较测定出的电特性与理想的计算值,测定出样品7A、样品7B、样品7C、样品7D、样品7E、样品7F、样品7G、样品7H及样品7J的浅缺陷态密度。
图55示出计算出样品7A、样品7B、样品7C、样品7D、样品7E、样品7F、样品7G、样品7H及样品7J的浅缺陷态密度的平均值的结果。
如图55所示,可知金属氧化物108的成膜时的氧流量比越小或成膜时的温度越低,浅缺陷态密度的峰值越小。
由此可知,样品7A至样品7J是形成有缺陷态密度低的金属氧化物膜的晶体管。这有可能是因为:通过采用在低温且低氧流量比的条件下形成的金属氧化物膜,氧透过性得到提高,而晶体管的制造工序中扩散的氧量增大,因此金属氧化物膜中、金属氧化物膜与绝缘膜的界面的氧空位等缺陷得到降低。
本实施例的至少一部分可以与本说明书所记载的其他实施方式或其他实施例适当地组合而实施。
[实施例8]
在本实施例中,制造本发明的一个方式的包括金属氧化物108的晶体管150,对晶体管150进行电特性及可靠性的测试。此外,在本实施例中,作为包括金属氧化物108的晶体管150,制造样品8A的晶体管。
<样品的结构及制造方法>
以下,说明本发明的一个方式的样品8A。作为样品8A,通过在实施方式2及图9至图11中说明的形成方法制造具有图7的结构的晶体管150。
此外,样品8A在形成金属氧化物108时的温度及氧流量比上不同。下表示出样品8A的金属氧化物108的形成时的温度及氧流量比。
[表8]
此外,样品8A通过在实施方式2中说明的制造方法制造。此外,在金属氧化物108的成膜工序中,作为靶材使用金属氧化物靶材(In:Ga:Zn=5:1:7[原子个数比])。
晶体管150的沟道长度为3μm,沟道宽度为50μm(以下,也称为L/W=3/50μm)。
<晶体管的Id-Vg特性>
接着,测定上面制造的样品8A的晶体管(L/W=3/50μm)的Id-Vg特性。作为晶体管的Id-Vg特性的测定条件,施加到被用作第一栅电极的导电膜112的电压(以下,也称为栅电压(Vg))以及施加到被用作第二栅电极的导电膜106的电压(以下,也称为背栅电压(Vbg))从-10V每隔0.25V变化到+10V。另外,将对被用作源电极的导电膜120a施加的电压(以下,也称为源电压(Vs))设定为0V(comm),将对被用作漏电极的导电膜120b施加的电压(以下,也称为漏电压(Vd))设定为0.1V和20V。
图56示出样品8A的Id-Vg特性结果及场效应迁移率。实线表示Vd为20V时的Id,点划线表示Vd为0.1V时的Id。此外,虚线表示场效应迁移率。此外,在图56中,第一纵轴表示Id[A],第二纵轴表示场效应迁移率(μFE[cm2/Vs]),横轴表示Vg[V]。另外,场效应迁移率从将Vd设定为20V而测定的值算出。
在图56中,以测定时的Id的上限值(Limit)为1mA而进行测定。在图56中的Vd=20V的条件下,在Vg=7.5V处Id超过该上限值。因此,在图56中,作为从该Id-Vg特性估计出的场效应迁移率,示出Vg=7.5V以下的范围。
如图56所示,在本实施例中制造的晶体管具有良好的电特性。这里,表9示出图56所示的晶体管的特性。
[表9]
如此,在本实施例中制造的晶体管的场效应迁移率超过100cm2/Vs。这个数值是相当于使用低温多晶硅的晶体管的很高的数值,因此对使用金属氧化物108的晶体管来说是非常良好的特性。
如表9所示,样品8A包括晶体管的栅电压大于0V且10V以下的范围下的场效应迁移率的最大值为60cm2/Vs以上且小于150cm2/Vs的第一区域、阈值电压为-1V以上且1V以下的第二区域、S值小于0.3V/decade的第三区域、关态电流小于1×10-12A/cm2的第四区域,晶体管的场效应迁移率的最大值以μFE(max)表示,晶体管的栅电压为2V的场效应迁移率的值以μFE(Vg=2V)表示时,μFE(max)/μFE(Vg=2V)为1以上小于2。
上述晶体管特性可以通过使用上述说明的金属氧化物108得到。通过将金属氧化物108用于晶体管的半导体层,可以同时实现载流子迁移率高的功能及良好的开关特性的功能。
本实施例的至少一部分可以与本说明书所记载的其他实施方式或其他实施例适当地组合而实施。
[符号说明]
001 区域
002 区域
100 晶体管
102 衬底
104 绝缘膜
106 导电膜
108 金属氧化物
108a 金属氧化物
108n 区域
110 绝缘膜
110_0 绝缘膜
112 导电膜
112_0 导电膜
112_1 导电膜
112_2 导电膜
116 绝缘膜
118 绝缘膜
120a 导电膜
120b 导电膜
122 绝缘膜
140 掩模
141a 开口部
141b 开口部
143 开口部
150 晶体管
160 晶体管
300A 晶体管
300B 晶体管
300C 晶体管
300D 晶体管
302 衬底
304 导电膜
306 绝缘膜
307 绝缘膜
308 金属氧化物
312a 导电膜
312b 导电膜
314 绝缘膜
316 绝缘膜
318 绝缘膜
320a 导电膜
320b 导电膜
341a 开口部
341b 开口部
342a 开口部
342b 开口部
342c 开口部
600 显示面板
601 晶体管
604 连接部
605 晶体管
606 晶体管
607 连接部
612 液晶层
613 导电膜
617 绝缘膜
620 绝缘膜
621 绝缘膜
623 导电膜
631 着色层
632 遮光膜
633a 取向膜
633b 取向膜
634 着色层
635 导电膜
640 液晶元件
641 粘合层
642 粘合层
643 导电膜
644 EL层
645a 导电膜
645b 导电膜
646 绝缘膜
647 绝缘膜
648 导电膜
649 连接层
651 衬底
652 导电膜
653 半导体膜
654 导电膜
655 开口
656 偏振片
659 电路
660 发光元件
661 衬底
662 显示部
663 导电膜
666 布线
672 FPC
673 IC
681 绝缘膜
682 绝缘膜
683 绝缘膜
684 绝缘膜
685 绝缘膜
686 连接体
687 连接部
700 模型
702 局部结构
704 局部结构
706 局部结构
708 局部结构
710 局部结构
712 局部结构
901 区域
902 区域
903 区域
904 区域
905 区域
906 区域
907 区域
908 区域
909 区域
910 区域
911 区域
912 区域
913 区域
914 区域
915 区域
921 区域
922 区域
923 区域
924 区域
925 区域
926 区域
927 区域
928 区域
929 区域
930 区域
931 区域
932 区域
933 区域
934 区域
935 区域

Claims (5)

1.一种复合氧化物,包括至少两个区域,
其中,所述区域中的一个包含In、Zn及元素M1(元素M1为Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的任一个或多个),
所述区域中的另一个包含In、Zn及元素M2(元素M2为Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be或Cu中的任一个或多个),
包含所述元素M1的区域中的相对于In、Zn及元素M1的元素M1的比率少于包含元素M2的区域中的相对于In、Zn及元素M2的元素M2的比率,
并且在通过X射线衍射法对所述复合氧化物进行分析且以检测出X射线衍射的峰值强度的角度为对称轴时的X射线衍射法测定的分析图案的结果为左右非对称。
2.根据权利要求1所述的复合氧化物,其中在2θ=30°和2θ=35°之间检测出所述峰值强度。
3.根据权利要求1或2所述的复合氧化物,其中所述元素M1及所述元素M2为Ga。
4.一种晶体管,包括:
权利要求1所述的复合氧化物;以及
栅极、源极及漏极,
其中所述复合氧化物用于所述晶体管的沟道区域。
5.根据权利要求1所述的复合氧化物,其中该复合氧化物包含具有微晶的区域及具有c轴取向的结晶性的区域。
CN201880016495.3A 2017-03-13 2018-03-01 复合氧化物及晶体管 Pending CN110383436A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-047860 2017-03-13
JP2017047860 2017-03-13
PCT/IB2018/051300 WO2018167593A1 (ja) 2017-03-13 2018-03-01 複合酸化物、およびトランジスタ

Publications (1)

Publication Number Publication Date
CN110383436A true CN110383436A (zh) 2019-10-25

Family

ID=63523609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880016495.3A Pending CN110383436A (zh) 2017-03-13 2018-03-01 复合氧化物及晶体管

Country Status (6)

Country Link
US (3) US11530134B2 (zh)
JP (3) JP6696046B2 (zh)
KR (2) KR102454587B1 (zh)
CN (1) CN110383436A (zh)
DE (1) DE112018001296T5 (zh)
WO (1) WO2018167593A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
KR102454587B1 (ko) * 2017-03-13 2022-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 및 트랜지스터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529117A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. 二元酸化物の混合物を含むチャネルを有する半導体デバイス
JP2016066776A (ja) * 2014-04-30 2016-04-28 株式会社半導体エネルギー研究所 半導体膜、半導体装置、並びに表示装置、モジュール及び電子機器
JP2017017683A (ja) * 2015-07-02 2017-01-19 株式会社半導体エネルギー研究所 半導体装置および電子機器
WO2017025841A1 (ja) * 2015-08-07 2017-02-16 株式会社半導体エネルギー研究所 表示パネル
JP2017037291A (ja) * 2015-08-07 2017-02-16 株式会社半導体エネルギー研究所 表示パネル、表示パネルの駆動方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003302321A1 (en) * 2002-09-12 2004-06-23 The Trustees Of Boston College Metal oxide nanostructures with hierarchical morphology
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
KR20180137606A (ko) * 2008-10-24 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5591523B2 (ja) * 2009-11-19 2014-09-17 出光興産株式会社 長期成膜時の安定性に優れたIn−Ga−Zn−O系酸化物焼結体スパッタリングターゲット
KR20200124769A (ko) 2009-11-20 2020-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102209871B1 (ko) * 2012-12-25 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
TWI675004B (zh) 2014-02-21 2019-10-21 日商半導體能源研究所股份有限公司 半導體膜、電晶體、半導體裝置、顯示裝置以及電子裝置
US20150255029A1 (en) 2014-03-07 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
JP6166207B2 (ja) 2014-03-28 2017-07-19 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
KR20150126272A (ko) * 2014-05-02 2015-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물의 제작 방법
US20150318171A1 (en) 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
US10290573B2 (en) 2015-07-02 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR20230043237A (ko) 2016-03-11 2023-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
WO2017168283A1 (ja) * 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
KR102492209B1 (ko) * 2016-05-19 2023-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
WO2017208119A1 (en) 2016-06-03 2017-12-07 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and field-effect transistor
TW202129966A (zh) 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
KR102454587B1 (ko) * 2017-03-13 2022-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 및 트랜지스터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529117A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. 二元酸化物の混合物を含むチャネルを有する半導体デバイス
JP2016066776A (ja) * 2014-04-30 2016-04-28 株式会社半導体エネルギー研究所 半導体膜、半導体装置、並びに表示装置、モジュール及び電子機器
JP2017017683A (ja) * 2015-07-02 2017-01-19 株式会社半導体エネルギー研究所 半導体装置および電子機器
WO2017025841A1 (ja) * 2015-08-07 2017-02-16 株式会社半導体エネルギー研究所 表示パネル
JP2017037291A (ja) * 2015-08-07 2017-02-16 株式会社半導体エネルギー研究所 表示パネル、表示パネルの駆動方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SHUNPEI YAMAZAKI ET AL.: "Achievement of a high-mobility FET with a cloud-aligned composite oxide semiconductor", no. 55, pages 115504 *
徐洪杰: "《上海光源首批线站设计与研制》", 上海科学技术出版社, pages: 133 - 135 *

Also Published As

Publication number Publication date
DE112018001296T5 (de) 2020-01-02
WO2018167593A1 (ja) 2018-09-20
US20230085396A1 (en) 2023-03-16
KR102454587B1 (ko) 2022-10-13
KR20220066434A (ko) 2022-05-24
JP6696046B2 (ja) 2020-05-20
US11845673B2 (en) 2023-12-19
JP2023015255A (ja) 2023-01-31
US20240109785A1 (en) 2024-04-04
US11530134B2 (en) 2022-12-20
US20210130183A1 (en) 2021-05-06
KR102399365B1 (ko) 2022-05-18
JPWO2018167593A1 (ja) 2019-11-07
JP2020115586A (ja) 2020-07-30
KR20190122819A (ko) 2019-10-30

Similar Documents

Publication Publication Date Title
CN109196656A (zh) 金属氧化物及场效应晶体管
CN105870196B (zh) 金属氧化物膜及金属氧化物膜的形成方法
CN109477206A (zh) 溅射靶材及该溅射靶材的制造方法
CN103855224B (zh) 半导体装置
TWI715699B (zh) 複合氧化物及電晶體
CN110518017A (zh) 半导体装置、显示装置、显示模块以及电子设备
CN109075209A (zh) 半导体装置或包括该半导体装置的显示装置
US10879360B2 (en) Composite oxide semiconductor and transistor
JP2021073696A (ja) トランジスタ及び表示装置
US20240109785A1 (en) Composite oxide and transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination