実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。
また、図面において、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
本明細書等における「第1」、「第2」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層A上の電極B」の表現であれば、絶縁層Aの上に電極Bが直接接して形成されている必要はなく、絶縁層Aと電極Bとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域(「チャネル形成領域」ともいう。)における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(「実効的なチャネル幅」ともいう。)と、トランジスタの上面図において示されるチャネル幅(「見かけ上のチャネル幅」ともいう。)と、が異なる場合がある。例えば、ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel Width)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面TEM像などを解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のDOS(Density of State)が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、および酸化物半導体の主成分以外の遷移金属などがあり、特に、例えば、水素(水にも含まれる)、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。
また、本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」(これらの同意語を含む)などと言う場合は、明示されている場合を除き、プラスマイナス20%の誤差を含むものとする。
また、本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、特段の説明がない限り、フォトリソグラフィ工程で形成したレジストマスクは、エッチング工程終了後に除去するものとする。
また、本明細書等において、高電源電位VDD(以下、単に「VDD」または「H電位」ともいう。)とは、低電源電位VSSよりも高い電位の電源電位を示す。また、低電源電位VSS(以下、単に「VSS」または「L電位」ともいう。)とは、高電源電位VDDよりも低い電位の電源電位を示す。また、接地電位をVDDまたはVSSとして用いることもできる。例えばVDDが接地電位の場合には、VSSは接地電位より低い電位であり、VSSが接地電位の場合には、VDDは接地電位より高い電位である。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
(実施の形態1)
本実施の形態では、本発明の一態様の半導体装置100について、図面を参照して説明する。半導体装置100は、tビット(tは2以上の自然数)のデジタル信号を電圧信号に変換する機能を有する。
<半導体装置100の構成>
図1は半導体装置100の構成を示す回路図である。半導体装置100は、DA変換部110、電流電圧変換部120、および増幅部130を有する。DA変換部110はノードND1を介して電流電圧変換部120と電気的に接続されている。また、電流電圧変換部120はノードND2を介して増幅部130と電気的に接続されている。
〔DA変換部110〕
DA変換部110は、t個の電流源111(電流源111_1乃至電流源111_t)、およびt個のスイッチ112(スイッチ112_1乃至スイッチ112_t)を有する。k番目(kは1以上t以下の自然数。)の電流源111(電流源111_k)は、k番目のスイッチ112(112_k)の一方の端子と電気的に接続され、k番目のスイッチ112(スイッチ112_k)の他方の端子はノードND1と電気的に接続されている。
スイッチ112は、それぞれがtビットのデジタル信号の桁に対応する。例えば、スイッチ112_1はデジタル信号の1桁目(1ビット目)に対応し、スイッチ112_kはデジタル信号のk桁目(kビット目)に対応する。
電流源111は、それぞれがtビットのデジタル信号の桁に対応する。例えば、電流源111_1はデジタル信号の1桁目(1ビット目)に対応し、電流源111_kはデジタル信号のk桁目(kビット目)に対応する。
電流源111_1は、スイッチ112_1がオン状態(導通状態)となることで、ノードND1に一定の電流を供給する機能を有する。また、電流源111_2は、スイッチ112_2がオン状態となることで、ノードND1に電流源111_1の2倍の電流を供給する機能を有する。電流源111_kは、スイッチ112_kがオン状態となることで、ノードND1に電流源111_1の2k−1倍の電流を供給する機能を有する。
例えば、DA変換部110に4ビットのデジタル信号である”1011”が入力された場合、スイッチ112_1、スイッチ112_2、およびスイッチ112_4がオン状態となり、スイッチ112_3がオフ状態(非導通状態)となる。電流源111_1からノードND1に供給される電流値をSアンペアとすると、ND1には合計11Sアンペア(S+2S+8S)が供給される。このように、DA変換部110は、デジタル信号の値に応じた電流をノードND1に供給する機能を有する。
〔電流電圧変換部120〕
電流電圧変換部120は、スイッチ121、スイッチ122、スイッチ123、および容量素子127を有する。スイッチ121の一方の端子はノードND1と電気的に接続され、他方の端子はノードND3と電気的に接続される。スイッチ122の一方の端子はノードND3と電気的に接続され、他方の端子はノードND4と電気的に接続される。スイッチ123の一方の端子はノードND3と電気的に接続され、他方の端子はノードND2と電気的に接続される。容量素子127の一方の端子はノードND3と電気的に接続され、他方の端子はノードND4と電気的に接続される。ノードND4には一定の電位が供給される。ノードND4に供給される電位は、一定の電位であればどのような電位であってもよく、接地電位や、共通電位であってもよい。本実施の形態では、ノードND4に接地電位が供給されるものとする。
スイッチ121は、ノードND1とノードND3を電気的に接続する機能を有する。スイッチ122は、ノードND3にノードND4の電位を供給する機能を有する。スイッチ123は、ノードND3とノードND2を電気的に接続する機能を有する。また、容量素子127は、DA変換部110から供給される電荷を保持する機能を有する。
電流電圧変換部120は、DA変換部110からノードND1を介して供給される電流を電圧(電位)に変換する機能を有する。また、電流電圧変換部120は当該電流の供給が停止した後も、ノードND3の電位を一定期間保持する機能を有する。
〔増幅部130〕
増幅部130は、供給される信号を増幅して出力端子135から出力する機能を有する。本実施の形態では、増幅部130にオペアンプ131を用いる場合について示している。増幅部130が有するオペアンプ131は、非反転入力端子がノードND2と電気的に接続され、反転入力端子が出力端子135と電気的に接続されている。
図1に示す増幅部130では、ノードND3と同じ電位が出力端子135から出力される。この場合、増幅部130に入力された信号の電位と出力端子135から出力される信号の電位は同じだが、電流の供給能力が高められる。図1に示す増幅部130は、バッファとして機能することができる。
また、増幅部130を差動増幅回路として機能させることもできる。図2(A)および図2(B)に、差動増幅回路として機能できる増幅部130の構成例を示す。図2(A)に示すように、反転入力端子と接地電位を、抵抗R1を介して接続し、かつ、反転入力端子と出力端子135を、抵抗R2を介して接続すると、ノードND2に供給される信号の電位を増幅して出力端子135に出力することができる。ノードND2に供給される信号の電位をVin、出力端子135から出力される信号の電位をVoutとすると、両者の関係を数式1で表すことができる。
また、図2(B)に示すように、ノードND2と反転入力端子を、抵抗R1を介して接続し、かつ、反転入力端子と出力端子135を、抵抗R2を介して接続すると、ノードND2に供給される信号の位相を180°変化させて出力端子135に出力することができる。ノードND2に供給される信号の電位をVin、出力端子135から出力される信号の電位をVoutとすると、両者の関係を数式2で表すことができる。
なお、増幅部130の構成は、本実施の形態に示した構成に限定されるものではない。
<半導体装置100の動作>
図1に示す半導体装置100の動作について、図3のタイミングチャートを用いて説明する。図3のタイミングチャートは、DA変換部110の動作または非動作を示している。また、図3のタイミングチャートは、スイッチ121、スイッチ122、およびスイッチ123のオン状態またはオフ状態、並びに、ノードND3および出力端子135の電位変化を示している。
期間141において、スイッチ121をオフ状態として、スイッチ122およびスイッチ123をオン状態とする。すると、ノードND3およびノードND2にノードND4の電位が供給される(リセット動作)。
期間142において、スイッチ122およびスイッチ123をオフ状態、スイッチ121をオン状態とする。また、DA変換部110に入力されたデジタル信号に応じた電流をDA変換部110からノードND1に供給する。当該電流はノードND1およびスイッチ121を介してノードND3に供給され、ノードND3の電位が変化する(書き込み動作)。
期間143において、スイッチ121をオフ状態とすると、ノードND3の電位変化が停止する(保持動作)。この時、ノードND3の電位は、DA変換部110に入力されたデジタル信号に応じた電位となる。また、DA変換部110の電流供給動作を停止する。
期間144において、スイッチ123をオン状態とすると、ノードND3の電位がノードND2を介してオペアンプ131の非反転入力端子に入力される。また、非反転入力端子に入力された電位と同じ電位が出力端子135から出力される(出力動作)。
ノードND3に容量素子127を接続することで、スイッチ121をオフ状態とした後もノードND3の電位を保持することができる。このため、出力動作中にノードND3に電流を流し続ける必要がなく、半導体装置100の消費電力を低減することができる。
半導体装置100に用いるスイッチとしては、電気信号によってオン状態とオフ状態を切りかえ可能な素子であればよく、例えば、トランジスタ(バイポーラトランジスタ、電界効果トランジスタ(FET:Field Effect Transistor)など)、ダイオード、リレーなどが挙げられる。
例えば、スイッチ112、スイッチ121、スイッチ122、およびスイッチ123にFETを用いた場合の半導体装置100の回路図を図4に示す。図4では、スイッチ112、スイッチ121、スイッチ122、およびスイッチ123のそれぞれを、トランジスタ112r、トランジスタ121r、トランジスタ122r、およびトランジスタ123rに置き換えている。また、スイッチとして用いるトランジスタは、nチャネル型トランジスタでもよいし、pチャネル型トランジスタでもよい。nチャネル型トランジスタとpチャネル型トランジスタを必要に応じて組み合わせて用いてもよい。
また、スイッチとしてFETを用いる場合は、チャネルが形成される半導体層が酸化物半導体であるトランジスタ(以下、「OSトランジスタ」ともいう。)が好ましい。酸化物半導体のバンドギャップは2eV以上あるため、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、オフ電流を極めて小さくすることができる。具体的には、ソースとドレイン間の電圧が3.5V、室温(25℃)下において、チャネル幅1μm当たりのオフ電流を1×10−20A未満、1×10−22A未満、あるいは1×10−24A未満とすることができる。すなわち、オンオフ比を20桁以上150桁以下とすることができる。
特に、スイッチ121、スイッチ122、スイッチ123にOSトランジスタを用いると、容量素子127を設けることなくノードND3の電位を保持することも可能となる。
<半導体装置100の変形例>
次に、半導体装置100の変形例について図面を用いて説明する。
〔変形例1〕
図5に示す半導体装置100aは、電流電圧変換部120の構成が半導体装置100と異なる。具体的には、スイッチ122の一方の端子がノードND3と電気的に接続され、他方の端子がノードND4aと電気的に接続されている。容量素子127の一方の端子はノードND3と電気的に接続され、他方の端子はノードND4bと電気的に接続されている。
ノードND4aとノードND4bは同じ電位でなくても構わない。スイッチ122の他方の端子と容量素子127の他方の端子を、それぞれ別々のノードに接続することで、リセット動作時に容量素子127が保持する電圧を変化させることができる。
〔変形例2〕
図6に示す半導体装置100bは、半導体装置100からスイッチ123を除去し、ノードND2とノードND3を電気的に接続した構成を有している。半導体装置100bはスイッチ123を設けないため、半導体装置100よりも占有面積を低減することができる。
図7は、半導体装置100bの動作例を示すタイミングチャートである。図7のタイミングチャートは、DA変換部110の動作または非動作を示している。また、図7のタイミングチャートは、スイッチ121、およびスイッチ122のオン状態またはオフ状態、並びに、ノードND3および出力端子135の電位変化を示している。
半導体装置100bではスイッチ123を設けないため、ノードND3の電位変化と出力端子135の電位変化が同じになる。このため、期間143または期間144のどちらか一方を省略することができる。なお、半導体装置100においても、スイッチ123を常にオン状態としておくことで、半導体装置100bと同様の動作を実現できる。
〔変形例3〕
図8に示す半導体装置100cは、半導体装置100bからスイッチ121を除去し、ノードND1、ノードND2、およびノードND3を電気的に接続した構成を有している。
半導体装置100cはスイッチ121を設けないため、半導体装置100bよりも占有面積を低減することができる。
〔変形例4〕
図9(A)に示す半導体装置100dは、半導体装置100bのDA変換部110を一つの電流源111と一つのスイッチ112とした構成を有している。半導体装置100dのDA変換部110は、入力されたデジタル信号に応じた期間スイッチ112をオン状態にして、ノードND3に電荷を供給することができる。例えば、DA変換部110に8ビットのデジタル信号が入力される場合、クロック信号とカウンタ回路を用いて、クロック信号が最大255カウントされるまでスイッチ112をオン状態とする。
半導体装置100dは、半導体装置100、半導体装置100b、および半導体装置100cと比較してノードND3の電位が決定されるまでの時間(セトリング時間)が長くなり易いものの、電流源111とスイッチ112の総数を削減することができるため半導体装置の占有面積や消費電力などを低減することができる。
〔変形例5〕
また、図9(B)に示す半導体装置100eは、半導体装置100dからスイッチ121を除去し、ノードND1、ノードND2、およびノードND3を電気的に接続した構成を有する。半導体装置100eはスイッチ121を設けないため、半導体装置100dよりも占有面積を低減することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態2)
本実施の形態では、半導体装置100と異なる構成を有する半導体装置200について図面を参照して説明する。なお、説明の重複を避けるため、本実施の形態では原則として半導体装置200の半導体装置100と異なる点について説明する。
<半導体装置200の構成例>
図10に示す半導体装置200は、電流電圧変換部120の構成が半導体装置100と異なる。半導体装置200の電流電圧変換部120は、複数の電流電圧変換部を有する。具体的には、半導体装置200の電流電圧変換部120は、電流電圧変換部120aおよび電流電圧変換部120bを有する。
電流電圧変換部120aは、スイッチ121a、スイッチ122a、スイッチ123a、および容量素子127aを有する。スイッチ121aの一方の端子はノードND1と電気的に接続され、他方の端子はノードND3と電気的に接続される。スイッチ122aの一方の端子はノードND3と電気的に接続され、他方の端子はノードND4と電気的に接続される。スイッチ123aの一方の端子はノードND3と電気的に接続され、他方の端子はノードND2と電気的に接続される。容量素子127aの一方の端子はノードND3と電気的に接続され、他方の端子はノードND4と電気的に接続される。
電流電圧変換部120bは、スイッチ121b、スイッチ122b、スイッチ123b、および容量素子127bを有する。スイッチ121bの一方の端子はノードND1と電気的に接続され、他方の端子はノードND5と電気的に接続される。スイッチ122bの一方の端子はノードND5と電気的に接続され、他方の端子はノードND6と電気的に接続される。スイッチ123bの一方の端子はノードND5と電気的に接続され、他方の端子はノードND2と電気的に接続される。容量素子127bの一方の端子はノードND5と電気的に接続され、他方の端子はノードND6と電気的に接続される。ノードND6にはノードND4と同じ電位が供給される。
スイッチ121aおよびスイッチ121bは、前述したスイッチ121と同様に機能することができる。スイッチ122aおよびスイッチ122bは、前述したスイッチ122と同様に機能することができる。スイッチ123aおよびスイッチ123bは、前述したスイッチ123と同様に機能することができる。容量素子127aおよび容量素子127bは、前述した容量素子127と同様に機能することができる。
また、ノードND5はノードND3と同様に機能することができる。ノードND6はノードND4と同様に機能することができる。
<半導体装置200の動作>
上記の半導体装置100および半導体装置100bでは、ノードND3の電位をDA変換部110に入力されたデジタル信号に応じた電位にして出力端子135から出力にするために、リセット動作や書き込み動作などが必要となる。このため、新たなデジタル信号に応じた出力を出力端子135から得るためには、ノードND3の電位が安定するまでに一定の時間(セトリング時間)が必要となる。半導体装置200では、電流電圧変換部を複数設けることにより、セトリング時間を短縮することができる。
半導体装置200の動作について、図11のタイミングチャートおよび図12乃至図15の回路図を用いて説明する。図11のタイミングチャートは、DA変換部110の動作または非動作を示している。また、図11のタイミングチャートは、スイッチ121a、スイッチ122a、スイッチ123a、スイッチ121b、スイッチ122b、およびスイッチ123bのオン状態またはオフ状態、並びに、ノードND3、ノードND5、および出力端子135の電位変化を示している。
期間141aにおいて、スイッチ121aおよびスイッチ123aをオフ状態、スイッチ122aをオン状態とする。すると、ノードND3にノードND4の電位が供給される(リセット動作。図12(A)参照。)。この時、スイッチ123bがオン状態である場合、ノードND5と同じ電位が出力端子135から出力される。
次に、期間142aにおいて、スイッチ122aをオフ状態、スイッチ121aをオン状態とし、DA変換部110からノードND1に電流を供給する。すると、ノードND1に供給される電流値に応じた速度でノードND3の電位が上昇する(書き込み動作。図12(B)参照。)。
次に、期間143aにおいて、スイッチ121aをオフ状態とすると、ノードND3がフローティング状態となり、容量素子127aによりノードND3とノードND4の電位差が保持される(保持動作。図13(A)参照。)。また、DA変換部110の出力を停止する。
次に、期間144aにおいて、スイッチ123bをオフ状態とし、スイッチ123aをオン状態とする。すると、ノードND2とノードND3が同電位となり、ノードND3と同じ電位が出力端子135から出力される(出力動作。図13(B)参照。)。
次に、期間141bにおいて、スイッチ122bをオン状態として、ノードND5にノードND6の電位を供給する(リセット動作。図14(A)参照。)。
次に、期間142bにおいて、スイッチ122bをオフ状態、スイッチ121bをオン状態とし、DA変換部110からノードND1に電流を供給する。すると、ノードND1に供給される電流値に応じた速度でノードND5の電位が上昇する(書き込み動作。図14(B)参照。)。
次に、期間143bにおいて、スイッチ121bをオフ状態とすると、ノードND5がフローティング状態となり、容量素子127bによりノードND5とノードND6の電位差が保持される(保持動作。図15(A)参照。)。また、DA変換部110の出力を停止する。
次に、期間144bにおいて、スイッチ123aをオフ状態とし、スイッチ123bをオン状態とする。すると、ノードND2とノードND5が同電位となり、ノードND5と同じ電位が出力端子135から出力される(出力動作。図15(B)参照。)。
このようにして、半導体装置200は、電流電圧変換部120aまたは電流電圧変換部120bの一方で取得した電位を出力端子135から出力している間に、次に出力する電位を電流電圧変換部120aまたは電流電圧変換部120bの他方で取得することができる。すなわち、セトリング時間を著しく短縮、または実質的に無くすことができる。よって、出力端子135から出力する電位を迅速に変化させることができる。本発明の一態様によれば、高速動作が可能な半導体装置を実現することができる。
〔変形例1〕
半導体装置200の変形例として、半導体装置200aを図16に示す。半導体装置200aは、増幅部130に、電流電圧変換部120aと接続するオペアンプ131aと、電流電圧変換部120bと接続するオペアンプ131bと、を有する。
オペアンプ131aの非反転入力端子はノードND3と電気的に接続され、反転入力端子は出力端子と電気的に接続されている。オペアンプ131aの出力端子は、スイッチ132aを介して出力端子135と電気的に接続されている。オペアンプ131bの非反転入力端子はノードND5と電気的に接続され、反転入力端子は出力端子と電気的に接続されている。オペアンプ131bの出力端子は、スイッチ132bを介して出力端子135と電気的に接続されている。
〔変形例2〕
図17に示す半導体装置200bは、半導体装置200のDA変換部110を一つの電流源111と一つのスイッチ112とした構成を有している。半導体装置100dと同様に、半導体装置200bのDA変換部110は、入力されたデジタル信号に応じた期間スイッチ112をオン状態にして、ノードND3またはノードND5に電荷を供給することができる。
半導体装置200bは、半導体装置200、および半導体装置200aと比較してノードND3またはノードND5の電位が決定されるまでの時間(セトリング時間)が長くなり易いものの、電流源111とスイッチ112の総数を削減することができるため半導体装置の占有面積や消費電力などを低減することができる。
〔変形例3〕
図18に示す半導体装置200cは、半導体装置200aのDA変換部110を一つの電流源111と一つのスイッチ112とした構成を有している。半導体装置200bと同様に、半導体装置200cのDA変換部110は、入力されたデジタル信号に応じた期間スイッチ112をオン状態にして、ノードND3またはノードND5に電荷を供給することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態3)
本実施の形態では、上記実施の形態で開示した半導体装置を表示装置に用いる例について、図面を用いて説明する。図19(A)は、表示装置500の構成例を説明するブロック図である。
図19(A)に示す表示装置500は、駆動回路511、駆動回路521a、駆動回路521b、および表示領域531を有している。なお、駆動回路511、駆動回路521a、および駆動回路521bをまとめて「駆動回路」または「周辺駆動回路」という場合がある。
駆動回路521a、駆動回路521bは、例えば走査線駆動回路として機能できる。また、駆動回路511は、例えば信号線駆動回路として機能できる。なお、駆動回路521a、および駆動回路521bは、どちらか一方のみとしてもよい。また、表示領域531を挟んで駆動回路511と向き合う位置に、何らかの回路を設けてもよい。
また、図19(A)に例示する表示装置500は、各々が略平行に配設され、且つ、駆動回路521a、および/または駆動回路521bによって電位が制御されるm本の配線535と、各々が略平行に配設され、且つ、駆動回路511によって電位が制御されるn本の配線536と、を有する。さらに、表示領域531はマトリクス状に配設された複数の画素532を有する。画素532は、画素回路534および表示素子を有する。
また、3つの画素532を1つの画素として機能させることで、フルカラー表示を実現することができる。3つの画素532は、それぞれが赤色光、緑色光、または青色光の、透過率、反射率、または発光光量などを制御する。なお、3つの画素532で制御する光の色は赤、緑、青の組み合わせに限らず、黄、シアン、マゼンダであってもよい。
また、赤色光、緑色光、青色光を制御する画素に、白色光を制御する画素532を加えて、4つの画素532をまとめて1つの画素として機能させてもよい。白色光を制御する画素532を加えることで、表示領域の輝度を高めることができる。また、1つの画素として機能させる画素532を増やし、赤、緑、青、黄、シアン、およびマゼンダを適宜組み合わせて用いることにより、再現可能な色域を広げることができる。
画素を1920×1080のマトリクス状に配置すると、いわゆるフルハイビジョン(「2K解像度」、「2K1K」、「2K」などとも言われる。)の解像度で表示可能な表示装置500を実現することができる。また、例えば、画素を3840×2160のマトリクス状に配置すると、いわゆるウルトラハイビジョン(「4K解像度」、「4K2K」、「4K」などとも言われる。)の解像度で表示可能な表示装置500を実現することができる。また、例えば、画素を7680×4320のマトリクス状に配置すると、いわゆるスーパーハイビジョン(「8K解像度」、「8K4K」、「8K」などとも言われる。)の解像度で表示可能な表示装置500を実現することができる。画素を増やすことで、16Kや32Kの解像度で表示可能な表示装置500を実現することも可能である。
i行目の配線535_i(iは1以上m以下の自然数。)は、表示領域531においてm行n列(m、nは、ともに1以上の自然数。)に配設された複数の画素532のうち、i行に配設されたn個の画素532と電気的に接続される。また、j列目の配線536_j(jは1以上n以下の自然数。)は、m行n列に配設された画素532のうち、j列に配設されたm個の画素532に電気的に接続される。
〔表示素子〕
表示装置500は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子の一例としては、EL(エレクトロルミネッセンス)素子(有機EL素子、無機EL素子、または、有機物及び無機物を含むEL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDなど)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、MEMS(マイクロ・エレクトロ・メカニカル・システム)を用いた表示素子、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)、MIRASOL(登録商標)、IMOD(インターフェロメトリック・モジュレーション)素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、など、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。また、表示素子として量子ドットを用いてもよい。
EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)又はSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インク、電子粉流体(登録商標)、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。表示装置はプラズマディスプレイパネル(PDP)であってもよい。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、LEDを用いる場合、LEDの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するn型GaN半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するp型GaN半導体層などを設けて、LEDを構成することができる。なお、グラフェンやグラファイトと、結晶を有するn型GaN半導体層との間に、AlN層を設けてもよい。なお、LEDが有するGaN半導体層は、MOCVDで成膜してもよい。ただし、グラフェンを設けることにより、LEDが有するGaN半導体層は、スパッタ法で成膜することも可能である。
図19(B)、図19(C)、図20(A)、および図20(B)は、画素532に用いることができる回路構成例を示している。
〔発光表示装置用画素回路の一例〕
図19(B)に示す画素回路534は、トランジスタ461と、容量素子463と、トランジスタ468と、トランジスタ464と、を有する。また、図19(B)に示す画素回路534は、表示素子として機能できる発光素子469と電気的に接続されている。
トランジスタ461のソース電極およびドレイン電極の一方は、配線536_jに電気的に接続される。さらに、トランジスタ461のゲート電極は、配線535_iに電気的に接続される。配線536_jからはビデオ信号が供給される。
トランジスタ461は、ビデオ信号のノード465への書き込みを制御する機能を有する。
容量素子463の一対の電極の一方は、ノード465に電気的に接続され、他方は、ノード467に電気的に接続される。また、トランジスタ461のソース電極およびドレイン電極の他方は、ノード465に電気的に接続される。
容量素子463は、ノード465に書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ468のソース電極およびドレイン電極の一方は、電位供給線VL_aに電気的に接続され、他方はノード467に電気的に接続される。さらに、トランジスタ468のゲート電極は、ノード465に電気的に接続される。
トランジスタ464のソース電極およびドレイン電極の一方は、電位供給線V0に電気的に接続され、他方はノード467に電気的に接続される。さらに、トランジスタ464のゲート電極は、配線535_iに電気的に接続される。
発光素子469のアノードまたはカソードの一方は、電位供給線VL_bに電気的に接続され、他方は、ノード467に電気的に接続される。
発光素子469としては、例えば有機エレクトロルミネセンス素子(有機EL素子ともいう)などを用いることができる。ただし、発光素子469としては、これに限定されず、例えば無機材料からなる無機EL素子を用いても良い。
例えば、電位供給線VL_aまたは電位供給線VL_bの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。
図19(B)の画素回路534を有する表示装置500では、駆動回路521a、および/または駆動回路521bにより各行の画素回路534を順次選択し、トランジスタ461、およびトランジスタ464をオン状態にしてビデオ信号をノード465に書き込む。
ノード465にデータが書き込まれた画素532は、トランジスタ461、およびトランジスタ464がオフ状態になることで保持状態になる。さらに、ノード465に書き込まれたデータの電位に応じてトランジスタ468のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子469は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、図20(A)に示すように、トランジスタ461、トランジスタ464、およびトランジスタ468として、バックゲートを有するトランジスタを用いてもよい。図20(A)に示すトランジスタ461、およびトランジスタ464は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。また、トランジスタ468はバックゲートがノード467と電気的に接続されている。よって、バックゲートがノード467と常に同じ電位となる。
〔液晶表示装置用画素回路の一例〕
図19(C)に示す画素回路534は、トランジスタ461と、容量素子463と、を有する。また、図19(C)に示す画素回路534は、表示素子として機能できる液晶素子462と電気的に接続されている。
液晶素子462の一対の電極の一方の電位は、画素回路534の仕様に応じて適宜設定される。例えば、液晶素子462の一対の電極の一方に、共通の電位(コモン電位)を与えてもよいし、特定の電位が供給される配線(以下、「容量線CL」ともいう。)と同電位としてもよい。また、液晶素子462の一対の電極の一方に、画素532毎に異なる電位を与えてもよい。液晶素子462の一対の電極の他方はノード466に電気的に接続されている。液晶素子462は、ノード466に書き込まれるデータにより配向状態が設定される。
液晶素子462を備える表示装置の駆動方法としては、例えば、TNモード、STNモード、VAモード、ASM(Axially Symmetric Aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVAモード、PVA(Patterned Vertical Alignment)モード、IPSモード、FFSモード、またはTBA(Transverse Bend Alignment)モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electrically Controlled Birefringence)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、PNLC(Polymer Network Liquid Crystal)モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相(Blue Phase)を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、液晶材料の固有抵抗は、1×109Ω・cm以上であり、好ましくは1×1011Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明細書における固有抵抗の値は、20℃で測定した値とする。
i行j列目の画素回路534において、トランジスタ461のソース電極およびドレイン電極の一方は、配線536_jに電気的に接続され、他方はノード466に電気的に接続される。トランジスタ461のゲート電極は、配線535_iに電気的に接続される。配線536_jからはビデオ信号が供給される。トランジスタ461は、ノード466へのビデオ信号の書き込みを制御する機能を有する。
容量素子463の一対の電極の一方は、容量線CLに電気的に接続され、他方は、ノード466に電気的に接続される。なお、容量線CLの電位は、画素回路534の仕様に応じて適宜設定される。容量素子463は、ノード466に書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図19(C)の画素回路534を有する表示装置500では、駆動回路521a、および/または駆動回路521bにより各行の画素回路534を順次選択し、トランジスタ461をオン状態にしてノード466にビデオ信号を書き込む。
ノード466にビデオ信号が書き込まれた画素回路534は、トランジスタ461がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、表示領域531に画像を表示できる。
また、図20(B)に示すように、トランジスタ461にバックゲートを有するトランジスタを用いてもよい。図20(B)に示すトランジスタ461は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。
〔周辺回路の構成例〕
次に、図21を用いて駆動回路511の構成例を説明する。駆動回路511は、シフトレジスタ512、第1のラッチ回路513、第2のラッチ回路514、およびDA変換出力回路515を有する。
シフトレジスタ512はn個のレジスタSR(レジスタSR_1乃至レジスタSR_n)を有する。シフトレジスタ512にはスタートパルスSP、クロック信号CLKなどが入力される。
第1のラッチ回路513はn個のラッチLAT_1(ラッチLAT_11乃至ラッチLAT_1n)を有する。第1のラッチ回路513には映像情報を含むデジタル信号などが入力される。全てのラッチLAT_1は入力されたデジタル信号を保持する機能を有する。また、j番目のレジスタSR_jの出力は、j番目のラッチLAT_1jに入力される。また、レジスタSR_jはラッチLAT_1jの動作を制御する信号を出力する。
第2のラッチ回路514はn個のラッチLAT_2(ラッチLAT_21乃至ラッチLAT_2n)を有する。全てのラッチLAT_2は入力されたデジタル信号を保持する機能を有する。また、j番目のラッチLAT_1jの出力は、j番目のラッチLAT_2jに入力される。
DA変換出力回路515は、n個の変換出力回路CA(変換出力回路CA_1乃至変換出力回路CA_n)を有する。変換出力回路CAは、入力されたデジタル信号をアナログ電圧信号に変換する機能を有する。変換出力回路CAとして、上記実施の形態に開示した半導体装置を用いることができる。また、j番目のラッチLAT_2jの出力は、j番目の変換出力回路CA_jに入力される。また、j番目の変換出力回路CA_jの出力は、配線536_jに供給される。
〔周辺回路の動作例〕
本実施の形態では、駆動回路511が、i行目の画素回路534に接続する配線536_jにビデオ信号を供給する動作について説明する。また、本実施の形態では変換出力回路CA_jとして半導体装置200を用いる場合について説明する。
i行目の配線535_iが選択されると、シフトレジスタ512にスタートパルスSPが入力される。シフトレジスタ512が有するレジスタSR_1乃至レジスタSR_nの出力は、スタートパルスSPをきっかけとして、クロック信号CLKと同期して順送りされる。このため、動作するラッチLAT_1がクロック信号CLKと同期して順次選択される。具体的には、シフトレジスタ512にスタートパルスSPが入力されると、まず1番目のレジスタSR_1から1列目が選択されたことを知らせる列選択信号がラッチLAT_11、ラッチLAT_21、変換出力回路CA_1に入力される。よって、j列目が選択されたことを知らせる列選択信号は、ラッチLAT_1j、ラッチLAT_2j、変換出力回路CA_jに入力される。
図22および図23は、j列目のレジスタSR_j、ラッチLAT_1j、ラッチLAT_2j、および変換出力回路CA_jの動作を説明するブロック図である。j列に列選択信号が入力されると、変換出力回路CA_j(半導体装置200)が有する電流電圧変換部120aまたは電流電圧変換部120bのうち、i−1行目に書き込み動作が行なわれた方(例えば、電流電圧変換部120a。)のスイッチ123(例えば、スイッチ123a。)がオン状態となり、配線536_jにビデオ信号が供給される(図22(A)参照。)。
また、ラッチLAT_1jは、i−1行目の動作時に書き込まれたデジタル信号DS_i−1をラッチLAT_2jに転送する(図22(A)参照。)。その後、ラッチLAT_1jにデータ線DATAからデジタル信号DS_iが書き込まれ、ラッチLAT_1jはそれを保持する(図22(B)参照。)。
また、電流電圧変換部120aまたは電流電圧変換部120bのうち、もう一方の電流電圧変換部120(例えば、電流電圧変換部120b。)では、リセット動作に続いてラッチLAT_2jに保持されているデジタル信号に応じた電位の書き込み動作、および当該電位の保持動作が行なわれる(図22(C)参照。)。
上記動作がn列目まで終了すると、i+1行目の配線535_i+1が選択され、シフトレジスタ512にスタートパルスSPが入力される。また、j列目が選択されたことを知らせる列選択信号がラッチLAT_1j、ラッチLAT_2j、変換出力回路CA_jに入力される。
j列に列選択信号が入力されると、変換出力回路CA_j(半導体装置200)が有する電流電圧変換部120aまたは電流電圧変換部120bのうち、i行目に書き込み動作が行なわれた方(例えば、電流電圧変換部120b。)のスイッチ123(例えば、スイッチ123b。)がオン状態となり、配線536_jにビデオ信号が供給される(図23(A)参照。)。
また、ラッチLAT_1jは、i行目の動作時に書き込まれたデジタル信号DS_iをラッチLAT_2jに転送する(図23(A)参照。)。その後、ラッチLAT_1jにデータ線DATAからデジタル信号DS_i+1が書き込まれ、ラッチLAT_1jはそれを保持する(図23(B)参照。)。
また、電流電圧変換部120aまたは電流電圧変換部120bのうち、もう一方の電流電圧変換部120(例えば、電流電圧変換部120a。)では、リセット動作に続いてラッチLAT_2jに保持されているデジタル信号に応じた電位の書き込み動作、および当該電位の保持動作が行なわれる(図23(C)参照。)。
上記動作が繰り返され、m行n列まで終了すると、次のフレームの書き込みが開始される。このようにして、表示領域531に画像を表示させることができる。変換出力回路CAに複数の電流電圧変換部を設けることにより、一つの電流電圧変換部からビデオ信号を出力している間に、他の電流電圧変換部で次のビデオ信号の出力を準備することができる。よって、実質的にセトリング時間を無くす、もしくは短くすることができる。よって、画素にビデオ信号を迅速に供給することができる。本発明の一態様によれば、解像度を高めても消費電力が増加しにくい表示装置を実現することができる。本発明の一態様によれば、表示品位の良好な表示装置を実現することができる。
また、図24に示す駆動回路511aのように、第2のラッチ回路514とDA変換出力回路515の間にレベルシフタ516を設けてもよい。レベルシフタ516は、各列に対応するシフタLS(シフタLS_1乃至シフタLS_n)を有する。j列目のシフタLS_jは、ラッチLAT_2jから出力された信号の電圧振幅を大きくして、変換出力回路CA_jに入力する機能を有する。レベルシフタ516を設けることで、シフトレジスタ512、第1のラッチ回路513、および第2のラッチ回路514の動作電圧を小さくすることができる。よって、表示装置500の消費電力を低減することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態4)
本実施の形態では、上記実施の形態に示した画素回路や駆動回路などに用いることができるトランジスタの一例を示す。
本発明の一態様の半導体装置などは、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
〔ボトムゲート型トランジスタ〕
図25(A1)は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ410の断面図である。トランジスタ410は、基板271上に絶縁層272を介して電極246を有する。また、電極246上に絶縁層226を介して半導体層242を有する。電極246はゲート電極として機能できる。絶縁層226はゲート絶縁層として機能できる。
また、半導体層242のチャネル形成領域上に絶縁層225を有する。また、半導体層242の一部と接して、絶縁層226上に電極244aおよび電極244bを有する。電極244aの一部、および電極244bの一部は、絶縁層225上に形成される。
絶縁層225は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層225を設けることで、電極244aおよび電極244bの形成時に生じる半導体層242の露出を防ぐことができる。よって、電極244aおよび電極244bの形成時に、半導体層242のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ410は、電極244a、電極244bおよび絶縁層225上に絶縁層228を有し、絶縁層228の上に絶縁層229を有する。
なお、半導体層242に酸化物半導体を用いる場合、電極244aおよび電極244bの、少なくとも半導体層242と接する部分に、半導体層242の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層242中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はn型化し、n型領域(n+層)となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。酸化物半導体から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
半導体層242にソース領域およびドレイン領域が形成されることにより、電極244aおよび電極244bと半導体層242の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
半導体層242にシリコンなどの半導体を用いる場合は、半導体層242と電極244aの間、および半導体層242と電極244bの間に、n型半導体またはp型半導体として機能する層を設けることが好ましい。n型半導体またはp型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層229は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層229を省略することもできる。
なお、半導体層242に酸化物半導体を用いる場合、絶縁層229の形成前または形成後、もしくは絶縁層229の形成前後に加熱処理を行ってもよい。加熱処理を行うことで、絶縁層229や他の絶縁層中に含まれる酸素を半導体層242中に拡散させ、半導体層242中の酸素欠損を補填することができる。または、絶縁層229を加熱しながら成膜することで、半導体層242中の酸素欠損を補填することができる。
なお、一般に、CVD法は、プラズマを利用するプラズマCVD(PECVD:Plasma Enhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic CVD)法などに分類できる。
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、MBE(Molecular Beam Epitaxy)法、PLD(Pulsed Laser Deposition)法、IAD(Ion beam Assisted Deposition)法、ALD(Atomic Layer Deposition)法などに分類できる。
プラズマCVD法は、比較的低温で高品質の膜が得られる。また、MOCVD法や蒸着法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
また、一般に、スパッタリング法は、DCスパッタリング法、マグネトロンスパッタリング法、RFスパッタリング法、イオンビームスパッタリング法、ECR(Electron Cyclotron Resonance)スパッタリング法、対向ターゲットスパッタリング法などに分類できる。
対向ターゲットスパッタリング法では、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
図25(A2)に示すトランジスタ411は、絶縁層229上にバックゲート電極として機能できる電極223を有する点がトランジスタ410と異なる。電極223は、電極246と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位(GND電位)や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
電極246および電極223は、どちらもゲート電極として機能することができる。よって、絶縁層226、絶縁層225、絶縁層228、および絶縁層229は、それぞれがゲート絶縁層として機能することができる。なお、電極223は、絶縁層228と絶縁層229の間に設けてもよい。
なお、電極246または電極223の一方を、「ゲート電極」または「ゲート」という場合、他方を「バックゲート電極」または「バックゲート」という。例えば、トランジスタ411において、電極223を「ゲート電極」と言う場合、電極246を「バックゲート電極」と言う。なお、電極223を「ゲート電極」として用いる場合は、トランジスタ411をトップゲート型のトランジスタの一種と考えることができる。また、電極246および電極223のどちらか一方を、「第1のゲート電極」といい、他方を「第2のゲート電極」という場合がある。
半導体層242を挟んで電極246および電極223を設けることで、更には、電極246および電極223を同電位とすることで、半導体層242においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ411のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ411は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ411の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能(特に静電気などに対する電界遮蔽機能)を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
また、電極246および電極223は、それぞれが外部からの電界を遮蔽する機能を有するため、絶縁層272側もしくは電極223上方に生じる荷電粒子等の電荷が半導体層242のチャネル形成領域に影響しない。この結果、ストレス試験(例えば、ゲートに負の電荷を印加する−GBT(Gate Bias−Temperature)ストレス試験)による劣化が抑制される。また、ドレイン電圧の大きさにより、オン電流が流れ始めるゲート電圧(立ち上がり電圧)が変化する現象を軽減することができる。なお、この効果は、電極246および電極223が、同電位、または異なる電位の場合において生じる。
なお、BTストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化(経年変化)を短時間で評価することができる。特に、BTストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、電極246および電極223を有し、且つ電極246および電極223を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する+GBTストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
図25(B1)に、ボトムゲート型のトランジスタの1つであるチャネル保護型のトランジスタ420の断面図を示す。トランジスタ420は、トランジスタ410とほぼ同様の構造を有しているが、絶縁層225が半導体層242を覆っている点が異なる。絶縁層225を設けることで、電極244aおよび電極244bの形成時に生じる半導体層242の露出を防ぐことができる。よって、電極244aおよび電極244bの形成時に半導体層242の薄膜化を防ぐことができる。
また、半導体層242と重なる絶縁層225の一部を選択的に除去して形成した開口部において、半導体層242と電極244aが電気的に接続している。また、半導体層242と重なる絶縁層225の一部を選択的に除去して形成した他の開口部において、半導体層242と電極244bが電気的に接続している。絶縁層225の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
図25(B2)に示すトランジスタ421は、絶縁層229上にバックゲート電極として機能できる電極223を有する点が、トランジスタ420と異なる。
また、トランジスタ420およびトランジスタ421は、トランジスタ410およびトランジスタ411よりも、電極244aと電極246の間の距離と、電極244bと電極246の間の距離が長くなる。よって、電極244aと電極246の間に生じる寄生容量を小さくすることができる。また、電極244bと電極246の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
図25(C1)に示すトランジスタ425は、ボトムゲート型のトランジスタの1つであるチャネルエッチング型のトランジスタである。トランジスタ425は、絶縁層225を設けずに、半導体層242に接して電極244aおよび電極244bを形成する。このため、電極244aおよび電極244bの形成時に露出する半導体層242の一部がエッチングされる場合がある。一方、絶縁層225を設けないため、トランジスタの生産性を高めることができる。
図25(C2)に示すトランジスタ426は、絶縁層229上にバックゲート電極として機能できる電極223を有する点が、トランジスタ425と異なる。
〔トップゲート型トランジスタ〕
図26(A1)に、トップゲート型のトランジスタの一種であるトランジスタ430の断面図を示す。トランジスタ430は、基板271の上に絶縁層272を介して半導体層242を有し、半導体層242および絶縁層272上に、半導体層242の一部に接する電極244a、および半導体層242の一部に接する電極244bを有し、半導体層242、電極244a、および電極244b上に絶縁層226を有し、絶縁層226上に電極246を有する。
トランジスタ430は、電極246および電極244a、並びに、電極246および電極244bが重ならないため、電極246および電極244aの間に生じる寄生容量、並びに、電極246および電極244bの間に生じる寄生容量を小さくすることができる。また、電極246を形成した後に、電極246をマスクとして用いて不純物255を半導体層242に導入することで、半導体層242中に自己整合(セルフアライメント)的に不純物領域を形成することができる(図26(A3)参照)。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
なお、不純物255の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
不純物255としては、例えば、第13族元素または第15族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層242に酸化物半導体を用いる場合は、不純物255として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
図26(A2)に示すトランジスタ431は、電極223および絶縁層227を有する点がトランジスタ430と異なる。トランジスタ431は、絶縁層272の上に形成された電極223を有し、電極223上に形成された絶縁層227を有する。電極223は、バックゲート電極として機能することができる。よって、絶縁層227は、ゲート絶縁層として機能することができる。絶縁層227は、絶縁層226と同様の材料および方法により形成することができる。
トランジスタ411と同様に、トランジスタ431は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ431の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図26(B1)に例示するトランジスタ440は、トップゲート型のトランジスタの1つである。トランジスタ440は、電極244aおよび電極244bを形成した後に半導体層242を形成する点が、トランジスタ430と異なる。また、図26(B2)に例示するトランジスタ441は、電極223および絶縁層227を有する点が、トランジスタ440と異なる。トランジスタ440およびトランジスタ441において、半導体層242の一部は電極244a上に形成され、半導体層242の他の一部は電極244b上に形成される。
トランジスタ411と同様に、トランジスタ441は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ441の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図27(A1)に例示するトランジスタ442は、トップゲート型のトランジスタの1つである。トランジスタ442は、絶縁層229上に電極244aおよび電極244bを有する。電極244aおよび電極244bは、絶縁層228および絶縁層229に形成した開口部において半導体層242と電気的に接続する。
また、電極246と重ならない絶縁層226の一部が除去されている。また、トランジスタ442が有する絶縁層226の一部は、電極246の端部を越えて延伸している。
電極246と絶縁層226をマスクとして用いて不純物255を半導体層242に導入することで、半導体層242中に自己整合(セルフアライメント)的に不純物領域を形成することができる(図27(A3)参照)。
この時、半導体層242の電極246と重なる領域には不純物255が導入されず、電極246と重ならない領域に不純物255が導入される。また、半導体層242の絶縁層226を介して不純物255が導入された領域の不純物濃度は、絶縁層226を介さずに不純物255が導入された領域よりも低くなる。よって、半導体層242中の電極246と隣接する領域にLDD(Lightly Doped Drain)領域が形成される。
図27(A2)に示すトランジスタ443は、半導体層242の下方に電極223を有する点がトランジスタ442と異なる。また、電極223は絶縁層272を介して半導体層242と重なる。電極223は、バックゲート電極として機能することができる。
また、図27(B1)に示すトランジスタ444および図27(B2)に示すトランジスタ445のように、絶縁層226の電極246と重ならない領域を全て除去してもよい。また、図27(C1)に示すトランジスタ446および図27(C2)に示すトランジスタ447のように、絶縁層226の開口部以外を除去せずに残してもよい。
トランジスタ444、トランジスタ445、トランジスタ446、およびトランジスタ447も、電極246を形成した後に、電極246をマスクとして用いて不純物255を半導体層242に導入することで、半導体層242中に自己整合的に不純物領域を形成することができる。
図28(A)に、トップゲート型のトランジスタの一例として、基板271に半導体基板を用いたトランジスタ471およびトランジスタ472の断面図を示す。半導体基板を用いて形成されたトランジスタは、高速動作が可能である。本実施の形態では、基板271としてp型の単結晶シリコン基板を用いる例を示す。トランジスタ471およびトランジスタ472は、基板271中にチャネルが形成されるトランジスタである。
トランジスタ471は、nチャネル型のトランジスタとして機能することができる。トランジスタ471は、チャネル形成領域283、LDD(LDD:Lightly Doped Drain)領域やエクステンション領域として機能するn型不純物領域284、ソース領域またはドレイン領域として機能するn型不純物領域285、絶縁層216、電極287を有している。電極287はゲート電極として機能する。絶縁層216はゲート絶縁層として機能する。なお、n型不純物領域285の不純物濃度は、n型不純物領域284よりも高い。電極287の側面には側壁絶縁層286が設けられており、電極287および側壁絶縁層286をマスクとして用いて、n型不純物領域284、n型不純物領域285を自己整合的に形成することができる。
トランジスタ472は、pチャネル型のトランジスタとして機能することができる。トランジスタ472は、n型のウェル281に形成される。n型のウェル281は、基板271の一部にn型を付与する不純物元素を添加して形成される。トランジスタ472は、チャネル形成領域293、LDD(Lightly Doped Drain)領域やエクステンション領域として機能するp型不純物領域294、ソース領域またはドレイン領域として機能するp型不純物領域295、絶縁層216、電極297を有している。電極297はゲート電極として機能する。絶縁層216はゲート絶縁層として機能する。なお、p型不純物領域295の不純物濃度は、p型不純物領域294よりも高い。電極297の側面には側壁絶縁層296が設けられており、電極297および側壁絶縁層296をマスクとして用いて、p型不純物領域294、p型不純物領域295を自己整合的に形成することができる。
トランジスタ471およびトランジスタ472は素子分離領域299により、基板271に形成される他のトランジスタと分離されている。また、電極287、側壁絶縁層286、電極297、および側壁絶縁層296を覆って、絶縁層228および絶縁層229が形成されている。また、絶縁層229上に平坦な表面を有する絶縁層275が形成され、絶縁層275上に電極289a、電極289b、電極292a、および電極292bが形成されている。
素子分離領域299は、STI(Shallow Trench Isolation)法や、LOCOS(Local Oxidation of Silicon)法を用いて形成することができる。なお、STI法はLOCOSによる素子分離法で発生した素子分離部のバーズビークを抑制することができ、素子分離部の縮小等が可能となる。よって、素子分離領域299の形成は、STI法を用いて行うことが好ましい。
側壁絶縁層286、および側壁絶縁層296は絶縁層を異方性エッチングするなど、既知の方法で作製することができる。
電極289aは、絶縁層275、絶縁層229、および絶縁層228の一部を除去して形成した開口において、コンタクトプラグ288aを介してn型不純物領域285の一方と電気的に接続されている。電極289bは、絶縁層275、絶縁層229、および絶縁層228の一部を除去して形成した開口において、コンタクトプラグ288bを介してn型不純物領域285のもう一方と電気的に接続されている。
電極292aは、絶縁層275、絶縁層229、および絶縁層228の一部を除去して形成された開口において、コンタクトプラグ298aを介してp型不純物領域295の一方と電気的に接続されている。電極292bは、絶縁層275、絶縁層229、および絶縁層228の一部を除去して形成した開口において、コンタクトプラグ298bを介してp型不純物領域295のもう一方と電気的に接続されている。
トランジスタ471および/またはトランジスタ472としてシリサイド(サリサイド)を有するトランジスタや、側壁絶縁層を有さないトランジスタを用いてもよい。シリサイド(サリサイド)を有する構造であると、ソース領域およびドレイン領域をより低抵抗化でき、半導体装置の高速化が可能である。また、低電圧での動作が可能となるため、半導体装置の消費電力を低減することが可能である。
〔Fin型トランジスタ〕
図28(B1)および図28(B2)に、基板271に半導体基板を用いたトランジスタの他の一例を示す。図28(B1)はトランジスタ291のチャネル長方向の断面図であり、図28(B2)はトランジスタ291のチャネル幅方向の断面図である。トランジスタ291はFin型のトランジスタである。Fin型のトランジスタは、実効上のチャネル幅が増大し、トランジスタのオン特性を向上させることができる。また、チャネル形成領域に対するゲート電極の電界の寄与を高くすることができるため、トランジスタのオフ特性を向上させることができる。
また、トランジスタ291において、絶縁層275上に電極289cが形成されている。電極289cは、絶縁層275、絶縁層229、および絶縁層228の一部を除去して形成された開口において、コンタクトプラグ288cを介して電極287と電気的に接続されている(図28(B2)参照。)。
〔s−channel型トランジスタ〕
図29に、半導体層242として酸化物半導体を用いたトランジスタ構造の一例を示す。図29に例示するトランジスタ450は、半導体層242aの上に半導体層242bが形成され、半導体層242bの上面並びに半導体層242a及び半導体層242bの側面が半導体層242cに覆われた構造を有する。図29(A)はトランジスタ450の上面図である。図29(B)は、図29(A)中のX1−X2の一点鎖線で示した部位の断面図(チャネル長方向の断面図)である。図29(C)は、図29(A)中のY1−Y2の一点鎖線で示した部位の断面図(チャネル幅方向の断面図)である。
また、トランジスタ450は、ゲート電極として機能する電極243を有する。電極243は、電極246と同様の材料および方法で形成することができる。本実施の形態では、電極243を2層の導電層の積層としている。
半導体層242a、半導体層242b、および半導体層242cは、InもしくはGaの一方、または両方を含む材料で形成する。代表的には、In−Ga酸化物(InとGaを含む酸化物)、In−Zn酸化物(InとZnを含む酸化物)、In−M−Zn酸化物(Inと、元素Mと、Znを含む酸化物。元素Mは、Al、Ti、Ga、Y、Zr、La、Ce、NdまたはHfから選ばれた1種類以上の元素で、Inよりも酸素との結合力が強い金属元素である。)がある。
半導体層242aおよび半導体層242cは、半導体層242bを構成する金属元素のうち、1種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、半導体層242aおよび半導体層242bとの界面、ならびに半導体層242cおよび半導体層242bとの界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
半導体層242aおよび半導体層242cの厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。また、半導体層242bの厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
また、半導体層242bがIn−M−Zn酸化物であり、半導体層242aおよび半導体層242cもIn−M−Zn酸化物であるとき、半導体層242aおよび半導体層242cをIn:M:Zn=x1:y1:z1[原子数比]、半導体層242bをIn:M:Zn=x2:y2:z2[原子数比]とすると、y1/x1がy2/x2よりも大きくなるように半導体層242a、半導体層242c、および半導体層242bを選択することができる。好ましくは、y1/x1がy2/x2よりも1.5倍以上大きくなるように半導体層242a、半導体層242c、および半導体層242bを選択する。さらに好ましくは、y1/x1がy2/x2よりも2倍以上大きくなるように半導体層242a、半導体層242c、および半導体層242bを選択する。より好ましくは、y1/x1がy2/x2よりも3倍以上大きくなるように半導体層242a、半導体層242cおよび半導体層242bを選択する。y1がx1以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、y1がx1の3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、y1はx1の3倍未満であると好ましい。半導体層242aおよび半導体層242cを上記構成とすることにより、半導体層242aおよび半導体層242cを、半導体層242bよりも酸素欠損が生じにくい層とすることができる。
なお、半導体層242aおよび半導体層242cがIn−M−Zn酸化物であるとき、Inおよび元素Mの和を100atomic%としたときのInと元素Mの原子数比率は、好ましくはInが50atomic%未満、元素Mが50atomic%以上、さらに好ましくはInが25atomic%未満、元素Mが75atomic%以上とする。また、半導体層242bがIn−M−Zn酸化物であるとき、Inおよび元素Mの和を100atomic%としたときのInと元素Mの原子数比率は好ましくはInが25atomic%以上、元素Mが75atomic%未満、さらに好ましくはInが34atomic%以上、元素Mが66atomic%未満とする。
例えば、InまたはGaを含む半導体層242a、およびInまたはGaを含む半導体層242cとしてIn:Ga:Zn=1:3:2、1:3:4、1:3:6、1:6:4、または1:9:6などの原子数比のターゲットを用いて形成したIn−Ga−Zn酸化物や、In:Ga=1:9などの原子数比のターゲットを用いて形成したIn−Ga酸化物や、酸化ガリウムなどを用いることができる。また、半導体層242bとしてIn:Ga:Zn=3:1:2、1:1:1、5:5:6、5:1:7、または4:2:4.1などの原子数比のターゲットを用いて形成したIn−Ga−Zn酸化物を用いることができる。なお、半導体層242a、半導体層242b、および半導体層242cの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス20%の変動を含む。
半導体層242bを用いたトランジスタに安定した電気特性を付与するためには、半導体層242b中の不純物および酸素欠損を低減して高純度真性化し、半導体層242bを真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層242b中のチャネル形成領域が真性または実質的に真性と見なせる半導体層とすることが好ましい。
なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度が、8×1011/cm3未満、好ましくは1×1011/cm3未満、さらに好ましくは1×1010/cm3未満であり、1×10−9/cm3以上である酸化物半導体層をいう。
図30に、半導体層242として酸化物半導体を用いたトランジスタ構造の一例を示す。図30に例示するトランジスタ422は、半導体層242aの上に半導体層242bが形成されている。トランジスタ422は、バックゲート電極を有するボトムゲート型のトランジスタの一種である。図30(A)はトランジスタ422の上面図である。図30(B)は、図30(A)中のX1−X2の一点鎖線で示した部位の断面図(チャネル長方向の断面図)である。図30(C)は、図30(A)中のY1−Y2の一点鎖線で示した部位の断面図(チャネル幅方向の断面図)である。
絶縁層229上に設けられた電極223は、絶縁層226、絶縁層228、および絶縁層229に設けられた開口247aおよび開口247bにおいて、電極246と電気的に接続されている。よって、電極223と電極246には、同じ電位が供給される。また、開口247aおよび開口247bは、どちらか一方を設けなくてもよい。また、開口247aおよび開口247bの両方を設けなくてもよい。開口247aおよび開口247bの両方を設けない場合は、電極223と電極246に異なる電位を供給することができる。
[酸化物半導体のエネルギーバンド構造]
ここで、半導体層242a、半導体層242b、および半導体層242cの積層により構成される半導体層242の機能およびその効果について、図34(A)および図34(B)に示すエネルギーバンド構造図を用いて説明する。図34(A)は、図29(B)にD1−D2の一点鎖線で示す部位のエネルギーバンド構造図である。図34(A)は、トランジスタ450のチャネル形成領域のエネルギーバンド構造を示している。
図34(A)中、Ec382、Ec383a、Ec383b、Ec383c、Ec386は、それぞれ、絶縁層272、半導体層242a、半導体層242b、半導体層242c、絶縁層226の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差(「電子親和力」ともいう。)は、真空準位と価電子帯上端のエネルギーとの差(イオン化ポテンシャルともいう。)からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ(例えば、HORIBA JOBIN YVON社 UT−300)を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultraviolet Photoelectron Spectroscopy)装置(例えば、ULVAC−PHI社 VersaProbe)を用いて測定できる。
なお、原子数比がIn:Ga:Zn=1:3:2のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4.5eVである。また、原子数比がIn:Ga:Zn=1:3:4のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.4eV、電子親和力は約4.5eVである。また、原子数比がIn:Ga:Zn=1:3:6のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.3eV、電子親和力は約4.5eVである。また、原子数比がIn:Ga:Zn=1:6:2のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.9eV、電子親和力は約4.3eVである。また、原子数比がIn:Ga:Zn=1:6:8のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4.4eVである。また、原子数比がIn:Ga:Zn=1:6:10のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4.5eVである。また、原子数比がIn:Ga:Zn=1:1:1のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約3.2eV、電子親和力は約4.7eVである。また、原子数比がIn:Ga:Zn=3:1:2のターゲットを用いて形成したIn−Ga−Zn酸化物のエネルギーギャップは約2.8eV、電子親和力は約5.0eVである。
絶縁層272と絶縁層226は絶縁物であるため、Ec382とEc386は、Ec383a、Ec383b、およびEc383cよりも真空準位に近い(電子親和力が小さい)。
また、Ec383aは、Ec383bよりも真空準位に近い。具体的には、Ec383aは、Ec383bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近いことが好ましい。
また、Ec383cは、Ec383bよりも真空準位に近い。具体的には、Ec383cは、Ec383bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近いことが好ましい。
また、半導体層242aと半導体層242bとの界面近傍、および、半導体層242bと半導体層242cとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層242bを主として移動することになる。そのため、半導体層242aと絶縁層272との界面、または、半導体層242cと絶縁層226との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、半導体層242aと半導体層242bとの界面、および半導体層242cと半導体層242bとの界面に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有するトランジスタ450は、高い電界効果移動度を実現することができる。
なお、図34(A)に示すように、半導体層242aと絶縁層272の界面、および半導体層242cと絶縁層226の界面近傍には、不純物や欠陥に起因したトラップ準位390が形成され得るものの、半導体層242a、および半導体層242cがあることにより、半導体層242bと当該トラップ準位とを遠ざけることができる。
特に、本実施の形態に例示するトランジスタ450は、半導体層242bの上面と側面が半導体層242cと接し、半導体層242bの下面が半導体層242aと接して形成されている。このように、半導体層242bを半導体層242aと半導体層242cで覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる。
ただし、Ec383aまたはEc383cと、Ec383bとのエネルギー差が小さい場合、半導体層242bの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ec383a、およびEc383cと、Ec383bとのエネルギー差を、それぞれ0.1eV以上、好ましくは0.15eV以上とすると、トランジスタのしきい値電圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。
また、半導体層242a、および半導体層242cのバンドギャップは、半導体層242bのバンドギャップよりも広いほうが好ましい。
図34(B)は、図30(B)にD3−D4の一点鎖線で示す部位のエネルギーバンド構造図である。図34(B)は、トランジスタ422のチャネル形成領域のエネルギーバンド構造を示している。
図34(B)中、Ec387は、絶縁層228の伝導帯下端のエネルギーを示している。半導体層242を半導体層242aと半導体層242bの2層とすることで、トランジスタの生産性を高めることができる。なお、半導体層242cを設けない分、トラップ準位390の影響を受けやすくなるが、半導体層242を単層構造とした場合よりも高い電界効果移動度を実現することができる。
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することができる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼性の良好な半導体装置を実現することができる。
また、酸化物半導体は、エネルギーギャップが3.0eV以上と大きく、可視光に対する透過率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては、オフ電流を使用時の温度条件下(例えば、25℃)において、100zA(1×10−19A)以下、もしくは10zA(1×10−20A)以下、さらには1zA(1×10−21A)以下とすることができる。このため、消費電力の少ない半導体装置を提供することができる。
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よって、消費電力が少ない表示素子や表示装置などの半導体装置を実現することができる。または、信頼性の良好な表示素子や表示装置などの半導体装置を実現することができる。
図29に示すトランジスタ450の説明にもどる。絶縁層272に設けた凸部上に半導体層242bを設けることによって、半導体層242bの側面も電極243で覆うことができる。すなわち、トランジスタ450は、電極243の電界によって、半導体層242bを電気的に取り囲むことができる構造を有している。このように、導電膜の電界によって、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造を、surrounded channel(s−channel)構造とよぶ。また、s−channel構造を有するトランジスタを、「s−channel型トランジスタ」もしくは「s−channelトランジスタ」ともいう。
s−channel構造では、半導体層242bの全体(バルク)にチャネルを形成することもできる。s−channel構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流を得ることができる。また、電極243の電界によって、半導体層242bに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、s−channel構造では、トランジスタのオフ電流をさらに小さくすることができる。
なお、絶縁層272の凸部を高くし、また、チャネル幅を小さくすることで、s−channel構造によるオン電流の増大効果、オフ電流の低減効果などをより高めることができる。また、半導体層242bの形成時に、露出する半導体層242aを除去してもよい。この場合、半導体層242aと半導体層242bの側面が揃う場合がある。
また、図31に示すトランジスタ451のように、半導体層242の下方に、絶縁層を介して電極223を設けてもよい。図31(A)はトランジスタ451の上面図である。図31(B)は、図31(A)中のX1−X2の一点鎖線で示した部位の断面図である。図31(C)は、図31(A)中のY1−Y2の一点鎖線で示した部位の断面図である。
また、図32に示すトランジスタ452のように、電極243の上方に絶縁層275を設け、絶縁層275上に層214を設けてもよい。図32(A)はトランジスタ452の上面図である。図32(B)は、図32(A)中のX1−X2の一点鎖線で示した部位の断面図である。図32(C)は、図32(A)中のY1−Y2の一点鎖線で示した部位の断面図である。
なお、図32では、層214を絶縁層275上に設けているが、絶縁層228上、または絶縁層229上に設けてもよい。層214を、遮光性を有する材料で形成することで、光照射によるトランジスタの特性変動や、信頼性の低下などを防ぐことができる。なお、層214を少なくとも半導体層242bよりも大きく形成し、層214で半導体層242bを覆うことで、上記の効果を高めることができる。層214は、有機物材料、無機物材料、又は金属材料を用いて作製することができる。また、層214を導電性材料で作製した場合、層214に電圧を供給してもよいし、電気的に浮遊した(フローティング)状態としてもよい。
図33に、s−channel構造を有するトランジスタの一例を示す。図33に例示するトランジスタ448は、前述したトランジスタ447とほぼ同様の構成を有する。トランジスタ448は、絶縁層272が有する凸部の上に半導体層242が形成されている。トランジスタ448はバックゲート電極を有するトップゲート型のトランジスタの一種である。図33(A)はトランジスタ448の上面図である。図33(B)は、図33(A)中のX1−X2の一点鎖線で示した部位の断面図である。図33(C)は、図33(A)中のY1−Y2の一点鎖線で示した部位の断面図である。
図33では、トランジスタ448を構成する半導体層242にシリコンなどの無機半導体層を用いる場合を例示する。図33において、半導体層242は、ゲート電極と重なる領域に半導体層242iと、2つの半導体層242tと、2つの半導体層242uとを有する。半導体層242iは、2つの半導体層242tの間に配置されている。また、半導体層242iと2つの半導体層242tは、2つの半導体層242uの間に配置されている。
トランジスタ448がオン状態の時に半導体層242iにチャネルが形成される。よって、半導体層242iはチャネル形成領域として機能する。また、半導体層242tは低濃度不純物領域(LDD)として機能する。また、半導体層242uは高濃度不純物領域として機能する。なお、2つの半導体層242tのうち、一方または両方の半導体層242tを設けなくてもよい。また、2つの半導体層242uのうち、一方の半導体層242uはソース領域として機能し、他方の半導体層242uはドレイン領域として機能する。
絶縁層229上に設けられた電極244aは、絶縁層226、絶縁層228、および絶縁層229に設けられた開口247cにおいて、半導体層242uの一方と電気的に接続されている。また、絶縁層229上に設けられた電極244bは、絶縁層226、絶縁層228、および絶縁層229に設けられた開口247dにおいて、半導体層242uの他方と電気的に接続されている。
絶縁層226上に設けられた電極243は、絶縁層226、および絶縁層272に設けられた開口247aおよび開口247bにおいて、電極223と電気的に接続されている。よって、電極243と電極223には、同じ電位が供給される。また、開口247aおよび開口247bは、どちらか一方を設けなくてもよい。また、開口247aおよび開口247bの両方を設けなくてもよい。開口247aおよび開口247bの両方を設けない場合は、電極223と電極243に異なる電位を供給することができる。
<基板>
基板271として用いる材料に大きな制限はない。目的に応じて、透光性の有無や加熱処理に耐えうる程度の耐熱性などを勘案して決定すればよい。例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、基板271として、半導体基板、可撓性基板(フレキシブル基板)、貼り合わせフィルム、基材フィルムなどを用いてもよい。
半導体基板としては、例えば、シリコン、もしくはゲルマニウムなどを材料とした単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、もしくは酸化ガリウムを材料とした化合物半導体基板などがある。また、半導体基板は、単結晶半導体であってもよいし、多結晶半導体であってもよい。
可撓性基板、貼り合わせフィルム、基材フィルムなどの材料としては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、ポリテトラフルオロエチレン(PTFE)、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アラミド、エポキシ樹脂、アクリル樹脂などを用いることができる。
基板271に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板271に用いる可撓性基板は、例えば、線膨張率が1×10−3/K以下、5×10−5/K以下、または1×10−5/K以下である材質を用いればよい。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
<絶縁層>
絶縁層272、絶縁層226、絶縁層225、絶縁層228、および絶縁層229は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)等を用いて測定することができる。
特に絶縁層272および絶縁層229は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層で、または積層で用いればよい。例えば、不純物が透過しにくい絶縁性材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。また、絶縁層272または絶縁層229として、絶縁性の高い酸化インジウム錫亜鉛(In−Sn−Zn酸化物)などを用いてもよい。
絶縁層272に不純物が透過しにくい絶縁性材料を用いることで、基板271側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁層229に不純物が透過しにくい絶縁性材料を用いることで、絶縁層229側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
絶縁層272、絶縁層226、絶縁層225、絶縁層228、および絶縁層229として、これらの材料で形成される絶縁層を複数積層して用いてもよい。絶縁層272、絶縁層226、絶縁層225、絶縁層228、および絶縁層229の形成方法は特に限定されず、スパッタリング法、CVD法、MBE法またはPLD法、ALD法、スピンコート法などの各種形成方法を用いることができる。
例えば、熱CVD法を用いて、酸化アルミニウムを成膜する場合には、溶媒とアルミニウム前駆体化合物を含む液体(TMAなど)を気化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。なお、トリメチルアルミニウムの化学式はAl(CH3)3である。また、他の材料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。
また、半導体層242として酸化物半導体を用いる場合、半導体層242中の水素濃度の増加を防ぐために、絶縁層中の水素濃度を低減することが好ましい。特に、半導体層242と接する絶縁層中の水素濃度を低減することが好ましい。具体的には、絶縁層中の水素濃度を、SIMSにおいて、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下、さらに好ましくは5×1018atoms/cm3以下とする。また、半導体層242中の窒素濃度の増加を防ぐために、絶縁層中の窒素濃度を低減することが好ましい。特に、半導体層242と接する絶縁層中の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を、SIMSにおいて、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とする。
なお、SIMS分析によって測定された濃度は、プラスマイナス40%の変動を含む場合がある。
また、半導体層242として酸化物半導体を用いる場合、絶縁層は、加熱により酸素が放出される絶縁層(「過剰酸素を含む絶縁層」ともいう。)を用いて形成することが好ましい。特に、半導体層242と接する絶縁層は、過剰酸素を含む絶縁層とすることが好ましい。例えば、当該絶縁層の表面温度が100℃以上700℃以下、好ましくは100℃以上500℃以下の加熱処理で行われるTDS分析において、酸素原子に換算した酸素の脱離量が1.0×1018atoms/cm3以上、あるいは3.0×1020atoms/cm3以上である絶縁層が好ましい。
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。酸素を添加するためのガスとしては、16O2もしくは18O2などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。
また、絶縁層を、酸素を含む雰囲気中でスパッタリング法により成膜することで、被形成層に酸素を導入することができる。
また、一般に、容量素子は対向する二つの電極の間に誘電体を挟む構成を有し、誘電体の厚さが薄いほど(対向する二つの電極間距離が短いほど)、また、誘電体の誘電率が大きいほど容量値が大きくなる。ただし、容量素子の容量値を増やすために誘電体を薄くすると、トンネル効果などに起因して、二つの電極間に意図せずに流れる電流(以下、「リーク電流」ともいう。)が増加しやすくなり、また、容量素子の絶縁耐圧が低下しやすくなる。
トランジスタのゲート電極、ゲート絶縁層、半導体層が重畳する部分は、容量素子として機能する(以下、「ゲート容量」ともいう。)。なお、半導体層の、ゲート絶縁層を介してゲート電極と重畳する領域にチャネルが形成される。すなわち、ゲート電極とチャネル形成領域が、容量素子の二つの電極として機能する。また、ゲート絶縁層が容量素子の誘電体として機能する。ゲート容量の容量値は大きいほうが好ましいが、容量値を大きくするためにゲート絶縁層を薄くすると、前述のリーク電流の増加や、絶縁耐圧の低下といった問題が生じやすい。
そこで、誘電体として、ハフニウムシリケート(HfSixOy(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSixOyNz(x>0、y>0、z>0))、窒素が添加されたハフニウムアルミネート(HfAlxOyNz(x>0、y>0、z>0))、酸化ハフニウム、または酸化イットリウムなどのhigh−k材料を用いると、誘電体を厚くしても、容量素子の容量値を十分確保することが可能となる。
例えば、誘電体として誘電率が大きいhigh−k材料を用いると、誘電体を厚くしても、誘電体として酸化シリコンを用いた場合と同等の容量値を実現できるため、容量素子を形成する二つの電極間に生じるリーク電流を低減できる。なお、誘電体をhigh−k材料と、他の絶縁材料との積層構造としてもよい。
また、絶縁層275は、平坦な表面を有する絶縁層である。絶縁層275としては、上記絶縁性材料のほかに、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層してもよい。
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−Si結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層275の形成方法は、特に限定されず、その材料に応じて、スパッタ法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法など)、印刷法(スクリーン印刷、オフセット印刷など)などを用いればよい。
また、試料表面にCMP処理を行なってもよい。CMP処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
<半導体層>
半導体層242としては、単結晶半導体、多結晶半導体、微結晶半導体、非晶質半導体などを用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
また、半導体層242として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
また、前述した通り、酸化物半導体のバンドギャップは2eV以上あるため、半導体層242に酸化物半導体を用いると、オフ電流が極めて少ないトランジスタを実現することができる。また、OSトランジスタは、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、信頼性の良好な表示装置や半導体装置などを提供できる。
本実施の形態では、半導体層242として酸化物半導体を用いる場合について説明する。半導体層242に用いる酸化物半導体は、例えば、インジウム(In)を含む酸化物半導体を用いることが好ましい。酸化物半導体は、例えば、インジウムを含むと、キャリア移動度(電子移動度)が高くなる。また、酸化物半導体は、元素Mを含むと好ましい。
元素Mは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどである。そのほかの元素Mに適用可能な元素として、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。元素Mは、例えば、酸素との結合エネルギーが高い元素である。元素Mは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物半導体は亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体層242に用いる酸化物半導体は、インジウムを含む酸化物に限定されない。酸化物半導体は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物、酸化ガリウムなどの、インジウムを含まず、亜鉛を含む酸化物、ガリウムを含む酸化物、スズを含む酸化物などであっても構わない。
半導体層242に用いる酸化物半導体は、例えば、エネルギーギャップが大きい酸化物半導体を用いる。半導体層242に用いる酸化物半導体のエネルギーギャップは、例えば、2.5eV以上4.2eV以下、好ましくは2.8eV以上3.8eV以下、さらに好ましくは3eV以上3.5eV以下である。
酸化物半導体は、スパッタリング法、CVD(Chemical Vapor Deposition)法(MOCVD(Metal Organic Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、熱CVD法またはPECVD(Plasma Enhanced Chemical Vapor Deposition)法を含むがこれに限定されない)、MBE(Molecular Beam Epitaxy)法またはPLD(Pulsed Laser Deposition)法を用いて成膜すればよい。プラズマCVD法は、比較的低温で高品質の膜が得られる。MOCVD法、ALD法、または熱CVD法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
CVD法およびALD法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
CVD法およびALD法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、CVD法およびALD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、CVD法およびALD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、トランジスタや半導体装置の生産性を高めることができる場合がある。
例えば、半導体層242として、熱CVD法でInGaZnOX(X>0)膜を成膜する場合には、トリメチルインジウム(In(CH3)3)、トリメチルガリウム(Ga(CH3)3)、およびジメチル亜鉛(Zn(CH3)2)を用いる。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム(Ga(C2H5)3)を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛(Zn(C2H5)2)を用いることもできる。
例えば、半導体層242として、ALD法で、InGaZnOX(X>0)膜を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入してInO2層を形成し、その後、Ga(CH3)3ガスとO3ガスを順次繰り返し導入してGaO層を形成し、更にその後Zn(CH3)2ガスとO3ガスを順次繰り返し導入してZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてInGaO2層やInZnO2層、GaInO層、ZnInO層、GaZnO層などの混合化合物層を形成しても良い。なお、O3ガスに変えてAr等の不活性ガスで水をバブリングしたH2Oガスを用いても良いが、Hを含まないO3ガスを用いる方が好ましい。また、In(CH3)3ガスにかえて、In(C2H5)3ガスやトリス(アセチルアセトナト)インジウムを用いても良い。なお、トリス(アセチルアセトナト)インジウムは、In(acac)3とも呼ぶ。また、Ga(CH3)3ガスにかえて、Ga(C2H5)3ガスやトリス(アセチルアセトナト)ガリウムを用いても良い。なお、トリス(アセチルアセトナト)ガリウムは、Ga(acac)3とも呼ぶ。また、Zn(CH3)2ガスや、酢酸亜鉛を用いても良い。これらのガス種には限定されない。
酸化物半導体層をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Mの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムの原子数比が高い酸化物ターゲットを用いる場合、ターゲットの導電率を高めることができ、DC放電、AC放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。
また、前述した通り、酸化物半導体層をスパッタリング法で成膜する場合、ターゲットの原子数比を、例えば、In:M:Znが3:1:1、3:1:2、3:1:4、1:1:0.5、1:1:1、1:1:2、1:4:4、5:1:7、4:2:4.1などとすればよい。
なお、酸化物半導体層をスパッタリング法で成膜すると、ターゲットの原子数比からずれた原子数比の酸化物半導体層が成膜される場合がある。特に、亜鉛は、ターゲットの原子数比よりも成膜された膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれている亜鉛の割合よりも、成膜された膜に含まれている亜鉛の割合の方が小さくなる場合がある。
また、OSトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物及び酸素欠損を低減して高純度真性化し、半導体層242を真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層242中のチャネル形成領域が真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。
また、半導体層242に酸化物半導体を用いる場合は、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)を用いることが好ましい。CAAC−OSは、c軸配向した複数の結晶部を有する酸化物半導体の一つである。
また、半導体層242に用いる酸化物半導体層は、CAACでない領域が当該酸化物半導体層全体の20%未満であることが好ましい。
CAAC−OSは誘電率異方性を有する。具体的には、CAAC−OSはa軸方向およびb軸方向の誘電率よりも、c軸方向の誘電率が大きい。チャネルが形成される半導体層にCAAC−OSを用いて、ゲート電極をc軸方向に配置したトランジスタは、c軸方向の誘電率が大きいため、ゲート電極から生じる電界がCAAC−OS全体に届きやすい。よって、サブスレッショルドスイング値(S値)を小さくすることができる。また、半導体層にCAAC−OSを用いたトランジスタは、微細化によるS値の増大が生じにくい。
また、CAAC−OSはa軸方向およびb軸方向の誘電率が小さいため、ソースとドレイン間に生じる電界の影響が緩和される。よって、チャネル長変調効果や、短チャネル効果、などが生じにくく、トランジスタの信頼性を高めることができる。
ここで、チャネル長変調効果とは、ドレイン電圧がしきい値電圧よりも高い場合に、ドレイン側から空乏層が広がり、実効上のチャネル長が短くなる現象を言う。また、短チャネル効果とは、チャネル長が短くなることにより、しきい値電圧の低下などの電気特性の悪化が生じる現象を言う。微細なトランジスタほど、これらの現象による電気特性の劣化が生じやすい。
酸化物半導体層の形成後、酸素ドープ処理を行ってもよい。また、酸化物半導体層に含まれる水分または水素などの不純物をさらに低減して、酸化物半導体層を高純度化するために、加熱処理を行うことが好ましい。
例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)雰囲気下で、酸化物半導体層に加熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを10ppm以上含有する雰囲気をいう。また、不活性雰囲気とは、前述の酸化性ガスが10ppm未満であり、その他、窒素または希ガスで充填された雰囲気をいう。
また、加熱処理を行うことにより、不純物の放出と同時に絶縁層226に含まれる酸素を酸化物半導体層中に拡散させ、当該酸化物半導体層に含まれる酸素欠損を低減することができる。なお、不活性雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。なお、加熱処理は、酸化物半導体層の形成後であればいつ行ってもよい。
加熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置であってもよい。例えば、電気炉や、LRTA(Lamp Rapid Thermal Anneal)装置、GRTA(Gas Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。
加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下で行えばよい。処理時間は24時間以内とする。24時間を超える加熱処理は生産性の低下を招くため好ましくない。
<電極>
電極246、電極223、電極244a、電極244b、電極287、電極297、電極289a、電極289b、電極292a、電極292bを形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。これらの材料で形成される導電層を複数積層して用いてもよい。
また、電極246、電極223、電極244a、電極244b、電極287、電極297、電極289a、電極289b、電極292a、電極292bを形成するための導電性材料に、インジウム錫酸化物(ITO:Indium Tin Oxide)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物などの酸素を含む導電性材料、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を適用することもできる。また、前述した金属元素を含む材料と、酸素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造とすることもできる。導電性材料の形成方法は特に限定されず、蒸着法、CVD法、スパッタリング法などの各種形成方法を用いることができる。
<コンタクトプラグ>
コンタクトプラグ288a、コンタクトプラグ288b、コンタクトプラグ288c、コンタクトプラグ298a、およびコンタクトプラグ298bとしては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いることができる。また、当該材料の側面および底面を、チタン層、窒化チタン層またはこれらの積層からなるバリア層(拡散防止層)で覆ってもよい。この場合、バリア層も含めてコンタクトプラグという場合がある。
本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態5)
上記実施の形態に示したトランジスタを用いて、トランジスタを含む駆動回路の一部または全体を画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。上記実施の形態に示したトランジスタを用いることが可能な表示装置の構成例について、図35および図36を用いて説明する。
〔液晶表示装置とEL表示装置〕
表示装置の一例として、液晶素子を用いた表示装置およびEL素子を用いた表示装置について説明する。図35(A)において、第1の基板4001上に設けられた画素部4002を囲むようにして、シール材4005が設けられ、第2の基板4006によって封止されている。図35(A)においては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路4003、及び走査線駆動回路4004が実装されている。また、信号線駆動回路4003、走査線駆動回路4004、または画素部4002に与えられる各種信号および電位は、FPC(Flexible printed circuit)4018a、FPC4018bから供給されている。
図35(B)及び図35(C)において、第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、表示素子と共に封止されている。図35(B)及び図35(C)においては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路4003が実装されている。図35(B)及び図35(C)においては、信号線駆動回路4003、走査線駆動回路4004、または画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。
また図35(B)及び図35(C)においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ワイヤボンディング、COG(Chip On Glass)、TCP(Tape Carrier Package)、COF(Chip On Film)などを用いることができる。図35(A)は、COGにより信号線駆動回路4003、走査線駆動回路4004を実装する例であり、図35(B)は、COGにより信号線駆動回路4003を実装する例であり、図35(C)は、TCPにより信号線駆動回路4003を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールと、を含む場合がある。
また第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
図36(A)及び図36(B)は、図35(B)中でN1−N2の鎖線で示した部位の断面構成を示す断面図である。図36(A)及び図36(B)に示す表示装置は電極4015を有しており、電極4015はFPC4018が有する端子と異方性導電層4019を介して、電気的に接続されている。また、電極4015は、絶縁層4112、絶縁層4111、および絶縁層4110に形成された開口において配線4014と電気的に接続されている。
電極4015は、第1の電極層4030と同じ導電層から形成され、配線4014は、トランジスタ4010、およびトランジスタ4011のソース電極およびドレイン電極と同じ導電層で形成されている。
また第1の基板4001上に設けられた画素部4002と走査線駆動回路4004は、トランジスタを複数有しており、図36(A)及び図36(B)では、画素部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示している。図36(A)では、トランジスタ4010およびトランジスタ4011上に、絶縁層4112、絶縁層4111、および絶縁層4110が設けられ、図36(B)では、絶縁層4112の上に隔壁4510が形成されている。
また、トランジスタ4010およびトランジスタ4011は、絶縁層4102上に設けられている。また、トランジスタ4010およびトランジスタ4011は、絶縁層4102上に形成された電極4017を有し、電極4017上に絶縁層4103が形成されている。
電極4017はバックゲート電極として機能することができる。
トランジスタ4010およびトランジスタ4011は、上記実施の形態で示したトランジスタを用いることができる。上記実施の形態で例示したトランジスタは、電気特性変動が抑制されており、電気的に安定である。よって、図36(A)及び図36(B)で示す本実施の形態の表示装置を信頼性の高い表示装置とすることができる。
なお、図36(A)および図36(B)では、トランジスタ4010およびトランジスタ4011として、上記実施の形態に示したトランジスタ451と同様の構造を有するトランジスタを用いる場合について例示している。
また、図36(A)および図36(B)に示す表示装置は、容量素子4020を有する。容量素子4020は、トランジスタ4010のソース電極またはドレイン電極の一方の一部と、電極4021が絶縁層4103を介して重なる領域を有する。電極4021は、電極4017と同じ導電層で形成されている。
一般に、表示装置に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
例えば、液晶表示装置の画素部にOSトランジスタを用いることにより、容量素子の容量を、液晶容量に対して1/3以下、さらには1/5以下とすることができる。OSトランジスタを用いることにより、容量素子の形成を省略することもできる。
画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続する。図36(A)は、表示素子として液晶素子を用いた液晶表示装置の一例である。図36(A)において、表示素子である液晶素子4013は、第1の電極層4030、第2の電極層4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁層4032、絶縁層4033が設けられている。第2の電極層4031は第2の基板4006側に設けられ、第1の電極層4030と第2の電極層4031は液晶層4008を介して重畳する。
またスペーサ4035は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第1の電極層4030と第2の電極層4031との間隔(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていても良い。
なお、トランジスタ4010およびトランジスタ4011としてOSトランジスタを用いることが好ましい。OSトランジスタは、オフ状態における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、OSトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可能となるため、表示装置の部品点数を削減することができる。
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などを適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子(「EL素子」ともいう。)を適用することができる。EL素子は、一対の電極の間に発光性の化合物を含む層(「EL層」ともいう。)を有する。一対の電極間に、EL素子の閾値電圧よりも大きい電位差を生じさせると、EL層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はEL層において再結合し、EL層に含まれる発光物質が発光する。
また、EL素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
有機EL素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれEL層に注入される。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、EL層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質(電子輸送性及び正孔輸送性が高い物質)などを有していてもよい。
EL層は、蒸着法(真空蒸着法を含む)、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出(トップエミッション)構造や、基板側の面から発光を取り出す下面射出(ボトムエミッション)構造や、両面から発光を取り出す両面射出(デュアルエミッション)構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図36(B)は、表示素子として発光素子を用いた発光表示装置(「EL表示装置」ともいう。)の一例である。表示素子である発光素子4513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。なお発光素子4513の構成は、第1の電極層4030、発光層4511、第2の電極層4031の積層構造であるが、この構成に限定されない。発光素子4513から取り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。
隔壁4510は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極層4030上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層4511は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子4513に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4031および隔壁4510上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、DLC(Diamond Like Carbon)などを形成することができる。また、第1の基板4001、第2の基板4006、及びシール材4005によって封止された空間には充填材4514が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。
充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)などを用いることができる。また、充填材4514に乾燥剤が含まれていてもよい。
シール材4005には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材4005に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
表示素子に電圧を印加する第1の電極層及び第2の電極層(画素電極層、共通電極層、対向電極層などともいう)においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第1の電極層4030、第2の電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第1の電極層4030、第2の電極層4031はタングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
また、第1の電極層4030、第2の電極層4031として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
上記実施の形態で示したトランジスタを用いることで、信頼性のよい表示装置を提供することができる。また、上記実施の形態で示したトランジスタを用いることで、高精細化や、大面積化が可能で、表示品質の良い表示装置を提供することができる。また、消費電力が低減された表示装置を提供することができる。
〔表示モジュール〕
上述したトランジスタを使用した半導体装置の一例として、表示モジュールについて説明する。図37に示す表示モジュール6000は、上部カバー6001と下部カバー6002との間に、FPC6003に接続されたタッチセンサ6004、FPC6005に接続された表示パネル6006、バックライトユニット6007、フレーム6009、プリント基板6010、バッテリ6011を有する。なお、バックライトユニット6007、バッテリ6011、タッチセンサ6004などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、タッチセンサ6004、表示パネル6006、プリント基板6010に実装された集積回路などに用いることができる。例えば、表示パネル6006に前述した表示装置を用いることができる。
上部カバー6001および下部カバー6002は、タッチセンサ6004や表示パネル6006などのサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ6004は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル6006に重畳して用いることができる。表示パネル6006にタッチセンサの機能を付加することも可能である。例えば、表示パネル6006の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネル機能を付加することなども可能である。または、表示パネル6006の各画素内に光センサを設け、光学式のタッチセンサの機能を付加することなども可能である。
バックライトユニット6007は、光源6008を有する。光源6008をバックライトユニット6007の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル6006に発光表示装置などを用いる場合は、バックライトユニット6007を省略することができる。
フレーム6009は、表示パネル6006の保護機能の他、プリント基板6010側から発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム6009は、放熱板としての機能を有していてもよい。
プリント基板6010は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ6011であってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には、バッテリ6011を省略することができる。
また、表示モジュール6000に、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態6)
本実施の形態では、本明細書等に開示した半導体装置などを用いた電子機器の一例について説明する。
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、DVD(Digital Versatile Disc)などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルCDプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、自動車電話、携帯電話、携帯情報端末、タブレット型端末、携帯型ゲーム機、パチンコ機などの固定式ゲーム機、電卓、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、DNA保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、二次電池からの電力を用いた電動機や、燃料を用いたエンジンにより推進する移動体なども、電子機器の範疇に含まれる場合がある。上記移動体として、例えば、電気自動車(EV)、内燃機関と電動機を併せ持ったハイブリッド車(HEV)、プラグインハイブリッド車(PHEV)、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
図38(A)に示す携帯型ゲーム機2900は、筐体2901、筐体2902、表示部2903、表示部2904、マイクロホン2905、スピーカ2906、操作スイッチ2907等を有する。また、携帯型ゲーム機2900は、筐体2901の内側にアンテナ、バッテリなどを備える。なお、図38(A)に示した携帯型ゲーム機は、2つの表示部2903と表示部2904とを有しているが、表示部の数は、これに限定されない。表示部2903は、入力装置としてタッチスクリーンが設けられており、スタイラス2908等により操作可能となっている。
図38(B)に示す情報端末2910は、筐体2911に、表示部2912、マイク2917、スピーカ部2914、カメラ2913、外部接続部2916、および操作スイッチ2915等を有する。表示部2912には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末2910は、筐体2911の内側にアンテナ、バッテリなどを備える。情報端末2910は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図38(C)に示すノート型パーソナルコンピュータ2920は、筐体2921、表示部2922、キーボード2923、およびポインティングデバイス2924等を有する。また、ノート型パーソナルコンピュータ2920は、筐体2921の内側にアンテナ、バッテリなどを備える。
図38(D)に示すビデオカメラ2940は、筐体2941、筐体2942、表示部2943、操作スイッチ2944、レンズ2945、および接続部2946等を有する。操作スイッチ2944およびレンズ2945は筐体2941に設けられており、表示部2943は筐体2942に設けられている。また、ビデオカメラ2940は、筐体2941の内側にアンテナ、バッテリなどを備える。そして、筐体2941と筐体2942は、接続部2946により接続されており、筐体2941と筐体2942の間の角度は、接続部2946により変えることが可能な構造となっている。筐体2941に対する筐体2942の角度によって、表示部2943に表示される画像の向きの変更や、画像の表示/非表示の切り換えを行うことができる。
図38(E)にバングル型の情報端末の一例を示す。情報端末2950は、筐体2951、および表示部2952等を有する。また、情報端末2950は、筐体2951の内側にアンテナ、バッテリなどを備える。表示部2952は、曲面を有する筐体2951に支持されている。表示部2952には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末2950を提供することができる。
図38(F)に腕時計型の情報端末の一例を示す。情報端末2960は、筐体2961、表示部2962、バンド2963、バックル2964、操作スイッチ2965、入出力端子2966などを備える。また、情報端末2960は、筐体2961の内側にアンテナ、バッテリなどを備える。情報端末2960は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部2962の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部2962はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部2962に表示されたアイコン2967に触れることで、アプリケーションを起動することができる。操作スイッチ2965は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末2960に組み込まれたオペレーティングシステムにより、操作スイッチ2965の機能を設定することもできる。
また、情報端末2960は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末2960は入出力端子2966を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子2966を介して充電を行うこともできる。なお、充電動作は入出力端子2966を介さずに無線給電により行ってもよい。
図38(G)に家庭用電気製品の一例として電気冷蔵庫を示す。電気冷蔵庫2970は、筐体2971、冷蔵室用扉2972、冷凍室用扉2973、および表示部2974等を有する。
図38(H)は、自動車の一例を示す外観図である。自動車2980は、車体2981、車輪2982、ダッシュボード2983、およびライト2984等を有する。また、自動車2980は、アンテナ、バッテリなどを備える。
本実施の形態に示す電子機器には、本発明の一態様の半導体装置が搭載されている。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態7)
<CAC−OSの構成>
以下では、上記実施の形態に示したトランジスタに用いることができるCAC(Cloud Aligned Complementary)−OSの構成について説明する。
本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OS FETと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
本明細書において、金属酸化物が、導電体の機能を有する領域と、誘電体の機能を有する領域とが混合し、金属酸化物全体では半導体としての機能する場合、CAC(Cloud Aligned Complementary)−OS(Oxide Semiconductor)、またはCAC−metal oxideと定義する。
つまり、CAC−OSとは、例えば、酸化物半導体を構成する元素が、0.5nm以上10nm以下、好ましくは、0.5nm以上3nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の元素が偏在し、該元素を有する領域が、0.5nm以上10nm以下、好ましくは、0.5nm以上3nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例えば、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電体領域がモザイク状に混合することで、材料としては、半導体として機能する。
つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)の一種である。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素M(Mは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)が含まれていてもよい。
例えば、In−Ga−Zn酸化物におけるCAC−OS(CAC−OSの中でもIn−Ga−Zn酸化物を、特にCAC−IGZOと呼称してもよい。)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする。)、またはインジウム亜鉛酸化物(以下、InX2ZnY2OZ2(X2、Y2、およびZ2は0よりも大きい実数)とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする。)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4OZ4(X4、Y4、およびZ4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状となり、モザイク状のInOX1、またはInX2ZnY2OZ2が、膜中に均一に分布した構成(以下、クラウド状ともいう。)である。
つまり、CAC−OSは、GaOX3が主成分である領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。
なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう場合がある。代表例として、InGaO3(ZnO)m1(m1は自然数)、またはIn(1+x0)Ga(1−x0)O3(ZnO)m0(−1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa−b面においては配向せずに連結した結晶構造である。
一方、CAC−OSは、酸化物半導体の材料構成に関する。CAC−OSとは、In、Ga、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、CAC−OSにおいて、結晶構造は副次的な要素である。
なお、CAC−OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。
なお、GaOX3が主成分である領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、CAC−OSは、一部に該元素を主成分とするナノ粒子状領域が観察され、一部にInを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。
<CAC−OSの解析>
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果について説明する。
〔試料の構成と作製方法〕
以下では、本発明の一態様に係る9個の試料について説明する。各試料は、それぞれ、酸化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。なお、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
各試料の作製方法について、説明する。
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス基板上に酸化物半導体として、厚さ100nmのIn−Ga−Zn酸化物を形成する。成膜条件は、チャンバー内の圧力を0.6Paとし、ターゲットには、酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いる。また、スパッタリング装置内に設置された酸化物ターゲットに2500WのAC電力を供給する。
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度(以下、室温またはR.T.ともいう。)、130℃、または170℃とした。また、Arと酸素の混合ガスに対する酸素ガスの流量比(以下、酸素ガス流量比ともいう。)を、10%、30%、または100%とすることで、9個の試料を作製する。
〔X線回折による解析〕
本項目では、9個の試料に対し、X線回折(XRD:X−ray diffraction)測定を行った結果について説明する。なお、XRD装置として、Bruker社製D8 ADVANCEを用いた。また、条件は、Out−of−plane法によるθ/2θスキャンにて、走査範囲を15deg.乃至50deg.、ステップ幅を0.02deg.、走査速度を3.0deg./分とした。
図39にOut−of−plane法を用いてXRDスペクトルを測定した結果を示す。なお、図39において、上段には成膜時の基板温度条件が170℃の試料における測定結果、中段には成膜時の基板温度条件が130℃の試料における測定結果、下段には成膜時の基板温度条件がR.T.の試料における測定結果を示す。また、左側の列には酸素ガス流量比の条件が10%の試料における測定結果、中央の列には酸素ガス流量比の条件が30%の試料における測定結果、右側の列には酸素ガス流量比の条件が100%の試料における測定結果、を示す。
図39に示すXRDスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素ガス流量比の割合を大きくすることで、2θ=31°付近のピーク強度が高くなる。なお、2θ=31°付近のピークは、被形成面または上面に略垂直方向に対してc軸に配向した結晶性IGZO化合物(CAAC(c−axis aligned crystalline)−IGZOともいう。)であることに由来することが分かっている。
また、図39に示すXRDスペクトルは、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、または、酸素ガス流量比が小さい試料は、測定領域のa−b面方向、およびc軸方向の配向は見られないことが分かる。
〔電子顕微鏡による解析〕
本項目では、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料を、HAADF(High−Angle Annular Dark Field)−STEM(Scanning Transmission Electron Microscope)によって観察、および解析した結果について説明する(以下、HAADF−STEMによって取得した像は、TEM像ともいう。)。
HAADF−STEMによって取得した平面像(以下、平面TEM像ともいう。)、および断面像(以下、断面TEM像ともいう。)の画像解析を行った結果について説明する。なお、TEM像は、球面収差補正機能を用いて観察した。なお、HAADF−STEM像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fを用いて、加速電圧200kV、ビーム径約0.1nmφの電子線を照射して行った。
図40(A)は、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の平面TEM像である。図40(B)は、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の断面TEM像である。
〔電子線回折パターンの解析〕
本項目では、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料に、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで、電子線回折パターンを取得した結果について説明する。
図40(A)に示す、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の平面TEM像において、黒点a1、黒点a2、黒点a3、黒点a4、および黒点a5で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線を照射しながら0秒の位置から35秒の位置まで一定の速度で移動させながら行う。黒点a1の結果を図40(C)、黒点a2の結果を図40(D)、黒点a3の結果を図40(E)、黒点a4の結果を図40(F)、および黒点a5の結果を図40(G)に示す。
図40(C)、図40(D)、図40(E)、図40(F)、および図40(G)より、円を描くように(リング状に)輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
また、図40(B)に示す、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の断面TEM像において、黒点b1、黒点b2、黒点b3、黒点b4、および黒点b5で示す電子線回折パターンを観察する。黒点b1の結果を図40(H)、黒点b2の結果を図40(I)、黒点b3の結果を図40(J)、黒点b4の結果を図40(K)、および黒点b5の結果を図40(L)に示す。
図40(H)、図40(I)、図40(J)、図40(K)、および図40(L)より、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
ここで、例えば、InGaZnO4の結晶を有するCAAC−OSに対し、試料面に平行にプローブ径が300nmの電子線を入射させると、InGaZnO4の結晶の(009)面に起因するスポットが含まれる回折パターンが見られる。つまり、CAAC−OSは、c軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射させると、リング状の回折パターンが確認される。つまり、CAAC−OSは、a軸およびb軸は配向性を有さないことがわかる。
また、微結晶を有する酸化物半導体(nano crystalline oxide semiconductor。以下、nc−OSという。)に対し、大きいプローブ径(例えば50nm以上)の電子線を用いる電子線回折を行うと、ハローパターンのような回折パターンが観測される。また、nc−OSに対し、小さいプローブ径の電子線(例えば50nm未満)を用いるナノビーム電子線回折を行うと、輝点(スポット)が観測される。また、nc−OSに対しナノビーム電子線回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場合がある。
成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の電子線回折パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料は、電子線回折パターンが、nc−OSになり、平面方向、および断面方向において、配向性は有さない。
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる性質を有すると推定できる。
〔元素分析〕
本項目では、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)を用い、EDXマッピングを取得し、評価することによって、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の元素分析を行った結果について説明する。なお、EDX測定には、元素分析装置として日本電子株式会社製エネルギー分散型X線分析装置JED−2300Tを用いる。なお、試料から放出されたX線の検出にはSiドリフト検出器を用いる。
EDX測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性X線のエネルギーと発生回数を測定し、各点に対応するEDXスペクトルを得る。本実施の形態では、各点のEDXスペクトルのピークを、In原子のL殻への電子遷移、Ga原子のK殻への電子遷移、Zn原子のK殻への電子遷移及びO原子のK殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたEDXマッピングを得ることができる。
図41には、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の断面におけるEDXマッピングを示す。図41(A)は、Ga原子のEDXマッピング(全原子に対するGa原子の比率は1.18乃至18.64[atomic%]の範囲とする。)である。図41(B)は、In原子のEDXマッピング(全原子に対するIn原子の比率は9.28乃至33.74[atomic%]の範囲とする。)である。図41(C)は、Zn原子のEDXマッピング(全原子に対するZn原子の比率は6.69乃至24.99[atomic%]の範囲とする。)である。また、図41(A)、図41(B)、および図41(C)は、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の断面において、同範囲の領域を示している。なお、EDXマッピングは、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、明暗で元素の割合を示している。また、図41に示すEDXマッピングの倍率は720万倍である。
図41(A)、図41(B)、および図41(C)に示すEDXマッピングでは、画像に相対的な明暗の分布が見られ、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで、図41(A)、図41(B)、および図41(C)に示す実線で囲む範囲と破線で囲む範囲に注目する。
図41(A)では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含む。また、図41(B)では実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
つまり、実線で囲む範囲はIn原子が相対的に多い領域であり、破線で囲む範囲はIn原子が相対的に少ない領域である。ここで、図41(C)では、実線で囲む範囲において、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲む範囲は、InX2ZnY2OZ2、またはInOX1などが主成分である領域である。
また、実線で囲む範囲はGa原子が相対的に少ない領域であり、破線で囲む範囲はGa原子が相対的に多い領域である。図41(C)では、破線で囲む範囲において、左上の領域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、破線で囲む範囲は、GaOX3、またはGaX4ZnY4OZ4などが主成分である領域である。
また、図41(A)、図41(B)、および図41(C)より、In原子の分布は、Ga原子よりも、比較的、均一に分布しており、InOX1が主成分である領域は、InX2ZnY2OZ2が主成分となる領域を介して、互いに繋がって形成されているように見える。このように、InX2ZnY2OZ2、またはInOX1が主成分である領域は、クラウド状に広がって形成されている。
このように、GaOX3などが主成分である領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域とが、偏在し、混合している構造を有するIn−Ga−Zn酸化物を、CAC−OSと呼称することができる。
また、CAC−OSにおける結晶構造は、nc構造を有する。CAC−OSが有するnc構造は、電子線回折像において、単結晶、多結晶、またはCAAC構造を含むIGZOに起因する輝点(スポット)以外にも、数か所以上の輝点(スポット)を有する。または、数か所以上の輝点(スポット)に加え、リング状に輝度の高い領域が現れるとして結晶構造が定義される。
また、図41(A)、図41(B)、および図41(C)より、GaOX3などが主成分である領域、及びInX2ZnY2OZ2、またはInOX1が主成分である領域のサイズは、0.5nm以上10nm以下、または1nm以上3nm以下で観察される。なお、好ましくは、EDXマッピングにおいて、各元素が主成分である領域の径は、1nm以上2nm以下とする。
以上より、CAC−OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC−OSは、GaOX3などが主成分である領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、InX2ZnY2OZ2、またはInOX1が主成分である領域は、GaOX3などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY2OZ2、またはInOX1が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、InX2ZnY2OZ2、またはInOX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。
一方、GaOX3などが主成分である領域は、InX2ZnY2OZ2、またはInOX1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、CAC−OSを半導体素子に用いた場合、GaOX3などに起因する絶縁性と、InX2ZnY2OZ2、またはInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、および高い電界効果移動度(μ)を実現することができる。
また、CAC−OSを用いた半導体素子は、信頼性が高い。従って、CAC−OSは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。