WO2017085598A1 - 半導体装置、電子機器 - Google Patents

半導体装置、電子機器 Download PDF

Info

Publication number
WO2017085598A1
WO2017085598A1 PCT/IB2016/056767 IB2016056767W WO2017085598A1 WO 2017085598 A1 WO2017085598 A1 WO 2017085598A1 IB 2016056767 W IB2016056767 W IB 2016056767W WO 2017085598 A1 WO2017085598 A1 WO 2017085598A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
electrode
semiconductor layer
insulating layer
semiconductor
Prior art date
Application number
PCT/IB2016/056767
Other languages
English (en)
French (fr)
Inventor
山崎舜平
豊高耕平
兼安誠
魚地秀貴
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Publication of WO2017085598A1 publication Critical patent/WO2017085598A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/02—Viewing or reading apparatus
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/64—Constructional details of receivers, e.g. cabinets or dust covers

Definitions

  • One embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the invention disclosed in this specification and the like relates to a process, a machine, a manufacture, or a composition (composition of matter).
  • a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
  • a display device (a liquid crystal display device, a light-emitting display device, or the like), a projection device, a lighting device, an electro-optical device, a power storage device, a memory device, a semiconductor circuit, an imaging device, an electronic device, or the like may include a semiconductor device.
  • An active matrix display device having a transistor for driving a display element in each pixel is known.
  • an active matrix type liquid crystal display device using a liquid crystal element as a display element and an active matrix type light emitting display device using a light emitting element such as an organic EL element as a display element are known.
  • These active matrix display devices can easily increase the size and definition of the screen as compared with the simple matrix display device, and are advantageous in terms of reducing power consumption.
  • a head-mounted display device also referred to as “head-mounted display” or “HMD” that is used by being worn on the head of an observer is known.
  • the HMD is often used as a display device for VR (Virtual Reality) because an observer can obtain a high immersive feeling.
  • Patent Document 1 A technique of monitoring the usage time of a head mounted display in a head mounted display having display means and warning information generating means to reduce eyestrain and displaying warning information on the display means after a predetermined time has elapsed. An idea has been proposed (Patent Document 1).
  • warning information may be notified to an observer who has not accumulated much eye strain. Moreover, there is a possibility that warning information is not notified to the observer even though eye strain is extremely accumulated.
  • An object of one embodiment of the present invention is to provide a semiconductor device or the like that appropriately detects the degree of eye strain of an observer and notifies the observer of the result. Another object is to provide a semiconductor device or the like with high productivity. Another object is to provide a semiconductor device or the like with low power consumption. Another object is to provide a highly reliable semiconductor device or the like. Another object is to provide a novel semiconductor device or the like.
  • the number of blinks per unit time is measured, and warning information corresponding to the number of blinks is notified to the observer.
  • One embodiment of the present invention is a semiconductor device including display means and control means, wherein the display means has a function of displaying an image in the field of view of the observer, and the control means is per unit time of the observer.
  • the semiconductor device has a function of detecting the number of blinks, the control unit has a function of selecting warning information according to the number of blinks, and the display unit has a function of displaying the warning information.
  • the display means may include an EL element or a liquid crystal element.
  • the display means may be a retinal scanning type projection apparatus.
  • warning information is displayed on the display means when the number of blinks per unit time is 30 or more. Further, for example, when the number of blinks per unit time is less than 10, warning information is displayed on the display means.
  • a semiconductor device or the like that appropriately detects the degree of eye strain of the observer and notifies the observer of the result.
  • a semiconductor device or the like with high productivity can be provided.
  • a semiconductor device or the like with low power consumption can be provided.
  • a highly reliable semiconductor device or the like can be provided.
  • a novel semiconductor device or the like can be provided.
  • 6A and 6B illustrate a semiconductor device.
  • 6A and 6B illustrate a semiconductor device.
  • 6A and 6B illustrate a semiconductor device.
  • FIG. 10 is a block diagram illustrating a structure example of a semiconductor device.
  • 4A and 4B illustrate a positional relationship between a semiconductor device and an observer.
  • 6 is a flowchart illustrating operation of a semiconductor device. The figure which shows an example of the determination table 1, the determination table 2, and a warning display. 6 is a flowchart illustrating operation of a semiconductor device. The figure which shows an example of the determination table 3 and a warning display.
  • 6A and 6B illustrate a semiconductor device.
  • FIG. 6 illustrates an example of a display device.
  • FIG. 6 illustrates an example of a display device.
  • FIG. 6 illustrates an example of a display device.
  • FIG. 6 illustrates a configuration example of a driver circuit.
  • 6A and 6B illustrate an example of a transistor.
  • 6A and 6B illustrate an example of a transistor.
  • 6A and 6B illustrate an example of a transistor.
  • 6A and 6B illustrate an example of a transistor.
  • 6A and 6B illustrate an example of a transistor.
  • 6A and 6B illustrate an example of a transistor.
  • 6A and 6B illustrate an example of a transistor.
  • 6A and 6B illustrate an example of a transistor.
  • 6A and 6B illustrate an example of a transistor.
  • 6A and 6B illustrate an example of a transistor.
  • FIG. 6 illustrates an example of a display device.
  • FIG. 6 illustrates an example of a display device.
  • FIG. 6 illustrates an example of a display module.
  • 10A and 10B each illustrate an example of an electronic device.
  • ordinal numbers such as “first” and “second” are used to avoid confusion between components, and do not indicate any order or order such as process order or stacking order.
  • an ordinal number may be added in the claims to avoid confusion between the constituent elements.
  • terms having an ordinal number in this specification and the like may have different ordinal numbers in the claims.
  • terms with ordinal numbers are sometimes omitted in the claims.
  • Electrode and “wiring” do not functionally limit these components.
  • an “electrode” may be used as part of a “wiring” and vice versa.
  • the terms “electrode” and “wiring” include a case where a plurality of “electrodes” and “wirings” are integrally formed.
  • the terms “upper” and “lower” do not limit that the positional relationship between the components is directly above or directly below and is in direct contact.
  • the expression “electrode B on the insulating layer A” does not require the electrode B to be formed in direct contact with the insulating layer A, and another configuration between the insulating layer A and the electrode B. Do not exclude things that contain elements.
  • source and drain can be used interchangeably.
  • “electrically connected” includes a case of being connected via “thing having some electric action”.
  • the “thing having some electric action” is not particularly limited as long as it can exchange electric signals between connection targets. Therefore, even in the case of being expressed as “electrically connected”, in an actual circuit, there is a case where there is no physical connection portion and the wiring is merely extended.
  • the channel length refers to, for example, a region where a semiconductor (or a portion where current flows in the semiconductor when the transistor is on) and a gate electrode overlap with each other in a top view of the transistor, or a region where a channel is formed (Also referred to as “channel formation region”) refers to the distance between the source (source region or source electrode) and the drain (drain region or drain electrode).
  • channel length is not necessarily the same in all regions. That is, the channel length of one transistor may not be fixed to one value. Therefore, in this specification, the channel length is any one of values, the maximum value, the minimum value, or the average value in a region where a channel is formed.
  • the channel width is, for example, a region in which a semiconductor (or a portion in which a current flows in the semiconductor when the transistor is on) and a gate electrode overlap each other, or a source and a drain in a region where a channel is formed. This is the length of the part. Note that in one transistor, the channel width is not necessarily the same in all regions. That is, the channel width of one transistor may not be fixed to one value. Therefore, in this specification, the channel width is any one of values, the maximum value, the minimum value, or the average value in a region where a channel is formed.
  • the channel width in a region where a channel is actually formed (also referred to as “effective channel width”) and the channel width (“apparent channel width” shown in the top view of the transistor) May also be different.
  • the effective channel width may be larger than the apparent channel width, and the influence may not be negligible.
  • the ratio of a channel region formed on the side surface of the semiconductor may increase. In that case, the effective channel width becomes larger than the apparent channel width.
  • the apparent channel width may be referred to as “surrounded channel width (SCW)”.
  • SCW surrounded channel width
  • channel width in the case where the term “channel width” is simply used, it may denote an enclosed channel width or an apparent channel width.
  • channel width in the case where the term “channel width” is simply used, it may denote an effective channel width. Note that the channel length, channel width, effective channel width, apparent channel width, enclosed channel width, and the like can be determined by analyzing a cross-sectional TEM image or the like.
  • the calculation may be performed using the enclosed channel width. In that case, the value may be different from that calculated using the effective channel width.
  • transistors described in this specification and the like are enhancement-type (normally-off-type) field effect transistors unless otherwise specified.
  • the impurity of the semiconductor means, for example, a component other than the main component constituting the semiconductor.
  • an element having a concentration of less than 0.1 atomic% can be said to be an impurity.
  • impurities for example, DOS (Density of States) of a semiconductor may increase, carrier mobility may decrease, or crystallinity may decrease.
  • examples of the impurity that changes the characteristics of the semiconductor include a Group 1 element, a Group 2 element, a Group 13 element, a Group 14 element, a Group 15 element, and an oxide semiconductor.
  • transition metals other than the main components of, for example, hydrogen (also included in water), lithium, sodium, silicon, boron, phosphorus, carbon, nitrogen and the like.
  • oxygen vacancies may be formed by mixing impurities such as hydrogen, for example.
  • impurities that change the characteristics of the semiconductor include group 1 elements, group 2 elements, group 13 elements, and group 15 elements excluding oxygen and hydrogen.
  • parallel means a state in which two straight lines are arranged at an angle of ⁇ 10 ° to 10 °. Therefore, the case of ⁇ 5 ° to 5 ° is also included.
  • substantially parallel means a state in which two straight lines are arranged at an angle of ⁇ 30 ° to 30 °.
  • Vertical and “orthogonal” mean a state in which two straight lines are arranged at an angle of 80 ° to 100 °. Therefore, the case of 85 ° to 95 ° is also included.
  • substantially vertical means a state in which two straight lines are arranged at an angle of 60 ° to 120 °.
  • the resist mask formed in the photolithography step is removed after the etching step is finished unless otherwise specified.
  • the high power supply potential VDD (hereinafter also simply referred to as “VDD” or “H potential”) refers to a power supply potential that is higher than the low power supply potential VSS.
  • the low power supply potential VSS (hereinafter, also simply referred to as “VSS” or “L potential”) indicates a power supply potential lower than the high power supply potential VDD.
  • the ground potential can be used as VDD or VSS. For example, when VDD is a ground potential, VSS is a potential lower than the ground potential, and when VSS is a ground potential, VDD is a potential higher than the ground potential.
  • the “voltage” often indicates a potential difference between a certain potential and a reference potential (for example, a ground potential (GND potential) or a source potential). Further, the “potential” is relative, and the potential applied to the wiring or the like may change depending on the reference potential. Therefore, there are cases where “voltage” and “potential” can be paraphrased. Note that in this specification and the like, VSS is a reference potential unless otherwise specified.
  • film and “layer” can be interchanged with each other depending on the case or circumstances.
  • conductive layer may be changed to the term “conductive film”.
  • insulating film may be changed to the term “insulating layer” in some cases.
  • FIG. 1A is a perspective view illustrating an appearance of a semiconductor device 100 that can be used for an HMD.
  • An arrow indicating the X direction, the Y direction, and the Z direction is attached to FIG.
  • the X direction, the Y direction, and the Z direction are directions orthogonal to each other.
  • 2A, FIG. 2B, FIG. 2C, FIG. 3A, and FIG. 3B show how the opening 102 is viewed in the Y direction.
  • 4A and 4B are block diagrams illustrating a structure of the semiconductor device 100.
  • FIG. 1A is a perspective view illustrating an appearance of a semiconductor device 100 that can be used for an HMD.
  • An arrow indicating the X direction, the Y direction, and the Z direction is attached to FIG.
  • the X direction, the Y direction, and the Z direction are directions orthogonal to each other.
  • 2A, FIG. 2B, FIG. 2C, FIG. 3A, and FIG. 3B show how the opening 102 is
  • the semiconductor device 100 has a function of measuring the number of blinks of the observer, measuring the eye strain of the observer, and notifying the observer of information corresponding to the measurement result.
  • the semiconductor device 100 includes a separator 103, an operation switch 104, an external storage unit 105, a power supply unit 140, a speaker 106, an acoustic external output terminal 107, a fixture 110, a control unit 120, a display unit 111 (a display unit 111R and a display). 111L), a sensor light source 131 (sensor light source 131R and sensor light source 131L), and a sensor 132 (sensor 132R and sensor 132L) (see FIGS. 1A and 2A).
  • optical means including optical parts such as a lens, a prism, or a mirror may be provided so as to overlap with the display means 111.
  • a semiconductor device 100 a illustrated in FIG. 1B has a structure in which an optical means 109 is added to the semiconductor device 100. An observer can observe a pseudo-enlarged image by observing the display unit 111 through the optical unit 109. Therefore, a higher immersive feeling can be obtained. Further, by providing the optical means 109, the separator 103 can be omitted.
  • the control unit 120 includes a CPU 121 (CPU: Central Processing Unit), a communication unit 122, a calculation unit 123, an acoustic device control unit 124, a storage unit 125, a display unit control unit 126, a sensor control unit 127, and a sensor light source control. Means 128 is provided (see FIG. 4A).
  • the communication unit 122, the calculation unit 123, the acoustic device control unit 124, the storage unit 125, the display unit control unit 126, the sensor control unit 127, and the sensor light source control unit 128 are each electrically connected to the CPU 121, and It operates based on a signal supplied from the CPU 121.
  • the communication unit 122 has a function of receiving a signal from the outside and a function of transmitting a signal to the outside. Signal transmission / reception may be performed by wired communication or wireless communication. Further, the external storage means 105 is electrically connected to the communication means 122. The communication unit 122 has a function of receiving information stored in the external storage unit 105. The communication unit 122 has a function of transmitting information stored in the external storage unit 105.
  • the sound device control means 124 is electrically connected to the speaker 106 and the sound external output terminal 107.
  • the acoustic device control unit 124 has a function of supplying an acoustic signal to the speaker 106.
  • the acoustic device control unit 124 has a function of supplying an acoustic signal to the acoustic external output terminal 107.
  • the display unit 111 (the display unit 111R and the display unit 111L) is electrically connected to the display unit control unit 126.
  • the display unit control unit 126 has a function of controlling the operation of the display unit 111.
  • the display means control means 126 has a function of supplying an image signal for displaying an image on the display means 111.
  • the sensor light source 131 (sensor light source 131R and sensor light source 131L) and sensor 132 (sensor 132R and sensor 132L) function as the detection means 130.
  • the sensor light source 131 is electrically connected to the sensor light source control means 128.
  • the sensor light source control means 128 has a function of controlling the operation of the sensor light source 131.
  • the sensor 132 is electrically connected to the sensor control means 127.
  • the sensor control unit 127 has a function of controlling the operation of the sensor 132.
  • the storage unit 125 and / or the external storage unit 105 has a function of storing a program for controlling the operation of the semiconductor device 100, image information, determination tables 1 to 3 to be described later, and the like.
  • the calculation means 123 has a function of performing various calculation processes. For example, the calculation unit 123 has a function of comparing the information obtained from the sensor 132 with the determination tables 1 to 3.
  • the semiconductor device 100 has a function of displaying the image information stored in the storage unit 125 and / or the external storage unit 105 on the display unit 111R and / or the display unit 111L.
  • the observer can observe the image displayed on the display unit 111R and / or the display unit 111L provided in the housing from the opening 102.
  • the semiconductor device 100 can also display image information supplied from the outside via the communication unit 122 on the display unit 111R and / or the display unit 111L.
  • image information supplied from the outside via the communication unit 122 on the display unit 111R and / or the display unit 111L.
  • WebAPI WebAPI
  • by providing an acceleration sensor, a gyro sensor, or the like in the semiconductor device 100 and disposing a photographing device capable of photographing in all directions at a remote place the observer can obtain a sense of presence as if it is in a remote place. Can do.
  • the semiconductor device 100 includes a display unit 111R and a display unit 111L inside the housing 101.
  • the display unit 111R is a display unit for the right eye
  • the display unit 111L is a display unit for the left eye.
  • a sensor light source 131R is provided above the display unit 111R
  • a sensor 132R is provided below.
  • the display unit 111L includes a sensor light source 131L and a lower part includes a sensor 132L (see FIG. 2A).
  • the sensor light source and the sensor arrangement may be upside down.
  • the sensor light source 131R and the sensor 132R may be arranged on the left and right of the display means 111R.
  • the sensor light source 131L and the sensor 132L may be arranged on the left and right of the display unit 111L.
  • the sensor light source 131R and the sensor 132R may be disposed adjacent to each other.
  • the sensor light source 131L and the sensor 132L may be disposed adjacent to each other.
  • either one of the sensor light source 131R and the sensor 132R or the sensor light source 131L and the sensor 132L may not be provided.
  • the display unit 111R and / or the display unit 111L can be used as a sensor light source.
  • the sensor light source 131R and the sensor light source 131L may not be provided.
  • the sensor light source control means 128 may not be provided.
  • FIG. 4B is a block diagram of the semiconductor device 100 that does not include the sensor light source 131 (the sensor light source 131R and the sensor light source 131L) and the sensor light source control unit 128.
  • the display unit 111 and the sensor 132 function as the detection unit 130.
  • a part of the display unit 111 functions as the display unit 111R and the other part functions as the display unit 111L. You may let them.
  • the display unit 111 has a function of displaying an image.
  • the control unit 120 has a function of controlling the operation of the display unit 111.
  • the sensor light source 131R and the sensor light source 131L have a function of irradiating light to an observer.
  • the light emitted from the sensor light source 131R and the sensor light source 131L may be visible light or not visible light.
  • infrared light can be used as light emitted from the sensor light source 131R and the sensor light source 131L.
  • light emitted from the sensor light source 131R and / or the sensor light source 131L is also referred to as “detection light”.
  • FIG. 5A is a diagram showing the positional relationship between the observer's eyeball 151 (eyeball 151R and eyeball 151L) and the display unit 111 (display unit 111R and display unit 111L).
  • FIG. 5A corresponds to a view of the semiconductor device 100 viewed from the Z direction.
  • the image displayed on the display unit 111R is visually recognized by the eyeball 151R, and the image displayed on the display unit 111L is visually recognized by the eyeball 151L.
  • the semiconductor device 100 includes a separator 103 between the display unit 111R and the display unit 111L.
  • the separator 103 has a light shielding property. By providing the separator 103 between the display unit 111R and the display unit 111L, the image displayed on the display unit 111R can be prevented from being visually recognized by the eyeball 151L. Further, by providing the separator 103, the image displayed on the display unit 111L can be prevented from being visually recognized by the eyeball 151R.
  • the sensor 132R has a function of detecting the detection light of the sensor light source 131R.
  • the sensor 132L has a function of detecting the detection light of the sensor light source 131L.
  • an optical sensor or an image sensor can be used as the sensor 132R and the sensor 132L.
  • a semiconductor used for an optical sensor, an image sensor, or the like a single crystal semiconductor, a polycrystalline semiconductor, a microcrystalline semiconductor, an amorphous semiconductor, or the like can be used.
  • the semiconductor material for example, silicon, germanium, or the like can be used.
  • a compound semiconductor such as silicon germanium, silicon carbide, gallium arsenide, an oxide semiconductor, or a nitride semiconductor, an organic semiconductor, or the like may be used.
  • the operation of the sensor 132R, the sensor 132L, the sensor light source 131R, and the sensor light source 131L is controlled by the control means 120.
  • FIG. 5B is a diagram showing the positional relationship between the observer's eyeball 151L and the display means 111L.
  • FIG. 5B corresponds to a view of the semiconductor device 100 viewed from the X direction.
  • the eyeball 151R of the observer and the display unit 111R have the same positional relationship.
  • a part of the detection light of the sensor light source 131L is reflected by the observer's eyeball 151L and / or eyelid 152 and enters the sensor 132L.
  • the observer blinks, the intensity of light incident on the sensor 132L changes. Therefore, the presence or absence of blinking can be detected from the change in the intensity of light detected by the sensor 132L.
  • the presence or absence of blinking can be detected by comparing images obtained by the sensor 132L with time.
  • ⁇ Operation Example of Semiconductor Device 100 An operation example of the semiconductor device 100 will be described with reference to the drawings.
  • the measurement of eye strain based on the number of blinks may be always performed during image display, or may be performed at regular intervals. By measuring at regular intervals, the power consumption of the semiconductor device 100 can be reduced. In this embodiment, an example in which eye strain is measured at regular intervals will be described.
  • Eye fatigue can be measured in mode 1 or mode 2. It is also possible to use mode 1 and mode 2 in combination.
  • FIG. 6 is a flowchart for explaining the operation in mode 1.
  • the detection light of at least one of the sensor light source 131R or the sensor light source 131L is irradiated (step S302).
  • the period T can be set to an arbitrary time. However, if the measurement interval of eye strain is too long, detection of eye strain is delayed, and as a result, the effect of reducing fatigue may be reduced.
  • the period T is preferably 15 minutes or longer and 2 hours or shorter, more preferably 10 minutes or longer and 1 hour or shorter, and even more preferably 5 minutes or longer and 30 minutes or shorter.
  • the number of blinks per minute is measured (step S303).
  • the number of blinks per minute for example, the number obtained by measuring for 30 seconds may be converted per minute, or the number obtained by measuring for 3 minutes may be converted per minute. .
  • the measurement time is preferably 15 seconds or more and less than the period T.
  • the measurement of the number of blinks may be performed for one of the left and right eyes, or may be performed for both eyes. When measuring for both eyes, the larger number of left and right eyes is adopted.
  • the degree of accumulation of eye strain is determined (step S304).
  • the accumulation degree is determined by comparing the number of blinks per minute with the determination table 1 shown in FIG. If the number of blinks per minute (hereinafter also simply referred to as “blink number”) is 10 times or more and less than 30 times, it is determined that there is no or little accumulation of fatigue, and A is determined. Moreover, if the number of blinks is 30 times or more, it is determined that fatigue is accumulated, and B is determined. Moreover, if the number of blinks is 40 times or more, it is determined that fatigue is extremely accumulated, and C is determined. Further, when the number of blinks is less than 10, dry eye or the like is concerned, so it is determined as D. Further, when the number of blinks is less than five, it is highly likely that the user has not seen or recognized the video, and thus is determined as E.
  • step S305 it is determined whether the determination result is other than A. If the determination result is A, the detection light irradiation is stopped (step S310). Thereafter, the process returns to step S301.
  • Step S306 When the determination result is other than A, the determination result is compared with the determination table 2 shown in FIG. 7B, and warning information corresponding to the determination result is displayed on at least one of the display unit 111R or the display unit 111L ( Step S306. Refer to FIG.
  • step S307 it is determined whether or not to stop the image display.
  • the image display is stopped (step S308), and the detection light irradiation is stopped (step S309). If the image display is not stopped, the detection light irradiation is stopped (step S310), and then the process returns to step S301.
  • Mode 2 Next, the measurement flow in mode 2 will be described.
  • FIG. 8 shows a flowchart for explaining the operation in mode 2.
  • Mode 2 has the same steps as mode 1. In order to reduce the repetition of the description, the description of the same steps as in mode 1 may be omitted.
  • the number of blinks in normal times is 15 to 20 times. However, the number of blinks during normal times varies depending on the individual.
  • the number of blinks also referred to as “reference blink number”
  • the newly measured number of blinks is compared with the reference number of blinks to determine the observer's degree of fatigue accumulation. For example, it calculates how many times the newly measured blink collection is the reference blink count (also referred to as “blink magnification”) to determine the fatigue accumulation level of the observer.
  • step S311 the reference blink count is measured (step S311).
  • step S311 for example, the detection light of at least one of the sensor light source 131R or the sensor light source 131L is irradiated, and the number of blinks is measured as in step S303.
  • step S304 the determination of the degree of fatigue accumulation (step S304) is performed by comparing the blink magnification with the determination table 3 shown in FIG.
  • the blink magnification is 0.7 times or more and less than 2 times, it is determined that there is no or little accumulation of fatigue, and A is determined. Further, if the blink magnification is 2 times or more, it is determined that fatigue is accumulated, and B is determined. Further, if the blink magnification is 2.7 times or more, it is determined that fatigue is extremely accumulated, and C is determined. Further, when the blink magnification is less than 0.7, dry eye or the like is feared, so that it is determined as D. If the blink magnification is less than 0.4, it is determined that the video is not being viewed or recognized, so that it is E.
  • step S305 is performed. If the determination result is other than A, the determination result is compared with the determination table 2 shown in FIG. 7B, and warning information corresponding to the determination result is displayed on the display unit 111R or the display unit. It is displayed on at least one of 111L (step S306, see FIG. 9B).
  • Mode 1 and mode 2 may be combined as appropriate. Alternatively, mode 1 and mode 2 may be switched as appropriate. For example, when the number of reference blinks is 30 or more when operating in mode 2, the warning information may be displayed on the display unit 111 by operating once in mode 1.
  • count of blinking was shown.
  • one embodiment of the present invention is not limited to this.
  • the eyeball 151 (eyeball 151R and eyeball 151L) may be imaged at regular intervals using an image sensor as the sensor 132.
  • the degree of accumulation of eye strain may be determined by comparing the imaging data captured at regular time intervals to determine whether or not the eyeball 151 is congested.
  • the semiconductor device 100 may be provided with various sensors such as a temperature sensor, a pressure sensor, a pulse sensor, and an SpO 2 (blood oxygen saturation) sensor.
  • the biological information of the observer may be acquired using various sensors, and the fatigue accumulation degree of the observer may be determined.
  • a semiconductor device 100b illustrated in FIG. 10A has a structure in which a housing 101 and an electronic device 113 including a display portion are used in combination.
  • the electronic device 113 is an information terminal such as a smartphone.
  • An electronic device 113 illustrated in FIG. 10B includes a control unit 120, a display unit 111, a sensor light source 131, a sensor 132, and the like, like the semiconductor device 100 in FIG.
  • a part of the display unit 111 included in the electronic device 113 functions as the display unit 111R, and the other part functions as the display unit 111L.
  • the display unit 111 can also function as the sensor light source 131.
  • the control means 120, display means 111, sensor light source 131, sensor 132, and the like included in the electronic device 113 are provided in the housing 101 in advance separately from the electronic device 113, and display data, imaging data, and the like are transmitted and received by communication means. It is good also as composition to do.
  • FIG. 11A is a block diagram illustrating a configuration example of a display device 500 that can be used as the display unit 111.
  • a display device 500 illustrated in FIG. 11A includes a driver circuit 511, a driver circuit 521a, a driver circuit 521b, and a display region 531.
  • the drive circuit 511, the drive circuit 521a, and the drive circuit 521b may be collectively referred to as a “drive circuit” or a “peripheral drive circuit”.
  • the driver circuit 521a and the driver circuit 521b can function as, for example, a scanning line driver circuit.
  • the driver circuit 511 can function as a signal line driver circuit, for example. Note that only one of the driving circuit 521a and the driving circuit 521b may be used. Further, some circuit may be provided at a position facing the driving circuit 511 with the display region 531 interposed therebetween.
  • the display device 500 illustrated in FIG. 11A includes p wirings 535 each of which is arranged substantially in parallel and whose potential is controlled by the driver circuit 521a and / or the driver circuit 521b. And q wirings 536 whose potentials are controlled by the drive circuit 511.
  • the display region 531 includes a plurality of pixels 532 arranged in a matrix.
  • the pixel 532 includes a pixel circuit 534 and a display element.
  • full color display can be realized by causing the three pixels 532 to function as one pixel.
  • Each of the three pixels 532 controls the transmittance, reflectance, or amount of emitted light of red light, green light, or blue light.
  • the color of light controlled by the three pixels 532 is not limited to a combination of red, green, and blue, and may be yellow, cyan, and magenta.
  • a pixel 532 that controls white light may be added to a pixel that controls red light, green light, and blue light, and the four pixels 532 may be combined to function as one pixel.
  • the luminance of the display region can be increased.
  • the reproducible color gamut can be expanded.
  • a display device 500 that can display at a resolution of so-called full high-definition (also referred to as “2K resolution”, “2K1K”, “2K”, or the like) can be realized. Further, for example, when pixels are arranged in a matrix of 3840 ⁇ 2160, a display device 500 that can display at a resolution of so-called ultra high vision (also referred to as “4K resolution”, “4K2K”, “4K”, etc.) is realized. be able to.
  • a display device 500 that can display at a resolution of so-called Super Hi-Vision (also referred to as “8K resolution”, “8K4K”, “8K”, etc.) is realized. be able to. By increasing the number of pixels, it is possible to realize the display device 500 that can display at a resolution of 16K or 32K.
  • a wiring 535_g (g is a natural number of 1 to p) in the g-th row includes a plurality of pixels 532 arranged in p rows and q columns (p and q are both natural numbers of 1 or more) in the display region 531. Among these, q pixels 532 arranged in g rows are electrically connected.
  • the wiring 536_h in the h-th column (h is a natural number greater than or equal to 1 and less than or equal to q) is electrically connected to p pixels 532 arranged in the h column among the pixels 532 arranged in the p row and the q column. Connected to.
  • the display device 500 can use various modes or have various display elements.
  • display elements include EL (electroluminescence) elements (organic EL elements, inorganic EL elements, or EL elements containing organic and inorganic substances), LEDs (white LEDs, red LEDs, green LEDs, blue LEDs, etc.), transistors (Transistor that emits light in response to current), electron-emitting device, liquid crystal device, electronic ink, electrophoretic device, grating light valve (GLV), display device using MEMS (micro electro mechanical system), digital micromirror Device (DMD), DMS (Digital Micro Shutter), MIRASOL (registered trademark), IMOD (Interferometric Modulation) element, shutter type MEMS display element, optical interference type MEMS display element, electrowetting element , Piezoelectric ceramic display, display using carbon nanotubes, etc., by electrical or magnetic action, those having contrast, brightness, reflectance, a display medium such as transmittance changes.
  • quantum dots may be used as the display element
  • An example of a display device using an EL element is an EL display.
  • a display device using an electron-emitting device there is a field emission display (FED), a SED type flat display (SED: Surface-conduction Electron-emitter Display), or the like.
  • An example of a display device using quantum dots is a quantum dot display.
  • a display device using a liquid crystal element there is a liquid crystal display (a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, a direct view liquid crystal display, a projection liquid crystal display) and the like.
  • An example of a display device using electronic ink, electronic powder fluid (registered trademark), or an electrophoretic element is electronic paper.
  • the display device may be a plasma display panel (PDP).
  • the display device may be a retinal scanning projection device.
  • part or all of the pixel electrode may have a function as a reflective electrode.
  • part or all of the pixel electrode may have aluminum, silver, or the like.
  • a memory circuit such as an SRAM can be provided under the reflective electrode. Thereby, power consumption can be further reduced.
  • Graphene or graphite may be a multilayer film in which a plurality of layers are stacked.
  • a nitride semiconductor for example, an n-type GaN semiconductor layer having a crystal can be easily formed thereon.
  • a p-type GaN semiconductor layer having a crystal or the like can be provided thereon to form an LED.
  • an AlN layer may be provided between graphene or graphite and an n-type GaN semiconductor layer having a crystal.
  • the GaN semiconductor layer of the LED may be formed by MOCVD.
  • the GaN semiconductor layer of the LED can be formed by a sputtering method.
  • FIG. 11B, 11C, 12A, and 12B illustrate circuit configuration examples that can be used for the pixel 532.
  • FIG. 11B, 11C, 12A, and 12B illustrate circuit configuration examples that can be used for the pixel 532.
  • a pixel circuit 534 illustrated in FIG. 11B includes a transistor 461, a capacitor 463, a transistor 468, and a transistor 464.
  • the pixel circuit 534 illustrated in FIG. 11B is electrically connected to a light-emitting element 426 that can function as a display element.
  • One of a source electrode and a drain electrode of the transistor 461 is electrically connected to the wiring 536_h. Further, the gate electrode of the transistor 461 is electrically connected to the wiring 535 — g. A video signal is supplied from the wiring 536_h.
  • the transistor 461 has a function of controlling writing of a video signal to the node 465.
  • One of the pair of electrodes of the capacitor 463 is electrically connected to the node 465 and the other is electrically connected to the node 467.
  • the other of the source electrode and the drain electrode of the transistor 461 is electrically connected to the node 465.
  • the capacitor 463 functions as a storage capacitor that stores data written to the node 465.
  • One of a source electrode and a drain electrode of the transistor 468 is electrically connected to the potential supply line VL_a, and the other is electrically connected to the node 467. Further, the gate electrode of the transistor 468 is electrically connected to the node 465.
  • One of a source electrode and a drain electrode of the transistor 464 is electrically connected to the potential supply line V 0, and the other is electrically connected to the node 467. Further, the gate electrode of the transistor 464 is electrically connected to the wiring 535 — g.
  • One of an anode and a cathode of the light-emitting element 426 is electrically connected to the potential supply line VL_b, and the other is electrically connected to a node 467.
  • the light-emitting element 426 for example, an organic electroluminescence element (also referred to as an organic EL element) or the like can be used.
  • the light-emitting element 426 is not limited thereto, and for example, an inorganic EL element made of an inorganic material may be used.
  • one of the potential supply line VL_a and the potential supply line VL_b is supplied with the high power supply potential VDD, and the other is supplied with the low power supply potential VSS.
  • the pixel 532 in each row is sequentially selected by the driver circuit 521a and / or the driver circuit 521b, the transistor 461 and the transistor 464 are turned on, and a video signal is transmitted. Write to node 465.
  • the pixel 532 in which data is written to the node 465 is in a holding state when the transistor 461 and the transistor 464 are turned off. Further, the amount of current flowing between the source electrode and the drain electrode of the transistor 468 is controlled in accordance with the potential of data written to the node 465, and the light-emitting element 426 emits light with luminance corresponding to the amount of flowing current. By sequentially performing this for each row, an image can be displayed.
  • a transistor having a back gate may be used as the transistor 461, the transistor 464, and the transistor 468.
  • a gate of the transistor 461 and the transistor 464 illustrated in FIG. 12A is electrically connected to the back gate. Therefore, the gate and the back gate are always at the same potential.
  • the back gate of the transistor 468 is electrically connected to the node 467. Therefore, the back gate is always at the same potential as the node 467.
  • a pixel circuit 534 illustrated in FIG. 11C includes a transistor 461 and a capacitor 463.
  • a pixel circuit 534 illustrated in FIG. 11C is electrically connected to a liquid crystal element 462 that can function as a display element.
  • One potential of the pair of electrodes of the liquid crystal element 462 is appropriately set in accordance with the specification of the pixel circuit 534.
  • a common potential may be applied to one of the pair of electrodes of the liquid crystal element 462, or the potential may be the same as that of the capacitor line CL.
  • a different potential may be applied to one of the pair of electrodes of the liquid crystal element 462 for each pixel 532.
  • the other of the pair of electrodes of the liquid crystal element 462 is electrically connected to the node 466.
  • the alignment state of the liquid crystal element 462 is set by data written to the node 466.
  • a driving method of a display device including the liquid crystal element 462 for example, a TN (Twisted Nematic) mode, an STN (Super Twisted Nematic) mode, a VA mode, an ASM (Axially Symmetrical Micro-cell) Cobalt mode, an OCB (Oclide) mode.
  • a TN (Twisted Nematic) mode for example, a TN (Twisted Nematic) mode, an STN (Super Twisted Nematic) mode, a VA mode, an ASM (Axially Symmetrical Micro-cell) Cobalt mode, an OCB (Oclide) mode.
  • FLC Ferroelectric Liquid Crystal
  • AFLC Anti Ferroelectric Liquid Crystal
  • ECB Electrode Controlled Birefringence
  • PDLC Polymer Dispersed Liquid Crystal
  • PNLC Polymer Network Liquid Crystal mode
  • the present invention is not limited to this, and various liquid crystal elements and driving methods thereof can be used.
  • thermotropic liquid crystal When a liquid crystal element is used as the display element, a thermotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal, a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like can be used. These liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, and the like depending on conditions.
  • a liquid crystal exhibiting a blue phase without using an alignment film may be used.
  • the blue phase is one of the liquid crystal phases.
  • a liquid crystal composition mixed with 5% by weight or more of a chiral agent is used for the liquid crystal layer in order to improve the temperature range.
  • a liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a response speed as short as 1 msec or less, is optically isotropic, does not require alignment treatment, and has a small viewing angle dependency.
  • pixels are divided into several regions (sub-pixels) and molecules are tilted in different directions.
  • the specific resistance of the liquid crystal material is 1 ⁇ 10 9 ⁇ ⁇ cm or more, preferably 1 ⁇ 10 11 ⁇ ⁇ cm or more, and more preferably 1 ⁇ 10 12 ⁇ ⁇ cm or more.
  • the value of the specific resistance in this specification shall be the value measured at 20 degreeC.
  • one of a source electrode and a drain electrode of the transistor 461 is electrically connected to the wiring 536 — h and the other is electrically connected to the node 466.
  • a gate electrode of the transistor 461 is electrically connected to the wiring 535 — g.
  • a video signal is supplied from the wiring 536_h.
  • the transistor 461 has a function of controlling writing of a video signal to the node 466.
  • One of the pair of electrodes of the capacitor 463 is electrically connected to a wiring (hereinafter referred to as a capacitor line CL) to which a specific potential is supplied, and the other is electrically connected to a node 466.
  • a capacitor line CL a wiring to which a specific potential is supplied
  • the other is electrically connected to a node 466.
  • the value of the potential of the capacitor line CL is set as appropriate in accordance with the specifications of the pixel circuit 534.
  • the capacitor 463 has a function as a storage capacitor that stores data written to the node 466.
  • the pixel circuit 534 in each row is sequentially selected by the driver circuit 521a and / or the driver circuit 521b, the transistor 461 is turned on, and video is supplied to the node 466.
  • Write signal For example, in the display device 500 including the pixel circuit 534 in FIG. 11C, the pixel circuit 534 in each row is sequentially selected by the driver circuit 521a and / or the driver circuit 521b, the transistor 461 is turned on, and video is supplied to the node 466. Write signal.
  • the pixel circuit 534 in which the video signal is written to the node 466 enters the holding state when the transistor 461 is turned off. By sequentially performing this for each row, an image can be displayed in the display area 531.
  • a transistor having a back gate may be used as the transistor 461.
  • a gate of the transistor 461 illustrated in FIG. 12B is electrically connected to the back gate. Therefore, the gate and the back gate are always at the same potential.
  • FIG. 13A illustrates a configuration example of the driver circuit 511.
  • the driver circuit 511 includes a shift register 512, a latch circuit 513, and a buffer 514.
  • FIG. 13B illustrates a configuration example of the driver circuit 521a.
  • the driver circuit 521a includes a shift register 522 and a buffer 523.
  • the drive circuit 521b can have a structure similar to that of the drive circuit 521a.
  • a start pulse SP, a clock signal CLK, and the like are input to the shift register 512 and the shift register 522.
  • the semiconductor device of one embodiment of the present invention can be manufactured using various types of transistors such as a bottom-gate transistor and a top-gate transistor. Therefore, the semiconductor layer material and the transistor structure to be used can be easily replaced in accordance with an existing production line.
  • FIG. 14A1 is a cross-sectional view of a channel protection transistor 410 which is a kind of bottom-gate transistor.
  • the transistor 410 includes an electrode 246 over a substrate 271 with an insulating layer 272 interposed therebetween.
  • the semiconductor layer 242 is provided over the electrode 246 with the insulating layer 226 interposed therebetween.
  • the electrode 246 can function as a gate electrode.
  • the insulating layer 226 can function as a gate insulating layer.
  • the insulating layer 222 is provided over the channel formation region of the semiconductor layer 242.
  • the electrode 244 a and the electrode 244 b are provided over the insulating layer 226 in contact with part of the semiconductor layer 242. Part of the electrode 244 a and part of the electrode 244 b are formed over the insulating layer 222.
  • the insulating layer 222 can function as a channel protective layer. By providing the insulating layer 222 over the channel formation region, it is possible to prevent the semiconductor layer 242 from being exposed when the electrodes 244a and 244b are formed. Therefore, the channel formation region of the semiconductor layer 242 can be prevented from being etched when the electrodes 244a and 244b are formed. According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized.
  • the transistor 410 includes the insulating layer 228 over the electrode 244a, the electrode 244b, and the insulating layer 222, and the insulating layer 229 over the insulating layer 228.
  • a material capable of depriving oxygen from part of the semiconductor layer 242 and causing oxygen vacancies in at least portions of the electrodes 244a and 244b in contact with the semiconductor layer 242. is preferably used.
  • the carrier concentration increases, and the region becomes n-type and becomes an n-type region (n + layer). Accordingly, the region can function as a source region or a drain region.
  • tungsten, titanium, and the like can be given as an example of a material capable of depriving oxygen from an oxide semiconductor and causing oxygen vacancies.
  • a layer functioning as an n-type semiconductor or a p-type semiconductor is preferably provided between the semiconductor layer 242 and the electrode 224a and between the semiconductor layer 242 and the electrode 224b.
  • a layer functioning as an n-type semiconductor or a p-type semiconductor can function as a source region or a drain region of a transistor.
  • the insulating layer 229 is preferably formed using a material having a function of preventing or reducing impurity diffusion from the outside to the transistor. Note that the insulating layer 229 can be omitted as necessary.
  • heat treatment may be performed before or after the insulating layer 229 is formed or before or after the insulating layer 229 is formed.
  • oxygen contained in the insulating layer 229 and other insulating layers can be diffused into the semiconductor layer 242 so that oxygen vacancies in the semiconductor layer 242 can be filled.
  • oxygen vacancies in the semiconductor layer 242 can be compensated.
  • a transistor 411 illustrated in FIG. 14A2 is different from the transistor 410 in that the transistor 411 includes an electrode 223 that can function as a back gate over the insulating layer 229.
  • the electrode 223 can be formed using a material and a method similar to those of the electrode 246.
  • the back gate is formed of a conductive layer.
  • the gate and the back gate are arranged so that the channel formation region of the semiconductor layer is sandwiched between them.
  • the back gate can function in the same way as the gate.
  • the potential of the back gate may be the same as that of the gate electrode, or may be a GND potential or an arbitrary potential. Further, the threshold voltage of the transistor can be changed by changing the potential of the back gate independently without interlocking with the gate.
  • Both the electrode 246 and the electrode 223 can function as gates.
  • each of the insulating layer 226, the insulating layer 229, and the insulating layer 228 can function as a gate insulating layer.
  • the electrode 223 may be provided between the insulating layer 228 and the insulating layer 229.
  • the other is referred to as “back gate” or “back gate electrode”.
  • the electrode 246 when the electrode 223 is referred to as a “gate electrode”, the electrode 246 is referred to as a “back gate electrode”.
  • the transistor 411 can be regarded as a kind of top-gate transistor.
  • One of the electrode 246 and the electrode 223 may be referred to as a “first gate” or “first gate electrode”, and the other may be referred to as a “second gate” or “second gate electrode”. .
  • the electrode 246 and the electrode 223 With the electrode 246 and the electrode 223 with the semiconductor layer 242 interposed therebetween, and further by setting the electrode 246 and the electrode 223 to have the same potential, a region where carriers flow in the semiconductor layer 242 becomes larger in the film thickness direction. The amount of carrier movement increases. As a result, the on-state current of the transistor 411 increases and the field-effect mobility increases.
  • the transistor 411 has a large on-state current with respect to the occupied area. That is, the area occupied by the transistor 411 can be reduced with respect to the required on-state current. According to one embodiment of the present invention, the area occupied by a transistor can be reduced. Therefore, a highly integrated semiconductor device can be realized.
  • the gate and the back gate are formed using conductive layers, they have a function of preventing an electric field generated outside the transistor from acting on a semiconductor layer in which a channel is formed (particularly, an electric field shielding function against static electricity). Note that the electric field shielding function can be improved by forming the back gate larger than the semiconductor layer and covering the semiconductor layer with the back gate.
  • the electrode 246 (gate) and the electrode 223 (back gate) each have a function of shielding an electric field from the outside, charges such as charged particles generated on the insulating layer 272 side or above the electrode 223 are generated in the semiconductor layer 242. Does not affect the channel formation region. As a result, deterioration due to a stress test (for example, a gate bias-temperature (GBT) stress test in which a negative charge is applied to the gate) is suppressed. In addition, the phenomenon that the gate voltage (rising voltage) at which the on-current begins to flow can be reduced depending on the magnitude of the drain voltage. Note that this effect occurs when the electrode 246 and the electrode 223 have the same potential or different potentials.
  • the GBT stress test is a kind of accelerated test, and it is possible to evaluate a change in characteristics (aging) of a transistor caused by long-term use in a short time.
  • the amount of change in the threshold voltage of the transistor before and after the GBT stress test is an important index for examining reliability. It can be said that the smaller the threshold voltage fluctuation amount, the higher the reliability of the transistor.
  • the electrode 246 and the electrode 223 are provided and the electrode 246 and the electrode 223 are set to the same potential, the amount of fluctuation in the threshold voltage is reduced. For this reason, variation in electrical characteristics among a plurality of transistors is reduced at the same time.
  • a transistor having a back gate has a smaller threshold voltage variation before and after the + GBT stress test in which positive charge is applied to the gate than a transistor having no back gate.
  • the back gate when the back gate is formed using a light-blocking conductive film, light can be prevented from entering the semiconductor layer from the back gate side. Therefore, light deterioration of the semiconductor layer can be prevented, and deterioration of electrical characteristics such as shift of the threshold voltage of the transistor can be prevented.
  • a highly reliable transistor can be realized.
  • a reliable pulse output circuit, a semiconductor device, or the like can be realized.
  • FIG. 14B1 is a cross-sectional view of a channel protection transistor 420 which is one of bottom-gate transistors.
  • the transistor 420 has substantially the same structure as the transistor 410 except that an insulating layer 222 having an opening 231a and an opening 231b covers the semiconductor layer 242.
  • the openings 231 a and 231 b are formed by selectively removing part of the insulating layer 222 that overlaps with the semiconductor layer 242.
  • the semiconductor layer 242 and the electrode 244a are electrically connected.
  • the semiconductor layer 242 and the electrode 244b are electrically connected.
  • a transistor 421 illustrated in FIG. 14B2 is different from the transistor 420 in that the electrode 223 which can function as a back gate is provided over the insulating layer 229.
  • the distance between the electrode 244a and the electrode 246 and the distance between the electrode 244b and the electrode 246 are longer in the transistor 420 and the transistor 421 than in the transistor 410 and the transistor 411. Accordingly, parasitic capacitance generated between the electrode 244a and the electrode 246 can be reduced. In addition, parasitic capacitance generated between the electrode 244b and the electrode 246 can be reduced. According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized.
  • a transistor 425 illustrated in FIG. 14C1 is a channel-etched transistor which is one of bottom-gate transistors.
  • the electrode 244a and the electrode 244b are formed in contact with the semiconductor layer 242 without providing the insulating layer 222. For this reason, part of the semiconductor layer 242 exposed when the electrodes 244a and 244b are formed may be etched. On the other hand, since the insulating layer 229 is not provided, the productivity of the transistor can be increased.
  • a transistor 426 illustrated in FIG. 14C2 is different from the transistor 425 in that the transistor 426 includes an electrode 223 which can function as a back gate over the insulating layer 229.
  • FIG. 15A1 is a cross-sectional view of a transistor 430 which is a kind of top-gate transistor.
  • the transistor 430 includes a semiconductor layer 242 over a substrate 271 with an insulating layer 272 interposed therebetween.
  • An electrode 244 a in contact with part of the semiconductor layer 242 and a part of the semiconductor layer 242 are provided over the semiconductor layer 242 and the insulating layer 272.
  • the semiconductor layer 242, the electrode 244a, and the electrode 244b have the insulating layer 226, and the insulating layer 226 has the electrode 246.
  • the impurity region can be formed in the semiconductor layer 242 by self-alignment by introducing the impurity 255 into the semiconductor layer 242 using the electrode 246 as a mask (see FIG. (See FIG. 15A3). According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized.
  • the impurity 255 can be introduced using an ion implantation apparatus, an ion doping apparatus, or a plasma treatment apparatus.
  • the impurity 255 for example, at least one element of a group 13 element or a group 15 element can be used. In the case where an oxide semiconductor is used for the semiconductor layer 242, at least one element of a rare gas, hydrogen, and nitrogen can be used as the impurity 255.
  • a transistor 431 illustrated in FIG. 15A2 is different from the transistor 430 in that the transistor 431 includes an electrode 223 and an insulating layer 227.
  • the transistor 431 includes the electrode 223 formed over the insulating layer 272 and the insulating layer 227 formed over the electrode 223.
  • the electrode 223 can function as a back gate.
  • the insulating layer 227 can function as a gate insulating layer.
  • the insulating layer 227 can be formed using a material and a method similar to those of the insulating layer 226.
  • the transistor 431 is a transistor having a large on-state current with respect to the occupied area. That is, the area occupied by the transistor 431 can be reduced with respect to the required on-state current. According to one embodiment of the present invention, the area occupied by a transistor can be reduced. Thus, according to one embodiment of the present invention, a highly integrated semiconductor device can be realized.
  • a transistor 440 illustrated in FIG. 15B1 is one of top-gate transistors.
  • the transistor 440 is different from the transistor 430 in that the semiconductor layer 242 is formed after the electrodes 244a and 244b are formed.
  • a transistor 441 illustrated in FIG. 15B2 is different from the transistor 440 in that the transistor 441 includes an electrode 223 and an insulating layer 227. In the transistor 440 and the transistor 441, part of the semiconductor layer 242 is formed over the electrode 244a, and the other part of the semiconductor layer 242 is formed over the electrode 244b.
  • the transistor 441 is a transistor having a large on-state current with respect to the occupied area. That is, the area occupied by the transistor 441 can be reduced with respect to the required on-state current. According to one embodiment of the present invention, the area occupied by a transistor can be reduced. Therefore, a highly integrated semiconductor device can be realized.
  • a transistor 442 illustrated in FIG. 16A1 is one of top-gate transistors.
  • the transistor 442 includes an electrode 244a and an electrode 244b over the insulating layer 229.
  • the electrodes 244a and 244b are electrically connected to the semiconductor layer 242 through openings formed in the insulating layers 228 and 229.
  • a part of the insulating layer 226 that does not overlap with the electrode 246 is removed.
  • part of the insulating layer 226 included in the transistor 442 extends beyond the end portion of the electrode 246.
  • an impurity region can be formed in the semiconductor layer 242 in a self-aligned manner (FIG. 16A3). reference).
  • the impurity 255 is not introduced into the region overlapping with the electrode 246 of the semiconductor layer 242, and the impurity 255 is introduced into a region not overlapping with the electrode 246. Further, the impurity concentration of the region where the impurity 255 is introduced through the insulating layer 226 of the semiconductor layer 242 is lower than the region where the impurity 255 is introduced without passing through the insulating layer 226. Therefore, an LDD (Lightly Doped Drain) region is formed in a region adjacent to the electrode 246 in the semiconductor layer 242.
  • LDD Lightly Doped Drain
  • a transistor 443 illustrated in FIG. 16A2 is different from the transistor 442 in that the electrode 223 is provided below the semiconductor layer 242.
  • the electrode 223 overlaps the semiconductor layer 242 with the insulating layer 272 interposed therebetween.
  • the electrode 223 can function as a back gate electrode.
  • a region which does not overlap with the electrode 246 of the insulating layer 226 may be removed as in the transistor 444 illustrated in FIG. 16B1 and the transistor 445 illustrated in FIG. 16B2. Further, as in the transistor 446 illustrated in FIG. 16C1 and the transistor 447 illustrated in FIG. 16C2, the portions other than the opening of the insulating layer 226 may be left without being removed.
  • the transistors 444 to 447 can also form impurity regions in the semiconductor layer 242 in a self-aligned manner by introducing the impurity 255 into the semiconductor layer 242 using the electrode 246 as a mask after the electrode 246 is formed. .
  • FIG. 17 illustrates an example of a transistor structure using an oxide semiconductor as the semiconductor layer 242.
  • FIG. 17A is a top view of the transistor 451.
  • FIG. 17B is a cross-sectional view (cross-sectional view in the channel length direction) of a portion L1-L2 indicated by a dashed-dotted line in FIG.
  • FIG. 17C is a cross-sectional view (cross-sectional view in the channel width direction) of a portion W1-W2 indicated by a dashed-dotted line in FIG.
  • the transistor 451 includes a semiconductor layer 242, an insulating layer 226, an insulating layer 272, an insulating layer 282, an insulating layer 274, an electrode 224, an electrode 243, an electrode 244a, and an electrode 244b.
  • the electrode 243 can function as a gate.
  • the electrode 224 can function as a back gate gate.
  • the insulating layer 226, the insulating layer 272, the insulating layer 282, and the insulating layer 274 can function as a gate insulating layer.
  • the electrode 244a can function as one of a source electrode and a drain electrode.
  • the electrode 244b can function as the other of the source electrode and the drain electrode.
  • An insulating layer 275 is provided over the substrate 271, and the electrode 224 and the insulating layer 273 are provided over the insulating layer 275.
  • An insulating layer 274 is provided over the electrode 224 and the insulating layer 273. Further, the insulating layer 282 is provided over the insulating layer 274, and the insulating layer 272 is provided over the insulating layer 282.
  • a semiconductor layer 242a is provided over the convex portion formed in the insulating layer 272, and a semiconductor layer 242b is provided over the semiconductor layer 242a.
  • An electrode 244a and an electrode 244b are provided over the semiconductor layer 242b.
  • a region overlapping with the electrode 244a of the semiconductor layer 242b can function as one of the source and the drain of the transistor 451.
  • a region overlapping with the electrode 244b of the semiconductor layer 242b can function as the other of the source and the drain of the transistor 451.
  • a semiconductor layer 242c is provided in contact with part of the semiconductor layer 242b.
  • An insulating layer 226 is provided over the semiconductor layer 242c, and an electrode 243 is provided over the insulating layer 226.
  • the transistor 451 has a structure in which the upper surface and the side surface of the semiconductor layer 242b and the side surface of the semiconductor layer 242a are covered with the semiconductor layer 242c in the regions W1-W2. Further, by providing the semiconductor layer 242b above the convex portion provided in the insulating layer 272, the side surface of the semiconductor layer 242b can be covered with the electrode 243. In other words, the transistor 451 has a structure in which the semiconductor layer 242b can be electrically surrounded by the electric field of the electrode 243. In this manner, a transistor structure that electrically surrounds a semiconductor layer in which a channel is formed by an electric field of a conductive film is referred to as a surrounded channel (s-channel) structure. A transistor having an s-channel structure is also referred to as an “s-channel transistor” or an “s-channel transistor”.
  • a channel can be formed in the entire semiconductor layer 242b (bulk).
  • the drain current of the transistor can be increased and a larger on-current can be obtained. Further, the entire region of the channel formation region formed in the semiconductor layer 242b can be depleted by the electric field of the electrode 243. Therefore, in the s-channel structure, the off-state current of the transistor can be further reduced.
  • the exposed semiconductor layer 242a may be removed when the semiconductor layer 242b is processed. In this case, the side surfaces of the semiconductor layer 242a and the semiconductor layer 242b may be aligned.
  • An insulating layer 228 is provided over the transistor 451, and an insulating layer 229 is provided over the insulating layer 228.
  • an electrode 225a, an electrode 225b, and an electrode 225c are provided over the insulating layer 229.
  • the electrode 225a is an opening provided in the insulating layer 229 and the insulating layer 228, and is electrically connected to the electrode 244a through a contact plug.
  • the electrode 225b is an opening provided in the insulating layer 229 and the insulating layer 228, and is electrically connected to the electrode 244b through a contact plug.
  • the electrode 225c is an opening provided in the insulating layer 229 and the insulating layer 228, and is electrically connected to the electrode 243 through a contact plug.
  • the insulating layer 282 can function as a charge trapping layer.
  • the threshold voltage of the transistor can be changed.
  • a tunnel effect may be used.
  • tunnel electrons can be injected into the insulating layer 282.
  • FIG. 25A illustrates the energy band structure of the portion indicated by the dashed-dotted line D1-D2 in FIG. That is, FIG. 25A illustrates an energy band structure of a channel formation region of the transistor 451.
  • Ec382, Ec383a, Ec383b, Ec383c, and Ec386 indicate the energy at the lower end of the conduction band of the insulating layer 272, the semiconductor layer 242a, the semiconductor layer 242b, the semiconductor layer 242c, and the insulating layer 226, respectively.
  • the electron affinity is a value obtained by subtracting the band gap from the difference between the vacuum level and the energy at the top of the valence band (also referred to as “ionization potential”).
  • the band gap can be measured using a spectroscopic ellipsometer (HORIBA JOBIN YVON UT-300).
  • the energy difference between the vacuum level and the upper end of the valence band can be measured using an ultraviolet photoelectron spectroscopy (UPS) device (PHI VersaProbe).
  • UPS ultraviolet photoelectron spectroscopy
  • Ec382 and Ec386 are closer to the vacuum level than Ec383a, Ec383b, and Ec383c (having a lower electron affinity).
  • Ec383a is closer to the vacuum level than Ec383b. Specifically, Ec383a is closer to a vacuum level than Ec383b by 0.07 eV to 1.3 eV, preferably 0.1 eV to 0.7 eV, more preferably 0.15 eV to 0.4 eV. .
  • Ec383c is closer to the vacuum level than Ec383b. Specifically, Ec383c is preferably closer to a vacuum level than Ec383b by 0.07 eV to 1.3 eV, preferably 0.1 eV to 0.7 eV, more preferably 0.15 eV to 0.4 eV. .
  • a mixed region of the semiconductor layer 242a and the semiconductor layer 242b may be provided between the semiconductor layer 242a and the semiconductor layer 242b. Further, in some cases, there is a mixed region of the semiconductor layer 242b and the semiconductor layer 242c between the semiconductor layer 242b and the semiconductor layer 242c. In the mixed region, the interface state density is low. Therefore, the stack of the semiconductor layer 242a, the semiconductor layer 242b, and the semiconductor layer 242c has a band structure in which energy continuously changes (also referred to as a continuous junction) in the vicinity of each interface.
  • the semiconductor layer 242b may have a thickness of 10 nm or more, preferably 40 nm or more, more preferably 60 nm or more, and more preferably 100 nm or more.
  • the semiconductor layer 242b may have a thickness of 300 nm or less, preferably 200 nm or less, and more preferably 150 nm or less. Note that as the channel formation region is reduced, the electrical characteristics of the transistor may be improved as the semiconductor layer 242b is thinner. Therefore, the thickness of the semiconductor layer 242b may be less than 10 nm.
  • the thickness of the semiconductor layer 242c is preferably as small as possible.
  • the semiconductor layer 242c may have a region less than 10 nm, preferably 5 nm or less, and more preferably 3 nm or less.
  • the semiconductor layer 242c has a function of blocking entry of elements other than oxygen (such as hydrogen and silicon) included in the adjacent insulator into the semiconductor layer 242b where a channel is formed. Therefore, the semiconductor layer 242c preferably has a certain thickness.
  • the semiconductor layer 242c may have a thickness of 0.3 nm or more, preferably 1 nm or more, and more preferably 2 nm or more.
  • the semiconductor layer 242a is preferably thick and the semiconductor layer 242c is preferably thin.
  • the semiconductor layer 242a may have a thickness of 10 nm or more, preferably 20 nm or more, more preferably 40 nm or more, and more preferably 60 nm or more.
  • the semiconductor layer 242a may have a thickness of 200 nm or less, preferably 120 nm or less, and more preferably 80 nm or less.
  • silicon in the oxide semiconductor might serve as a carrier trap or a carrier generation source. Therefore, the lower the silicon concentration in the semiconductor layer 242b, the better.
  • silicon concentration in the semiconductor layer 242b the better.
  • the semiconductor layer 242b and the semiconductor layer 242a for example, in secondary ion mass spectrometry (SIMS), it is less than 1 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3.
  • the region has a silicon concentration of less than cm 3 , more preferably less than 2 ⁇ 10 18 atoms / cm 3 .
  • SIMS less than 1 ⁇ 10 19 atoms / cm 3 , preferably less than 5 ⁇ 10 18 atoms / cm 3 , more preferably 2 ⁇ 10 18 atoms / cm 3 between the semiconductor layer 242b and the semiconductor layer 242c.
  • the semiconductor layer 242a and the semiconductor layer 242c each have a SIMS of 2 ⁇ 10 20 atoms / cm 3 or less, preferably 5 ⁇ 10 19 atoms / cm 3 or less, more preferably 1 ⁇ 10 19 atoms / cm 3 or less, more preferably The region has a hydrogen concentration of 5 ⁇ 10 18 atoms / cm 3 or less.
  • the nitrogen concentration of the semiconductor layer 242b it is preferable to reduce the nitrogen concentration of the semiconductor layer 242a and the semiconductor layer 242c.
  • the semiconductor layer 242a and the semiconductor layer 242c have a SIMS less than 5 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3 or less, more preferably 1 ⁇ 10 18 atoms / cm 3 or less, more preferably The region has a nitrogen concentration of 5 ⁇ 10 17 atoms / cm 3 or less.
  • the semiconductor layer 242b preferably includes a region where the copper concentration is 1 ⁇ 10 19 atoms / cm 3 or less, 5 ⁇ 10 18 atoms / cm 3 or less, or 1 ⁇ 10 18 atoms / cm 3 or less.
  • the above three-layer structure is an example.
  • a two-layer structure without the semiconductor layer 242a or the semiconductor layer 242c may be used.
  • a four-layer structure including any one of the semiconductors exemplified as the semiconductor layer 242a, the semiconductor layer 242b, and the semiconductor layer 242c above or below the semiconductor layer 242a or above or below the semiconductor layer 242c may be employed.
  • g layer structure (g is an integer of 5 or more).
  • the transistor 451 illustrated in this embodiment is formed so that the upper surface and the side surface of the semiconductor layer 242b are in contact with the semiconductor layer 242c and the lower surface of the semiconductor layer 242b is in contact with the semiconductor layer 242a in the channel width direction. In this manner, the semiconductor layer 242b is covered with the semiconductor layer 242a and the semiconductor layer 242c, whereby the influence of the trap level can be further reduced.
  • the band gap of the semiconductor layer 242a and the semiconductor layer 242c is preferably wider than the band gap of the semiconductor layer 242b.
  • a transistor with little variation in electrical characteristics can be realized.
  • a semiconductor device with little variation in electrical characteristics can be realized.
  • a highly reliable transistor can be realized. Therefore, a highly reliable semiconductor device can be realized.
  • the band gap of an oxide semiconductor is 2 eV or more
  • a transistor using an oxide semiconductor for a semiconductor layer where a channel is formed can have extremely low off-state current.
  • the off-current per channel width of 1 ⁇ m is less than 1 ⁇ 10 ⁇ 20 A, less than 1 ⁇ 10 ⁇ 22 A, or 1 at a source-drain voltage of 3.5 V and room temperature (25 ° C.). It may be less than ⁇ 10 ⁇ 24 A. That is, the on / off ratio can be 20 digits or more and 150 digits or less.
  • the OS transistor has a high withstand voltage between the source and the drain. By using an OS transistor, a semiconductor device with a large output voltage and high withstand voltage can be provided.
  • a transistor with low power consumption can be realized. Therefore, a semiconductor device with low power consumption can be realized.
  • FIG. 18A is a top view of the transistor 451a.
  • FIG. 18B is a cross-sectional view taken along dashed-dotted line L1-L2 in FIG.
  • FIG. 18C is a cross-sectional view taken along dashed-dotted line W1-W2 in FIG.
  • the transistor 451a has a structure in which the electrode 224, the insulating layer 273, the insulating layer 274, and the insulating layer 282 are omitted from the transistor 451. By not providing these electrodes and insulating layers, the productivity of the transistor can be increased. Therefore, productivity of the semiconductor device can be increased.
  • FIG. 19A is a top view of the transistor 452.
  • FIG. 19B is a cross-sectional view taken along dashed-dotted line L1-L2 in FIG.
  • FIG. 19C is a cross-sectional view taken along dashed-dotted line W1-W2 in FIG.
  • the transistor 452 has a structure similar to that of the transistor 451 except that the electrode 244a and the electrode 244b are in contact with side surfaces of the semiconductor layer 242a and the semiconductor layer 242b. Further, as the insulating layer 228 that covers the transistor 452, an insulating layer having a flat surface similar to that of the transistor 451 may be used. Further, the electrode 225a, the electrode 225b, and the electrode 225c may be provided over the insulating layer 229.
  • FIG. 20A is a top view of the transistor 453.
  • FIG. FIG. 20B is a cross-sectional view of a portion L1-L2 and a portion W1-W2 indicated by alternate long and short dash lines in FIG.
  • the transistor 453 includes a semiconductor layer 242 a and a semiconductor layer 242 b provided on a protruding portion provided in the insulating layer 272.
  • an electrode 244a and an electrode 244b are provided over the semiconductor layer 242b.
  • a region overlapping with the electrode 244a of the semiconductor layer 242b can function as one of the source and the drain of the transistor 453.
  • a region overlapping with the electrode 244b of the semiconductor layer 242b can function as the other of the source and the drain of the transistor 453. Therefore, the region 269 between the electrode 244a and the electrode 244b in the semiconductor layer 242b can function as a channel formation region.
  • an opening is provided in a region overlapping with the region 269 by removing a part of the insulating layer 228, and a semiconductor layer 242c is provided along a side surface and a bottom surface of the opening.
  • an insulating layer 226 is provided in the opening via the semiconductor layer 242c and along the side surface and the bottom surface of the opening.
  • an electrode 243 is provided in the opening through the semiconductor layer 242c and the insulating layer 226 and along the side surface and the bottom surface of the opening.
  • the opening is larger than the semiconductor layer 242a and the semiconductor layer 242b in the cross section in the channel width direction. Therefore, in the region 269, the side surfaces of the semiconductor layer 242a and the semiconductor layer 242b are covered with the semiconductor layer 242c.
  • An insulating layer 229 is provided over the insulating layer 228, and an insulating layer 277 is provided over the insulating layer 229.
  • an electrode 225a, an electrode 225b, and an electrode 225c are provided over the insulating layer 277.
  • the electrode 225a is electrically connected to the electrode 244a through a contact plug in an opening formed by removing part of the insulating layer 277, the insulating layer 229, and the insulating layer 228.
  • the electrode 225b is electrically connected to the electrode 244b through a contact plug in an opening formed by removing part of the insulating layer 277, the insulating layer 229, and the insulating layer 228.
  • the electrode 225c is electrically connected to the electrode 243 through a contact plug in an opening formed by removing part of the insulating layer 277 and the insulating layer 229.
  • FIG. 21A is a top view of the transistor 453a.
  • FIG. 21B is a cross-sectional view of a portion L1-L2 and a portion W1-W2 indicated by alternate long and short dash lines in FIG.
  • the transistor 453a has a structure in which the electrode 224, the insulating layer 274, and the insulating layer 282 are omitted from the transistor 453.
  • FIG. 22A is a top view of the transistor 454.
  • FIG. 22B is a cross-sectional view taken along dashed-dotted line L1-L2 in FIG.
  • FIG. 22C is a cross-sectional view taken along dashed-dotted line W1-W2 in FIG.
  • the transistor 454 is a kind of bottom-gate transistor having a back gate electrode.
  • the electrode 243 is formed over the insulating layer 274, and the insulating layer 226 is provided to cover the electrode 243.
  • a semiconductor layer 242 is formed in a region overlapping with the electrode 243 over the insulating layer 226.
  • the semiconductor layer 242 included in the transistor 454 includes a stack of a semiconductor layer 242a and a semiconductor layer 242b.
  • an electrode 244 a and an electrode 244 b are formed over the insulating layer 226 so as to be in contact with part of the semiconductor layer 242.
  • an insulating layer 228 is formed over the electrode 244a and the electrode 244b so as to be in contact with part of the semiconductor layer 242.
  • An insulating layer 229 is formed over the insulating layer 228.
  • An electrode 224 is formed in a region overlapping with the semiconductor layer 242 over the insulating layer 229.
  • the electrode 224 provided over the insulating layer 229 is electrically connected to the electrode 243 at the opening 247 a and the opening 247 b provided in the insulating layer 229, the insulating layer 228, and the insulating layer 226. Therefore, the same potential is supplied to the electrode 224 and the electrode 243.
  • One of the openings 247a and 247b may not be provided. Further, it is not necessary to provide both the opening 247a and the opening 247b. When both the opening 247a and the opening 247b are not provided, different potentials can be supplied to the electrode 224 and the electrode 243.
  • FIG. 25B is an energy band structure diagram of a region indicated by a dashed-dotted line in D3-D4 in FIG.
  • FIG. 25B illustrates an energy band structure of a channel formation region of the transistor 454.
  • Ec 384 indicates the energy at the lower end of the conduction band of the insulating layer 228.
  • the semiconductor layer 242 includes the semiconductor layer 242a and the semiconductor layer 242b, the productivity of the transistor can be increased. Note that although the semiconductor layer 242c is not provided, the semiconductor layer 242 is easily affected by the trap level 390, but higher field-effect mobility can be achieved than in the case where the semiconductor layer 242 has a single-layer structure.
  • FIG. 23A is a top view of the transistor 454a.
  • FIG. 23B is a cross-sectional view taken along dashed-dotted line L1-L2 in FIG. .
  • FIG. 23C is a cross-sectional view taken along dashed-dotted line W1-W2 in FIG.
  • the transistor 454a has a structure in which the electrode 224, the opening 247a, and the opening 247b are omitted from the transistor 454. By not providing these electrodes and openings, the productivity of the transistor can be increased. Therefore, productivity of the semiconductor device can be increased.
  • FIG. 24 illustrates an example of a transistor having an s-channel structure.
  • a transistor 448 illustrated in FIG. 24 has a structure substantially similar to that of the transistor 447 described above.
  • the transistor 448 is a kind of top-gate transistor having a back gate.
  • FIG. 24A is a top view of the transistor 448.
  • FIG. 24B is a cross-sectional view taken along dashed-dotted line L1-L2 in FIG.
  • FIG. 24C is a cross-sectional view taken along dashed-dotted line W1-W2 in FIG.
  • FIG. 24 illustrates a configuration example in the case where an inorganic semiconductor layer such as silicon is used for the semiconductor layer 242 included in the transistor 448.
  • an electrode 224 is provided over a substrate 271, and an insulating layer 272 is provided over the electrode 224.
  • a semiconductor layer 242 is formed over the convex portion of the insulating layer 272.
  • the semiconductor layer 242 includes a semiconductor layer 242i, two semiconductor layers 242t, and two semiconductor layers 242u.
  • the semiconductor layer 242i is disposed between the two semiconductor layers 242t.
  • the semiconductor layer 242i and the two semiconductor layers 242t are disposed between the two semiconductor layers 242u.
  • An electrode 243 is provided in a region overlapping with the semiconductor layer 242i.
  • a channel is formed in the semiconductor layer 242i when the transistor 448 is on.
  • the semiconductor layer 242i functions as a channel formation region.
  • the semiconductor layer 242t functions as a low concentration impurity region (LDD).
  • the semiconductor layer 242u functions as a high concentration impurity region.
  • one or both of the semiconductor layers 242t may not be provided.
  • one semiconductor layer 242u functions as a source region, and the other semiconductor layer 242u functions as a drain region.
  • the electrode 244a provided over the insulating layer 229 is electrically connected to one of the semiconductor layers 242u in the insulating layer 226, the insulating layer 228, and the opening 247c provided in the insulating layer 229.
  • the electrode 244b provided over the insulating layer 229 is electrically connected to the other of the semiconductor layers 242u in the insulating layer 226, the insulating layer 228, and the opening 247d provided in the insulating layer 229.
  • the electrode 243 provided over the insulating layer 226 is electrically connected to the electrode 224 through the opening 247 a and the opening 247 b provided in the insulating layer 226 and the insulating layer 272. Therefore, the same potential is supplied to the electrode 243 and the electrode 224.
  • One of the openings 247a and 247b may not be provided. Further, it is not necessary to provide both the opening 247a and the opening 247b. When both the opening 247a and the opening 247b are not provided, different potentials can be supplied to the electrode 224 and the electrode 243.
  • a conductive layer such as an electrode, an insulating layer, and a semiconductor layer described in this specification and the like can be formed by a CVD (Chemical Vapor Deposition) method, an evaporation method, a sputtering method, or the like.
  • the CVD method can be classified into a plasma CVD (PECVD: Plasma Enhanced CVD) method using plasma, a thermal CVD (TCVD: Thermal CVD) method using heat, and the like.
  • PECVD Plasma Enhanced CVD
  • TCVD Thermal CVD
  • APCVD Atmospheric Pressure CVD
  • it can classify
  • MCVD Metal CVD
  • MOCVD Metal Organic CVD
  • the vapor deposition method includes resistance heating vapor deposition method, electron beam vapor deposition method, MBE (Molecular Beam Epitaxy) method, PLD (Pulsed Laser Deposition) method, IAD (Ion beam Assisted Deposition) method, ALD (Atomite Deposition Method). And so on.
  • a high-quality film can be obtained at a relatively low temperature.
  • a film formation method that does not use plasma at the time of film formation such as an MOCVD method or an evaporation method, a film with less defects and a film with few defects is obtained.
  • the sputtering method can be classified into a DC sputtering method, a magnetron sputtering method, an RF sputtering method, an ion beam sputtering method, an ECR (Electron Cyclotron Resonance) sputtering method, a counter target sputtering method, and the like.
  • the facing target sputtering method plasma is confined between the targets, so that plasma damage to the substrate can be reduced. Further, depending on the inclination of the target, the incident angle of the sputtered particles to the substrate can be made shallow, so that the step coverage can be improved.
  • the CVD method and the ALD method are film formation methods in which a film is formed by a reaction on the surface of an object to be processed, unlike a film formation method in which particles emitted from a target or the like are deposited. Therefore, it is a film forming method that is not easily affected by the shape of the object to be processed and has good step coverage.
  • the ALD method has excellent step coverage and excellent thickness uniformity, and thus is suitable for covering the surface of an opening having a high aspect ratio.
  • the ALD method since the ALD method has a relatively low film formation rate, it may be preferable to use it in combination with another film formation method such as a CVD method with a high film formation rate.
  • the composition of the obtained film can be controlled by the flow rate ratio of the source gases.
  • a film having an arbitrary composition can be formed depending on the flow rate ratio of the source gases.
  • a film whose composition is continuously changed can be formed by changing the flow rate ratio of the source gas while forming the film.
  • ⁇ Board> There is no particular limitation on the material used for the substrate 271. Depending on the purpose, it may be determined in consideration of the presence or absence of translucency and heat resistance enough to withstand heat treatment. For example, a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like can be used. As the substrate 271, a semiconductor substrate, a flexible substrate (flexible substrate), a bonded film, a base film, or the like may be used.
  • the semiconductor substrate examples include a single semiconductor substrate made of silicon or germanium, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide. is there.
  • the semiconductor substrate may be a single crystal semiconductor or a polycrystalline semiconductor.
  • Examples of materials such as a flexible substrate, a laminated film, and a base film include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), polytetrafluoroethylene (PTFE), and polypropylene.
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyethersulfone
  • PTFE polytetrafluoroethylene
  • Polyester polyvinyl fluoride, polyvinyl chloride, polyolefin, polyamide (such as nylon and aramid), polyimide, polycarbonate, aramid, epoxy resin, acrylic resin, and the like can be used.
  • the flexible substrate used for the substrate 271 is preferably as the linear expansion coefficient is lower because deformation due to the environment is suppressed.
  • a material having a linear expansion coefficient of 1 ⁇ 10 ⁇ 3 / K or less, 5 ⁇ 10 ⁇ 5 / K or less, or 1 ⁇ 10 ⁇ 5 / K or less may be used.
  • aramid since aramid has a low coefficient of linear expansion, it is suitable as a flexible substrate.
  • the insulating layer 222, the insulating layer 226, the insulating layer 228, the insulating layer 229, the insulating layer 272, the insulating layer 273, the insulating layer 274, the insulating layer 275, the insulating layer 277, and the insulating layer 282 are formed using aluminum nitride, aluminum oxide, or oxynitride Aluminum, aluminum oxynitride, magnesium oxide, silicon nitride, silicon oxide, silicon nitride oxide, silicon oxynitride, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, tantalum oxide, aluminum silicate, etc.
  • a material selected from the above is used in a single layer or stacked layers.
  • a material obtained by mixing a plurality of materials among oxide materials, nitride materials, oxynitride materials, and nitride oxide materials may be used.
  • a nitrided oxide refers to a compound having a higher nitrogen content than oxygen.
  • oxynitride refers to a compound having a higher oxygen content than nitrogen.
  • content of each element can be measured using Rutherford backscattering method (RBS: Rutherford Backscattering Spectrometry) etc., for example.
  • the insulating layer 275 and the insulating layer 229 are preferably formed using an insulating material which does not easily transmit impurities.
  • an insulating material including boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, lanthanum, neodymium, hafnium or tantalum, in a single layer, or What is necessary is just to use it by lamination
  • an insulating material that hardly permeates impurities aluminum oxide, aluminum nitride, aluminum oxynitride, aluminum nitride oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, tantalum oxide.
  • examples thereof include silicon nitride.
  • indium tin zinc oxide (In—Sn—Zn oxide) with high insulating properties or the like may be used.
  • the insulating layer 222, the insulating layer 226, the insulating layer 228, the insulating layer 229, the insulating layer 272, the insulating layer 273, the insulating layer 274, the insulating layer 275, the insulating layer 277, and the insulating layer 282 are formed using these materials.
  • a plurality of layers may be stacked.
  • the formation method of the insulating layer 222, the insulating layer 226, the insulating layer 228, the insulating layer 229, the insulating layer 272, the insulating layer 273, the insulating layer 274, the insulating layer 275, the insulating layer 277, and the insulating layer 282 is not particularly limited, and sputtering Various forming methods such as a method, a CVD method, an MBE method, a PLD method, an ALD method, and a spin coating method can be used.
  • an aluminum oxide film is formed using a thermal CVD method
  • two types of gases a source gas obtained by vaporizing a liquid (TMA or the like) containing a solvent and an aluminum precursor compound, and H 2 O as an oxidizing agent are used.
  • TMA vaporizing a liquid
  • H 2 O as an oxidizing agent
  • Use gas a source gas obtained by vaporizing a liquid (TMA or the like) containing a solvent and an aluminum precursor compound
  • H 2 O as an oxidizing agent
  • Use gas is used.
  • trimethylaluminum is Al (CH 3 ) 3
  • Other material liquids include tris (dimethylamido) aluminum, triisobutylaluminum, aluminum tris (2,2,6,6-tetramethyl-3,5-heptanedionate) and the like.
  • silicon oxide or silicon oxynitride is formed using a PECVD method
  • a deposition gas and an oxidation gas containing silicon as a source gas.
  • the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane.
  • the oxidizing gas include oxygen, ozone, dinitrogen monoxide, and nitrogen dioxide.
  • the amount of defects is obtained by setting the gas flow rate of the oxidizing gas to 20 to 100 times, or 40 to 80 times and the pressure in the processing chamber to 100 Pa or less or 50 Pa or less with respect to the gas flow rate of the deposition gas.
  • a silicon oxynitride film with less content can be formed.
  • the substrate placed in the processing chamber is held at 280 ° C. or higher and 400 ° C. or lower, and a raw material gas is introduced into the processing chamber so that the pressure in the processing chamber is 20 Pa or higher and 250 Pa or lower, more preferably 100 Pa or higher and 250 Pa or lower.
  • Dense silicon oxide or silicon oxynitride can be formed by supplying high-frequency power to an electrode provided in the room.
  • silicon oxide or silicon oxynitride can be formed by a CVD method using an organosilane gas.
  • the organic silane gas include ethyl silicate (TEOS: chemical formula Si (OC 2 H 5 ) 4 ), tetramethylsilane (TMS: chemical formula Si (CH 3 ) 4 ), tetramethylcyclotetrasiloxane (TMCTS), and octamethylcyclotetrasiloxane.
  • silicon-containing compounds such as (OMCTS), hexamethyldisilazane (HMDS), triethoxysilane (SiH (OC 2 H 5 ) 3 ), trisdimethylaminosilane (SiH (N (CH 3 ) 2 ) 3 ) it can.
  • HMDS hexamethyldisilazane
  • SiH (OC 2 H 5 ) 3 triethoxysilane
  • SiH (N (CH 3 ) 2 ) 3 ) trisdimethylaminosilane
  • the insulating layer may be formed by a plasma CVD method using a microwave.
  • Microwave refers to the frequency range from 300 MHz to 300 GHz.
  • the electron temperature is low and the electron energy is small.
  • the ratio used for accelerating electrons is small, it can be used for dissociation and ionization of more molecules, and high density plasma (high density plasma) can be excited. . Therefore, an insulating layer with few defects and less plasma damage to the deposition surface and the deposit can be formed.
  • the hydrogen concentration in the insulating layer is 2 ⁇ 10 20 atoms / cm 3 or less, preferably 5 ⁇ 10 19 atoms / cm 3 or less, more preferably 1 ⁇ 10 19 atoms / cm 3 or less in SIMS. More preferably, it is 5 ⁇ 10 18 atoms / cm 3 or less.
  • the nitrogen concentration in the insulating layer is 2 ⁇ 10 20 atoms / cm 3 or less, preferably 5 ⁇ 10 19 atoms / cm 3 or less, more preferably 1 ⁇ 10 19 atoms / cm 3 or less in SIMS. More preferably, it is 5 ⁇ 10 18 atoms / cm 3 or less.
  • the nitrogen concentration in the insulating layer in contact with the semiconductor layer 242 is preferably reduced.
  • the nitrogen concentration in the insulating layer is less than 5 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3 or less, more preferably 1 ⁇ 10 18 atoms / cm 3 or less in SIMS. More preferably, it is 5 ⁇ 10 17 atoms / cm 3 or less.
  • concentration measured by SIMS analysis may include a variation of plus or minus 40%.
  • the insulating layer is preferably formed using an insulating layer from which oxygen is released by heating (also referred to as an “insulating layer containing excess oxygen”).
  • the insulating layer in contact with the semiconductor layer 242 is preferably an insulating layer containing excess oxygen.
  • TDS analysis performed by heat treatment at a surface temperature of the insulating layer of 100 ° C. to 700 ° C., preferably 100 ° C.
  • the amount of released oxygen converted to oxygen atoms is 1.0 ⁇ 10
  • An insulating layer that is 18 atoms / cm 3 or more, 1.0 ⁇ 10 19 atoms / cm 3 or more, or 1.0 ⁇ 10 20 atoms / cm 3 or more is preferable.
  • the insulating layer containing excess oxygen can also be formed by performing treatment for adding oxygen to the insulating layer.
  • the treatment for adding oxygen can be performed using heat treatment in an oxygen atmosphere, an ion implantation apparatus, an ion doping apparatus, or a plasma treatment apparatus.
  • a gas for adding oxygen oxygen gas such as 16 O 2 or 18 O 2 , nitrous oxide gas, ozone gas, or the like can be used.
  • oxygen doping treatment treatment for adding oxygen is also referred to as “oxygen doping treatment”.
  • oxygen can be introduced into the formation layer of the insulating layer.
  • the capacitive element has a configuration in which a dielectric is sandwiched between two opposing electrodes.
  • the thinner the dielectric the shorter the distance between the two opposing electrodes, the more the dielectric
  • the capacitance value increases.
  • the dielectric is thinned in order to increase the capacitance value of the capacitor, the current that flows unintentionally between the two electrodes (hereinafter also referred to as “leakage current”) increases due to the tunnel effect or the like.
  • the withstand voltage of the capacitive element is likely to decrease.
  • a portion where the gate electrode, the gate insulating layer, and the semiconductor layer of the transistor overlap functions as a capacitor (hereinafter also referred to as “gate capacitor”).
  • a capacitor hereinafter also referred to as “gate capacitor”.
  • the gate electrode and the channel formation region function as two electrodes of the capacitor.
  • the gate insulating layer functions as a dielectric of the capacitor.
  • hafnium silicate HfSi x O y (x> 0, y> 0)
  • hafnium silicate added with nitrogen HfSi x O y N z (x> 0, y> 0, z> 0).
  • Hafnium aluminate to which nitrogen is added HfAl x O y N z (x> 0, y> 0, z> 0)
  • high-k material such as hafnium oxide or yttrium oxide is used. Even if the body is thickened, it is possible to ensure a sufficient capacitance value of the capacitive element.
  • the dielectric may have a stacked structure of a high-k material and another insulating material.
  • the insulating layer 228 is an insulating layer having a flat surface.
  • an organic material having heat resistance such as polyimide, acrylic resin, benzocyclobutene resin, polyamide, or epoxy resin can be used.
  • a low dielectric constant material low-k material
  • a siloxane resin PSG (phosphorus glass), BPSG (phosphorus boron glass), or the like can be used. Note that a plurality of insulating layers formed using these materials may be stacked.
  • siloxane-based resin corresponds to a resin including a Si—O—Si bond formed using a siloxane-based material as a starting material.
  • Siloxane resins may use organic groups (for example, alkyl groups and aryl groups) and fluoro groups as substituents.
  • the organic group may have a fluoro group.
  • the formation method of the insulating layer 228 is not particularly limited, and depending on the material, a sputtering method, an SOG method, spin coating, dipping, spray coating, a droplet discharge method (such as an inkjet method), or a printing method (screen printing, offset printing). Etc.) may be used.
  • a CMP process may be performed on the sample surface.
  • unevenness on the surface of the sample can be reduced, and the coverage of the insulating layer and the conductive layer to be formed thereafter can be improved.
  • ⁇ Semiconductor layer> As the semiconductor layer 242, a single crystal semiconductor, a polycrystalline semiconductor, a microcrystalline semiconductor, an amorphous semiconductor, or the like can be used.
  • the semiconductor material for example, silicon or germanium can be used.
  • a compound semiconductor such as silicon germanium, silicon carbide, gallium arsenide, an oxide semiconductor, or a nitride semiconductor, an organic semiconductor, or the like can be used.
  • a low molecular organic material having an aromatic ring, a ⁇ -electron conjugated conductive polymer, or the like can be used.
  • a low molecular organic material having an aromatic ring, a ⁇ -electron conjugated conductive polymer, or the like can be used.
  • rubrene, tetracene, pentacene, perylene diimide, tetracyanoquinodimethane, polythiophene, polyacetylene, polyparaphenylene vinylene, and the like can be used.
  • the band gap of an oxide semiconductor is 2 eV or more, when an oxide semiconductor is used for the semiconductor layer 242, a transistor with extremely low off-state current can be realized.
  • the OS transistor has a high withstand voltage between the source and the drain.
  • a highly reliable transistor can be provided.
  • a transistor with a large output voltage and high withstand voltage can be provided.
  • a highly reliable semiconductor device or the like can be provided.
  • a semiconductor device having a large output voltage and a high withstand voltage can be provided.
  • a transistor using crystalline silicon for a semiconductor layer in which a channel is formed (also referred to as a “crystalline Si transistor”) can easily obtain relatively high mobility than an OS transistor.
  • a crystalline Si transistor is difficult to realize an extremely small off-state current like an OS transistor. Therefore, it is important that the semiconductor material used for the semiconductor layer is properly used depending on the purpose and application.
  • an OS transistor and a crystalline Si transistor may be used in combination depending on the purpose and application.
  • an oxide semiconductor used for the semiconductor layer 242
  • an oxide semiconductor containing indium (In) is preferably used.
  • the oxide semiconductor contains indium, the carrier mobility (electron mobility) increases.
  • the oxide semiconductor preferably contains the element M.
  • the element M is preferably aluminum, gallium, yttrium or tin.
  • Other elements applicable to the element M include boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, and magnesium.
  • the element M may be a combination of a plurality of the aforementioned elements.
  • the element M is an element having a high binding energy with oxygen, for example.
  • the element M is an element having a function of increasing the energy gap of the oxide semiconductor, for example.
  • the oxide semiconductor preferably contains zinc. An oxide semiconductor may be easily crystallized when it contains zinc.
  • the oxide semiconductor used for the semiconductor layer 242 is not limited to an oxide containing indium.
  • the oxide semiconductor may be an oxide containing zinc, an oxide containing zinc, an oxide semiconductor containing tin, or the like, which does not contain indium, such as zinc tin oxide, gallium tin oxide, and gallium oxide. Absent.
  • trimethylindium (In (CH 3 ) 3 ), trimethylgallium (Ga (CH 3 ) 3 ), and Dimethyl zinc (Zn (CH 3 ) 2 ) is used.
  • the invention is not limited to these combinations, triethyl gallium instead of trimethylgallium (Ga (C 2 H 5) 3) can also be used, diethylzinc in place of dimethylzinc (Zn (C 2 H 5) 2) Can also be used.
  • an InO 2 layer is formed by sequentially introducing In (CH 3 ) 3 gas and O 3 gas sequentially. Thereafter, Ga (CH 3 ) 3 gas and O 3 gas are successively introduced repeatedly to form a GaO layer, and then Zn (CH 3 ) 2 gas and O 3 gas are successively introduced repeatedly to form a ZnO layer. Note that the order of these layers is not limited to this example. Further, a mixed compound layer such as an InGaO 2 layer, an InZnO 2 layer, a GaInO layer, a ZnInO layer, or a GaZnO layer may be formed using these gases.
  • O 3 may be used the H 2 O gas was bubbled water with an inert gas such as Ar in place of the gas, but better to use an O 3 gas containing no H are preferred.
  • In (C 2 H 5 ) 3 gas or tris (acetylacetonato) indium may be used instead of In (CH 3 ) 3 gas. Tris (acetylacetonato) indium is also called In (acac) 3 .
  • Ga (C 2 H 5 ) 3 gas or tris (acetylacetonato) gallium may be used instead of Ga (CH 3 ) 3 gas. Tris (acetylacetonato) gallium is also called Ga (acac) 3 .
  • Zn (CH 3 ) 2 gas or zinc acetate may be used. It is not limited to these gas types.
  • a target containing indium is preferably used to reduce the number of particles. Further, when an oxide target having a high atomic ratio of the element M is used, the conductivity of the target may be lowered. In the case of using a target containing indium, the conductivity of the target can be increased, and DC discharge and AC discharge are facilitated, so that it is easy to deal with a large-area substrate. Therefore, the productivity of the semiconductor device can be increased.
  • the atomic ratio of the target is, for example, 3: 1: 1, 3: 1: 2, or 3: 1: 4 for In: M: Zn. 1: 1: 0.5, 1: 1: 1, 1: 1: 2, 1: 4: 4, 5: 1: 7, 4: 2: 4.1, and the vicinity thereof. .
  • the oxide semiconductor crystal is formed by forming the substrate at a substrate temperature of 150 ° C to 750 ° C, 150 ° C to 450 ° C, or 200 ° C to 350 ° C. Can increase the sex.
  • an oxide semiconductor with an atomic ratio that deviates from the atomic ratio of the target may be formed.
  • the atomic number ratio of the formed film may be smaller than the atomic ratio of the target.
  • the atomic ratio of zinc contained in the target may be 40 atomic% or more and 90 atomic% or less.
  • the semiconductor layer 242a, the semiconductor layer 242b, and the semiconductor layer 242c are preferably formed using a material containing one or both of In and Ga.
  • a material containing one or both of In and Ga typically, an In—Ga oxide (an oxide containing In and Ga), an In—Zn oxide (an oxide containing In and Zn), an In—M—Zn oxide (In, the element M, Zn-containing oxide, wherein the element M is one or more elements selected from Al, Ti, Ga, Y, Zr, La, Ce, Nd, or Hf, and is a metal element having a stronger binding force to oxygen than In There is.)
  • the semiconductor layer 242a and the semiconductor layer 242c are preferably formed using a material containing one or more of the same metal elements among the metal elements included in the semiconductor layer 242b.
  • a material containing one or more of the same metal elements among the metal elements included in the semiconductor layer 242b When such a material is used, interface states can be hardly generated at the interface between the semiconductor layer 242a and the semiconductor layer 242b and the interface between the semiconductor layer 242c and the semiconductor layer 242b. Thus, carrier scattering and trapping at the interface are unlikely to occur, and the field-effect mobility of the transistor can be improved. In addition, variation in threshold voltage of the transistor can be reduced. Therefore, a semiconductor device having favorable electrical characteristics can be realized.
  • the semiconductor layer 242b is an In-M-Zn oxide and the semiconductor layer 242a and the semiconductor layer 242c are also In-M-Zn oxide
  • y 1 / x 1 is y 2 / x 2
  • the semiconductor layer 242a, the semiconductor layer 242c, and the semiconductor layer 242b can be selected so as to be larger than those.
  • the semiconductor layer 242a, the semiconductor layer 242c, and the semiconductor layer 242b are selected so that y 1 / x 1 is 1.5 times or more larger than y 2 / x 2 . More preferably, the semiconductor layer 242a, the semiconductor layer 242c, and the semiconductor layer 242b are selected so that y 1 / x 1 is twice or more larger than y 2 / x 2 . More preferably, the semiconductor layer 242a, the semiconductor layer 242c, and the semiconductor layer 242b are selected so that y 1 / x 1 is three times or more larger than y 2 / x 2 . It is preferable that y 1 is x 1 or more because stable electrical characteristics can be imparted to the transistor.
  • the semiconductor layer 242a and the semiconductor layer 242c can be a layer in which oxygen vacancies are less likely to occur than in the semiconductor layer 242b.
  • the atomic ratio of In to the element M when the sum of In and the element M is 100 atomic% is preferably 50 atomic% for In.
  • the element M is 50 atomic% or more, more preferably In is less than 25 atomic% and the element M is 75 atomic% or more.
  • the semiconductor layer 242b is an In-M-Zn oxide
  • the atomic ratio of In to the element M is preferably 25 atomic% or more when the sum of In and the element M is 100 atomic%. It is less than 75 atomic%, more preferably, In is 34 atomic% or more and the element M is less than 66 atomic%.
  • An In—Ga oxide formed using a target, gallium oxide, or the like can be used.
  • a layer is preferred.
  • the semiconductor layer 242b has high purity and is an oxide semiconductor layer that can be regarded as intrinsic or substantially intrinsic.
  • at least a channel formation region in the semiconductor layer 242b be a semiconductor layer that can be regarded as intrinsic or substantially intrinsic.
  • the oxide semiconductor layer that can be regarded as substantially intrinsic means that the carrier density in the oxide semiconductor layer is less than 8 ⁇ 10 11 / cm 3 , preferably less than 1 ⁇ 10 11 / cm 3 , and more preferably 1 ⁇
  • the oxide semiconductor layer is less than 10 10 / cm 3 and 1 ⁇ 10 ⁇ 9 / cm 3 or more.
  • CAAC-OS C Axis Crystalline Oxide Semiconductor
  • the CAAC-OS is one of oxide semiconductors having a plurality of c-axis aligned crystal parts.
  • a region that is not a CAAC is preferably less than 20% of the entire oxide semiconductor layer.
  • the CAAC-OS has a dielectric anisotropy. Specifically, the CAAC-OS has a higher dielectric constant in the c-axis direction than that in the a-axis direction and the b-axis direction.
  • a transistor in which a CAAC-OS is used for a semiconductor layer in which a channel is formed and a gate electrode is arranged in the c-axis direction has a large dielectric constant in the c-axis direction, so that an electric field generated from the gate electrode easily reaches the entire CAAC-OS. . Therefore, the subthreshold swing value (S value) can be reduced. Further, in a transistor in which a CAAC-OS is used for a semiconductor layer, an increase in S value due to miniaturization hardly occurs.
  • the CAAC-OS has a small dielectric constant in the a-axis direction and the b-axis direction, the influence of an electric field generated between the source and the drain is reduced. Therefore, a channel length modulation effect, a short channel effect, and the like are hardly generated, and the reliability of the transistor can be improved.
  • the channel length modulation effect refers to a phenomenon in which when the drain voltage is higher than the threshold voltage, the depletion layer spreads from the drain side, and the effective channel length is shortened.
  • the short channel effect refers to a phenomenon in which deterioration of electrical characteristics such as a decrease in threshold voltage occurs due to a short channel length. The finer the transistor, the easier it is for electrical characteristics to deteriorate due to these phenomena.
  • oxygen doping treatment may be performed. Further, heat treatment is preferably performed in order to further reduce impurities such as moisture or hydrogen contained in the oxide semiconductor layer so that the oxide semiconductor layer is highly purified.
  • the amount of moisture when measured using a dew point meter under a reduced pressure atmosphere an inert atmosphere such as nitrogen or a rare gas, an oxidizing atmosphere, or ultra-dry air (CRDS (cavity ring down laser spectroscopy) method
  • the oxide semiconductor layer is subjected to heat treatment in an atmosphere of 20 ppm ( ⁇ 55 ° C. in terms of dew point) or less, preferably 1 ppm or less, preferably 10 ppb or less.
  • the oxidizing atmosphere refers to an atmosphere containing 10 ppm or more of an oxidizing gas such as oxygen, ozone, or oxygen nitride.
  • the inert atmosphere refers to an atmosphere filled with nitrogen or a rare gas, in which the oxidizing gas is less than 10 ppm.
  • heat treatment oxygen contained in the insulating layer 226 is diffused into the oxide semiconductor layer simultaneously with the release of impurities, so that oxygen vacancies contained in the oxide semiconductor layer can be reduced.
  • heat treatment may be performed in an atmosphere containing an oxidizing gas of 10 ppm or more, 1% or more, or 10% or more in order to supplement the desorbed oxygen. Note that heat treatment may be performed at any time after the oxide semiconductor layer is formed.
  • a heating device used for the heat treatment there is no particular limitation on a heating device used for the heat treatment, and a device for heating an object to be processed by heat conduction or heat radiation from a heating element such as a resistance heating element may be used.
  • a heating element such as a resistance heating element
  • an RTA (Rapid Thermal Annial) apparatus such as an electric furnace, an LRTA (Lamp Rapid Thermal Anneal) apparatus, or a GRTA (Gas Rapid Thermal Anneal) apparatus
  • the LRTA apparatus is an apparatus that heats an object to be processed by radiation of light (electromagnetic waves) emitted from a lamp such as a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, a high pressure sodium lamp, or a high pressure mercury lamp.
  • the GRTA apparatus is an apparatus that performs heat treatment using a high-temperature gas.
  • the heat treatment may be performed at 250 ° C to 650 ° C, preferably 300 ° C to 500 ° C.
  • the treatment time is preferably within 24 hours. Heat treatment for more than 24 hours is not preferable because it causes a decrease in productivity.
  • Electrode> As a conductive material for forming the electrode 243, the electrode 224, the electrode 244a, the electrode 244b, the electrode 225a, the electrode 225b, and the electrode 225c, aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, A material containing one or more metal elements selected from molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, and the like can be used. Alternatively, a semiconductor with high electrical conductivity typified by polycrystalline silicon containing an impurity element such as phosphorus, or silicide such as nickel silicide may be used. A plurality of conductive layers formed using these materials may be stacked.
  • the conductive material for forming the electrode 243, the electrode 224, the electrode 244a, the electrode 244b, the electrode 225a, the electrode 225b, and the electrode 225c includes indium tin oxide (ITO) and indium containing tungsten oxide.
  • Conductive materials containing oxygen such as oxides, indium zinc oxides containing tungsten oxide, indium oxides containing titanium oxide, indium tin oxides containing titanium oxide, indium zinc oxides, indium tin oxides added with silicon
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride can be used.
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing oxygen are combined can be employed.
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing nitrogen are combined can be used.
  • a stacked structure in which the above-described material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen can be combined.
  • the formation method of the conductive material is not particularly limited, and various formation methods such as an evaporation method, a CVD method, and a sputtering method can be used.
  • a highly embedded conductive material such as tungsten or polysilicon can be used.
  • a sealant 4005 is provided so as to surround the pixel portion 4002 provided over the first substrate 4001 and sealed with the second substrate 4006.
  • a signal line formed of a single crystal semiconductor or a polycrystalline semiconductor over a separately prepared substrate in a region different from the region surrounded by the sealant 4005 over the first substrate 4001.
  • a driver circuit 4003 and a scanning line driver circuit 4004 are mounted.
  • a variety of signals and potentials are supplied to the signal line driver circuit 4003, the scan line driver circuit 4004, or the pixel portion 4002 from an FPC (Flexible Printed Circuit) 4018a and an FPC 4018b.
  • FPC Flexible Printed Circuit
  • a sealant 4005 is provided so as to surround the pixel portion 4002 provided over the first substrate 4001 and the scan line driver circuit 4004.
  • a second substrate 4006 is provided over the pixel portion 4002 and the scan line driver circuit 4004. Therefore, the pixel portion 4002 and the scan line driver circuit 4004 are sealed together with the display element by the first substrate 4001, the sealant 4005, and the second substrate 4006.
  • a single crystal semiconductor or a polycrystalline semiconductor is provided over a separately prepared substrate in a region different from the region surrounded by the sealant 4005 over the first substrate 4001.
  • a signal line driver circuit 4003 formed in (1) is mounted. 26B and 26C, a variety of signals and potentials are supplied to the signal line driver circuit 4003, the scan line driver circuit 4004, or the pixel portion 4002 from an FPC 4018.
  • FIGS. 26B and 26C illustrate an example in which the signal line driver circuit 4003 is formed separately and mounted on the first substrate 4001; however, the present invention is not limited to this structure.
  • the scan line driver circuit may be separately formed and mounted, or only part of the signal line driver circuit or only part of the scan line driver circuit may be separately formed and mounted.
  • connection method of a separately formed drive circuit is not particularly limited, and wire bonding, COG (Chip On Glass), TCP (Tape Carrier Package), COF (Chip On Film), or the like can be used.
  • FIG. 26A shows an example in which the signal line driver circuit 4003 and the scanning line driver circuit 4004 are mounted by COG
  • FIG. 26B shows an example in which the signal line driver circuit 4003 is mounted by COG
  • (C) is an example in which the signal line driver circuit 4003 is mounted by TCP.
  • the display device includes a panel in which the display element is sealed, and a module in which an IC including a controller or the like is mounted on the panel.
  • the pixel portion and the scan line driver circuit provided over the first substrate include a plurality of transistors, and the transistors described in the above embodiments can be used.
  • FIGS. 27A and 27B are cross-sectional views illustrating a cross-sectional structure of the portion indicated by the chain line N1-N2 in FIG. 26B.
  • the display device illustrated in FIGS. 27A and 27B includes an electrode 4015, and the electrode 4015 is electrically connected to a terminal included in the FPC 4018 through an anisotropic conductive layer 4019.
  • the electrode 4015 is electrically connected to the wiring 4014 in an opening formed in the insulating layer 4112, the insulating layer 4111, and the insulating layer 4110.
  • the electrode 4015 is formed using the same conductive layer as the first electrode layer 4030, and the wiring 4014 is formed using the same conductive layer as the source electrode and the drain electrode of the transistor 4010 and the transistor 4011.
  • the pixel portion 4002 and the scan line driver circuit 4004 provided over the first substrate 4001 include a plurality of transistors.
  • transistors included in the pixel portion 4002 are included.
  • 4010 and a transistor 4011 included in the scan line driver circuit 4004 are illustrated.
  • 27A, an insulating layer 4112, an insulating layer 4111, and an insulating layer 4110 are provided over the transistor 4010 and the transistor 4011.
  • a partition wall 4510 is formed over the insulating layer 4112. Yes.
  • the transistor 4010 and the transistor 4011 are provided over the insulating layer 4102.
  • the transistor 4010 and the transistor 4011 each include an electrode 4017 formed over the insulating layer 4102, and the insulating layer 4103 is formed over the electrode 4017.
  • the electrode 4017 can function as a back gate electrode.
  • any of the transistors described in the above embodiments can be used.
  • the fluctuation in electric characteristics is suppressed and the transistor is electrically stable.
  • the display device in this embodiment illustrated in FIGS. 27A and 27B can be a highly reliable display device.
  • FIGS. 27A and 27B illustrate the case where a transistor having a structure similar to that of the transistor 452 described in the above embodiment is used as the transistor 4010 and the transistor 4011.
  • the display device illustrated in FIGS. 27A and 27B includes the capacitor 4020.
  • the capacitor 4020 has a region where the electrode 4021 overlaps with part of one of the source electrode and the drain electrode of the transistor 4010 with the insulating layer 4103 interposed therebetween.
  • the electrode 4021 is formed using the same conductive layer as the electrode 4017.
  • the capacitance of a capacitor provided in a display device is set so that charges can be held for a predetermined period in consideration of leakage current of a transistor arranged in a pixel portion.
  • the capacity of the capacitor may be set in consideration of the off-state current of the transistor.
  • the capacitance of the capacitor can be reduced to 1/3 or less, more preferably 1/5 or less of the liquid crystal capacitance.
  • the formation of the capacitor can be omitted.
  • FIG. 27A illustrates an example of a liquid crystal display device using a liquid crystal element as a display element.
  • a liquid crystal element 4013 which is a display element includes a first electrode layer 4030, a second electrode layer 4031, and a liquid crystal layer 4008.
  • an insulating layer 4032 and an insulating layer 4033 which function as alignment films are provided so as to sandwich the liquid crystal layer 4008.
  • the second electrode layer 4031 is provided on the second substrate 4006 side, and the first electrode layer 4030 and the second electrode layer 4031 overlap with each other with the liquid crystal layer 4008 interposed therebetween.
  • the spacer 4035 is a columnar spacer obtained by selectively etching the insulating layer, and is provided to control the distance (cell gap) between the first electrode layer 4030 and the second electrode layer 4031. Yes.
  • a spherical spacer may be used.
  • an OS transistor is preferably used as the transistors 4010 and 4011.
  • the OS transistor can reduce a current value in an off state (off-state current value). Therefore, the holding time of an electric signal such as an image signal can be increased, and the writing interval can be set longer in the power-on state. Therefore, since the frequency of the refresh operation can be reduced, there is an effect of suppressing power consumption.
  • the OS transistor can be driven at high speed because relatively high field-effect mobility can be obtained. Therefore, a high-quality image can be provided by using the transistor in the driver circuit portion or the pixel portion of the display device.
  • the driver circuit portion or the pixel portion can be separately manufactured over the same substrate, the number of components of the display device can be reduced.
  • a black matrix (light-shielding layer), an optical member (optical substrate) such as a polarizing member, a retardation member, and an antireflection member, and the like may be provided as appropriate.
  • an optical member optical substrate
  • circularly polarized light using a polarizing substrate and a retardation substrate may be used.
  • a backlight, a sidelight, or the like may be used as the light source.
  • a light-emitting element utilizing electroluminescence can be used as a display element included in the display device.
  • An EL element includes a layer containing a light-emitting compound (also referred to as an “EL layer”) between a pair of electrodes. When a potential difference larger than the threshold voltage of the EL element is generated between the pair of electrodes, holes are injected into the EL layer from the anode side and electrons are injected from the cathode side. The injected electrons and holes are recombined in the EL layer, and the light-emitting substance contained in the EL layer emits light.
  • the EL element is distinguished depending on whether the light emitting material is an organic compound or an inorganic compound, and the former is generally called an organic EL element and the latter is called an inorganic EL element.
  • the organic EL element by applying a voltage, electrons from one electrode and holes from the other electrode are injected into the EL layer. Then, these carriers (electrons and holes) recombine, whereby the light-emitting organic compound forms an excited state, and emits light when the excited state returns to the ground state. Due to such a mechanism, such a light-emitting element is referred to as a current-excitation light-emitting element.
  • the EL layer includes a substance having a high hole-injecting property, a substance having a high hole-transporting property, a hole blocking material, a substance having a high electron-transporting property, a substance having a high electron-injecting property, or a bipolar layer.
  • Material a material having a high electron transporting property and a high hole transporting property may be included.
  • the EL layer can be formed by a method such as a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an ink jet method, or a coating method.
  • Inorganic EL elements are classified into a dispersion-type inorganic EL element and a thin-film inorganic EL element depending on the element structure.
  • the dispersion-type inorganic EL element has a light-emitting layer in which particles of a light-emitting material are dispersed in a binder, and the light emission mechanism is donor-acceptor recombination light emission using a donor level and an acceptor level.
  • the thin-film inorganic EL element has a structure in which a light emitting layer is sandwiched between dielectric layers and further sandwiched between electrodes, and the light emission mechanism is localized light emission utilizing inner-shell electron transition of metal ions. Note that description is made here using an organic EL element as a light-emitting element.
  • At least one of the pair of electrodes may be transparent. Then, a transistor and a light emitting element are formed over the substrate, and a top emission structure that extracts light from a surface opposite to the substrate, a bottom emission structure that extracts light from a surface on the substrate side, There is a light emitting element having a dual emission structure in which light emission is extracted from both sides, and any light emitting element having an emission structure can be applied.
  • FIG. 27B illustrates an example of a light-emitting display device (also referred to as an “EL display device”) using a light-emitting element as a display element.
  • a light-emitting element 4513 which is a display element is electrically connected to a transistor 4010 provided in the pixel portion 4002.
  • the structure of the light-emitting element 4513 is a stacked structure of the first electrode layer 4030, the light-emitting layer 4511, and the second electrode layer 4031, but is not limited to this structure.
  • the structure of the light-emitting element 4513 can be changed as appropriate depending on the direction in which light is extracted from the light-emitting element 4513, or the like.
  • a partition wall 4510 is formed using an organic insulating material or an inorganic insulating material.
  • a photosensitive resin material it is preferable to use a photosensitive resin material and form an opening on the first electrode layer 4030 so that the side surface of the opening is an inclined surface formed with a continuous curvature.
  • the light emitting layer 4511 may be composed of a single layer or a plurality of layers stacked.
  • a protective layer may be formed over the second electrode layer 4031 and the partition wall 4510 so that oxygen, hydrogen, moisture, carbon dioxide, or the like does not enter the light-emitting element 4513.
  • the protective layer silicon nitride, silicon nitride oxide, aluminum oxide, aluminum nitride, aluminum oxynitride, aluminum nitride oxide, DLC (Diamond Like Carbon), or the like can be formed.
  • a filler 4514 is provided and sealed in a space sealed by the first substrate 4001, the second substrate 4006, and the sealant 4005.
  • the protective film As described above, it is preferable to package (enclose) the protective film with a protective film (bonded film, ultraviolet curable resin film, or the like) or a cover material that has high hermeticity and little degassing so as not to be exposed to the outside air.
  • a protective film bonded film, ultraviolet curable resin film, or the like
  • a cover material that has high hermeticity and little degassing so as not to be exposed to the outside air.
  • an ultraviolet curable resin or a thermosetting resin can be used in addition to an inert gas such as nitrogen or argon.
  • PVC polyvinyl chloride
  • acrylic resin polyimide
  • epoxy resin epoxy resin
  • silicone resin silicone resin
  • PVB Polyvinyl butyral
  • EVA ethylene vinyl acetate
  • the filler 4514 may contain a desiccant.
  • the sealant 4005 a glass material such as glass frit, or a resin material such as a two-component mixed resin, a curable resin that cures at normal temperature, a photocurable resin, or a thermosetting resin can be used. Further, the sealing material 4005 may contain a desiccant.
  • an optical film such as a polarizing plate, a circularly polarizing plate (including an elliptical polarizing plate), a retardation plate ( ⁇ / 4 plate, ⁇ / 2 plate), a color filter, or the like is provided on the emission surface of the light emitting element. You may provide suitably.
  • an antireflection film may be provided on the polarizing plate or the circularly polarizing plate. For example, anti-glare treatment can be performed that diffuses reflected light due to surface irregularities and reduces reflection.
  • the light-emitting element has a microcavity structure
  • light with high color purity can be extracted.
  • the reflection can be reduced and the visibility of the display image can be improved.
  • first electrode layer and the second electrode layer (also referred to as a pixel electrode layer, a common electrode layer, a counter electrode layer, and the like) that apply a voltage to the display element, a direction of light to be extracted, a place where the electrode layer is provided, and What is necessary is just to select translucency and reflectivity by the pattern structure of an electrode layer.
  • the first electrode layer 4030 and the second electrode layer 4031 include indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide, and indium containing titanium oxide.
  • a light-transmitting conductive material such as tin oxide, indium zinc oxide, or indium tin oxide to which silicon oxide is added can be used.
  • the first electrode layer 4030 and the second electrode layer 4031 are tungsten (W), molybdenum (Mo), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), and tantalum (Ta). , Chromium (Cr), cobalt (Co), nickel (Ni), titanium (Ti), platinum (Pt), aluminum (Al), copper (Cu), silver (Ag) and other metals, or alloys thereof, or One or more metal nitrides can be used.
  • the first electrode layer 4030 and the second electrode layer 4031 can be formed using a conductive composition including a conductive high molecule (also referred to as a conductive polymer).
  • a conductive high molecule also referred to as a conductive polymer.
  • a so-called ⁇ -electron conjugated conductive polymer can be used.
  • polyaniline or a derivative thereof, polypyrrole or a derivative thereof, polythiophene or a derivative thereof, a copolymer of two or more of aniline, pyrrole, and thiophene or a derivative thereof can be given.
  • the protection circuit is preferably configured using a non-linear element.
  • a highly reliable display device can be provided. Further, by using the transistor described in the above embodiment, the reliability of the display device can be further improved. Further, with the use of the transistor described in any of the above embodiments, a display device with high display quality and high definition can be provided. In addition, a display device with reduced power consumption can be provided.
  • a display module will be described as an example of a semiconductor device using the above-described shift register or transistor.
  • a display module 6000 shown in FIG. 28 includes a touch sensor 6004 connected to the FPC 6003, a display panel 6006 connected to the FPC 6005, a backlight unit 6007, a frame 6009, and a printed board 6010 between the upper cover 6001 and the lower cover 6002.
  • the battery 6011 is included. Note that the backlight unit 6007, the battery 6011, the touch sensor 6004, and the like may not be provided.
  • the semiconductor device of one embodiment of the present invention can be used for, for example, a touch sensor 6004, a display panel 6006, an integrated circuit mounted on a printed circuit board 6010, or the like.
  • a touch sensor 6004 a display panel 6006, an integrated circuit mounted on a printed circuit board 6010, or the like.
  • the display device described above can be used for the display panel 6006.
  • the shapes and dimensions of the upper cover 6001 and the lower cover 6002 can be changed as appropriate in accordance with the sizes of the touch sensor 6004, the display panel 6006, and the like.
  • a resistive touch sensor or a capacitive touch sensor can be used by being superimposed on the display panel 6006. It is also possible to add a touch sensor function to the display panel 6006. For example, a touch sensor electrode may be provided in each pixel of the display panel 6006 to add a capacitive touch panel function. Alternatively, an optical sensor can be provided in each pixel of the display panel 6006 to add an optical touch sensor function. Further, when it is not necessary to provide the touch sensor 6004, the touch sensor 6004 can be omitted.
  • the backlight unit 6007 has a light source 6008.
  • the light source 6008 may be provided at the end of the backlight unit 6007 and a light diffusing plate may be used. In the case where a light-emitting display device or the like is used for the display panel 6006, the backlight unit 6007 can be omitted.
  • the frame 6009 has a function as an electromagnetic shield for blocking electromagnetic waves generated from the printed circuit board 6010 side.
  • the frame 6009 may have a function as a heat sink.
  • the printed board 6010 includes a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal, and the like.
  • the power source for supplying power to the power supply circuit may be a battery 6011 or a commercial power source. Note that the battery 6011 can be omitted when a commercial power source is used as the power source.
  • a member such as a polarizing plate, a retardation plate, or a prism sheet may be additionally provided in the display module 6000.
  • the semiconductor device of one embodiment of the present invention can be used in addition to the HMD.
  • an example of an electronic device using the semiconductor device disclosed in this specification and the like will be described.
  • a display device such as a television or a monitor, a desktop or laptop personal computer, a word processor, a stationary image stored in a recording medium such as a DVD (Digital Versatile Disc) Image reproducing apparatus for reproducing images or moving images, portable information terminals, tablet terminals, portable game machines, fixed game machines such as pachinko machines, calculators, electronic notebooks, electronic books, video cameras, digital still cameras, etc. .
  • a display device such as a television or a monitor, a desktop or laptop personal computer, a word processor, a stationary image stored in a recording medium such as a DVD (Digital Versatile Disc) Image reproducing apparatus for reproducing images or moving images, portable information terminals, tablet terminals, portable game machines, fixed game machines such as pachinko machines, calculators, electronic notebooks, electronic books, video cameras, digital still cameras, etc.
  • a portable game machine 2900 illustrated in FIG. 29A includes a housing 2901, a housing 2902, a display portion 2903, a display portion 2904, a microphone 2905, a speaker 2906, an operation switch 2907, a sensor light source 29131, a sensor 29132, and the like.
  • the portable game machine 2900 includes an antenna, a battery, and the like inside the housing 2901. Note that although the portable game machine illustrated in FIG. 29A includes two display portions 2903 and 2904, the number of display portions is not limited thereto.
  • the display portion 2903 is provided with a touch sensor as an input device and can be operated with a stylus 2908 or the like.
  • An information terminal 2910 illustrated in FIG. 29B includes a housing 2911 provided with a display portion 2912, a microphone 2917, a speaker portion 2914, a camera 2913, an external connection portion 2916, an operation switch 2915, a sensor light source 29141, a sensor 29142, and the like.
  • the display portion 2912 includes a display panel using a flexible substrate and a touch sensor.
  • the information terminal 2910 includes an antenna, a battery, and the like inside the housing 2911.
  • the information terminal 2910 can be used as, for example, a smartphone, a mobile phone, a tablet information terminal, a tablet personal computer, an electronic book terminal, or the like.
  • a laptop personal computer 2920 illustrated in FIG. 29C includes a housing 2921, a display portion 2922, a keyboard 2923, a pointing device 2924, a sensor light source 29231, a sensor 29232, and the like.
  • the laptop personal computer 2920 includes an antenna, a battery, and the like inside the housing 2921.
  • a video camera 2940 illustrated in FIG. 29D includes a housing 2941, a housing 2942, a display portion 2944, operation switches 2944, a lens 2945, a connection portion 2946, and the like.
  • the operation switch 2944 and the lens 2945 are provided in the housing 2941, and the display portion 2943, the sensor light source 29431, and the sensor 29432 are provided in the housing 2942.
  • the video camera 2940 includes an antenna, a battery, and the like inside the housing 2941.
  • the housing 2941 and the housing 2942 are connected to each other by a connection portion 2946.
  • the angle between the housing 2941 and the housing 2942 can be changed by the connection portion 2946.
  • the orientation of the image displayed on the display portion 2943 can be changed, and display / non-display of the image can be switched.
  • FIG. 29E illustrates an example of a wristwatch type information terminal.
  • the information terminal 2960 includes a housing 2961, a display portion 2962, a band 2963, a buckle 2964, an operation switch 2965, an input / output terminal 2966, a sensor light source 29963, a sensor 29632, and the like. Further, an antenna, a battery, and the like are provided inside the information terminal 2960 and the housing 2961.
  • the information terminal 2960 can execute various applications such as mobile phone, e-mail, text browsing and creation, music playback, Internet communication, and computer games.
  • the display surface of the display portion 2962 is curved, and display can be performed along the curved display surface.
  • the display portion 2962 includes a touch sensor and can be operated by touching the screen with a finger, a stylus, or the like.
  • an application can be started by touching an icon 2967 displayed on the display unit 2962.
  • the operation switch 2965 can have various functions such as time setting, power on / off operation, wireless communication on / off operation, manner mode execution and release, and power saving mode execution and release. .
  • the function of the operation switch 2965 can be set by an operating system incorporated in the information terminal 2960.
  • the information terminal 2960 can execute short-range wireless communication that is a communication standard. For example, it is possible to talk hands-free by communicating with a headset capable of wireless communication.
  • the information terminal 2960 includes an input / output terminal 2966, and can directly exchange data with other information terminals via a connector. Charging can also be performed via the input / output terminal 2966. Note that the charging operation may be performed by wireless power feeding without using the input / output terminal 2966.
  • FIG. 29F illustrates an example of a slot machine 2970 which is a fixed game machine.
  • a display portion 2973 is incorporated in a housing 2971.
  • the slot machine 2970 includes operating means such as a start lever 2974 and a stop switch 2975, a coin slot, a speaker, a sensor light source 29731, a sensor 29732, and the like.
  • the electronic device described in this embodiment includes the semiconductor device of one embodiment of the present invention.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

眼精疲労を適切に検出して観察者に通知する半導体装置を提供する。 単位時間当たりの瞬き回数を測定し、瞬き回数に応じた警告情報を観察者に通知する。表示手段と、 制御手段と、を有する半導体装置を用いる。表示手段は観察者の視界に画像を表示する機能を有し、 制御手段は観察者の単位時間当たりの瞬き回数を検出する機能を有し、制御手段は瞬き回数に応じて 警告情報を選定する機能を有し、表示手段は警告情報を表示する機能を有する。

Description

半導体装置、電子機器
本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関する。または、本明細書等で開示する発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
各画素に表示素子を駆動するためのトランジスタを有するアクティブマトリクス型の表示装置が知られている。例えば、表示素子に液晶素子を用いたアクティブマトリクス型の液晶表示装置や、表示素子に有機ＥＬ素子などの発光素子を用いたアクティブマトリクス型の発光表示装置などが知られている。これらのアクティブマトリクス型の表示装置は、単純マトリクス型の表示装置に比べて画面の大型化や高精細化が容易であり、消費電力の低減などの面で有利である。
上記表示装置を応用した表示装置の一例として、観察者の頭部に装着して使用するヘッドマウント型の表示装置（「ヘッドマウントディスプレイ」または「ＨＭＤ」ともいう。）が知られている。ＨＭＤは、観察者が高い没入感を得ることができるため、ＶＲ（Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）用の表示装置として使用されることも多い。
ただし、ＨＭＤは観察者の視界に常に画像を表示し続けるため、長時間の連続使用により眼精疲労などが生じる恐れがある。眼精疲労を軽減するために、表示手段と、警告情報発生手段と、を有するヘッドマウントディスプレイにおいて、ヘッドマウントディスプレイの使用時間を監視し、所定時間経過後に表示手段に警告情報を表示するという技術思想が提案されている（特許文献１）。
特開２０００−２３５１６３号公報
しかしながら、眼精疲労の程度には個人差があるため、特許文献１に示された方法では、適切な警告情報の表示が難しい。例えば、眼精疲労がさほど蓄積していない観察者に対して警告情報を通知してしまう恐れがある。また、眼精疲労が極度に蓄積しているにもかかわらず、観察者に警告情報を通知しない恐れがある。
本発明の一態様は、観察者の眼精疲労の程度を適切に検出し、その結果を観察者に通知する半導体装置などを提供することを課題の一とする。または、生産性の良い半導体装置などを提供することを課題の一とする。または、消費電力の少ない半導体装置などを提供することを課題の一とする。または、信頼性の良好な半導体装置などを提供することを課題の一とする。または、新規な半導体装置などを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
単位時間当たりの瞬き回数を測定し、瞬き回数に応じた警告情報を観察者に通知する。
本発明の一態様は、表示手段と、制御手段と、を有する半導体装置であって、表示手段は観察者の視界に画像を表示する機能を有し、制御手段は観察者の単位時間当たりの瞬き回数を検出する機能を有し、制御手段は瞬き回数に応じて警告情報を選定する機能を有し、表示手段は警告情報を表示する機能を有することを特徴とする半導体装置である。
表示手段はＥＬ素子を有してもよいし、液晶素子を有してもよい。表示手段は網膜走査型の投影装置であってもよい。
例えば、単位時間当たりの瞬き回数が３０回以上の時に表示手段に警告情報を表示する。また、例えば、単位時間当たりの瞬き回数が１０回未満の時に表示手段に警告情報を表示する。
観察者の眼精疲労の程度を適切に検出し、その結果を観察者に通知する半導体装置などを提供することができる。または、生産性の良い半導体装置などを提供することができる。または、消費電力の少ない半導体装置などを提供することができる。または、信頼性の良好な半導体装置などを提供することができる。または、新規な半導体装置などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の構成例を説明するブロック図。 半導体装置と観察者の位置関係を説明する図。 半導体装置の動作を説明するフローチャート。 判定テーブル１、判定テーブル２、および警告表示の一例を示す図。 半導体装置の動作を説明するフローチャート。 判定テーブル３、および警告表示の一例を示す図。 半導体装置を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 駆動回路の構成例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 エネルギーバンド構造を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 表示モジュールの一例を説明する図。 電子機器の一例を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。
また、図面において、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域（「チャネル形成領域」ともいう。）における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ　Ｃｈａｎｎｅｌ　Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅｓ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、特段の説明がない限り、フォトリソグラフィ工程で形成したレジストマスクは、エッチング工程終了後に除去するものとする。
また、本明細書等において、高電源電位ＶＤＤ（以下、単に「ＶＤＤ」または「Ｈ電位」ともいう。）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位ＶＳＳ（以下、単に「ＶＳＳ」または「Ｌ電位」ともいう。）とは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
また、一般に「電圧」とは、ある電位と基準の電位（例えば、接地電位（ＧＮＤ電位）またはソース電位など）との電位差のことを示す場合が多い。また、「電位」は相対的なものであり、基準となる電位によって配線等に与える電位が変化する場合がある。よって「電圧」と「電位」は互いに言い換えることが可能な場合がある。なお、本明細書等では、明示される場合を除き、ＶＳＳを基準の電位とする。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
（実施の形態１）
本発明の一態様について、図面を用いて説明する。図１（Ａ）は、ＨＭＤに用いることができる半導体装置１００の外観を示す斜視図である。図１（Ａ）にＸ方向、Ｙ方向、およびＺ方向を示す矢印を付している。Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに直交する方向である。また、図２（Ａ）、図２（Ｂ）、図２（Ｃ）、図３（Ａ）、および図３（Ｂ）は、開口部１０２をＹ方向に見た様子を示している。図４（Ａ）および図４（Ｂ）は、半導体装置１００の構成を示すブロック図である。
半導体装置１００は観察者の瞬きの回数を計測して観察者の眼精疲労を測定し、測定結果に応じた情報を観察者に通知する機能を有する。
≪半導体装置１００の構成≫
半導体装置１００は、筐体１０１の一部に開口部１０２が設けられている。また、半導体装置１００は、セパレータ１０３、操作スイッチ１０４、外部記憶手段１０５、電源供給手段１４０、スピーカ１０６、音響外部出力端子１０７、固定具１１０、制御手段１２０、表示手段１１１（表示手段１１１Ｒおよび表示手段１１１Ｌ）、センサ用光源１３１（センサ用光源１３１Ｒおよびセンサ用光源１３１Ｌ）、およびセンサ１３２（センサ１３２Ｒおよびセンサ１３２Ｌ）を有する（図１（Ａ）および図２（Ａ）参照。）。
また、レンズ、プリズム、またはミラーなどの光学部品を含む光学手段を表示手段１１１と重ねて設けてもよい。図１（Ｂ）に示す半導体装置１００ａは、半導体装置１００に光学手段１０９を付加した構成を有する。観察者は、光学手段１０９を介して表示手段１１１を観察することにより、擬似的に拡大された画像を観察することができる。よって、より高い没入感を得ることができる。また、光学手段１０９を設けることで、セパレータ１０３を省略することができる。
また、制御手段１２０は、ＣＰＵ１２１（ＣＰＵ：Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、通信手段１２２、演算手段１２３、音響装置制御手段１２４、記憶手段１２５、表示手段制御手段１２６、センサ制御手段１２７、およびセンサ用光源制御手段１２８を有する（図４（Ａ）参照。）。通信手段１２２、演算手段１２３、音響装置制御手段１２４、記憶手段１２５、表示手段制御手段１２６、センサ制御手段１２７、およびセンサ用光源制御手段１２８は、それぞれがＣＰＵ１２１と電気的に接続され、また、ＣＰＵ１２１から供給される信号に基づいて動作する。
通信手段１２２は、外部から信号を受信する機能と、外部へ信号を送信する機能を有する。信号の送受信は、有線通信で行なってもよいし、無線通信で行なってもよい。また、外部記憶手段１０５は通信手段１２２と電気的に接続している。通信手段１２２は外部記憶手段１０５に記憶された情報を受信する機能を有する。通信手段１２２は外部記憶手段１０５に記憶させる情報を送信する機能を有する。
音響装置制御手段１２４は、スピーカ１０６および音響外部出力端子１０７と電気的に接続されている。音響装置制御手段１２４は、スピーカ１０６に音響信号を供給する機能を有する。音響装置制御手段１２４は、音響外部出力端子１０７に音響信号を供給する機能を有する。
表示手段１１１（表示手段１１１Ｒおよび表示手段１１１Ｌ）は、表示手段制御手段１２６と電気的に接続されている。表示手段制御手段１２６は、表示手段１１１の動作を制御する機能を有する。表示手段制御手段１２６は、表示手段１１１に画像を表示するための画像信号を供給する機能を有する。
センサ用光源１３１（センサ用光源１３１Ｒおよびセンサ用光源１３１Ｌ）およびセンサ１３２（センサ１３２Ｒおよびセンサ１３２Ｌ）は、検知手段１３０として機能する。また、センサ用光源１３１は、センサ用光源制御手段１２８と電気的に接続されている。センサ用光源制御手段１２８は、センサ用光源１３１の動作を制御する機能を有する。また、センサ１３２は、センサ制御手段１２７と電気的に接続されている。センサ制御手段１２７は、センサ１３２の動作を制御する機能を有する。
記憶手段１２５および／または外部記憶手段１０５は、半導体装置１００の動作を制御するためのプログラム、画像情報、および、後述する判定テーブル１乃至判定テーブル３などを記憶する機能を有する。演算手段１２３は、さまざまな演算処理を行う機能を有する。例えば、演算手段１２３は、センサ１３２から得られた情報と、判定テーブル１乃至判定テーブル３を比較する機能を有する。
観察者は、自分の眼と開口部１０２が重なるように半導体装置１００を装着する。半導体装置１００は、記憶手段１２５および／または外部記憶手段１０５に記憶された画像情報を表示手段１１１Ｒおよび／または表示手段１１１Ｌに表示する機能を有する。観察者は筐体の内部に設けられた表示手段１１１Ｒおよび／または表示手段１１１Ｌに表示された画像を、開口部１０２から観察することができる。
半導体装置１００は通信手段１２２を介して外部から供給された画像情報を表示手段１１１Ｒおよび／または表示手段１１１Ｌに表示することも可能である。例えば、ＷｅｂＡＰＩなどを用いると、半導体装置１００と遠隔地に配置された様々な撮影装置を容易に接続することができる。さらに、半導体装置１００に加速度センサやジャイロセンサなどを設けて、全方位の撮影が可能な撮影装置を遠隔地に配置することで、観察者はあたかも遠隔地にいるかの様な臨場感を得ることができる。
半導体装置１００は、筐体１０１内部に表示手段１１１Ｒおよび表示手段１１１Ｌを有する。表示手段１１１Ｒは右眼用の表示手段であり、表示手段１１１Ｌは左眼用の表示手段である。また、表示手段１１１Ｒの上部にセンサ用光源１３１Ｒを有し、下部にセンサ１３２Ｒを有する。また、表示手段１１１Ｌの上部にセンサ用光源１３１Ｌを有し、下部にセンサ１３２Ｌを有する（図２（Ａ）参照。）。センサ用光源およびセンサの配置は、上下逆でもよい。
なお、センサ用光源およびセンサの配置はこれに限定されない。図２（Ｂ）に示すように、センサ用光源１３１Ｒとセンサ１３２Ｒを表示手段１１１Ｒの左右に配置してもよい。センサ用光源１３１Ｌとセンサ１３２Ｌを表示手段１１１Ｌの左右に配置してもよい。また、図２（Ｃ）に示すように、センサ用光源１３１Ｒとセンサ１３２Ｒを隣接して配置してもよい。センサ用光源１３１Ｌとセンサ１３２Ｌを隣接して配置してもよい。また、図３（Ａ）に示すように、センサ用光源１３１Ｒおよびセンサ１３２Ｒ、または、センサ用光源１３１Ｌおよびセンサ１３２Ｌは、どちらか一組を設けなくてもよい。
また、表示手段１１１Ｒおよび／または表示手段１１１Ｌをセンサ用光源として用いることもできる。この場合、図３（Ｂ）に示すように、センサ用光源１３１Ｒおよびセンサ用光源１３１Ｌを設けなくてもよい。また、センサ用光源制御手段１２８を設けなくてもよい。センサ用光源１３１（センサ用光源１３１Ｒおよびセンサ用光源１３１Ｌ）およびセンサ用光源制御手段１２８を有さない半導体装置１００のブロック図を図４（Ｂ）に示す。この場合、表示手段１１１およびセンサ１３２が検知手段１３０として機能する。
また、図３（Ｃ）に示すように、一つの表示領域を有する表示手段１１１を用いて、当該表示手段１１１の一部を表示手段１１１Ｒとして機能させ、他の一部を表示手段１１１Ｌとして機能させてもよい。
表示手段１１１は、画像を表示する機能を有する。制御手段１２０は表示手段１１１の動作を制御する機能を有する。センサ用光源１３１Ｒおよびセンサ用光源１３１Ｌは、観察者に光を照射する機能を有する。センサ用光源１３１Ｒおよびセンサ用光源１３１Ｌが発する光は可視光であってもよいし、可視光でなくてもよい。例えば、センサ用光源１３１Ｒおよびセンサ用光源１３１Ｌが発する光として赤外光を用いることができる。なお、本明細書などにおいて、センサ用光源１３１Ｒおよび／またはセンサ用光源１３１Ｌから射出される光を「検出光」ともいう。
図５（Ａ）は、観察者の眼球１５１（眼球１５１Ｒおよび眼球１５１Ｌ）と、表示手段１１１（表示手段１１１Ｒおよび表示手段１１１Ｌ）の位置関係を示す図である。図５（Ａ）は、半導体装置１００をＺ方向から見た図に相当する。表示手段１１１Ｒに表示された画像は、眼球１５１Ｒにより視認され、表示手段１１１Ｌに表示された画像は、眼球１５１Ｌにより視認される。
また、半導体装置１００は、表示手段１１１Ｒと表示手段１１１Ｌの間にセパレータ１０３を有する。セパレータ１０３は遮光性を有する。表示手段１１１Ｒと表示手段１１１Ｌの間にセパレータ１０３を設けることで、表示手段１１１Ｒに表示された画像が眼球１５１Ｌで視認されないようにすることができる。また、セパレータ１０３を設けることで、表示手段１１１Ｌに表示された画像が眼球１５１Ｒで視認されないようにすることができる。
センサ１３２Ｒは、センサ用光源１３１Ｒの検出光を検出する機能を有する。また、センサ１３２Ｌは、センサ用光源１３１Ｌの検出光を検出する機能を有する。センサ１３２Ｒおよびセンサ１３２Ｌとしては、例えば、光センサやイメージセンサなどを用いることができる。光センサやイメージセンサなどに用いる半導体としては、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを用いることができる。また、半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、用途によって、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いてもよい。
センサ１３２Ｒ、センサ１３２Ｌ、センサ用光源１３１Ｒ、およびセンサ用光源１３１Ｌの動作は、制御手段１２０により制御される。
図５（Ｂ）は、観察者の眼球１５１Ｌと、表示手段１１１Ｌの位置関係を示す図である。図５（Ｂ）は、半導体装置１００をＸ方向から見た図に相当する。なお、観察者の眼球１５１Ｒと、表示手段１１１Ｒも同様の位置関係を有する。
センサ用光源１３１Ｌの検出光の一部は、観察者の眼球１５１Ｌおよび／または瞼１５２に反射してセンサ１３２Ｌに入射する。観察者が瞬きをすると、センサ１３２Ｌに入射する光の強度が変化する。よって、センサ１３２Ｌで検出される光の強度の変化から、瞬きの有無を検出することができる。
また、センサ１３２Ｌとしてイメージセンサを用いる場合は、センサ１３２Ｌによって得られた画像を時間ごとに比較することで、瞬きの有無を検出することができる。
≪半導体装置１００の動作例≫
半導体装置１００の動作例について図面を用いて説明する。瞬き回数による眼精疲労の測定は、画像表示を行なっている間常に行なってもよいが一定期間毎に行ってもよい。一定期間毎に測定を行うことで、半導体装置１００の消費電力を低減することができる。本実施の形態では、一定期間毎に眼精疲労の測定を行なう例について説明する。
眼精疲労の測定は、モード１、またはモード２により行なうことができる。また、モード１とモード２を併用することも可能である。
〔モード１〕
まず、モード１の測定フローについて説明する。図６にモード１の動作を説明するフローチャートを示す。
画像表示を開始して期間Ｔ経過後（ステップＳ３０１）、センサ用光源１３１Ｒまたはセンサ用光源１３１Ｌの少なくとも一方の検出光を照射する（ステップＳ３０２）。期間Ｔは任意の時間を設定することができる。しかしながら、眼精疲労の測定間隔が長すぎると、眼精疲労の検知が遅れ、その結果疲労を軽減する効果が低減する恐れがある。期間Ｔは１５分以上２時間以下が好ましく、１０分以上１時間以下がより好ましく、５分以上３０分以下がさらに好ましい。
次に、１分間当たりの瞬き回数を計測する（ステップＳ３０３）。１分間当たりの瞬き回数は、例えば、３０秒間測定して得られた回数を１分間当たりに換算してもよいし、３分間測定して得られた回数を１分間当たりに換算してもよい。測定時間が長いほど測定精度を高めることができる。また、測定時間は１５秒以上期間Ｔ未満が好ましい。
瞬き回数の計測は、左右の眼のどちらか一方について行なってもよいし、両眼に対して行なってもよい。両眼に対して計測する場合は、左右の眼のうち、多いほうの回数を採用する。
次に、眼精疲労の蓄積度を判定する（ステップＳ３０４）。蓄積度の判定は、１分間当たりの瞬き回数と図７（Ａ）に示す判定テーブル１を比較して行なう。１分間当たりの瞬き回数（以下、単に「瞬き回数」ともいう。）が１０回以上乃至３０回未満であれば疲労の蓄積が無いまたは少ないと判断し、Ａと判定する。また、瞬き回数が３０回以上であれば、疲労が蓄積されていると判断し、Ｂと判定する。また、瞬き回数が４０回以上であれば、疲労が極度に蓄積されていると判断し、Ｃと判定する。また、瞬き回数が１０回未満である場合はドライアイなどが危惧されるため、Ｄと判定する。また、瞬き回数が５回未満である場合は映像を見ていないか、認識していない可能性が高くなるため、Ｅと判定する。
次に、判定結果がＡ以外であるか判断する（ステップＳ３０５）。判定結果がＡである場合は、検出光の照射を停止する（ステップＳ３１０）。その後、ステップＳ３０１にもどる。
判定結果がＡ以外である場合は、判定結果を図７（Ｂ）に示す判定テーブル２と比較して、判定結果に対応する警告情報を表示手段１１１Ｒまたは表示手段１１１Ｌの少なくとも一方に表示する（ステップＳ３０６。図７（Ｃ）参照。）。
次に、画像表示を停止するかしないかを判断する（ステップＳ３０７）。観察者が操作スイッチ１０４を操作するなどして画像表示の停止を選択した場合は、画像表示を停止し（ステップＳ３０８）、検出光の照射を停止する（ステップＳ３０９）。画像表示を停止しない場合は検出光の照射を停止し（ステップＳ３１０）、その後、ステップＳ３０１にもどる。
〔モード２〕
続いて、モード２の測定フローについて説明する。図８にモード２の動作を説明するフローチャートを示す。モード２はモード１と同様のステップを有する。説明の繰り返しを少なくするため、モード１と同様のステップの説明は省略する場合がある。
人の平常時の瞬き回数は１５回乃至２０回といわれている。しかしながら、平常時の瞬き回数は個人によって違いがある。モード２では眼精疲労の測定前に、基準となる観察者の瞬き回数（「基準瞬き回数」ともいう。）を測定する。その後、新たに測定した瞬き回数を基準瞬き回数と比較して、観察者の疲労蓄積度を判定する。例えば、新たに測定した瞬き回収が基準瞬き回数の何倍になっているか（「瞬き倍率」ともいう。）を算出して観察者の疲労蓄積度を判定する。
まず、画像表示を開始した後に基準瞬き回数を測定する（ステップＳ３１１）。ステップＳ３１１では、例えば、センサ用光源１３１Ｒまたはセンサ用光源１３１Ｌの少なくとも一方の検出光を照射し、ステップＳ３０３と同様に瞬き回数を測定する。
ステップＳ３１１終了後、ステップＳ３０１、ステップＳ３０２、ステップＳ３０３、ステップＳ３０４を順に行う。モード２では、疲労蓄積度の判定（ステップＳ３０４）を、瞬き倍率と図９（Ａ）に示す判定テーブル３を比較して行なう。
モード２では、瞬き倍率が０．７倍以上２倍未満であれば疲労の蓄積が無いまたは少ないと判断し、Ａと判定する。また、瞬き倍率が２倍以上であれば、疲労が蓄積されていると判断し、Ｂと判定する。また、瞬き倍率が２．７倍以上であれば、疲労が極度に蓄積されていると判断し、Ｃと判定する。また、瞬き倍率が０．７倍未満である場合はドライアイなどが危惧されるため、Ｄと判定する。また、瞬き倍率が０．４倍未満である場合は映像を見ていないか、認識していない可能性が高くなるため、Ｅと判定する。
次に、ステップＳ３０５を行い、判定結果がＡ以外である場合は、判定結果を図７（Ｂ）に示す判定テーブル２と比較して、判定結果に対応する警告情報を表示手段１１１Ｒまたは表示手段１１１Ｌの少なくとも一方に表示する（ステップＳ３０６。図９（Ｂ）参照。）。
なお、モード１とモード２を適宜組み合わせて用いてもよい。または、モード１とモード２を適宜切り替えて用いてもよい。例えば、モード２で動作した時に、基準瞬き回数が３０回以上だった場合、一旦モード１で動作して警告情報を表示手段１１１に表示してもよい。
また、本実施の形態では、瞬き回数によって眼精疲労の蓄積度などに応じた警告情報を表示する例を示した。ただし、本発明の一態様はこれに限定されない。例えば、眼精疲労の蓄積度などに応じて警告音声を発する機能を有していてもよい。また、眼精疲労の蓄積度などに応じて表示手段１１１の発光輝度を調節する機能を有していてもよい。
また、センサ１３２としてイメージセンサを用いて眼球１５１（眼球１５１Ｒおよび眼球１５１Ｌ）を一定時間毎に撮像してもよい。例えば、一定時間毎に撮像した撮像データを比較して眼球１５１の充血が進行しているかを判断して、眼精疲労の蓄積度を判定してもよい。
また、半導体装置１００に温度センサ、圧力センサ、脈拍センサ、ＳｐＯ２（血中酸素飽和度）センサなどの各種センサを設けてもよい。各種センサを用いて観察者の生体情報を取得し、観察者の疲労蓄積度を判定してもよい。
＜変形例＞
図１０（Ａ）に示す半導体装置１００ｂは、筐体１０１と、表示部を有する電子機器１１３と、を組み合わせて用いる構成である。電子機器１１３は、スマートフォン等の情報端末である。
図１０（Ｂ）に示す電子機器１１３は、図１の半導体装置１００同様、制御手段１２０、表示手段１１１、センサ用光源１３１、およびセンサ１３２などを有する。電子機器１１３が有する表示手段１１１の一部が表示手段１１１Ｒとして機能し、他の一部が表示手段１１１Ｌとして機能する。また、表示手段１１１をセンサ用光源１３１として機能させることもできる。
電子機器１１３が有する制御手段１２０、表示手段１１１、センサ用光源１３１、およびセンサ１３２などは、電子機器１１３とは別に筐体１０１内に予め設け、通信手段などによって表示データや撮像データ等を送受信する構成としてもよい。
図１０（Ａ）および（Ｂ）に示す構成においても、観察者の瞬きの回数を計測して観察者の眼精疲労を測定し、測定結果に応じた情報を観察者に通知することができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、表示手段１１１に用いることができる表示装置の一例について説明する。図１１（Ａ）は、表示手段１１１に用いることができる表示装置５００の構成例を説明するブロック図である。
図１１（Ａ）に示す表示装置５００は、駆動回路５１１、駆動回路５２１ａ、駆動回路５２１ｂ、および表示領域５３１を有している。なお、駆動回路５１１、駆動回路５２１ａ、および駆動回路５２１ｂをまとめて「駆動回路」または「周辺駆動回路」という場合がある。
駆動回路５２１ａ、駆動回路５２１ｂは、例えば走査線駆動回路として機能できる。また、駆動回路５１１は、例えば信号線駆動回路として機能できる。なお、駆動回路５２１ａ、および駆動回路５２１ｂは、どちらか一方のみとしてもよい。また、表示領域５３１を挟んで駆動回路５１１と向き合う位置に、何らかの回路を設けてもよい。
また、図１１（Ａ）に例示する表示装置５００は、各々が略平行に配設され、且つ、駆動回路５２１ａ、および／または駆動回路５２１ｂによって電位が制御されるｐ本の配線５３５と、各々が略平行に配設され、且つ、駆動回路５１１によって電位が制御されるｑ本の配線５３６と、を有する。さらに、表示領域５３１はマトリクス状に配設された複数の画素５３２を有する。画素５３２は、画素回路５３４および表示素子を有する。
また、３つの画素５３２を１つの画素として機能させることで、フルカラー表示を実現することができる。３つの画素５３２は、それぞれが赤色光、緑色光、または青色光の、透過率、反射率、または発光光量などを制御する。なお、３つの画素５３２で制御する光の色は赤、緑、青の組み合わせに限らず、黄、シアン、マゼンダであってもよい。
また、赤色光、緑色光、青色光を制御する画素に、白色光を制御する画素５３２を加えて、４つの画素５３２をまとめて１つの画素として機能させてもよい。白色光を制御する画素５３２を加えることで、表示領域の輝度を高めることができる。また、１つの画素として機能させる画素５３２を増やし、赤、緑、青、黄、シアン、およびマゼンダを適宜組み合わせて用いることにより、再現可能な色域を広げることができる。
画素を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。また、例えば、画素を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。また、例えば、画素を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。画素を増やすことで、１６Ｋや３２Ｋの解像度で表示可能な表示装置５００を実現することも可能である。
ｇ行目の配線５３５＿ｇ（ｇは１以上ｐ以下の自然数。）は、表示領域５３１においてｐ行ｑ列（ｐ、ｑは、ともに１以上の自然数。）に配設された複数の画素５３２のうち、ｇ行に配設されたｑ個の画素５３２と電気的に接続される。また、ｈ列目の配線５３６＿ｈ（ｈは１以上ｑ以下の自然数。）は、ｐ行ｑ列に配設された画素５３２のうち、ｈ列に配設されたｐ個の画素５３２に電気的に接続される。
〔表示素子〕
表示装置５００は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機ＥＬ素子、無機ＥＬ素子、または、有機物及び無機物を含むＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、など、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。また、表示素子として量子ドットを用いてもよい。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ　Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ　Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。表示装置はプラズマディスプレイパネル（ＰＤＰ）であってもよい。表示装置は網膜走査型の投影装置であってもよい。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
図１１（Ｂ）、図１１（Ｃ）、図１２（Ａ）、および図１２（Ｂ）は、画素５３２に用いることができる回路構成例を示している。
〔発光表示装置用画素回路の一例〕
図１１（Ｂ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、トランジスタ４６８と、トランジスタ４６４と、を有する。また、図１１（Ｂ）に示す画素回路５３４は、表示素子として機能できる発光素子４２６と電気的に接続されている。
トランジスタ４６１のソース電極およびドレイン電極の一方は、配線５３６＿ｈに電気的に接続される。さらに、トランジスタ４６１のゲート電極は、配線５３５＿ｇに電気的に接続される。配線５３６＿ｈからはビデオ信号が供給される。
トランジスタ４６１は、ビデオ信号のノード４６５への書き込みを制御する機能を有する。
容量素子４６３の一対の電極の一方は、ノード４６５に電気的に接続され、他方は、ノード４６７に電気的に接続される。また、トランジスタ４６１のソース電極およびドレイン電極の他方は、ノード４６５に電気的に接続される。
容量素子４６３は、ノード４６５に書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ４６８のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６８のゲート電極は、ノード４６５に電気的に接続される。
トランジスタ４６４のソース電極およびドレイン電極の一方は、電位供給線Ｖ０に電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６４のゲート電極は、配線５３５＿ｇに電気的に接続される。
発光素子４２６のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード４６７に電気的に接続される。
発光素子４２６としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子４２６としては、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。
例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図１１（Ｂ）の画素回路５３４を有する表示装置５００では、駆動回路５２１ａ、および／または駆動回路５２１ｂにより各行の画素５３２を順次選択し、トランジスタ４６１、およびトランジスタ４６４をオン状態にしてビデオ信号をノード４６５に書き込む。
ノード４６５にデータが書き込まれた画素５３２は、トランジスタ４６１、およびトランジスタ４６４がオフ状態になることで保持状態になる。さらに、ノード４６５に書き込まれたデータの電位に応じてトランジスタ４６８のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子４２６は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、図１２（Ａ）に示すように、トランジスタ４６１、トランジスタ４６４、およびトランジスタ４６８として、バックゲートを有するトランジスタを用いてもよい。図１２（Ａ）に示すトランジスタ４６１、およびトランジスタ４６４は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。また、トランジスタ４６８はバックゲートがノード４６７と電気的に接続されている。よって、バックゲートがノード４６７と常に同じ電位となる。
〔液晶表示装置用画素回路の一例〕
図１１（Ｃ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、を有する。また、図１１（Ｃ）に示す画素回路５３４は、表示素子として機能できる液晶素子４６２と電気的に接続されている。
液晶素子４６２の一対の電極の一方の電位は、画素回路５３４の仕様に応じて適宜設定される。例えば、液晶素子４６２の一対の電極の一方に、共通の電位（コモン電位）を与えてもよいし、容量線ＣＬと同電位としてもよい。また、液晶素子４６２の一対の電極の一方に、画素５３２毎に異なる電位を与えてもよい。液晶素子４６２の一対の電極の他方はノード４６６に電気的に接続されている。液晶素子４６２は、ノード４６６に書き込まれるデータにより配向状態が設定される。
液晶素子４６２を備える表示装置の駆動方法としては、例えば、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ　Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　Ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ　Ｂｅｎｄ　Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相（Ｂｌｕｅ　Ｐｈａｓｅ）を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
ｇ行ｈ列目の画素回路５３４において、トランジスタ４６１のソース電極およびドレイン電極の一方は、配線５３６＿ｈに電気的に接続され、他方はノード４６６に電気的に接続される。トランジスタ４６１のゲート電極は、配線５３５＿ｇに電気的に接続される。配線５３６＿ｈからはビデオ信号が供給される。トランジスタ４６１は、ノード４６６へのビデオ信号の書き込みを制御する機能を有する。
容量素子４６３の一対の電極の一方は、特定の電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、ノード４６６に電気的に接続される。なお、容量線ＣＬの電位の値は、画素回路５３４の仕様に応じて適宜設定される。容量素子４６３は、ノード４６６に書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図１１（Ｃ）の画素回路５３４を有する表示装置５００では、駆動回路５２１ａ、および／または駆動回路５２１ｂにより各行の画素回路５３４を順次選択し、トランジスタ４６１をオン状態にしてノード４６６にビデオ信号を書き込む。
ノード４６６にビデオ信号が書き込まれた画素回路５３４は、トランジスタ４６１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、表示領域５３１に画像を表示できる。
また、図１２（Ｂ）に示すように、トランジスタ４６１にバックゲートを有するトランジスタを用いてもよい。図１２（Ｂ）に示すトランジスタ４６１は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。
〔周辺回路の構成例〕
図１３（Ａ）に駆動回路５１１の構成例を示す。駆動回路５１１は、シフトレジスタ５１２、ラッチ回路５１３、およびバッファ５１４を有する。また、図１３（Ｂ）に駆動回路５２１ａの構成例を示す。駆動回路５２１ａは、シフトレジスタ５２２、およびバッファ５２３を有する。駆動回路５２１ｂも駆動回路５２１ａと同様の構成とすることができる。
シフトレジスタ５１２およびシフトレジスタ５２２にはスタートパルスＳＰ、クロック信号ＣＬＫなどが入力される。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、上記実施の形態に示した半導体装置に用いることができるトランジスタの構造例を説明する。
本発明の一態様の半導体装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
〔ボトムゲート型トランジスタ〕
図１４（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ４１０の断面図である。トランジスタ４１０は、基板２７１上に絶縁層２７２を介して電極２４６を有する。また、電極２４６上に絶縁層２２６を介して半導体層２４２を有する。電極２４６はゲート電極として機能できる。絶縁層２２６はゲート絶縁層として機能できる。
また、半導体層２４２のチャネル形成領域上に絶縁層２２２を有する。また、半導体層２４２の一部と接して、絶縁層２２６上に電極２４４ａおよび電極２４４ｂを有する。電極２４４ａの一部、および電極２４４ｂの一部は、絶縁層２２２上に形成される。
絶縁層２２２は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層２２２を設けることで、電極２４４ａおよび電極２４４ｂの形成時に生じる半導体層２４２の露出を防ぐことができる。よって、電極２４４ａおよび電極２４４ｂの形成時に、半導体層２４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ４１０は、電極２４４ａ、電極２４４ｂおよび絶縁層２２２上に絶縁層２２８を有し、絶縁層２２８の上に絶縁層２２９を有する。
なお、半導体層２４２に酸化物半導体を用いる場合、電極２４４ａおよび電極２４４ｂの、少なくとも半導体層２４２と接する部分に、半導体層２４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層２４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。酸化物半導体から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
半導体層２４２にソース領域およびドレイン領域が形成されることにより、電極２２４ａおよび電極２２４ｂと半導体層２４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
半導体層２４２にシリコンなどの半導体を用いる場合は、半導体層２４２と電極２２４ａの間、および半導体層２４２と電極２２４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層２２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層２２９を省略することもできる。
なお、半導体層２４２に酸化物半導体を用いる場合、絶縁層２２９の形成前または形成後、もしくは絶縁層２２９の形成前後に加熱処理を行ってもよい。加熱処理を行うことで、絶縁層２２９や他の絶縁層中に含まれる酸素を半導体層２４２中に拡散させ、半導体層２４２中の酸素欠損を補填することができる。または、絶縁層２２９を加熱しながら成膜することで、半導体層２４２中の酸素欠損を補填することができる。
図１４（Ａ２）に示すトランジスタ４１１は、絶縁層２２９上にバックゲートとして機能できる電極２２３を有する点がトランジスタ４１０と異なる。電極２２３は、電極２４６と同様の材料および方法で形成することができる。
［バックゲートについて］
一般に、バックゲートは導電層で形成される。ゲートとバックゲートは、両者で半導体層のチャネル形成領域を挟むように配置される。バックゲートはゲートと同様に機能させることができる。バックゲートの電位は、ゲート電極と同電位としてもよいし、ＧＮＤ電位や、任意の電位としてもよい。また、バックゲートの電位をゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
電極２４６および電極２２３は、どちらもゲートとして機能することができる。よって、絶縁層２２６、絶縁層２２９、および絶縁層２２８は、それぞれがゲート絶縁層として機能することができる。なお、電極２２３は、絶縁層２２８と絶縁層２２９の間に設けてもよい。
なお、電極２４６または電極２２３の一方を、「ゲート」または「ゲート電極」という場合、他方を「バックゲート」または「バックゲート電極」という。例えば、トランジスタ４１１において、電極２２３を「ゲート電極」と言う場合、電極２４６を「バックゲート電極」と言う。なお、電極２２３を「ゲート電極」として用いる場合は、トランジスタ４１１をトップゲート型のトランジスタの一種と考えることができる。また、電極２４６および電極２２３のどちらか一方を、「第１のゲート」または「第１のゲート電極」といい、他方を「第２のゲート」または「第２のゲート電極」という場合がある。
半導体層２４２を挟んで電極２４６および電極２２３を設けることで、更には、電極２４６および電極２２３を同電位とすることで、半導体層２４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ４１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ４１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現することができる。
また、ゲートとバックゲートは導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲートを半導体層よりも大きく形成し、バックゲートで半導体層を覆うことで、電界遮蔽機能を高めることができる。
また、電極２４６（ゲート）および電極２２３（バックゲート）は、それぞれが外部からの電界を遮蔽する機能を有するため、絶縁層２７２側もしくは電極２２３上方に生じる荷電粒子等の電荷が半導体層２４２のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ　Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）による劣化が抑制される。また、ドレイン電圧の大きさにより、オン電流が流れ始めるゲート電圧（立ち上がり電圧）が変化する現象を軽減することができる。なお、この効果は、電極２４６および電極２２３が、同電位、または異なる電位の場合において生じる。
なお、ＧＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＧＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、電極２４６および電極２２３を有し、且つ電極２４６および電極２２３を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のばらつきも同時に低減される。
また、バックゲートを有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲートを有さないトランジスタより小さい。
また、バックゲートを、遮光性を有する導電膜で形成することで、バックゲート側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好なパルス出力回路や半導体装置などを実現することができる。
図１４（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ４２０の断面図を示す。トランジスタ４２０は、トランジスタ４１０とほぼ同様の構造を有しているが、開口２３１ａおよび開口２３１ｂを有する絶縁層２２２が半導体層２４２を覆っている点が異なる。開口２３１ａおよび開口２３１ｂは、半導体層２４２と重なる絶縁層２２２の一部を選択的に除去して形成される。
開口２３１ａにおいて半導体層２４２と電極２４４ａが電気的に接続している。また、開口２３１ｂにおいて、半導体層２４２と電極２４４ｂが電気的に接続している。絶縁層２２２を設けることで、電極２４４ａおよび電極２４４ｂの形成時に生じる半導体層２４２の露出を防ぐことができる。よって、電極２４４ａおよび電極２４４ｂの形成時に半導体層２４２の薄膜化を防ぐことができる。絶縁層２２２の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
図１４（Ｂ２）に示すトランジスタ４２１は、絶縁層２２９上にバックゲートとして機能できる電極２２３を有する点が、トランジスタ４２０と異なる。
また、トランジスタ４２０およびトランジスタ４２１は、トランジスタ４１０およびトランジスタ４１１よりも、電極２４４ａと電極２４６の間の距離と、電極２４４ｂと電極２４６の間の距離が長くなる。よって、電極２４４ａと電極２４６の間に生じる寄生容量を小さくすることができる。また、電極２４４ｂと電極２４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
図１４（Ｃ１）に示すトランジスタ４２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタである。トランジスタ４２５は、絶縁層２２２を設けずに、半導体層２４２に接して電極２４４ａおよび電極２４４ｂを形成する。このため、電極２４４ａおよび電極２４４ｂの形成時に露出する半導体層２４２の一部がエッチングされる場合がある。一方、絶縁層２２９を設けないため、トランジスタの生産性を高めることができる。
図１４（Ｃ２）に示すトランジスタ４２６は、絶縁層２２９上にバックゲートとして機能できる電極２２３を有する点が、トランジスタ４２５と異なる。
〔トップゲート型トランジスタ〕
図１５（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ４３０の断面図を示す。トランジスタ４３０は、基板２７１の上に絶縁層２７２を介して半導体層２４２を有し、半導体層２４２および絶縁層２７２上に、半導体層２４２の一部に接する電極２４４ａ、および半導体層２４２の一部に接する電極２４４ｂを有し、半導体層２４２、電極２４４ａ、および電極２４４ｂ上に絶縁層２２６を有し、絶縁層２２６上に電極２４６を有する。
トランジスタ４３０は、電極２４６および電極２４４ａ、並びに、電極２４６および電極２４４ｂが重ならないため、電極２４６および電極２４４ａの間に生じる寄生容量、並びに、電極２４６および電極２４４ｂの間に生じる寄生容量を小さくすることができる。また、電極２４６を形成した後に、電極２４６をマスクとして用いて不純物２５５を半導体層２４２に導入することで、半導体層２４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１５（Ａ３）参照）。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
なお、不純物２５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
不純物２５５としては、例えば、第１３族元素または第１５族元素などのうち、少なくとも一種類の元素を用いることができる。また、半導体層２４２に酸化物半導体を用いる場合は、不純物２５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
図１５（Ａ２）に示すトランジスタ４３１は、電極２２３および絶縁層２２７を有する点がトランジスタ４３０と異なる。トランジスタ４３１は、絶縁層２７２の上に形成された電極２２３を有し、電極２２３上に形成された絶縁層２２７を有する。電極２２３は、バックゲートとして機能することができる。よって、絶縁層２２７は、ゲート絶縁層として機能することができる。絶縁層２２７は、絶縁層２２６と同様の材料および方法により形成することができる。
トランジスタ４１１と同様に、トランジスタ４３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図１５（Ｂ１）に例示するトランジスタ４４０は、トップゲート型のトランジスタの１つである。トランジスタ４４０は、電極２４４ａおよび電極２４４ｂを形成した後に半導体層２４２を形成する点が、トランジスタ４３０と異なる。また、図１５（Ｂ２）に例示するトランジスタ４４１は、電極２２３および絶縁層２２７を有する点が、トランジスタ４４０と異なる。トランジスタ４４０およびトランジスタ４４１において、半導体層２４２の一部は電極２４４ａ上に形成され、半導体層２４２の他の一部は電極２４４ｂ上に形成される。
トランジスタ４１１と同様に、トランジスタ４４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現できる。
図１６（Ａ１）に例示するトランジスタ４４２は、トップゲート型のトランジスタの１つである。トランジスタ４４２は、絶縁層２２９上に電極２４４ａおよび電極２４４ｂを有する。電極２４４ａおよび電極２４４ｂは、絶縁層２２８および絶縁層２２９に形成した開口部において半導体層２４２と電気的に接続する。
また、電極２４６と重ならない絶縁層２２６の一部が除去されている。また、トランジスタ４４２が有する絶縁層２２６の一部は、電極２４６の端部を越えて延伸している。
電極２４６と絶縁層２２６をマスクとして用いて不純物２５５を半導体層２４２に導入することで、半導体層２４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１６（Ａ３）参照）。
この時、半導体層２４２の電極２４６と重なる領域には不純物２５５が導入されず、電極２４６と重ならない領域に不純物２５５が導入される。また、半導体層２４２の絶縁層２２６を介して不純物２５５が導入された領域の不純物濃度は、絶縁層２２６を介さずに不純物２５５が導入された領域よりも低くなる。よって、半導体層２４２中の電極２４６と隣接する領域にＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）領域が形成される。
図１６（Ａ２）に示すトランジスタ４４３は、半導体層２４２の下方に電極２２３を有する点がトランジスタ４４２と異なる。また、電極２２３は絶縁層２７２を介して半導体層２４２と重なる。電極２２３は、バックゲート電極として機能することができる。
また、図１６（Ｂ１）に示すトランジスタ４４４および図１６（Ｂ２）に示すトランジスタ４４５のように、絶縁層２２６の電極２４６と重ならない領域を全て除去してもよい。また、図１６（Ｃ１）に示すトランジスタ４４６および図１６（Ｃ２）に示すトランジスタ４４７のように、絶縁層２２６の開口部以外を除去せずに残してもよい。
トランジスタ４４４乃至トランジスタ４４７も、電極２４６を形成した後に、電極２４６をマスクとして用いて不純物２５５を半導体層２４２に導入することで、半導体層２４２中に自己整合的に不純物領域を形成することができる。
〔ｓ−ｃｈａｎｎｅｌ型トランジスタ〕
図１７に、半導体層２４２として酸化物半導体を用いたトランジスタ構造の一例を示す。図１７（Ａ）はトランジスタ４５１の上面図である。図１７（Ｂ）は、図１７（Ａ）中に一点鎖線で示した部位Ｌ１−Ｌ２の断面図（チャネル長方向の断面図）である。図１７（Ｃ）は、図１７（Ａ）中に一点鎖線で示した部位Ｗ１−Ｗ２の断面図（チャネル幅方向の断面図）である。
トランジスタ４５１は半導体層２４２、絶縁層２２６、絶縁層２７２、絶縁層２８２、絶縁層２７４、電極２２４、電極２４３、電極２４４ａ、および電極２４４ｂを有する。電極２４３はゲートとして機能できる。電極２２４はバックゲートゲートとして機能できる。絶縁層２２６、絶縁層２７２、絶縁層２８２、および絶縁層２７４はゲート絶縁層として機能できる。電極２４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極２４４ｂは、ソース電極またはドレイン電極の他方として機能できる。
基板２７１上に絶縁層２７５が設けられ、絶縁層２７５上に電極２２４および絶縁層２７３が設けられている。また、電極２２４および絶縁層２７３上に絶縁層２７４が設けられている。また、絶縁層２７４上に絶縁層２８２が設けられ、絶縁層２８２上に絶縁層２７２が設けられている。
絶縁層２７２に形成された凸部の上に半導体層２４２ａが設けられ、半導体層２４２ａの上に半導体層２４２ｂが設けられている。また、半導体層２４２ｂ上に、電極２４４ａ、および電極２４４ｂが設けられている。半導体層２４２ｂの電極２４４ａと重なる領域が、トランジスタ４５１のソースまたはドレインの一方として機能できる。半導体層２４２ｂの電極２４４ｂと重なる領域が、トランジスタ４５１のソースまたはドレインの他方として機能できる。
また、半導体層２４２ｂの一部と接して、半導体層２４２ｃが設けられている。また、半導体層２４２ｃ上に絶縁層２２６が設けられ、絶縁層２２６の上に電極２４３が設けられている。
トランジスタ４５１は、部位Ｗ１−Ｗ２において、半導体層２４２ｂの上面および側面、並びに半導体層２４２ａの側面が半導体層２４２ｃに覆われた構造を有する。また、絶縁層２７２に設けた凸部の上方に半導体層２４２ｂを設けることで、半導体層２４２ｂの側面を電極２４３で覆うことができる。すなわち、トランジスタ４５１は、電極２４３の電界によって、半導体層２４２ｂを電気的に取り囲むことができる構造を有している。このように、導電膜の電界によって、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。また、ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタを、「ｓ−ｃｈａｎｎｅｌ型トランジスタ」もしくは「ｓ−ｃｈａｎｎｅｌトランジスタ」ともいう。
ｓ−ｃｈａｎｎｅｌ構造では、半導体層２４２ｂの全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流を得ることができる。また、電極２４３の電界によって、半導体層２４２ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。
なお、絶縁層２７２の凸部を高くし、また、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などをより高めることができる。また、半導体層２４２ｂの加工時に、露出する半導体層２４２ａを除去してもよい。この場合、半導体層２４２ａと半導体層２４２ｂの側面が揃う場合がある。
また、トランジスタ４５１上に絶縁層２２８が設けられ、絶縁層２２８上に絶縁層２２９が設けられている。また、絶縁層２２９上に電極２２５ａ、電極２２５ｂ、および電極２２５ｃ、が設けられている。電極２２５ａは、絶縁層２２９および絶縁層２２８に設けられた開口部で、コンタクトプラグを介して電極２４４ａと電気的に接続されている。電極２２５ｂは、絶縁層２２９および絶縁層２２８に設けられた開口部で、コンタクトプラグを介して電極２４４ｂと電気的に接続されている。電極２２５ｃは、絶縁層２２９および絶縁層２２８に設けられた開口部で、コンタクトプラグを介して電極２４３と電気的に接続されている。
なお、絶縁層２８２を酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウムシリケートなどで形成することで、絶縁層２８２を電荷捕獲層として機能させることができる。絶縁層２８２に電子を注入することで、トランジスタのしきい値電圧を変動させることが可能である。絶縁層２８２への電子の注入は、例えば、トンネル効果を利用すればよい。電極２２４に正の電圧を印加することによって、トンネル電子を絶縁層２８２に注入することができる。
［半導体層２４２のエネルギーバンド構造（１）］
ここで、半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃの積層により構成される半導体層２４２の機能およびその効果について、図２５（Ａ）に示すエネルギーバンド構造図を用いて説明する。図２５（Ａ）は、図１７（Ｂ）にＤ１−Ｄ２の一点鎖線で示した部位のエネルギーバンド構造を示している。すなわち、図２５（Ａ）は、トランジスタ４５１のチャネル形成領域のエネルギーバンド構造を示している。
図２５（Ａ）中、Ｅｃ３８２、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、Ｅｃ３８３ｃ、Ｅｃ３８６は、それぞれ、絶縁層２７２、半導体層２４２ａ、半導体層２４２ｂ、半導体層２４２ｃ、絶縁層２２６の伝導帯下端のエネルギーを示している。
ここで、電子親和力は、真空準位と価電子帯上端のエネルギーとの差（「イオン化ポテンシャル」ともいう。）からバンドギャップを引いた値となる。なお、バンドギャップは、分光エリプソメータ（ＨＯＲＩＢＡ　ＪＯＢＩＮ　ＹＶＯＮ社　ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社　ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のバンドギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のバンドギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のバンドギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のバンドギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のバンドギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のバンドギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のバンドギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のバンドギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
絶縁層２７２と絶縁層２２６は絶縁物であるため、Ｅｃ３８２とＥｃ３８６は、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、およびＥｃ３８３ｃよりも真空準位に近い（電子親和力が小さい。）。
また、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下真空準位に近いことが好ましい。
また、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下真空準位に近いことが好ましい。
ここで、半導体層２４２ａと半導体層２４２ｂとの間には、半導体層２４２ａと半導体層２４２ｂとの混合領域を有する場合がある。また、半導体層２４２ｂと半導体層２４２ｃとの間には、半導体層２４２ｂと半導体層２４２ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、半導体層２４２ａ、半導体層２４２ｂおよび半導体層２４２ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
このとき、電子は、半導体層２４２ａ中および半導体層２４２ｃ中ではなく、半導体層２４２ｂ中を主として移動する。したがって、半導体層２４２ａおよび半導体層２４２ｂの界面における界面準位密度、半導体層２４２ｂと半導体層２４２ｃとの界面における界面準位密度を低くすることによって、半導体層２４２ｂ中で電子の移動が阻害されることが少なく、トランジスタ２０１のオン電流を高くすることができる。
また、半導体層２４２ａと絶縁層２７２の界面、および半導体層２４２ｃと絶縁層２２６の界面近傍には、不純物や欠陥に起因したトラップ準位３９０が形成され得るものの、半導体層２４２ａ、および半導体層２４２ｃがあることにより、半導体層２４２ｂと当該トラップ準位とを遠ざけることができる。
なお、トランジスタ４５１がｓ−ｃｈａｎｎｅｌ構造を有する場合、部位Ｗ１−Ｗ２において、半導体層２４２ｂの全体にチャネルが形成される。したがって、半導体層２４２ｂが厚いほどチャネル領域は大きくなる。即ち、半導体層２４２ｂが厚いほど、トランジスタ４５１のオン電流を高くすることができる。例えば、１０ｎｍ以上、好ましくは４０ｎｍ以上、さらに好ましくは６０ｎｍ以上、より好ましくは１００ｎｍ以上の厚さの領域を有する半導体層２４２ｂとすればよい。ただし、トランジスタ４５１を有する半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する半導体層２４２ｂとすればよい。なお、チャネル形成領域が縮小していくと、半導体層２４２ｂが薄いほうがトランジスタの電気特性が向上する場合もある。よって、半導体層２４２ｂの厚さが１０ｎｍ未満であってもよい。
また、トランジスタ４５１のオン電流を高くするためには、半導体層２４２ｃの厚さは小さいほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する半導体層２４２ｃとすればよい。一方、半導体層２４２ｃは、チャネルの形成される半導体層２４２ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、半導体層２４２ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する半導体層２４２ｃとすればよい。
また、信頼性を高くするためには、半導体層２４２ａは厚く、半導体層２４２ｃは薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する半導体層２４２ａとすればよい。半導体層２４２ａの厚さを、厚くすることで、隣接する絶縁体と半導体層２４２ａとの界面からチャネルの形成される半導体層２４２ｂまでの距離を離すことができる。ただし、トランジスタ２０１を有する半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する半導体層２４２ａとすればよい。
なお、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。したがって、半導体層２４２ｂのシリコン濃度は低いほど好ましい。例えば、半導体層２４２ｂと半導体層２４２ａとの間に、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。また、半導体層２４２ｂと半導体層２４２ｃとの間に、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、半導体層２４２ｂの水素濃度を低減するために、半導体層２４２ａおよび半導体層２４２ｃの水素濃度を低減すると好ましい。半導体層２４２ａおよび半導体層２４２ｃは、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導体層２４２ｂの窒素濃度を低減するために、半導体層２４２ａおよび半導体層２４２ｃの窒素濃度を低減すると好ましい。半導体層２４２ａおよび半導体層２４２ｃは、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
なお、酸化物半導体に銅が混入すると、電子トラップを生成する場合がある。電子トラップは、トランジスタのしきい値電圧がプラス方向へ変動させる場合がある。したがって、半導体層２４２ｂの表面または内部における銅濃度は低いほど好ましい。例えば、半導体層２４２ｂ、銅濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下となる領域を有すると好ましい。
上述の３層構造は一例である。例えば、半導体層２４２ａまたは半導体層２４２ｃのない２層構造としても構わない。または、半導体層２４２ａの上もしくは下、または半導体層２４２ｃ上もしくは下に、半導体層２４２ａ、半導体層２４２ｂおよび半導体層２４２ｃとして例示した半導体のいずれか一を有する４層構造としても構わない。または、半導体層２４２ａの上、半導体層２４２ａの下、半導体層２４２ｃの上、半導体層２４２ｃの下のいずれか二箇所以上に、半導体層２４２ａ、半導体層２４２ｂおよび半導体層２４２ｃとして例示した半導体のいずれか一を有するｇ層構造（ｇは５以上の整数）としても構わない。
特に、本実施の形態に例示するトランジスタ４５１は、チャネル幅方向において、半導体層２４２ｂの上面と側面が半導体層２４２ｃと接し、半導体層２４２ｂの下面が半導体層２４２ａと接して形成されている。このように、半導体層２４２ｂを半導体層２４２ａと半導体層２４２ｃで覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる。
また、半導体層２４２ａ、および半導体層２４２ｃのバンドギャップは、半導体層２４２ｂのバンドギャップよりも広いほうが好ましい。
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することができる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼性の良好な半導体装置を実現することができる。
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）は、オフ電流を極めて小さくすることができる。具体的には、ソースとドレイン間の電圧が３．５Ｖ、室温（２５℃）下において、チャネル幅１μｍ当たりのオフ電流を１×１０−２０Ａ未満、１×１０−２２Ａ未満、あるいは１×１０−２４Ａ未満とすることができる。すなわち、オンオフ比を２０桁以上１５０桁以下とすることができる。また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。ＯＳトランジスタを用いることで、出力電圧が大きく高耐圧な半導体装置を提供することができる。
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よって、消費電力が少ない半導体装置を実現することができる。
また、目的によっては、バックゲートとして機能できる電極２２４を設けなくてもよい。図１８（Ａ）はトランジスタ４５１ａの上面図である。図１８（Ｂ）は、図１８（Ａ）中に一点鎖線で示した部位Ｌ１−Ｌ２の断面図である。図１８（Ｃ）は、図１８（Ａ）中に一点鎖線で示した部位Ｗ１−Ｗ２の断面図である。トランジスタ４５１ａは、トランジスタ４５１から電極２２４、絶縁層２７３、絶縁層２７４、および絶縁層２８２を省略した構成を有する。これらの電極や絶縁層を設けないことで、トランジスタの生産性を高めることができる。よって、半導体装置の生産性を高めることができる。
ｓ−ｃｈａｎｎｅｌ型トランジスタの他の一例を図１９に示す。図１９（Ａ）はトランジスタ４５２の上面図である。図１９（Ｂ）は、図１９（Ａ）中に一点鎖線で示した部位Ｌ１−Ｌ２の断面図である。図１９（Ｃ）は、図１９（Ａ）中に一点鎖線で示した部位Ｗ１−Ｗ２の断面図である。
トランジスタ４５２は、トランジスタ４５１と同様の構成を有するが、電極２４４ａおよび電極２４４ｂが半導体層２４２ａおよび半導体層２４２ｂの側面と接している点が異なる。また、トランジスタ４５２を覆う絶縁層２２８として、トランジスタ４５１と同様の平坦な表面を有する絶縁層を用いてもよい。また、絶縁層２２９上に、電極２２５ａ、電極２２５ｂ、および電極２２５ｃを設けてもよい。
ｓ−ｃｈａｎｎｅｌ型トランジスタの他の一例を図２０に示す。図２０（Ａ）はトランジスタ４５３の上面図である。図２０（Ｂ）は、図２０（Ａ）中に一点鎖線で示した部位Ｌ１−Ｌ２および部位Ｗ１−Ｗ２の断面図である。トランジスタ４５３も、トランジスタ４５１と同様に、絶縁層２７２に設けた凸部の上に半導体層２４２ａおよび半導体層２４２ｂが設けられている。また、また、半導体層２４２ｂ上に電極２４４ａ、および電極２４４ｂが設けられている。半導体層２４２ｂの電極２４４ａと重なる領域が、トランジスタ４５３のソースまたはドレインの一方として機能できる。半導体層２４２ｂの電極２４４ｂと重なる領域が、トランジスタ４５３のソースまたはドレインの他方として機能できる。よって、半導体層２４２ｂの、電極２４４ａと電極２４４ｂに挟まれた領域２６９が、チャネル形成領域として機能できる。
トランジスタ４５３は、絶縁層２２８の一部を除去して領域２６９と重なる領域に開口が設けられ、該開口の側面および底面に沿って半導体層２４２ｃが設けられている。また、該開口内に、半導体層２４２ｃを介して、かつ、該開口の側面および底面に沿って、絶縁層２２６が設けられている。また、該開口内に、半導体層２４２ｃおよび絶縁層２２６を介して、かつ、該開口の側面および底面に沿って、電極２４３が設けられている。
なお、該開口は、チャネル幅方向の断面において、半導体層２４２ａおよび半導体層２４２ｂよりも大きく設けられている。よって、領域２６９において、半導体層２４２ａおよび半導体層２４２ｂの側面は、半導体層２４２ｃに覆われている。
また、絶縁層２２８上に絶縁層２２９が設けられ、絶縁層２２９上に絶縁層２７７が設けられている。また、絶縁層２７７上に電極２２５ａ、電極２２５ｂ、および電極２２５ｃが設けられている。電極２２５ａは、絶縁層２７７、絶縁層２２９、および絶縁層２２８の一部を除去して形成した開口において、コンタクトプラグを介して電極２４４ａと電気的に接続されている。また、電極２２５ｂは、絶縁層２７７、絶縁層２２９、および絶縁層２２８の一部を除去して形成した開口において、コンタクトプラグを介して電極２４４ｂと電気的に接続されている。また、電極２２５ｃは、絶縁層２７７および絶縁層２２９の一部を除去して形成した開口において、コンタクトプラグを介して電極２４３と電気的に接続されている。
また、目的によっては、バックゲートとして機能できる電極２２４を設けなくてもよい。図２１（Ａ）はトランジスタ４５３ａの上面図である。図２１（Ｂ）は、図２１（Ａ）中に一点鎖線で示した部位Ｌ１−Ｌ２および部位Ｗ１−Ｗ２の断面図である。トランジスタ４５３ａは、トランジスタ４５３から電極２２４、絶縁層２７４、および絶縁層２８２を省略した構成を有する。これらの電極や絶縁層を設けないことで、トランジスタの生産性を高めることができる。よって、半導体装置の生産性を高めることができる。
ｓ−ｃｈａｎｎｅｌ型トランジスタの他の一例を図２２に示す。図２２（Ａ）はトランジスタ４５４の上面図である。図２２（Ｂ）は、図２２（Ａ）に一点鎖線で示した部位Ｌ１−Ｌ２の断面図である。図２２（Ｃ）は、図２２（Ａ）に一点鎖線で示した部位Ｗ１−Ｗ２の断面図である。
トランジスタ４５４は、バックゲート電極を有するボトムゲート型のトランジスタの一種である。トランジスタ４５４は、絶縁層２７４上に電極２４３が形成され、電極２４３を覆って絶縁層２２６が設けられている。また、絶縁層２２６上の電極２４３と重なる領域に半導体層２４２が形成されている。トランジスタ４５４が有する半導体層２４２は、半導体層２４２ａと半導体層２４２ｂの積層を有する。
また、半導体層２４２の一部に接して、絶縁層２２６上に電極２４４ａおよび電極２４４ｂが形成されている。また、半導体層２４２の一部に接して、電極２４４ａおよび電極２４４ｂ上に絶縁層２２８が形成されている。また、絶縁層２２８上に絶縁層２２９が形成されている。また、絶縁層２２９上の半導体層２４２と重なる領域に電極２２４が形成されている。
絶縁層２２９上に設けられた電極２２４は、絶縁層２２９、絶縁層２２８、および絶縁層２２６に設けられた開口２４７ａおよび開口２４７ｂにおいて、電極２４３と電気的に接続されている。よって、電極２２４と電極２４３には、同じ電位が供給される。また、開口２４７ａおよび開口２４７ｂは、どちらか一方を設けなくてもよい。また、開口２４７ａおよび開口２４７ｂの両方を設けなくてもよい。開口２４７ａおよび開口２４７ｂの両方を設けない場合は、電極２２４と電極２４３に異なる電位を供給することができる。
［半導体層２４２のエネルギーバンド構造（２）］
図２５（Ｂ）は、図２２（Ｂ）にＤ３−Ｄ４の一点鎖線で示す部位のエネルギーバンド構造図である。図２５（Ｂ）は、トランジスタ４５４のチャネル形成領域のエネルギーバンド構造を示している。
図２５（Ｂ）中、Ｅｃ３８４は、絶縁層２２８の伝導帯下端のエネルギーを示している。半導体層２４２を半導体層２４２ａと半導体層２４２ｂの２層とすることで、トランジスタの生産性を高めることができる。なお、半導体層２４２ｃを設けない分、トラップ準位３９０の影響を受けやすくなるが、半導体層２４２を単層構造とした場合よりも高い電界効果移動度を実現することができる。
また、目的によっては、バックゲートとして機能できる電極２２４を設けなくてもよい。図２３（Ａ）はトランジスタ４５４ａの上面図である。図２３（Ｂ）は、図２３（Ａ）中に一点鎖線で示した部位Ｌ１−Ｌ２の断面図である。。図２３（Ｃ）は、図２３（Ａ）中に一点鎖線で示した部位Ｗ１−Ｗ２の断面図である。トランジスタ４５４ａは、トランジスタ４５４から電極２２４、開口２４７ａおよび開口２４７ｂを省略した構成を有する。これらの電極や開口を設けないことで、トランジスタの生産性を高めることができる。よって、半導体装置の生産性を高めることができる。
図２４に、ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタの一例を示す。図２４に例示するトランジスタ４４８は、前述したトランジスタ４４７とほぼ同様の構成を有する。トランジスタ４４８はバックゲートを有するトップゲート型のトランジスタの一種である。図２４（Ａ）はトランジスタ４４８の上面図である。図２４（Ｂ）は、図２４（Ａ）に一点鎖線で示した部位Ｌ１−Ｌ２の断面図である。図２４（Ｃ）は、図２４（Ａ）に一点鎖線で示した部位Ｗ１−Ｗ２の断面図である。
図２４は、トランジスタ４４８を構成する半導体層２４２にシリコンなどの無機半導体層を用いる場合の構成例を示している。図２４において、基板２７１の上に電極２２４が設けられ、電極２２４の上に絶縁層２７２が設けられている。また、絶縁層２７２が有する凸部の上に半導体層２４２が形成されている。
半導体層２４２は、半導体層２４２ｉと、２つの半導体層２４２ｔと、２つの半導体層２４２ｕとを有する。半導体層２４２ｉは、２つの半導体層２４２ｔの間に配置されている。また、半導体層２４２ｉと２つの半導体層２４２ｔは、２つの半導体層２４２ｕの間に配置されている。また、半導体層２４２ｉと重なる領域に電極２４３が設けられている。
トランジスタ４４８がオン状態の時に半導体層２４２ｉにチャネルが形成される。よって、半導体層２４２ｉはチャネル形成領域として機能する。また、半導体層２４２ｔは低濃度不純物領域（ＬＤＤ）として機能する。また、半導体層２４２ｕは高濃度不純物領域として機能する。なお、２つの半導体層２４２ｔのうち、一方または両方の半導体層２４２ｔを設けなくてもよい。また、２つの半導体層２４２ｕのうち、一方の半導体層２４２ｕはソース領域として機能し、他方の半導体層２４２ｕはドレイン領域として機能する。
絶縁層２２９上に設けられた電極２４４ａは、絶縁層２２６、絶縁層２２８、および絶縁層２２９に設けられた開口２４７ｃにおいて、半導体層２４２ｕの一方と電気的に接続されている。また、絶縁層２２９上に設けられた電極２４４ｂは、絶縁層２２６、絶縁層２２８、および絶縁層２２９に設けられた開口２４７ｄにおいて、半導体層２４２ｕの他方と電気的に接続されている。
絶縁層２２６上に設けられた電極２４３は、絶縁層２２６、および絶縁層２７２に設けられた開口２４７ａおよび開口２４７ｂにおいて、電極２２４と電気的に接続されている。よって、電極２４３と電極２２４には、同じ電位が供給される。また、開口２４７ａおよび開口２４７ｂは、どちらか一方を設けなくてもよい。また、開口２４７ａおよび開口２４７ｂの両方を設けなくてもよい。開口２４７ａおよび開口２４７ｂの両方を設けない場合は、電極２２４と電極２４３に異なる電位を供給することができる。
＜成膜方法について＞
本明細書等に示す電極などの導電層、絶縁層、および半導体層は、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、蒸着法、またはスパッタリング法などを用いて形成することができる。一般に、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ　ＣＶＤ）法などに分類できる。また、大気圧下で成膜を行なう常圧ＣＶＤ（ＡＰＣＶＤ：Ａｔｍｏｓｐｈｅｒｉｃ　Ｐｒｅｓｓｕｒｅ　ＣＶＤ）法などもある。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ　ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法などに分類できる。
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、ＰＬＤ（Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ＩＡＤ（Ｉｏｎ　ｂｅａｍ　Ａｓｓｉｓｔｅｄ　Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などに分類できる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＭＯＣＶＤ法や蒸着法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
また、一般に、スパッタリング法は、ＤＣスパッタリング法、マグネトロンスパッタリング法、ＲＦスパッタリング法、イオンビームスパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ　Ｃｙｃｌｏｔｒｏｎ　Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットスパッタリング法などに分類できる。
対向ターゲットスパッタリング法では、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
なお、ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、トランジスタや半導体装置の生産性を高めることができる場合がある。
＜基板＞
基板２７１として用いる材料に大きな制限はない。目的に応じて、透光性の有無や加熱処理に耐えうる程度の耐熱性などを勘案して決定すればよい。例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、基板２７１として、半導体基板、可撓性基板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
半導体基板としては、例えば、シリコン、もしくはゲルマニウムなどを材料とした単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、もしくは酸化ガリウムを材料とした化合物半導体基板などがある。また、半導体基板は、単結晶半導体であってもよいし、多結晶半導体であってもよい。
可撓性基板、貼り合わせフィルム、基材フィルムなどの材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アラミド、エポキシ樹脂、アクリル樹脂などを用いることができる。
基板２７１に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板２７１に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
＜絶縁層＞
絶縁層２２２、絶縁層２２６、絶縁層２２８、絶縁層２２９、絶縁層２７２、絶縁層２７３、絶縁層２７４、絶縁層２７５、絶縁層２７７、および絶縁層２８２は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
特に絶縁層２７５および絶縁層２２９は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層で、または積層で用いればよい。例えば、不純物が透過しにくい絶縁性材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。また、絶縁層２７５または絶縁層２２９として、絶縁性の高い酸化インジウム錫亜鉛（Ｉｎ−Ｓｎ−Ｚｎ酸化物）などを用いてもよい。
絶縁層２７５に不純物が透過しにくい絶縁性材料を用いることで、基板２７１側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁層２２９に不純物が透過しにくい絶縁性材料を用いることで、絶縁層２２９側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
絶縁層２２２、絶縁層２２６、絶縁層２２８、絶縁層２２９、絶縁層２７２、絶縁層２７３、絶縁層２７４、絶縁層２７５、絶縁層２７７、および絶縁層２８２として、これらの材料で形成される絶縁層を複数積層して用いてもよい。絶縁層２２２、絶縁層２２６、絶縁層２２８、絶縁層２２９、絶縁層２７２、絶縁層２７３、絶縁層２７４、絶縁層２７５、絶縁層２７７、および絶縁層２８２の形成方法は特に限定されず、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法、スピンコート法などの各種形成方法を用いることができる。
例えば、熱ＣＶＤ法を用いて、酸化アルミニウムを成膜する場合には、溶媒とアルミニウム前駆体化合物を含む液体（ＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＰＥＣＶＤ法を用いて酸化シリコンまたは酸化窒化シリコンを形成する場合には、原料ガスとしてシリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、堆積性気体のガス流量に対する酸化性気体のガス流量を２０倍以上１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ以下、または５０Ｐａ以下とすることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給することで、緻密な酸化シリコンまたは酸化窒化シリコンを形成することができる。
また、酸化シリコンまたは酸化窒化シリコンを、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁層を形成することができる。
また、絶縁層を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波において、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁層を形成することができる。
また、半導体層２４２として酸化物半導体を用いる場合、半導体層２４２中の水素濃度の増加を防ぐために、絶縁層中の水素濃度を低減することが好ましい。特に、半導体層２４２と接する絶縁層中の水素濃度を低減することが好ましい。具体的には、絶縁層中の水素濃度を、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、半導体層２４２中の窒素濃度の増加を防ぐために、絶縁層中の窒素濃度を低減することが好ましい。特に、半導体層２４２と接する絶縁層中の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
なお、ＳＩＭＳ分析によって測定された濃度は、プラスマイナス４０％の変動を含む場合がある。
また、半導体層２４２として酸化物半導体を用いる場合、絶縁層は、加熱により酸素が放出される絶縁層（「過剰酸素を含む絶縁層」ともいう。）を用いて形成することが好ましい。特に、半導体層２４２と接する絶縁層は、過剰酸素を含む絶縁層とすることが好ましい。例えば、当該絶縁層の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳ分析において、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上または１．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層が好ましい。
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁層への酸素添加量を増加させることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。
また、酸素を含む雰囲気中でスパッタリング法により絶縁層を成膜することで、当該絶縁層の被形成層に酸素を導入することができる。
また、一般に、容量素子は対向する二つの電極の間に誘電体を挟む構成を有し、誘電体の厚さが薄いほど（対向する二つの電極間距離が短いほど）、また、誘電体の誘電率が大きいほど容量値が大きくなる。ただし、容量素子の容量値を増やすために誘電体を薄くすると、トンネル効果などに起因して、二つの電極間に意図せずに流れる電流（以下、「リーク電流」ともいう。）が増加しやすくなり、また、容量素子の絶縁耐圧が低下しやすくなる。
トランジスタのゲート電極、ゲート絶縁層、半導体層が重畳する部分は、容量素子として機能する（以下、「ゲート容量」ともいう。）。なお、半導体層の、ゲート絶縁層を介してゲート電極と重畳する領域にチャネルが形成される。すなわち、ゲート電極とチャネル形成領域が、容量素子の二つの電極として機能する。また、ゲート絶縁層が容量素子の誘電体として機能する。ゲート容量の容量値は大きいほうが好ましいが、容量値を大きくするためにゲート絶縁層を薄くすると、前述のリーク電流の増加や、絶縁耐圧の低下といった問題が生じやすい。
そこで、誘電体として、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、酸化ハフニウム、または酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いると、誘電体を厚くしても、容量素子の容量値を十分確保することが可能となる。
例えば、誘電体として誘電率が大きいｈｉｇｈ−ｋ材料を用いると、誘電体を厚くしても、誘電体として酸化シリコンを用いた場合と同等の容量値を実現できるため、容量素子を形成する二つの電極間に生じるリーク電流を低減できる。なお、誘電体をｈｉｇｈ−ｋ材料と、他の絶縁材料との積層構造としてもよい。
また、絶縁層２２８は、平坦な表面を有する絶縁層である。絶縁層２２８としては、上記絶縁性材料のほかに、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層してもよい。
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層２２８の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）などを用いればよい。
また、試料表面にＣＭＰ処理を行なってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
＜半導体層＞
半導体層２４２としては、単結晶半導体、多結晶半導体、微結晶半導体、非晶質半導体などを用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
また、半導体層２４２として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
また、前述した通り、酸化物半導体のバンドギャップは２ｅＶ以上あるため、半導体層２４２に酸化物半導体を用いると、オフ電流が極めて少ないトランジスタを実現することができる。また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、出力電圧が大きく高耐圧なトランジスタを提供できる。また、信頼性の良好な半導体装置などを提供できる。また、出力電圧が大きく高耐圧な半導体装置を提供することができる。
また、例えば、チャネルが形成される半導体層に結晶性を有するシリコンを用いたトランジスタ（「結晶性Ｓｉトランジスタ」ともいう。）は、ＯＳトランジスタよりも比較的高い移動度を得やすい。一方で、結晶性Ｓｉトランジスタは、ＯＳトランジスタのように極めて少ないオフ電流の実現が困難である。よって、半導体層に用いる半導体材料は、目的や用途に応じて適宜使い分けることが肝要である。例えば、目的や用途に応じて、ＯＳトランジスタと結晶性Ｓｉトランジスタなどを組み合わせて用いてもよい。
本実施の形態では、半導体層２４２として酸化物半導体を用いる場合について説明する。半導体層２４２に用いる酸化物半導体は、例えば、インジウム（Ｉｎ）を含む酸化物半導体を用いることが好ましい。酸化物半導体は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体は、元素Ｍを含むと好ましい。
元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどである。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物半導体は亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体層２４２に用いる酸化物半導体は、インジウムを含む酸化物に限定されない。酸化物半導体は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物、酸化ガリウムなどの、インジウムを含まず、亜鉛を含む酸化物、ガリウムを含む酸化物、スズを含む酸化物半導体などであっても構わない。
例えば、半導体層２４２として、熱ＣＶＤ法でＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、半導体層２４２として、ＡＬＤ法で、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングしたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）インジウムを用いても良い。なお、トリス（アセチルアセトナト）インジウムは、Ｉｎ（ａｃａｃ）３とも呼ぶ。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）ガリウムを用いても良い。なお、トリス（アセチルアセトナト）ガリウムは、Ｇａ（ａｃａｃ）３とも呼ぶ。また、Ｚｎ（ＣＨ３）２ガスや、酢酸亜鉛を用いても良い。これらのガス種には限定されない。
酸化物半導体をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。
また、前述した通り、酸化物半導体をスパッタリング法で成膜する場合、ターゲットの原子数比を、例えば、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、１：４：４、５：１：７、４：２：４．１、およびこれらの近傍などとすればよい。
スパッタリング法を用いて酸化物半導体を形成する場合、基板温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以上３５０℃以下として成膜することで、酸化物半導体の結晶性を高めることができる。
なお、酸化物半導体をスパッタリング法で成膜すると、ターゲットの原子数比からずれた原子数比の酸化物半導体が成膜される場合がある。特に、亜鉛は、ターゲットの原子数比よりも成膜された膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃは、ＩｎもしくはＧａの一方、または両方を含む材料で形成することが好ましい。代表的には、Ｉｎ−Ｇａ酸化物（ＩｎとＧａを含む酸化物）、Ｉｎ−Ｚｎ酸化物（ＩｎとＺｎを含む酸化物）、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆから選ばれた１種類以上の元素で、Ｉｎよりも酸素との結合力が強い金属元素である。）がある。
半導体層２４２ａおよび半導体層２４２ｃは、半導体層２４２ｂを構成する金属元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、半導体層２４２ａおよび半導体層２４２ｂとの界面、ならびに半導体層２４２ｃおよび半導体層２４２ｂとの界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
また、半導体層２４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、半導体層２４２ａおよび半導体層２４２ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層２４２ａおよび半導体層２４２ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層２４２ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなるように半導体層２４２ａ、半導体層２４２ｃ、および半導体層２４２ｂを選択することができる。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなるように半導体層２４２ａ、半導体層２４２ｃ、および半導体層２４２ｂを選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなるように半導体層２４２ａ、半導体層２４２ｃ、および半導体層２４２ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなるように半導体層２４２ａ、半導体層２４２ｃおよび半導体層２４２ｂを選択する。ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。半導体層２４２ａおよび半導体層２４２ｃを上記構成とすることにより、半導体層２４２ａおよび半導体層２４２ｃを、半導体層２４２ｂよりも酸素欠損が生じにくい層とすることができる。
なお、半導体層２４２ａおよび半導体層２４２ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｉｎおよび元素Ｍの和を１００ａｔｏｍｉｃ％としたときのＩｎと元素Ｍの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、元素Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、元素Ｍが７５ａｔｏｍｉｃ％以上とする。また、半導体層２４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｉｎおよび元素Ｍの和を１００ａｔｏｍｉｃ％としたときのＩｎと元素Ｍの原子数比率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、元素Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、元素Ｍが６６ａｔｏｍｉｃ％未満とする。
例えば、ＩｎまたはＧａを含む半導体層２４２ａ、およびＩｎまたはＧａを含む半導体層２４２ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：４：５、１：６：４、または１：９：６およびこれらの近傍の原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物や、酸化ガリウムなどを用いることができる。また、半導体層２４２ｂとしてＩｎ：Ｇａ：Ｚｎ＝３：１：２、１：１：１、５：５：６、５：１：７、または４：２：４．１およびこれらの近傍の原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
また、ＯＳトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物及び酸素欠損を低減して高純度真性化し、半導体層２４２を真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層２４２中のチャネル形成領域が真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。
特に、半導体層２４２ｂ中の不純物および酸素欠損を低減して高純度真性化し、半導体層２４２ｂを真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層２４２ｂ中のチャネル形成領域が真性または実質的に真性と見なせる半導体層とすることが好ましい。
なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度が、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上である酸化物半導体層をいう。
また、半導体層２４２に酸化物半導体層を用いる場合は、ＣＡＡＣ−ＯＳ（Ｃ　Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部を有する酸化物半導体の一つである。
また、半導体層２４２に用いる酸化物半導体層は、ＣＡＡＣでない領域が当該酸化物半導体層全体の２０％未満であることが好ましい。
ＣＡＡＣ−ＯＳは誘電率異方性を有する。具体的には、ＣＡＡＣ−ＯＳはａ軸方向およびｂ軸方向の誘電率よりも、ｃ軸方向の誘電率が大きい。チャネルが形成される半導体層にＣＡＡＣ−ＯＳを用いて、ゲート電極をｃ軸方向に配置したトランジスタは、ｃ軸方向の誘電率が大きいため、ゲート電極から生じる電界がＣＡＡＣ−ＯＳ全体に届きやすい。よって、サブスレッショルドスイング値（Ｓ値）を小さくすることができる。また、半導体層にＣＡＡＣ−ＯＳを用いたトランジスタは、微細化によるＳ値の増大が生じにくい。
また、ＣＡＡＣ−ＯＳはａ軸方向およびｂ軸方向の誘電率が小さいため、ソースとドレイン間に生じる電界の影響が緩和される。よって、チャネル長変調効果や、短チャネル効果、などが生じにくく、トランジスタの信頼性を高めることができる。
ここで、チャネル長変調効果とは、ドレイン電圧がしきい値電圧よりも高い場合に、ドレイン側から空乏層が広がり、実効上のチャネル長が短くなる現象を言う。また、短チャネル効果とは、チャネル長が短くなることにより、しきい値電圧の低下などの電気特性の悪化が生じる現象を言う。微細なトランジスタほど、これらの現象による電気特性の劣化が生じやすい。
酸化物半導体層の形成後、酸素ドープ処理を行ってもよい。また、酸化物半導体層に含まれる水分または水素などの不純物をさらに低減して、酸化物半導体層を高純度化するために、加熱処理を行うことが好ましい。
例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体層に加熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。
また、加熱処理を行うことにより、不純物の放出と同時に絶縁層２２６に含まれる酸素を酸化物半導体層中に拡散させ、当該酸化物半導体層に含まれる酸素欠損を低減することができる。なお、不活性雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。なお、加熱処理は、酸化物半導体層の形成後であればいつ行ってもよい。
加熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置であってもよい。例えば、電気炉や、ＬＲＴＡ（Ｌａｍｐ　Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ　Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。処理時間は２４時間以内が好ましい。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
＜電極＞
電極２４３、電極２２４、電極２４４ａ、電極２４４ｂ、電極２２５ａ、電極２２５ｂ、および電極２２５ｃを形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。これらの材料で形成される導電層を複数積層して用いてもよい。
また、電極２４３、電極２２４、電極２４４ａ、電極２４４ｂ、電極２２５ａ、電極２２５ｂ、および電極２２５ｃを形成するための導電性材料に、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物などの酸素を含む導電性材料、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を適用することもできる。また、前述した金属元素を含む材料と、酸素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造とすることもできる。導電性材料の形成方法は特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法などの各種形成方法を用いることができる。
＜コンタクトプラグ＞
コンタクトプラグとしては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いることができる。また、当該材料の側面および底面を、チタン層、窒化チタン層またはこれらの積層からなるバリア層（拡散防止層）で覆ってもよい。この場合、バリア層も含めてコンタクトプラグという場合がある。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
上記実施の形態に示したトランジスタを用いて、シフトレジスタを含む駆動回路の一部または全体を画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。上記実施の形態に示したトランジスタを用いることが可能な表示装置の構成例について、図２６および図２７を用いて説明する。
〔液晶表示装置とＥＬ表示装置〕
表示装置の一例として、液晶素子を用いた表示装置およびＥＬ素子を用いた表示装置について説明する。図２６（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図２６（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路４００３、および走査線駆動回路４００４が実装されている。また、信号線駆動回路４００３、走査線駆動回路４００４、または画素部４００２に与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）４０１８ａ、ＦＰＣ４０１８ｂから供給されている。
図２６（Ｂ）および図２６（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図２６（Ｂ）および図２６（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路４００３が実装されている。図２６（Ｂ）および図２６（Ｃ）においては、信号線駆動回路４００３、走査線駆動回路４００４、または画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給されている。
また図２６（Ｂ）および図２６（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ワイヤボンディング、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）などを用いることができる。図２６（Ａ）は、ＣＯＧにより信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図２６（Ｂ）は、ＣＯＧにより信号線駆動回路４００３を実装する例であり、図２６（Ｃ）は、ＴＣＰにより信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
また第１の基板上に設けられた画素部および走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
図２７（Ａ）および図２７（Ｂ）は、図２６（Ｂ）中でＮ１−Ｎ２の鎖線で示した部位の断面構成を示す断面図である。図２７（Ａ）および図２７（Ｂ）に示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。
また第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、トランジスタを複数有しており、図２７（Ａ）および図２７（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図２７（Ａ）では、トランジスタ４０１０およびトランジスタ４０１１上に、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０が設けられ、図２７（Ｂ）では、絶縁層４１１２の上に隔壁４５１０が形成されている。
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に形成された電極４０１７を有し、電極４０１７上に絶縁層４１０３が形成されている。
電極４０１７はバックゲート電極として機能することができる。
トランジスタ４０１０およびトランジスタ４０１１は、上記実施の形態で示したトランジスタを用いることができる。上記実施の形態で例示したトランジスタは、電気特性変動が抑制されており、電気的に安定である。よって、図２７（Ａ）および図２７（Ｂ）で示す本実施の形態の表示装置を信頼性の高い表示装置とすることができる。
なお、図２７（Ａ）および図２７（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１１として、上記実施の形態に示したトランジスタ４５２と同様の構造を有するトランジスタを用いる場合について例示している。
また、図２７（Ａ）および図２７（Ｂ）に示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のソース電極またはドレイン電極の一方の一部と、電極４０２１が絶縁層４１０３を介して重なる領域を有する。電極４０２１は、電極４０１７と同じ導電層で形成されている。
一般に、表示装置に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
例えば、液晶表示装置の画素部にＯＳトランジスタを用いることにより、容量素子の容量を、液晶容量に対して１／３以下、さらには１／５以下とすることができる。ＯＳトランジスタを用いることにより、容量素子の形成を省略することもできる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図２７（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例である。図２７（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
なお、トランジスタ４０１０およびトランジスタ４０１１としてＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、ＯＳトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の駆動回路部や画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可能であるため、表示装置の部品点数を削減することができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図２７（Ｂ）は、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ　Ｌｉｋｅ　Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、および電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
上記実施の形態で示したシフトレジスタを用いることで、信頼性のよい表示装置を提供することができる。また、上記実施の形態で示したトランジスタを用いることで、表示装置の信頼性をさらに高めることができる。また、上記実施の形態で示したトランジスタを用いることで、高精細化や、大面積化が可能で、表示品質の良い表示装置を提供することができる。また、消費電力が低減された表示装置を提供することができる。
〔表示モジュール〕
上述したシフトレジスタまたはトランジスタを使用した半導体装置の一例として、表示モジュールについて説明する。図２８に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続されたタッチセンサ６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板６０１０、バッテリ６０１１を有する。なお、バックライトユニット６００７、バッテリ６０１１、タッチセンサ６００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、タッチセンサ６００４、表示パネル６００６、プリント基板６０１０に実装された集積回路などに用いることができる。例えば、表示パネル６００６に前述した表示装置を用いることができる。
上部カバー６００１および下部カバー６００２は、タッチセンサ６００４や表示パネル６００６などのサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ６００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル６００６に重畳して用いることができる。表示パネル６００６にタッチセンサの機能を付加することも可能である。例えば、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネル機能を付加することなども可能である。または、表示パネル６００６の各画素内に光センサを設け、光学式のタッチセンサの機能を付加することなども可能である。また、タッチセンサ６００４を設ける必要が無い場合は、タッチセンサ６００４を省略することができる。
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライトユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル６００６に発光表示装置などを用いる場合は、バックライトユニット６００７を省略することができる。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０側から発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム６００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ６０１１であってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には、バッテリ６０１１を省略することができる。
また、表示モジュール６０００に、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本発明の一態様の半導体装置は、ＨＭＤ以外に用いることも可能である。本実施の形態では、本明細書等に開示した半導体装置などを用いた電子機器の一例について説明する。
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、携帯情報端末、タブレット型端末、携帯型遊技機、パチンコ機などの固定式遊技機、電卓、電子手帳、電子書籍、ビデオカメラ、デジタルスチルカメラなどが挙げられる。
図２９（Ａ）に示す携帯型遊技機２９００は、筐体２９０１、筐体２９０２、表示部２９０３、表示部２９０４、マイク２９０５、スピーカ２９０６、操作スイッチ２９０７、センサ用光源２９１３１、センサ２９１３２等を有する。また、携帯型遊技機２９００は、筐体２９０１の内側にアンテナ、バッテリなどを備える。なお、図２９（Ａ）に示した携帯型遊技機は、２つの表示部２９０３と表示部２９０４とを有しているが、表示部の数は、これに限定されない。表示部２９０３は、入力装置としてタッチセンサが設けられており、スタイラス２９０８等により操作可能となっている。
図２９（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、操作スイッチ２９１５、センサ用光源２９１４１、およびセンサ２９１４２等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチセンサを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図２９（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４、センサ用光源２９２３１、およびセンサ２９２３２等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
図２９（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３、センサ用光源２９４３１、およびセンサ２９４３２は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
図２９（Ｅ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６、センサ用光源２９６３１、およびセンサ２９６３２などを備える。また、情報端末２９６０、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
図２９（Ｆ）は固定式遊技機であるスロットマシン２９７０の一例を示す。スロットマシン２９７０は、筐体２９７１に表示部２９７３が組み込まれている。また、スロットマシン２９７０は、その他、スタートレバー２９７４やストップスイッチ２９７５などの操作手段、コイン投入口、スピーカ、センサ用光源２９７３１、およびセンサ２９７３２などを備える。
本実施の形態に示す電子機器には、本発明の一態様の半導体装置が搭載されている。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１００　　半導体装置
１０１　　筐体
１０２　　開口部
１０３　　セパレータ
１０４　　操作スイッチ
１０５　　外部記憶手段
１０６　　スピーカ
１０７　　音響外部出力端子
１０９　　光学手段
１１０　　固定具
１１１　　表示手段
１２０　　制御手段
１２１　　ＣＰＵ
１２２　　通信手段
１２３　　演算手段
１２４　　音響装置制御手段
１２５　　記憶手段
１２６　　表示手段制御手段
１２７　　センサ制御手段
１２８　　センサ用光源制御手段
１３０　　検知手段
１３１　　センサ用光源
１３２　　センサ
１４０　　電源供給手段
１５１　　眼球
１５２　　瞼
２０１　　トランジスタ
２２２　　絶縁層
２２３　　電極
２２４　　電極
２２６　　絶縁層
２２７　　絶縁層
２２８　　絶縁層
２２９　　絶縁層
２４２　　半導体層
２４３　　電極
２４６　　電極
２５５　　不純物
２６９　　領域
２７１　　基板
２７２　　絶縁層
２７３　　絶縁層
２７４　　絶縁層
２７５　　絶縁層
２７７　　絶縁層
２８２　　絶縁層
３８２　　Ｅｃ
３８４　　Ｅｃ
３８６　　Ｅｃ
３９０　　トラップ準位
４１０　　トランジスタ
４１１　　トランジスタ
４２０　　トランジスタ
４２１　　トランジスタ
４２５　　トランジスタ
４２６　　発光素子
４３０　　トランジスタ
４３１　　トランジスタ
４４０　　トランジスタ
４４１　　トランジスタ
４４２　　トランジスタ
４４３　　トランジスタ
４４４　　トランジスタ
４４５　　トランジスタ
４４６　　トランジスタ
４４７　　トランジスタ
４４８　　トランジスタ
４５１　　トランジスタ
４５２　　トランジスタ
４５３　　トランジスタ
４５４　　トランジスタ
４６１　　トランジスタ
４６２　　液晶素子
４６３　　容量素子
４６４　　トランジスタ
４６５　　ノード
４６６　　ノード
４６７　　ノード
４６８　　トランジスタ
５００　　表示装置
５１１　　駆動回路
５１２　　シフトレジスタ
５１３　　ラッチ回路
５１４　　バッファ
５２２　　シフトレジスタ
５２３　　バッファ
５３１　　表示領域
５３２　　画素
５３４　　画素回路
５３５　　配線
５３６　　配線
２９００　　携帯型遊技機
２９０１　　筐体
２９０２　　筐体
２９０３　　表示部
２９０４　　表示部
２９０５　　マイク
２９０６　　スピーカ
２９０７　　操作スイッチ
２９０８　　スタイラス
２９１０　　情報端末
２９１１　　筐体
２９１２　　表示部
２９１３　　カメラ
２９１４　　スピーカ部
２９１５　　操作スイッチ
２９１６　　外部接続部
２９１７　　マイク
２９２０　　ノート型パーソナルコンピュータ
２９２１　　筐体
２９２２　　表示部
２９２３　　キーボード
２９２４　　ポインティングデバイス
２９４０　　ビデオカメラ
２９４１　　筐体
２９４２　　筐体
２９４３　　表示部
２９４４　　操作スイッチ
２９４５　　レンズ
２９４６　　接続部
２９６０　　情報端末
２９６１　　筐体
２９６２　　表示部
２９６３　　バンド
２９６４　　バックル
２９６５　　操作スイッチ
２９６６　　入出力端子
２９６７　　アイコン
２９７０　　スロットマシン
２９７１　　筐体
２９７３　　表示部
２９７４　　スタートレバー
２９７５　　ストップスイッチ
４００１　　基板
４００２　　画素部
４００３　　信号線駆動回路
４００４　　走査線駆動回路
４００５　　シール材
４００６　　基板
４００８　　液晶層
４０１０　　トランジスタ
４０１１　　トランジスタ
４０１３　　液晶素子
４０１４　　配線
４０１５　　電極
４０１７　　電極
４０１８　　ＦＰＣ
４０１９　　異方性導電層
４０２０　　容量素子
４０２１　　電極
４０３０　　電極層
４０３１　　電極層
４０３２　　絶縁層
４０３３　　絶縁層
４０３５　　スペーサ
４１０２　　絶縁層
４１０３　　絶縁層
４１１０　　絶縁層
４１１１　　絶縁層
４１１２　　絶縁層
４５１０　　隔壁
４５１１　　発光層
４５１３　　発光素子
４５１４　　充填材
６０００　　表示モジュール
６００１　　上部カバー
６００２　　下部カバー
６００３　　ＦＰＣ
６００４　　タッチセンサ
６００５　　ＦＰＣ
６００６　　表示パネル
６００７　　バックライトユニット
６００８　　光源
６００９　　フレーム
６０１０　　プリント基板
６０１１　　バッテリ
２９１３１　　センサ用光源
２９１３２　　センサ
２９１４１　　センサ用光源
２９１４２　　センサ
２９２３１　　センサ用光源
２９２３２　　センサ
２９４３１　　センサ用光源
２９４３２　　センサ
２９６３１　　センサ用光源
２９６３２　　センサ
２９７３１　　センサ用光源
２９７３２　　センサ
１００ａ　　半導体装置
１１１Ｌ　　表示手段
１１１Ｒ　　表示手段
１３１Ｌ　　センサ用光源
１３１Ｒ　　センサ用光源
１３２Ｌ　　センサ
１３２Ｒ　　センサ
１５１Ｌ　　眼球
１５１Ｒ　　眼球
２２４ａ　　電極
２２４ｂ　　電極
２２５ａ　　電極
２２５ｂ　　電極
２２５ｃ　　電極
２３１ａ　　開口
２３１ｂ　　開口
２４２ａ　　半導体層
２４２ｂ　　半導体層
２４２ｃ　　半導体層
２４２ｉ　　半導体層
２４２ｔ　　半導体層
２４２ｕ　　半導体層
２４４ａ　　電極
２４４ｂ　　電極
２４７ａ　　開口
２４７ｂ　　開口
２４７ｃ　　開口
２４７ｄ　　開口
３８３ａ　　Ｅｃ
３８３ｂ　　Ｅｃ
３８３ｃ　　Ｅｃ
４０１８ｂ　　ＦＰＣ
４５１ａ　　トランジスタ
４５３ａ　　トランジスタ
４５４ａ　　トランジスタ
５２１ａ　　駆動回路
５２１ｂ　　駆動回路
５３５＿ｇ　　配線
５３６＿ｈ　　配線

Claims (7)

  1. 表示手段と、制御手段と、を有する半導体装置であって、
    前記表示手段は観察者の視界に画像を表示するよう構成され、
    前記制御手段は前記観察者の単位時間当たりの瞬き回数を検出するよう構成され、
    前記制御手段は前記瞬き回数に応じて警告情報を選定するよう構成され、
    前記表示手段は前記警告情報を表示するよう構成されていることを特徴とする半導体装置。
  2. 請求項１において、
    前記表示手段はＥＬ素子を有することを特徴とする半導体装置。
  3. 請求項１において、
    前記表示手段は液晶素子を有することを特徴とする半導体装置。
  4. 請求項１において、
    前記表示手段は網膜走査型の投影装置であることを特徴とする半導体装置。
  5. 請求項１において、
    単位時間当たりの瞬き回数が３０回以上の時に前記表示手段に前記警告情報が表示されるよう構成されていることを特徴とする半導体装置。
  6. 請求項１において、
    単位時間当たりの瞬き回数が１０回未満の時に前記表示手段に前記警告情報が表示されるよう構成されていることを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置と、
    スピーカ、マイク、タッチセンサ、または操作スイッチと、
    を有する電子機器。
PCT/IB2016/056767 2015-11-18 2016-11-10 半導体装置、電子機器 WO2017085598A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015225566 2015-11-18
JP2015-225566 2015-11-18

Publications (1)

Publication Number Publication Date
WO2017085598A1 true WO2017085598A1 (ja) 2017-05-26

Family

ID=58718461

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2016/056767 WO2017085598A1 (ja) 2015-11-18 2016-11-10 半導体装置、電子機器

Country Status (1)

Country Link
WO (1) WO2017085598A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018229597A1 (ja) * 2017-06-16 2018-12-20 株式会社半導体エネルギー研究所 充電制御システム、及び充電制御方法、及び電子機器
WO2021184942A1 (zh) * 2020-03-17 2021-09-23 京东方科技集团股份有限公司 一种镜筒组件及头戴式显示装置
WO2021260483A1 (ja) * 2020-06-26 2021-12-30 株式会社半導体エネルギー研究所 電子機器、及び電子機器の認証方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09218375A (ja) * 1996-02-08 1997-08-19 Canon Inc 疲労判定方法及びそれを用いた観察装置
JP3075971U (ja) * 1999-08-18 2001-03-16 ▲黄▼榮堂 目の保護システム
JP2013114123A (ja) * 2011-11-30 2013-06-10 Seiko Epson Corp 透過型表示装置、表示方法および表示プログラム
JP2015118332A (ja) * 2013-12-19 2015-06-25 ソニー株式会社 画像表示装置及び画像表示方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09218375A (ja) * 1996-02-08 1997-08-19 Canon Inc 疲労判定方法及びそれを用いた観察装置
JP3075971U (ja) * 1999-08-18 2001-03-16 ▲黄▼榮堂 目の保護システム
JP2013114123A (ja) * 2011-11-30 2013-06-10 Seiko Epson Corp 透過型表示装置、表示方法および表示プログラム
JP2015118332A (ja) * 2013-12-19 2015-06-25 ソニー株式会社 画像表示装置及び画像表示方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018229597A1 (ja) * 2017-06-16 2018-12-20 株式会社半導体エネルギー研究所 充電制御システム、及び充電制御方法、及び電子機器
JPWO2018229597A1 (ja) * 2017-06-16 2020-04-16 株式会社半導体エネルギー研究所 充電制御システム、及び充電制御方法、及び電子機器
JP7235409B2 (ja) 2017-06-16 2023-03-08 株式会社半導体エネルギー研究所 充電制御システム及び充電制御方法
WO2021184942A1 (zh) * 2020-03-17 2021-09-23 京东方科技集团股份有限公司 一种镜筒组件及头戴式显示装置
WO2021260483A1 (ja) * 2020-06-26 2021-12-30 株式会社半導体エネルギー研究所 電子機器、及び電子機器の認証方法
US12073651B2 (en) 2020-06-26 2024-08-27 Semiconductor Energy Laboratory Co., Ltd. Electronic device and authentication method for electronic device

Similar Documents

Publication Publication Date Title
JP7217314B2 (ja) ヘッドマウントディスプレイ
US10254829B2 (en) Electronic apparatus and display system
JP7191190B2 (ja) 半導体装置
JP7026759B2 (ja) 半導体装置
US20220208796A1 (en) Transistor and method for manufacturing the same
JP6608633B2 (ja) 半導体装置
KR101872927B1 (ko) 반도체 장치
US20180025918A1 (en) Method for manufacturing transistor and display device
JP2017199920A (ja) 半導体装置
US9704893B2 (en) Semiconductor device and electronic device
WO2017085598A1 (ja) 半導体装置、電子機器
JP7570478B2 (ja) 半導体装置
JP2017204636A (ja) トランジスタ、およびその作製方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16865847

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 16865847

Country of ref document: EP

Kind code of ref document: A1