JP2021073696A - トランジスタ及び表示装置 - Google Patents

トランジスタ及び表示装置 Download PDF

Info

Publication number
JP2021073696A
JP2021073696A JP2021000951A JP2021000951A JP2021073696A JP 2021073696 A JP2021073696 A JP 2021073696A JP 2021000951 A JP2021000951 A JP 2021000951A JP 2021000951 A JP2021000951 A JP 2021000951A JP 2021073696 A JP2021073696 A JP 2021073696A
Authority
JP
Japan
Prior art keywords
film
region
transistor
oxide semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021000951A
Other languages
English (en)
Other versions
JP7119141B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021073696A publication Critical patent/JP2021073696A/ja
Priority to JP2022124062A priority Critical patent/JP7360515B2/ja
Application granted granted Critical
Publication of JP7119141B2 publication Critical patent/JP7119141B2/ja
Priority to JP2023170296A priority patent/JP2023174723A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0676—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】新規な酸化物半導体、新規な酸窒化物半導体、これらを用いたトランジスタ、または新規なスパッタリングターゲットを提供する。【解決手段】第１の領域と、第２の領域と、を有する複合ターゲットであって、第１の領域は、絶縁性材料を含み、第２の領域は、導電性材料を含み、第１の領域及び第２の領域は、それぞれ径が０．５ｎｍ以上３ｎｍ以下、またはその近傍値の微結晶を有する、ことを特徴とする複合ターゲットを用いて半導体膜を成膜する。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシ
ン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特
に、本発明の一態様は、酸化物半導体、酸窒化物半導体、当該酸化物半導体の製造方法、
または当該酸窒化物半導体の製造方法に関する。または、本発明の一態様は、半導体装置
、表示装置、液晶表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または
、それらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されてい
る（例えば、特許文献１参照）。
また、非特許文献１では、トランジスタの活性層として、インジウム亜鉛酸化物と、Ｉ
ＧＺＯとの２層積層の酸化物半導体を有する構造が検討されている。
特開２００７−９６０５５号公報
Ｊｏｈｎ Ｆ． Ｗａｇｅｒ、「Ｏｘｉｄｅ ＴＦＴｓ：Ａ Ｐｒｏｇｒｅｓｓ Ｒｅｐｏｒｔ」、Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ １／１６、ＳＩＤ ２０１６、 Ｊａｎ／Ｆｅｂ ２０１６、Ｖｏｌ．３２，Ｎｏ．１， ｐ．１６−２１
非特許文献１では、チャネル保護型のボトムゲート型のトランジスタにおいて、トラン
ジスタの活性層として、インジウム亜鉛酸化物と、ＩＧＺＯとの２層積層とし、チャネル
が形成されるインジウム亜鉛酸化物の膜厚を１０ｎｍとすることで、高い電界効果移動度
（μ＝６２ｃｍ２Ｖ−１ｓ−１）を実現している。一方で、トランジスタ特性の一つであ
るＳ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｗｉｎｇ、ＳＳともいう）が０．４１Ｖ／ｄｅｃ
ａｄｅと大きい。また、トランジスタ特性の一つである、しきい値電圧（Ｖｔｈともいう
）が−２．９Ｖであり、所謂ノーマリーオンのトランジスタ特性である。
上述の問題に鑑み、本発明の一態様は、新規な酸化物半導体または新規な酸窒化物半導
体を提供することを課題の一とする。または、本発明の一態様は、新規なスパッタリング
ターゲットを提供することを課題の一とする。または、本発明の一態様は、半導体装置に
良好な電気特性を付与することを課題の一とする。または、信頼性の高い半導体装置を提
供することを課題の一とする。または、新規な構成の半導体装置を提供することを課題の
一とする。または、新規な構成の表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の領域と、第２の領域と、を有するスパッタリングターゲット
であって、第１の領域は、絶縁性材料を含み、第２の領域は、導電性材料を含み、第１の
領域及び第２の領域は、それぞれ径が０．５ｎｍ以上３ｎｍ以下、またはその近傍値の微
結晶を有する、ことを特徴とするスパッタリングターゲットである。
上記構成において、絶縁性材料として、ＡｌＯｘ（ｘは０より大きい任意数）、ＡｌＮ
ｙ（ｙは０より大きい任意数）、ＡｌＯｘＮｙ、ＳｉＯｘ、ＳｉＮｙ、またはＳｉＯｘＮ
ｙのいずれか一つ、または複数を用い、導電性材料として、ＩｎＯｘ、ＩｎＮｙ、ＩｎＯ
ｘＮｙ、ＺｎＯｘ、ＺｎＮｙ、またはＺｎＯｘＮｙのいずれか一つ、または複数を用いれ
ばよい。
上記構成において、絶縁性材料として、ＡｌＯｘを用い、０＜ｘ＜１．６５であること
が好ましい。また、上記構成において、絶縁性材料として、ＡｌＯｘＮｙを用い、０＜ｘ
＜１．６５、０＜ｙ＜１．６５であることが好ましい。また、上記構成において、絶縁性
材料として、ＳｉＯｘを用い、０＜ｘ＜２．２であることが好ましい。また、上記構成に
おいて、絶縁性材料として、ＳｉＯｘＮｙを用い、０＜ｘ＜２．２、０＜ｙ＜２．２であ
ることが好ましい。
上記構成において、第１の領域及び第２の領域は、それぞれ径が１ｎｍ以上２ｎｍ以下
、またはその近傍値の微結晶を有することが好ましい。
上記構成において、Ｉｎ、Ａｌ、及びＺｎの原子数比は、Ｉｎ：Ａｌ：Ｚｎ＝４：２：
３またはその近傍であることが好ましい。また、上記構成において、Ｉｎ、Ａｌ、及びＺ
ｎの原子数比は、Ｉｎ：Ａｌ：Ｚｎ＝５：１：６またはその近傍であることが好ましい。
また、上記構成において、Ｉｎ、Ｓｉ、及びＺｎの原子数比は、Ｉｎ：Ｓｉ：Ｚｎ＝４：
２：３またはその近傍であることが好ましい。また、上記構成において、Ｉｎ、Ｓｉ、及
びＺｎの原子数比は、Ｉｎ：Ｓｉ：Ｚｎ＝５：１：６またはその近傍であることが好まし
い。
また、本発明の他の一態様は、上記のスパッタリングターゲットを用いて成膜された、
酸化物半導体または酸窒化物半導体である。また、本発明の他の一態様は、上記の酸化物
半導体または酸窒化物半導体を有することを特徴とするトランジスタである。
また、本発明の他の一態様は、第１の領域と、第２の領域と、を有する酸窒化物半導体
であって、第１の領域は、元素Ｍ（元素Ｍは、Ａｌ、Ｓｉ、Ｙ、Ｂ、Ｔｉ、Ｆｅ、Ｎｉ、
Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕの
いずれか一つ、または複数）を含み、第２の領域は、インジウムを含み、第１の領域、及
び第２の領域は、モザイク状に配置される、ことを特徴とする酸窒化物半導体である。
上記構成において、酸窒化物半導体は、さらに第３の領域を有し、元素Ｍは、アルミニ
ウムであり、第１の領域は、アルミニウム酸窒化物またはアルミニウム亜鉛酸窒化物を含
み、第２の領域は、インジウム酸窒化物またはインジウム亜鉛酸窒化物を含み、第３の領
域は、亜鉛酸窒化物を含む、ことが好ましい。
上記構成において、酸窒化物半導体は、さらに第３の領域を有し、元素Ｍは、シリコン
であり、第１の領域は、シリコン酸窒化物またはシリコン亜鉛酸窒化物を含み、第２の領
域は、インジウム酸窒化物またはインジウム亜鉛酸窒化物を含み、第３の領域は、亜鉛酸
窒化物を含む、ことが好ましい。
上記構成において、第１の領域、第２の領域、または第３の領域は、周辺部がボケてお
り、クラウド状であることが好ましい。
上記構成において、第１の領域は、径が１ｎｍ以上２ｎｍ以下、またはその近傍である
ことが好ましい。
上記構成において、インジウム、元素Ｍ、及び亜鉛の原子数比は、Ｉｎ：Ｍ：Ｚｎ＝４
：２：３またはその近傍であることが好ましい。また、上記構成において、インジウム、
元素Ｍ、及び亜鉛の原子数比は、Ｉｎ：Ｍ：Ｚｎ＝５：１：６またはその近傍であること
が好ましい。また、上記構成において、インジウム、元素Ｍ、及び亜鉛の原子数比は、Ｉ
ｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍であることが好ましい。
また、本発明の他の一態様は、上記の酸窒化物半導体を有するトランジスタである。
上記構成において、当該トランジスタは、酸窒化物半導体接するゲート絶縁膜を有し、
ゲート絶縁膜は、窒化シリコンを含む、ことが好ましい。
本発明の一態様により、新規な酸化物半導体または新規な酸窒化物半導体を提供するこ
とができる。または、本発明の一態様により、新規なスパッタリングターゲットを提供す
ることができる。または、本発明の一態様により、半導体装置に良好な電気特性を付与す
ることができる。または、信頼性の高い半導体装置を提供することができる。または、新
規な構成の半導体装置を提供することができる。または、新規な構成の表示装置を提供す
ることができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
スパッタリングターゲット及び当該スパッタリングターゲットを用いた成膜の模式図。 スパッタリングターゲットの模式図。 スパッタリング装置を説明する模式図。 酸化物半導体の構成の概念図。 酸化物半導体の構成の概念図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 本発明に係る酸化物半導体の原子数比の範囲を説明する図。 表示装置を説明する斜視概略図。 表示装置を説明する断面図。 電子機器を説明する模式図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電流を
流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主
として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
また、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸
素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素
の含有量が多い膜を指す。
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを
指す符号は異なる図面間でも共通して用いる場合がある。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角
度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。ま
た、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態
をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されて
いる状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直
」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、場合によっ
ては、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」と
しての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳
密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」
と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導
体」と言い換えることができる場合がある。
なお、本明細書等において、「トランジスタ」という用語は、スイッチング特性を有す
る半導体素子を指す。
なお、本明細書等について、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍とは、原子
数の総和に対して、Ｉｎが４の場合、Ｇａが１以上３以下（１≦Ｇａ≦３）であり、Ｚｎ
が２以上４以下（２≦Ｚｎ≦４）とする。また、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６またはそ
の近傍とは、原子数の総和に対して、Ｉｎが５の場合、Ｇａが０．１より大きく２以下（
０．１＜Ｇａ≦２）であり、Ｚｎが５以上７以下（５≦Ｚｎ≦７）とする。また、Ｉｎ：
Ｇａ：Ｚｎ＝１：１：１またはその近傍とは、原子数の総和に対して、Ｉｎが１の場合、
Ｇａが０．１より大きく２以下（０．１＜Ｇａ≦２）であり、Ｚｎが０．１より大きく２
以下（０．１＜Ｚｎ≦２）とする。
なお、本明細書等において、酸化物半導体に窒素を含ませたものを酸窒化物半導体とい
う場合がある。ここで、酸窒化物半導体に含まれる窒素の量は、ラザフォード後方散乱法
（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅ
ｔｒｙ）、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅ
ｒｉｎｇ）、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）、および昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ
Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）のうちいずれか一を用いた測定にお
いて、測定下限値以上の値をとるものとする。また、酸化物半導体と酸窒化物半導体を包
括して酸化物半導体という場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様に係る酸化物半導体、酸窒化物半導体、及びそれら
を成膜するための複合ターゲットについて説明する。
酸化物半導体または酸窒化物半導体（以下では包括して酸化物半導体と呼ぶ場合がある
。）は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含む
ことが好ましい。また、それらに加えて、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イ
ットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、
ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム
、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）
が含まれていてもよい。
ここで、酸化物半導体または酸窒化物半導体が、インジウム、元素Ｍ及び亜鉛を有する
場合を考える。なお、酸化物半導体が有するインジウム、元素Ｍ、及び亜鉛の原子数比の
それぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
＜複合ターゲット＞
酸化物半導体または酸窒化物半導体を、スパッタリング法を用いて成膜するためのスパ
ッタリングターゲット１０の断面図を図１（Ａ）に示す。また、図１（Ｂ）にスパッタリ
ングターゲット１０を用いて酸化物半導体を成膜する様子を示す。
スパッタリングターゲット１０は、絶縁性材料を含む第１の領域１１と、導電性材料を
含む第２の領域１２と、を有する。第１の領域１１及び第２の領域１２は、結晶構造を有
することが好ましく、例えば、微結晶構造（ｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造とい
う場合もある。）または多結晶構造を有することが好ましい。図１（Ａ）では、第１の領
域１１及び第２の領域１２が微結晶構造をとる例について示している。第１の領域１１お
よび／または第２の領域１２が微結晶構造をとる場合、径が０．５ｎｍ以上３ｎｍ以下、
または１ｎｍ以上２ｎｍ以下、またはその近傍値となることが好ましい。
第１の領域１１は、少なくとも第２の領域１２よりも高抵抗である。このように、スパ
ッタリングターゲット１０は、絶縁性領域として機能する第１の領域１１と、導電性領域
として機能する第２の領域１２と、に機能分離している。このことから、スパッタリング
ターゲット１０のことを複合ターゲットということができる。
第１の領域１１は、上記の元素Ｍを含むことが好ましく、第２の領域１２は、インジウ
ムまたは亜鉛などを含むことが好ましい。また、第１の領域１１及び第２の領域１２に、
酸素および／または窒素が含まれる構成としてもよい。また、元素Ｍには窒化することで
、インジウムまたは亜鉛の酸化物と同程度の導電性を示す元素もある（例えばＧａなど）
ので、元素Ｍの窒化物を適宜選択して第２の領域１２に含ませてもよい。また、このよう
な元素Ｍの窒化物を第１の領域１１として用いる場合、元素Ｍと窒素の組成を適宜選択し
、第１の領域１１を第２の領域１２より高抵抗にすることが好ましい。
第１の領域１１に含まれる絶縁性材料としては、例えば、ＡｌＯｘ（ｘは０よりも大き
い実数）、ＡｌＮｙ（ｙは０より大きい実数）、ＡｌＯｘＮｙ、ＧａＯｘ、ＳｉＯｘ、Ｓ
ｉＮｙ、またはＳｉＯｘＮｙのいずれか一つ、または複数を用いることが好ましい。ここ
で、上記酸化物または窒化物における酸素または窒素の量は、代表的には、化学量論的組
成の酸素または窒素の量の１１０％以下とすればよい。
ＡｌＯｘでは、化学量論的組成がＡｌ２Ｏ３なので、代表的には、０＜ｘ＜１．６５と
する。ＡｌＮｙでは、化学量論的組成がＡｌＮなので、代表的には、０＜ｙ＜１．１とす
る。また、ＡｌＯｘＮｙでは、代表的には、０＜ｘ＜１．６５、０＜ｙ＜１．６５とする
。ＧａＯｘでは、化学量論的組成がＧａ２Ｏ３なので、代表的には、０＜ｘ＜１．６５と
する。ＳｉＯｘでは、化学量論的組成がＳｉＯ２なので、代表的には、０＜ｘ＜２．２と
する。ＳｉＮｙでは、化学量論的組成がＳｉ３Ｎ４なので、代表的には、０＜ｙ＜１．４
７とする。また、ＳｉＯｘＮｙでは、代表的には、０＜ｘ＜２．２、０＜ｙ＜２．２とす
る。
第２の領域１２に含まれる導電性材料としては、例えば、ＩｎＯｘ（ｘは０より大きい
実数）、ＩｎＮｙ（ｙは０より大きい実数）、ＩｎＯｘＮｙ、ＧａＮｙ、ＧａＯｘＮｙ、
ＺｎＯｘ、ＺｎＮｙ、またはＺｎＯｘＮｙのいずれか一つ、または複数を用いることが好
ましい。第１の領域１１と同様に、上記酸化物または窒化物における酸素または窒素の量
は、代表的には、化学量論的組成の酸素または窒素の量の１１０％以下とすればよい。
ＩｎＯｘでは、化学量論的組成がＩｎ２Ｏ３なので、代表的には、０＜ｘ＜１．６５と
する。ＩｎＮｙでは、化学量論的組成がＩｎＮなので、代表的には、０＜ｙ＜１．１とす
る。また、ＩｎＯｘＮｙでは、代表的には、０＜ｘ＜１．６５、０＜ｙ＜１．６５とする
。ＧａＮｙでは、化学量論的組成がＧａＮなので、代表的には、０＜ｙ＜１．１とする。
また、ＧａＯｘＮｙでは、代表的には、０＜ｘ＜１．６５、０＜ｙ＜１．６５とする。Ｚ
ｎＯｘでは、化学量論的組成がＺｎＯなので、代表的には、０＜ｘ＜１．１とする。Ｚｎ
Ｎｙでは、化学量論的組成がＺｎ３Ｎ２なので、代表的には、０＜ｙ＜０．７３とする。
また、ＺｎＯｘＮｙでは、代表的には、０＜ｘ＜１．１、０＜ｙ＜１．１とする。
スパッタリングターゲット１０の組成としては、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］
＝４：２：３［原子数比］、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：４．１［原子数比］
、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６［原子数比］、または［Ｉｎ］：［Ｍ］：［
Ｚｎ］＝５：１：７［原子数比］、またはその近傍値の原子数比であるスパッタリングタ
ーゲットを用いることが好ましい。なお、例えば、スパッタリングターゲット１０の組成
が、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：４．１［原子数比］の場合、成膜される酸化
物半導体膜の組成は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３［原子数比］の近傍とな
る場合がある。また、例えば、スパッタリングターゲット１０の組成が、［Ｉｎ］：［Ｍ
］：［Ｚｎ］＝５：１：７［原子数比］の場合、成膜される酸化物半導体膜の組成は、［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６［原子数比］の近傍となる場合がある。ただし、
スパッタリングターゲット１０の組成はこれに限られるものではなく、例えば、後述する
図１６に示す相図の原子数比、またはその近傍の範囲を満たすように適宜設定すればよい
。
また、スパッタリングターゲット１０は、必ずしも図１に示すような構造をとるとは限
らない。例えば、図２（Ａ）に示すように、スパッタリングターゲット１０において、第
１の領域１１が第２の領域１２より顕著に少ない構造をとる場合もある。また、図２（Ｂ
）に示すように、第２の領域１２の一部が多結晶構造をとる場合もある。このとき、第１
の領域１１及び第２の領域１２の他部は、多結晶構造をとる第２の領域１２の間に形成さ
れることがある。
＜スパッタリング装置＞
次に、図３を用いて、スパッタリングターゲット１０を用いることができるスパッタリ
ング装置について説明する。図３（Ａ）は、スパッタリング装置が有する成膜室４１を説
明する断面図であり、図３（Ｂ）は、スパッタリング装置が有するマグネットユニット５
４ａ、及びマグネットユニット５４ｂの平面図である。
図３（Ａ）に示す成膜室４１は、ターゲットホルダ５２ａと、ターゲットホルダ５２ｂ
と、バッキングプレート５０ａと、バッキングプレート５０ｂと、スパッタリングターゲ
ット１０ａと、スパッタリングターゲット１０ｂと、部材５８と、基板ホルダ６２と、を
有する。なお、スパッタリングターゲット１０ａは、バッキングプレート５０ａ上に配置
される。また、バッキングプレート５０ａは、ターゲットホルダ５２ａ上に配置される。
また、マグネットユニット５４ａは、バッキングプレート５０ａを介してスパッタリング
ターゲット１０ａ下に配置される。また、スパッタリングターゲット１０ｂは、バッキン
グプレート５０ｂ上に配置される。また、バッキングプレート５０ｂは、ターゲットホル
ダ５２ｂ上に配置される。また、マグネットユニット５４ｂは、バッキングプレート５０
ｂを介してスパッタリングターゲット１０ｂ下に配置される。
図３（Ａ）、および図３（Ｂ）に示すように、マグネットユニット５４ａは、マグネッ
ト５４Ｎ１と、マグネット５４Ｎ２と、マグネット５４Ｓと、マグネットホルダ５６と、
を有する。なお、マグネットユニット５４ａにおいて、マグネット５４Ｎ１、マグネット
５４Ｎ２及びマグネット５４Ｓは、マグネットホルダ５６上に配置される。また、マグネ
ット５４Ｎ１及びマグネット５４Ｎ２は、マグネット５４Ｓと間隔を空けて配置される。
なお、マグネットユニット５４ｂは、マグネットユニット５４ａと同様の構造を有する。
なお、成膜室４１に基板６０を搬入する場合、基板６０は基板ホルダ６２に接して配置さ
れる。
スパッタリングターゲット１０ａ、バッキングプレート５０ａ及びターゲットホルダ５
２ａと、スパッタリングターゲット１０ｂ、バッキングプレート５０ｂ及びターゲットホ
ルダ５２ｂと、は部材５８によって離されている。なお、部材５８は絶縁体であることが
好ましい。ただし、部材５８が導電体または半導体であっても構わない。また、部材５８
が、導電体または半導体の表面を絶縁体で覆ったものであっても構わない。
ターゲットホルダ５２ａとバッキングプレート５０ａとは、ネジ（ボルトなど）を用い
て固定されており、等電位となる。また、ターゲットホルダ５２ａは、バッキングプレー
ト５０ａを介してスパッタリングターゲット１０ａを支持する機能を有する。また、ター
ゲットホルダ５２ｂとバッキングプレート５０ｂとは、ネジ（ボルトなど）を用いて固定
されており、等電位となる。また、ターゲットホルダ５２ｂは、バッキングプレート５０
ｂを介してスパッタリングターゲット１０ｂを支持する機能を有する。
バッキングプレート５０ａは、スパッタリングターゲット１０ａを固定する機能を有す
る。また、バッキングプレート５０ｂは、スパッタリングターゲット１０ｂを固定する機
能を有する。
なお、図３（Ａ）には、マグネットユニット５４ａによって形成される磁力線６４ａ、
６４ｂが明示されている。
また、図３（Ｂ）に示すように、マグネットユニット５４ａは、長方形または略長方形
のマグネット５４Ｎ１と、長方形または略長方形のマグネット５４Ｎ２と、長方形または
略長方形のマグネット５４Ｓと、がマグネットホルダ５６に固定されている構成を有する
。そして、マグネットユニット５４ａを、図３（Ｂ）に示す矢印のように左右に揺動させ
ることができる。例えば、マグネットユニット５４ａを、０．１Ｈｚ以上１ｋＨｚ以下の
ビート（リズム、拍子、パルス、周波、周期またはサイクルなどと言い換えてもよい。）
で揺動させればよい。
スパッタリングターゲット１０ａ上の磁場は、マグネットユニット５４ａの揺動ととも
に変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍においてスパッ
タリングターゲット１０ａのスパッタリング現象が起こりやすい。これは、マグネットユ
ニット５４ｂについても同様である。
＜酸化物半導体の成膜フロー＞
次に、スパッタリングターゲット１０を用いて、酸化物半導体または酸窒化物半導体を
成膜する方法について、第１乃至第４の工程に分けて説明する。
第１の工程は、成膜室に基板を配置する工程を有する。
第１の工程としては、例えば、図３（Ａ）に示す成膜室４１が有する基板ホルダ６２に
基板６０を配置する。
成膜時の基板６０の温度は、酸化物半導体の電気的な性質に影響する。基板温度が高い
ほど、酸化物半導体の結晶性を高め、信頼性を高めることができる。一方、基板温度が低
いほど、酸化物半導体の結晶性を低くし、キャリア移動度を高めることができる。特に、
成膜時の基板温度が低いほど、酸化物半導体を有するトランジスタにおいて、低いゲート
電圧（例えば０Ｖより大きく２Ｖ以下）における電界効果移動度の向上が顕著となる。
基板６０の温度としては、室温（２５℃）以上１５０℃以下、好ましくは室温以上１３
０℃以下とすればよい。基板温度を上記範囲とすることで、大面積のガラス基板（例えば
、第８世代乃至第１０世代のガラス基板）を用いる場合に好適である。特に、酸化物半導
体の成膜時における基板温度を室温、別言すると意図的に加熱しない状態とすることで、
基板の撓みまたは歪みを抑制することができるため好適である。
また、基板ホルダ６２に冷却機構等を設け、基板６０を冷却する構成としてもよい。
また、基板６０の温度を１００℃以上１３０℃以下とすることにより、酸化物半導体中
の水を除去することができる。このように不純物である水を除去することで、電界効果移
動度の向上を図りながら、信頼性の向上を図ることができる。
また、基板６０の温度を１００℃以上１３０℃以下として水を除去することにより、ス
パッタリング装置に、過剰な熱による歪みが生じることを防ぐことができる。これにより
、半導体装置の生産性向上を図ることができる。よって、生産性が安定するため、大規模
な生産装置を導入しやすいので、大面積の基板を用いた大型の表示装置を容易に製造する
ことができる。
また、基板６０の温度を室温以上１５０℃以下として成膜を行うことにより、酸化物半
導体中の浅い欠陥準位（ｓＤＯＳともいう）の低減を図ることができる。
第２の工程は、成膜室にガスを導入する工程を有する。
第２の工程としては、例えば、図３（Ａ）に示す成膜室４１にガスを導入する。当該ガ
スとしては、アルゴンガス、酸素ガス及び窒素ガスのいずれか一または複数を導入すれば
よい。なお、アルゴンガスに代えてヘリウム、キセノン、クリプトン等の不活性ガスを用
いてもよい。
酸素ガスを用いて酸化物半導体を成膜する場合、酸素流量比が小さいほど、酸化物半導
体のキャリア移動度を高めることができる。特に、酸素流量比が小さいほど、酸化物半導
体を有するトランジスタにおいて、低いゲート電圧（例えば０Ｖより大きく２Ｖ以下の範
囲）における電界効果移動度の向上が顕著となる。
酸素流量比は、酸化物半導体の用途に応じた好ましい特性を得るために、０％以上３０
％以下の範囲で適宜設定することができる。このとき、例えば、成膜ガスをアルゴンガス
と酸素ガスの混合ガスにすることができる。さらに、成膜ガスに酸素ガスを含ませること
により、成膜される酸化物半導体または酸窒化物半導体の酸素欠損量を低減することがで
きる。このように、酸素欠損量を低減することで、酸化物半導体または酸窒化物半導体の
信頼性向上を図ることができる。
例えば、電界効果移動度の高いトランジスタの半導体層に用いる場合には、酸化物半導
体の成膜時における酸素流量比として、０％以上３０％以下、好ましくは５％以上３０％
以下、さらに好ましくは７％以上１５％以下とする。
成膜ガスに窒素ガスを含めて成膜することにより、スパッタリングターゲット１０が窒
素を含まない構成であっても、酸窒化物半導体を成膜することができる。窒素ガスを添加
して酸窒化物半導体を成膜する場合、窒素流量比が大きいほど、酸窒化物半導体のキャリ
ア移動度を高めることができる。特に、窒素流量比が大きいほど、酸窒化物半導体を有す
るトランジスタにおいて、低いゲート電圧（例えば０Ｖより大きく２Ｖ以下の範囲）にお
ける電界効果移動度の向上が顕著となる。
窒素流量比は、酸窒化物半導体の用途に応じた好ましい特性を得るために、１０％以上
１００％以下の範囲で適宜設定することができる。このとき、例えば、成膜ガスを窒素ガ
スとアルゴンガスの混合ガスにすることができる。また、成膜ガスを、窒素ガスと酸素ガ
スの混合ガスとしてもよいし、窒素ガスと酸素ガスとアルゴンガスの混合ガスとしてもよ
い。
さらに、成膜ガスに窒素ガスを含ませることにより、成膜される酸窒化物半導体の酸素
欠損に相当するサイトを窒素で補填し、酸窒化物半導体の酸素欠損量を低減することがで
きる。このとき、スパッタリングターゲット１０に含まれる元素Ｍとして酸素と結合力の
強い元素（例えば、シリコン、アルミニウムなど）を用いている場合、酸窒化物半導体の
酸素欠損に相当するサイトを、当該元素Ｍによって補填することができる。このようにす
ることで、成膜ガス中の酸素を低減、または成膜ガスに酸素を含まない構成としても、酸
窒化物半導体の酸素欠損の低減を図ることができる。さらに、酸窒化物半導体中の酸素量
を低減し、窒素量を増加させることにより、酸窒化物半導体のキャリア移動度を向上させ
ることができる。
また、スパッタリング時に成膜ガスとして酸素ガスを用いる場合、当該酸素ガスが負イ
オン化し、成膜中の酸化物半導体に衝突して、当該酸化物半導体が損傷する場合がある。
これに対して上記のように、成膜ガス中の酸素を低減、または成膜ガスに酸素を含まない
構成とすることにより、酸化物半導体が損傷することを防ぐことができる。
なお、スパッタリングターゲット１０として窒素を含むターゲットを用いる場合には、
酸窒化物半導体を成膜する場合でも、成膜ガスとして窒素を用いない構成にすることがで
きる。
また、上記の成膜ガスは、高純度化されていることが好ましい。例えば、スパッタリン
グガスとして用いる酸素ガス、窒素ガスまたはアルゴンガスは、露点が−４０℃以下、好
ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下
にまで高純度化したガスを用いることで酸化物半導体に水分等が取り込まれることを可能
な限り防ぐことができる。
また、成膜室４１は、酸化物半導体にとって不純物となる水等を可能な限り除去すべく
クライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７Ｐａから
１×１０−４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコー
ルドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む
気体が逆流しないようにしておくことが好ましい。特に、スパッタリング装置の待機時に
おける、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）
の分圧を１×１０−４Ｐａ以下とすることが好ましく、５×１０−５Ｐａ以下とすること
がより好ましい。また、スパッタリング装置の放電時における、チャンバー内のＨ２Ｏに
相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を５×１０−５Ｐａ以下と
することが好ましく、１×１０−５Ｐａ以下とすることがより好ましい。このようにして
、酸化物半導体中に混入する不純物の低減を図ることにより、信頼性の高いトランジスタ
を実現することができる。
第３の工程は、スパッタリングターゲット１０に電圧を印加する工程を有する。
第３の工程としては、例えば、図３（Ａ）に示すターゲットホルダ５２ａ及びターゲッ
トホルダ５２ｂに電圧を印加する。一例としては、ターゲットホルダ５２ａに接続する端
子Ｖ１に印加される電位を、基板ホルダ６２に接続する端子Ｖ２に印加される電位よりも
低い電位とする。また、ターゲットホルダ５２ｂに接続する端子Ｖ４に印加される電位を
、基板ホルダ６２に接続する端子Ｖ２よりも低い電位とする。また、基板ホルダ６２に接
続する端子Ｖ２に印加される電位を、接地電位とする。また、マグネットホルダ５６に接
続する端子Ｖ３に印加される電位を、接地電位とする。
なお、端子Ｖ１、端子Ｖ２、端子Ｖ３、及び端子Ｖ４に印加される電位は上記の電位に
限定されない。また、ターゲットホルダ５２、基板ホルダ６２、マグネットホルダ５６の
全てに電位が印加されなくても構わない。例えば、基板ホルダ６２が電気的にフローティ
ング状態であってもよい。なお、端子Ｖ１には、印加する電位の制御が可能な電源が電気
的に接続されているものとする。電源には、ＤＣ電源、ＡＣ電源、またはＲＦ電源を用い
ればよい。
第４の工程は、スパッタリングターゲット１０から基板上に酸化物半導体を堆積する工
程を有する。
第４の工程としては、例えば、図３（Ａ）に示す成膜室４１中で、アルゴンガス、窒素
ガスまたは酸素ガスが電離し、陽イオンと電子とに分かれてプラズマを形成する。その後
、プラズマ中の陽イオンは、ターゲットホルダ５２ａ、５２ｂに印加された電位によって
、スパッタリングターゲット１０ａ、１０ｂに向けて加速される。陽イオンがスパッタリ
ングターゲット１０ａ、１０ｂに衝突することで、スパッタ粒子が生成され、基板６０に
スパッタ粒子が堆積する。
酸化物半導体膜の成膜中のスパッタリングターゲット１０近傍の模式図を図１（Ｂ）に
示す。図１（Ｂ）には、スパッタリングターゲット１０、プラズマ３０、陽イオン２０、
第１のスパッタ粒子１１ａ、及び第２のスパッタ粒子１２ａを示す。
図１（Ｂ）では、アルゴンガス、酸素ガスまたは窒素ガスが電離し、陽イオン２０と電
子（図示しない）とに分かれてプラズマ３０を形成する。その後、プラズマ３０中の陽イ
オン２０は、スパッタリングターゲット１０に向けて加速する。陽イオン２０がスパッタ
リングターゲット１０に衝突することで、第１のスパッタ粒子１１ａ及び第２のスパッタ
粒子１２ａが生成され、スパッタリングターゲット１０から、第１のスパッタ粒子１１ａ
及び第２のスパッタ粒子１２ａが弾き出される。なお、第１のスパッタ粒子１１ａは、第
１の領域１１から弾き出されるため、元素Ｍ（例えばアルミニウム、シリコンなど）を多
く含むクラスタを形成している場合がある。また、第２のスパッタ粒子１２ａは、第２の
領域１２から弾き出されるため、インジウムまたは亜鉛などを多く含むクラスタを形成し
ている場合がある。
絶縁性材料を含む第１の領域１１から飛び出した第１のスパッタ粒子１１ａと、導電性
材料を含む第２の領域１２から飛び出した第２のスパッタ粒子１２ａと、が、それぞれ飛
び出して基板上に堆積する。基板上では、第１のスパッタ粒子１１ａを多く含む絶縁性領
域と、第２のスパッタ粒子１２ａを多く含む導電性領域が形成される。このように、スパ
ッタリングターゲット１０を用いて成膜した酸化物半導体膜および酸窒化物半導体膜は、
機能分離した導電性領域及び絶縁性領域を有するので、複合酸化物半導体ということがで
きる。本明細書等において、このような複合酸化物半導体を、ＣＡＣ（Ｃｌｏｕｄ Ａｌ
ｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳと呼ぶ。なお、ＣＡＣ−ＯＳは、酸窒化物半導
体も包括するものとする。
＜酸化物半導体の構成＞
本発明におけるＣＡＣ−ＯＳの概念図を図４、および図５に示す。
図４に示すように、ＣＡＣ−ＯＳは、絶縁性領域として機能する第１の領域００１、お
よび導電性領域として機能する第２の領域００２を有している。第１の領域００１は、第
１のスパッタ粒子１１ａを主成分とする領域であり、第２の領域００２は、第２のスパッ
タ粒子１２ａを主成分とする領域である。また、第２の領域００２は、第２の領域００２
ａおよび第２の領域００２ｂから形成される。
ＣＡＣ−ＯＳでは、例えば、図４に示すように、酸化物半導体を構成する元素が偏在す
ることで、各元素を主成分とする第１の領域００１、第２の領域００２ａ、および第２の
領域００２ｂを形成し、各領域が、混合し、モザイク状に形成される。つまり、酸化物半
導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以
下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半
導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、
０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサ
イズで混合した状態をモザイク状、またはパッチ状ともいう。
例えば、ＣＡＣ−ＯＳ構成を有するＩｎ−Ｍ−Ｚｎ酸化物とは、インジウム酸化物（以
下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物
（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とす
る。）と、元素Ｍの酸化物（以下、ＭＯＸ３（Ｘ３は０よりも大きい実数）とする。）、
または元素Ｍの亜鉛酸化物（以下、ＭＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０
よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、Ｉｎ
ＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に分布した構成（以下、クラウド状とも
いう。）である。
また、図４に示す概念が、ＣＡＣ−ＯＳ構成を有するＩｎ−Ｍ−Ｚｎ酸化物であると仮
定する。その場合、第１の領域００１がＭＯＸ３を主成分とする領域、第２の領域００２
ａがＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１を主成分とする領域、また、第２の領域
００２ｂが少なくとも亜鉛（または亜鉛酸化物）を有する領域であるといえる。このとき
、ＭＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分
である領域と、少なくとも亜鉛（または亜鉛酸化物）を有する領域とは、周辺部が不明瞭
である（ボケている）ため、それぞれ明確な境界が観察できない場合がある。
つまり、ＣＡＣ−ＯＳ構成を有するＩｎ−Ｍ−Ｚｎ酸化物は、ＭＯＸ３が主成分である
領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合して
いる構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第２の領
域００２ａの元素Ｍに対するＩｎの原子数比が、第１の領域００１の元素Ｍに対するＩｎ
の原子数比よりも大きいことを、第２の領域００２ａは、第１の領域００１と比較して、
Ｉｎの濃度が高いとする。
なお、第１の領域００１、第２の領域００２ａ、および第２の領域００２ｂのサイズは
、ＥＤＸマッピングで評価することができる。例えば、第１の領域００１は、断面写真の
ＥＤＸマッピングにおいて、第１の領域００１の径が、０．５ｎｍ以上１０ｎｍ以下、ま
たは１ｎｍ以上２ｎｍ以下で観察される場合がある。また、領域の中心部から周辺部にか
けて、主成分である元素の密度は、徐々に小さくなる。例えば、ＥＤＸマッピングでカウ
ントできる元素の個数（以下、存在量ともいう）が、中心部から周辺部に向けて傾斜する
と、断面写真のＥＤＸマッピングにおいて、領域の周辺部が不明瞭な（ボケた）状態で観
察される。例えば、ＭＯＸ３が主成分である領域において、元素Ｍは、中心部から周辺部
にかけて徐々に減少し、代わりに、Ｚｎ原子が増加することで、ＭＸ４ＺｎＹ４ＯＺ４が
主成分である領域へと段階的に変化する。従って、ＥＤＸマッピングにおいて、ＭＯＸ３
が主成分である領域の周辺部は不明瞭な（ボケた）状態で観察される。
また、図５は、図４に示す概念図の変形例である。図５に示すように、第１の領域００
１、第２の領域００２ａ、及び第２の領域００２ｂは、それぞれの形状または密度がＣＡ
Ｃ−ＯＳの形成条件によって、異なる場合がある。
なお、ＣＡＣ−ＯＳにおける結晶性は、電子線回折で評価することができる。例えば、
電子線回折パターン像において、リング状に輝度の高い領域が観察される。また、リング
状の領域に複数のスポットが観察される場合がある。
なお、ＣＡＣ−ＯＳとは、組成の異なる二種類以上の膜の積層構造は含まないものとす
る。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、
含まない。
具体的に、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（なお、ＣＡＣ−ＯＳの中で
もＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）について説明
する。ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ＩｎＯＸ１、またはＩ
ｎＸ２ＺｎＹ２ＯＺ２と、ガリウム酸化物（以下、ＧａＯＸ５（Ｘ５は０よりも大きい実
数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ６ＺｎＹ６ＯＺ６（Ｘ６、Ｙ
６、およびＺ６は０よりも大きい実数）とする。）などと、に材料が分離することでモザ
イク状となり、ＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２がクラウド状である酸化物半
導体である。
つまり、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ＧａＯＸ５が主成分である
領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合して
いる構成を有する複合酸化物半導体である。また、ＧａＯＸ５が主成分である領域と、Ｉ
ｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、周辺部が不明瞭であ
る（ボケている）ため、明確な境界が観察できない場合がある。
ここで、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物を指
す場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩ
ｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）
で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ ａ
ｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造を有する。なお、ＣＡＡＣ構造とは、複数
のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した層
状の結晶構造である。
一方、Ｉｎ−Ｍ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素
である。本明細書において、ＣＡＣ−ＯＳとは、Ｉｎ、元素Ｍ、Ｚｎ、およびＯを含む酸
化物半導体において、元素Ｍを主成分とする複数の領域と、Ｉｎを主成分とする複数の領
域とが、それぞれモザイク状にランダムに分散している状態の酸化物半導体と定義するこ
とができる。
例えば、図４に示す概念図において、第１の領域００１が元素Ｍを主成分とする領域に
相当し、第２の領域００２ａがＩｎを主成分とする領域に相当する。また、図４に示す概
念図において、第２の領域００２ｂが亜鉛を含む領域に相当する。なお、元素Ｍを主成分
とする領域、及びＩｎを主成分とする領域を、それぞれナノ粒子と呼称してもよい。当該
ナノ粒子は、粒子の径が０．５ｎｍ以上１０ｎｍ以下、代表的には１ｎｍ以上２ｎｍ以下
である。また、上記ナノ粒子は、周辺部が不明瞭である（ボケている）ため、明確な境界
が観察できない場合がある。
以上より、Ｉｎ−Ｍ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、金属元素が均一に分布した
ＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。例えば、
Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ＧａＯＸ５などが主成分である領域と
、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに分離し、
各元素を主成分とする領域がモザイク状である構造を有する。従って、ＣＡＣ−ＩＧＺＯ
を半導体素子に用いた場合、ＧａＯＸ５などに起因する性質と、ＩｎＸ２ＺｎＹ２ＯＺ２
、またはＩｎＯＸ１に起因する性質とが、相補的に作用することにより、高いオン電流（
Ｉｏｎ）、高い電界効果移動度（μ）、および、低いオフ電流（Ｉｏｆｆ）を実現するこ
とができる。
このように、ＣＡＣ−ＯＳでは、第１の領域００１が、酸化物半導体中に分布すること
で、リーク電流を抑制し、良好なスイッチング動作を実現できる。さらに、第２の領域０
０２を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って
、第２の領域００２が、酸化物半導体中にクラウド状に分布することで、高い電界効果移
動度（μ）が実現できる。
よって、ＣＡＣ−ＯＳを半導体素子に用いた場合、第１の領域００１に起因する絶縁性
と、第２の領域００２に起因する導電性とが、相補的に作用することにより、高いオン電
流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
なお、ＣＡＣ−ＯＳを半導体素子に用いた場合に、高いオン電流（Ｉｏｎ）、高い電界
効果移動度（μ）、および、低いオフ電流（Ｉｏｆｆ）を実現する伝導メカニズムは、パ
ーコレーション理論の１つであるランダム抵抗網モデルにより、推定することができる。
つまり、ＣＡＣ−ＯＳにおける電気伝導は、基本的に、キャリアである電子が、導電性
が高いＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を自由に動くこと
により生じると考えられる。
また、元素Ｍの酸化物などが主成分である領域およびその近傍では、電子が局在状態と
なる。従って、キャリアである電子が、絶縁性が高い元素Ｍの酸化物などが主成分である
領域を、飛躍（ホッピング）することによって電気伝導が担われる場合がある。なお、飛
躍過程は原子の熱振動などに起因して生じると推測され、電気伝導率は温度の上昇ととも
に増大する場合がある。また、飛躍過程は外部から与えられる作用（例えば、電気的な作
用など）に起因して生じる場合がある。具体的には、ＣＡＣ−ＯＳに電界を加えることに
よって飛躍過程が生じうる。
さらに、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは
、ディスプレイをはじめとするさまざまな半導体装置に最適である。
さらに、ＣＡＣ−ＯＳ構成を有する酸窒化物半導体としてもよい。例えば、ＣＡＣ−Ｏ
Ｓ構成を有するＩｎ−Ｍ−Ｚｎ酸窒化物とは、インジウム酸窒化物（以下、ＩｎＫ１ＯＬ
１ＮＭ１（Ｋ１、Ｌ１、およびＭ１は０よりも大きい実数）とする。）、またはインジウ
ム亜鉛酸窒化物（以下、ＩｎＫ２ＺｎＬ２ＯＭ２ＮＮ２（Ｋ２、Ｌ２、Ｍ２，およびＮ２
は０よりも大きい実数）とする。）と、元素Ｍの酸窒化物（以下、ＭＫ３ＯＬ３ＮＭ３（
Ｋ３、Ｌ３、およびＭ３は０よりも大きい実数）とする。）、または元素Ｍの亜鉛酸窒化
物（以下、ＭＫ４ＺｎＬ４ＯＭ４ＮＮ４（Ｋ４、Ｌ４、Ｍ４，およびＮ４は０よりも大き
い実数）とする。）などと、に材料が分離することでモザイク状となり、ＩｎＫ１ＯＬ１
ＮＭ１、またはＩｎＫ２ＺｎＬ２ＯＭ２ＮＮ２が、膜中に分布した構成（以下、クラウド
状ともいう。）である。また、Ｉｎ−Ｍ−Ｚｎ酸窒化物では、ＳＩＭＳにより得られるＮ
の濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２３ａｔｏｍｓ／ｃｍ３以下であ
ることが好ましい。
また、図４に示す概念が、ＣＡＣ−ＯＳ構成を有するＩｎ−Ｍ−Ｚｎ酸窒化物であると
仮定する。その場合、第１の領域００１がＭＫ３ＯＬ３ＮＭ３を主成分とする領域、第２
の領域００２ａがＩｎＫ２ＺｎＬ２ＯＭ２ＮＮ２、またはＩｎＫ１ＯＬ１ＮＭ１を主成分
とする領域、また、第２の領域００２ｂが少なくとも亜鉛（または亜鉛酸窒化物）を有す
る領域であるといえる。このとき、ＭＫ３ＯＬ３ＮＭ３が主成分である領域と、ＩｎＫ２
ＺｎＬ２ＯＭ２ＮＮ２、またはＩｎＫ１ＯＬ１ＮＭ１が主成分である領域と、少なくとも
亜鉛（または亜鉛酸窒化物）を有する領域とは、周辺部が不明瞭である（ボケている）た
め、それぞれ明確な境界が観察できない場合がある。
ＣＡＣ−ＯＳ構成を有するＩｎ−Ｍ−Ｚｎ酸窒化物は、ＭＫ３ＯＬ３ＮＭ３が主成分で
ある領域と、ＩｎＫ２ＺｎＬ２ＯＭ２ＮＮ２、またはＩｎＫ１ＯＬ１ＮＭ１が主成分であ
る領域とが、混合している構成を有する複合酸窒化物半導体である。
以上のように、Ｉｎ−Ｍ−Ｚｎ酸窒化物におけるＣＡＣ−ＯＳは、ＭＫ３ＯＬ３ＮＭ３
などが主成分である第１の領域００１と、ＩｎＫ２ＺｎＬ２ＯＭ２ＮＮ２、またはＩｎＫ
１ＯＬ１ＮＭ１が主成分である第２の領域００２と、に互いに分離し、各元素を主成分と
する領域がモザイク状である構造を有する。つまり、第１の領域００１は絶縁性領域とし
て機能し、第２の領域００２は導電性領域として機能する。
よって、ＣＡＣ−ＯＳでは、第１の領域００１が、酸窒化物半導体中に分布することで
、リーク電流を抑制し、良好なスイッチング動作を実現できる。さらに、第２の領域００
２を、キャリアが流れることにより、酸窒化物半導体としての導電性が発現する。従って
、第２の領域００２が、酸窒化物半導体中にクラウド状に分布することで、高い電界効果
移動度（μ）が実現できる。
よって、ＣＡＣ−ＯＳを半導体素子に用いた場合、第１の領域００１に起因する絶縁性
と、第２の領域００２に起因する導電性とが、相補的に作用することにより、高いオン電
流（Ｉｏｎ）、および高い電界効果移動度（μ）、および低いオフ電流（Ｉｏｆｆ）を実
現することができる。
さらに、窒素を添加して酸窒化物半導体とすることにより、第２の領域００２に酸窒化
物が形成される。酸窒化物は酸化物と比較してバンドギャップが狭くなる傾向がある。よ
って、第２の領域００２の導電性をさらに増加させることができる。このような酸窒化物
半導体をトランジスタに用いることにより、さらに高いオン電流（Ｉｏｎ）、および高い
電界効果移動度（μ）を有するトランジスタにすることができる。
ここで、第１の領域００１に含まれる元素Ｍとしては、例えば、アルミニウムを用いる
ことが好ましい。元素Ｍとしてアルミニウムを用いたＩｎ−Ａｌ−Ｚｎ酸窒化物では、上
記に加えて、アルミニウム酸窒化物（以下、ＡｌＫ５ＯＬ５ＮＭ５（Ｋ５、Ｌ５、および
Ｍ５は０よりも大きい実数）とする。）、またはアルミニウム亜鉛酸窒化物（以下、Ａｌ
Ｋ６ＺｎＬ６ＯＭ６ＮＮ６（Ｋ６、Ｌ６、Ｍ６，およびＮ６は０よりも大きい実数）とす
る。）などが含まれる。
また、第１の領域００１に含まれる元素Ｍとしては、例えば、シリコンを用いることが
好ましい。例えば、元素Ｍとしてシリコンを用いたＩｎ−Ｓｉ−Ｚｎ酸窒化物では、上記
に加えて、シリコン酸窒化物（以下、ＳｉＫ７ＯＬ７ＮＭ７（Ｋ７、Ｌ７、およびＭ７は
０よりも大きい実数）とする。）、またはシリコン亜鉛酸窒化物（以下、ＳｉＫ８ＺｎＬ
８ＯＭ８ＮＮ８（Ｋ８、Ｌ８、Ｍ８，およびＮ８は０よりも大きい実数）とする。）など
が含まれる。また、Ｉｎ−Ｓｉ−Ｚｎ酸窒化物では、ＳＩＭＳにより得られるＳｉの濃度
が５×１０１８ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
また、第２の領域００２と同様に、第１の領域００１も酸窒化物が形成される。これに
対して、元素Ｍとしてアルミニウムまたはシリコンなどのバンドギャップが大きい元素（
例えば、ガリウムよりバンドギャップが大きい元素）を用いることで、酸窒化物が形成さ
れても十分な絶縁性を有する第１の領域００１にすることができる。例えば、Ａｌ２Ｏ３
のバンドギャップは８．６ｅＶであり、Ｇａ２Ｏ３のバンドギャップ４．８ｅＶより大き
く、ＡｌＮのバンドギャップは６．３ｅＶであり、ＧａＮのバンドギャップ３．５ｅＶよ
り大きい。
さらに、元素Ｍとして、アルミニウムまたはシリコンなどの酸素と結合力の強い元素を
用いることにより、酸窒化物半導体の酸素欠損に相当するサイトを、当該元素Ｍによって
補填することができる。ここで、酸窒化物に添加した窒素も酸素欠損に相当するサイトを
補填することができる。このようにすることで、成膜ガス中の酸素を低減、または成膜ガ
スに酸素を含まない構成としても、酸窒化物半導体の酸素欠損の低減を図ることができる
。このように酸素欠損の低減された酸窒化物半導体をトランジスタに用いることにより、
信頼性が高いトランジスタにすることができる。従って、ＣＡＣ−ＯＳを用いたトランジ
スタは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
また、元素Ｍとしてアルミニウムを用いることにより、酸窒化物半導体中にＡｌＮｙが
形成される場合がある。ＡｌＮｙは熱伝導率が高いので、当該酸窒化物半導体をトランジ
スタに用いることで、高温環境での使用に耐えられるパワーデバイスを作製することがで
きる。
また、第１の領域００１に含まれる元素Ｍとして、例えば、ガリウムを用いてもよい。
元素Ｍとしてガリウムを用いたＩｎ−Ｇａ−Ｚｎ酸窒化物では、上記に加えて、ガリウム
酸窒化物（以下、ＧａＫ９ＯＬ９ＮＭ９（Ｋ９、Ｌ９、およびＭ９は０よりも大きい実数
）とする。）、またはガリウム亜鉛酸窒化物（以下、ＧａＫ１０ＺｎＬ１０ＯＭ１０ＮＮ
１０（Ｋ１０、Ｌ１０、Ｍ１０，およびＮ１０は０よりも大きい実数）とする。）などが
含まれる。ただし、元素Ｍとしてガリウムを用いる場合、第１の領域００１の抵抗が過剰
に低下しないように、含有させる窒素量を適宜選択することが好ましい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体を活性層としてトランジスタに用いる場合について説明する
。
なお、上記酸化物半導体をトランジスタに用いることで、電界効果移動度が高く、かつ
、スイッチング特性が高いトランジスタを実現することができる。また、信頼性の高いト
ランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い半導体を用いることが好ましい。例えば
、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１
／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ
３以上とすればよい。
なお、高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が
少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高
純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる
場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が
長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高
い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場
合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度
を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、
近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、アルカリ
金属、アルカリ土類金属、鉄、ニッケル等がある。
ここで、酸化物半導体中における各不純物の影響について説明する。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を
形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属
が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減すること
が好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属または
アルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０
１６ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるた
め、酸素欠損（Ｖｏ）を形成する場合がある。該酸素欠損（Ｖｏ）に水素が入ることで、
キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸
素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている
酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化
物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導
体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満
、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏ
ｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
なお、酸化物半導体中の酸素欠損（Ｖｏ）は、酸素を酸化物半導体に導入することで、
低減することができる。つまり、酸化物半導体中の酸素欠損（Ｖｏ）に、酸素が補填され
ることで、酸素欠損（Ｖｏ）は消失する。従って、酸化物半導体中に、酸素を拡散させる
ことで、トランジスタの酸素欠損（Ｖｏ）を低減し、信頼性を向上させることができる。
なお、酸素を酸化物半導体に導入する方法として、例えば、酸化物半導体に接して、化
学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を設けることができる。つまり
、酸化物には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域と
もいう）が形成されていることが好ましい。特に、トランジスタに酸化物半導体を用いる
場合、トランジスタ近傍の下地膜や、層間膜などに、過剰酸素領域を有する酸化物を設け
ることで、トランジスタの酸素欠損を低減し、信頼性を向上させることができる。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いるこ
とで、安定した電気特性を付与することができる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜、組み合わせて用
いることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示す酸化物半導体または酸窒化物半導体を用いた半
導体装置及び半導体装置の作製方法について、図６乃至図１５を参照して説明する。
＜トランジスタの構成例１＞
図６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり
、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当
し、図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相
当する。なお、図６（Ａ）において、煩雑になることを避けるため、トランジスタ１００
の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。ま
た、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方
向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面において
も図６（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、所謂トップゲート構造のトラン
ジスタである。
トランジスタ１００は、基板１０２上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導
体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１
２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を
有する。酸化物半導体膜１０８として、実施の形態１に記載する酸化物半導体または酸窒
化物半導体を用いることができる。
また、絶縁膜１０４上の酸化物半導体膜１０８は、導電膜１１２が重畳する領域におい
て、チャネル形成領域を有する。例えば、酸化物半導体膜１０８は、Ｉｎと、Ｍ（ＭはＡ
ｌ、Ｓｉ、Ｙ、Ｂ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔ
ａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）と、Ｚｎと、を有す
ると好ましい。
また、酸化物半導体膜１０８は、導電膜１１２が重畳せずに、且つ絶縁膜１１６が接す
る領域において、領域１０８ｎを有する。領域１０８ｎは、先に説明した酸化物半導体膜
１０８が、ｎ型化した領域である。なお、領域１０８ｎは、絶縁膜１１６と接し、絶縁膜
１１６は、窒素または水素を有する。そのため、絶縁膜１１６中の窒素または水素が領域
１０８ｎに添加されることで、キャリア密度が高くなりｎ型となる。
また、酸化物半導体膜１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有する
と好ましい。一例としては、酸化物半導体膜１０８のＩｎ、Ｍ、及びＺｎの原子数の比を
、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。
なお、酸化物半導体膜１０８は、上記の組成に限定されない。例えば、酸化物半導体膜
１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍としても
よい。ここで近傍とは、Ｉｎが５の場合、Ｍが０．５以上１．５以下であり、且つＺｎが
５以上７以下を含む。
酸化物半導体膜１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有することで
、トランジスタ１００の電界効果移動度を高くすることができる。具体的には、トランジ
スタ１００の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジス
タ１００の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートド
ライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができ
る。また、上記の電界効果移動度が高いトランジスタを、表示装置が有する信号線からの
信号の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出
力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が
少ない表示装置を提供することができる。
一方で、酸化物半導体膜１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有し
ていても、酸化物半導体膜１０８の結晶性が高い場合、電界効果移動度が低くなる場合が
ある。
なお、酸化物半導体膜１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａ
ｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ
：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析
することで解析できる。
まず、酸化物半導体膜１０８中に形成されうる酸素欠損について説明を行う。
酸化物半導体膜１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため
問題となる。例えば、酸化物半導体膜１０８中に酸素欠損が形成されると、該酸素欠損に
水素が結合し、キャリア供給源となる。酸化物半導体膜１０８中にキャリア供給源が生成
されると、酸化物半導体膜１０８を有するトランジスタ１００の電気特性の変動、代表的
にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜１０８においては、酸
素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、酸化物半導体膜１０８近傍の絶縁膜、具体的には
、酸化物半導体膜１０８の上方に形成される絶縁膜１１０及び酸化物半導体膜１０８の下
方に形成される絶縁膜１０４のいずれか一方または双方が、過剰酸素を含有する構成であ
る。絶縁膜１０４及び絶縁膜１１０のいずれか一方または双方から酸化物半導体膜１０８
へ酸素または過剰酸素を移動させることで、酸化物半導体膜中の酸素欠損を低減すること
が可能となる。
酸化物半導体膜１０８に混入する水素または水分などの不純物は、トランジスタ特性に
影響を与えるため問題となる。したがって、酸化物半導体膜１０８においては、水素また
は水分などの不純物が少ないほど好ましい。
なお、酸化物半導体膜１０８としては、不純物濃度が低く、欠陥準位密度の低い酸化物
半導体膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好
ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを
高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性であ
る酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができ
る。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電
圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、
高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため
、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性
である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャ
ネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧
）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限
界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
また、図６（Ａ）（Ｂ）（Ｃ）に示すように、トランジスタ１００は、絶縁膜１１６上
の絶縁膜１１８と、絶縁膜１１６、１１８に設けられた開口部１４１ａを介して、領域１
０８ｎに電気的に接続される導電膜１２０ａと、絶縁膜１１６、１１８に設けられた開口
部１４１ｂを介して、領域１０８ｎに電気的に接続される導電膜１２０ｂと、を有してい
てもよい。
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶
縁膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、それぞれ呼称
する場合がある。また、導電膜１１２は、ゲート電極としての機能を有し、導電膜１２０
ａは、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を
有する。
また、絶縁膜１１０は、ゲート絶縁膜としての機能を有する。また、絶縁膜１１０は、
過剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有することで、酸化物半導体膜１
０８中に過剰酸素を供給することができる。よって、酸化物半導体膜１０８中に形成され
うる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提
供することができる。
なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０
８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。この場合、絶縁膜１０
４中に含まれる過剰酸素は、領域１０８ｎにも供給されうる。領域１０８ｎ中に過剰酸素
が供給されると、領域１０８ｎ中の抵抗が高くなり、好ましくない。一方で、酸化物半導
体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、導電
膜１１２と重畳する領域にのみ選択的に過剰酸素を供給させることが可能となる。
＜半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［基板］
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用
いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、
大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０
０を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けても
よい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より
分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐
熱性の劣る基板や可撓性の基板にも転載できる。
［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４
としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成すること
ができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４に
おいて少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好
ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いること
で、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させる
ことが可能である。
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、また
は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで
、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半
導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８に含まれる酸素欠
損を低減することが可能である。
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物
などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜
１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このよう
に、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化
シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することがで
きる。
酸化物半導体膜１０８として、先の実施の形態に示す酸窒化物半導体膜を用いる場合、
酸化物半導体膜１０８は、成膜ガスとして窒素ガスを用いることにより、酸素欠損を低減
することができるので、導入する酸素量を低減できる場合がある。この場合、絶縁膜１０
４として、窒化シリコンまたは窒化酸化シリコンなどを容易に用いることができる。また
、酸窒化物半導体に対して、窒化シリコン及び窒化酸化シリコンに含まれる窒素は不純物
にならないので、酸窒化物半導体からなる酸化物半導体膜１０８と、窒化シリコンまたは
窒化酸化シリコンからなる絶縁膜１０４との界面の欠陥準位密度の低減を図ることができ
る。
［導電膜］
ゲート電極として機能する導電膜１１２、ソース電極として機能する導電膜１２０ａ、
ドレイン電極として機能する導電膜１２０ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、ア
ルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タ
ンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（
Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素
を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成する
ことができる。
また、導電膜１１２、１２０ａ、１２０ｂには、インジウムと錫とを有する酸化物（Ｉ
ｎ−Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ−Ｗ酸化物）、イ
ンジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ−Ｗ−Ｚｎ酸化物）、インジウム
とチタンとを有する酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸
化物（Ｉｎ−Ｔｉ−Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ−Ｚｎ酸化
物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物）、インジ
ウムとガリウムと亜鉛とを有する酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物）等の酸化物導電体ま
たは酸化物半導体を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ
（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば
、酸化物半導体に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナ
ー準位が形成される。この結果、酸化物半導体は、導電性が高くなり導電体化する。導電
体化された酸化物半導体を、酸化物導電体ということができる。一般に、酸化物半導体は
、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電
体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体
は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光
性を有する。
特に、導電膜１１２に上述の酸化物導電体を用いると、絶縁膜１１０中に過剰酸素を添
加することができるので好適である。
また、導電膜１１２、１２０ａ、１２０ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、
Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用い
ることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが
可能となる。
また、導電膜１１２、１２０ａ、１２０ｂには、上述の金属元素の中でも、特にチタン
、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を
有すると好適である。特に、導電膜１１２、１２０ａ、１２０ｂとしては、窒化タンタル
膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に
対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出
が少ないため、酸化物半導体膜１０８と接する導電膜、または酸化物半導体膜１０８の近
傍の導電膜として、好適に用いることができる。
また、導電膜１１２、１２０ａ、１２０ｂを、無電解めっき法により形成することがで
きる。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、
Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いるこ
とが可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができ
るため、好適である。
［第２の絶縁膜］
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１１０としては、プラズマ化
学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸
化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハ
フニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル
膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種
以上含む絶縁層を用いることができる。なお、絶縁膜１１０を、２層の積層構造または３
層以上の積層構造としてもよい。
また、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接す
る絶縁膜１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸
素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁膜１
１０は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１０に過剰酸素領域
を設けるには、例えば、酸素雰囲気下にて絶縁膜１１０を形成する、もしくは成膜後の絶
縁膜１１０を酸素雰囲気下で熱処理すればよい。
また、絶縁膜１１０として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化
ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、
酸化シリコンを用いた場合と比べて、絶縁膜１１０の膜厚を大きくできるため、トンネル
電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法
（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが
少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察される
Ｅ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起
因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉ
ｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン
膜、または酸化窒化シリコン膜を用いればよい。
酸化物半導体膜１０８として、先の実施の形態に示す酸窒化物半導体膜を用いる場合、
酸化物半導体膜１０８は、成膜ガスとして窒素ガスを用いることにより、酸素欠損を低減
することができるので、導入する酸素量を低減できる場合がある。この場合、絶縁膜１１
０として、窒化シリコンまたは窒化酸化シリコンなどを容易に用いることができる。また
、酸窒化物半導体に対して、窒化シリコン及び窒化酸化シリコンに含まれる窒素は不純物
にならないので、酸窒化物半導体からなる酸化物半導体膜１０８と、窒化シリコンまたは
窒化酸化シリコンからなる絶縁膜１１０との界面の欠陥準位密度の低減を図ることができ
る。
［酸化物半導体膜］
酸化物半導体膜１０８としては、先の実施の形態に示す酸化物半導体または酸窒化物半
導体を用いることができる。
＜原子数比＞
以下に、図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）を用いて、本発明に係る酸
化物半導体が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説
明する。なお、図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）には、酸素の原子数比
については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、および亜鉛の
原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）において、破線は、［Ｉｎ］：［Ｍ
］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉ
ｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表
す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）と
なるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原
子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となる
ラインを表す。
また、図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）に示す、［Ｉｎ］：［Ｍ］：
［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の酸化物半導体は、スピネル型の結
晶構造をとりやすい。
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。
例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピ
ネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層
状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異な
る結晶構造の間において、結晶粒界が形成される場合がある。
図１６（Ａ）に示す領域Ａは、酸化物半導体が有する、インジウム、元素Ｍ、および亜
鉛の原子数比の好ましい範囲の一例について示している。
酸化物半導体は、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動
度（電子移動度）を高くすることができる。従って、インジウムの含有率が高い酸化物半
導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が高くなる。
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度
が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその
近傍値である場合（例えば図１６（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
従って、本発明の一態様の酸化物半導体は、キャリア移動度が高い、図１６（Ａ）の領
域Ａで示される原子数比を有することが好ましい。
特に、図１６（Ｂ）に示す領域Ｂでは、領域Ａの中でも、キャリア移動度が高く、信頼
性が高い優れた酸化物半導体が得られる。
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近
傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる
。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、およ
び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
なお、酸化物半導体が有する性質は、原子数比によって一義的に定まらない。同じ原子
数比であっても、形成条件により、酸化物半導体の性質が異なる場合がある。例えば、酸
化物半導体をスパッタリング装置にて成膜する場合、スパッタリングターゲットの原子数
比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、スパッタ
リングターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図
示する領域は、酸化物半導体が特定の特性を有する傾向がある原子数比を示す領域であり
、領域Ａ乃至領域Ｃの境界は厳密ではない。
なお、成膜される酸化物半導体膜１０８の原子数比は、上記のスパッタリングターゲッ
トに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、酸化物
半導体膜１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｍ：Ｚｎ＝４：２：４
．１［原子数比］の場合、成膜される酸化物半導体膜１０８の組成は、Ｉｎ：Ｍ：Ｚｎ＝
４：２：３［原子数比］の近傍となる場合がある。また、酸化物半導体膜１０８に用いる
スパッタリングターゲットの組成がＩｎ：Ｍ：Ｚｎ＝５：１：７［原子数比］の場合、成
膜される酸化物半導体膜１０８の組成は、Ｉｎ：Ｍ：Ｚｎ＝５：１：６［原子数比］の近
傍となる場合がある。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、
トランジスタ１００のオフ電流を低減することができる。
また、酸化物半導体膜１０８は、非単結晶構造であると好ましい。非単結晶構造は、例
えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶
質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。
［第３の絶縁膜］
絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６としては、例えば、窒化物絶
縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化窒
化シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×
１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸化物半導
体膜１０８の領域１０８ｎと接する。したがって、絶縁膜１１６と接する領域１０８ｎ中
の不純物（窒素または水素）濃度が高くなり、領域１０８ｎのキャリア密度を高めること
ができる。
［第４の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８とし
ては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８と
して、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、
酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよい。
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であ
ることが好ましい。
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎ
ｍ以下とすることができる。
＜トランジスタの構成例２＞
次に、図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図７（Ａ）
（Ｂ）（Ｃ）を用いて説明する。
図７（Ａ）は、トランジスタ１５０の上面図であり、図７（Ｂ）は図７（Ａ）の一点鎖
線Ｘ１−Ｘ２間の断面図であり、図７（Ｃ）は図７（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面
図である。
図７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、基板１０２上の導電膜１０６と
、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物
半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、
酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。
なお、酸化物半導体膜１０８は、図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と
同様の構成である。図７（Ａ）（Ｂ）（Ｃ）に示す、トランジスタ１５０は、先に示すト
ランジスタ１００の構成に加え、導電膜１０６と、開口部１４３と、を有する。
開口部１４３は、絶縁膜１０４、１１０に設けられる。また、導電膜１０６は、開口部
１４３を介して、導電膜１１２と、電気的に接続される。よって、導電膜１０６と導電膜
１１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電膜１０６と、
導電膜１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに、導電
膜１０６を遮光膜として用いてもよい。例えば、導電膜１０６を遮光性の材料により形成
することで、酸化物半導体膜１０８の活性層に照射される下方からの光を抑制することが
できる。
また、トランジスタ１５０の構成とする場合、導電膜１０６は、第１のゲート電極（ボ
トムゲート電極ともいう）としての機能を有し、導電膜１１２は、第２のゲート電極（ト
ップゲート電極ともいう）としての機能を有する。また、絶縁膜１０４は、第１のゲート
絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する
。
導電膜１０６としては、先に記載の導電膜１１２、１２０ａ、１２０ｂと同様の材料を
用いることができる。特に導電膜１０６として、銅を含む材料により形成することで抵抗
を低くすることができるため好適である。例えば、導電膜１０６を窒化チタン膜、窒化タ
ンタル膜、またはタングステン膜上に銅膜を設ける積層構造とし、導電膜１２０ａ、１２
０ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造
とすると好適である。この場合、トランジスタ１５０を表示装置の画素トランジスタ及び
駆動トランジスタのいずれか一方または双方に用いることで、導電膜１０６と導電膜１２
０ａとの間に生じる寄生容量、及び導電膜１０６と導電膜１２０ｂとの間に生じる寄生容
量を低くすることができる。したがって、導電膜１０６、導電膜１２０ａ、及び導電膜１
２０ｂを、トランジスタ１５０の第１のゲート電極、ソース電極、及びドレイン電極とし
て用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続用の
配線等に用いる事も可能となる。
このように、図７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、先に説明したトラ
ンジスタ１００と異なり、酸化物半導体膜１０８の上下にゲート電極として機能する導電
膜を有する構造である。トランジスタ１５０に示すように、本発明の一態様の半導体装置
には、複数のゲート電極を設けてもよい。
また、図７（Ｂ）（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート電極と
して機能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞれ
と対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、導電膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方
向の長さよりも長く、酸化物半導体膜１０８のチャネル幅方向全体は、絶縁膜１１０を間
に挟んで導電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜
１０４、及び絶縁膜１１０に設けられる開口部１４３において接続されるため、酸化物半
導体膜１０８のチャネル幅方向の側面の一方は、絶縁膜１１０を間に挟んで導電膜１１２
と対向している。
別言すると、導電膜１０６及び導電膜１１２は、絶縁膜１０４、１１０に設けられる開
口部１４３において接続され、且つ酸化物半導体膜１０８の側端部よりも外側に位置する
領域を有する。
このような構成を有することで、トランジスタ１５０に含まれる酸化物半導体膜１０８
を、第１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能する
導電膜１１２の電界によって電気的に取り囲むことができる。トランジスタ１５０のよう
に、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される
酸化物半導体膜１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎ
ｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１５０は、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または導
電膜１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に
印加することができるため、トランジスタ１５０の電流駆動能力が向上し、高いオン電流
特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トラン
ジスタ１５０を微細化することが可能となる。また、トランジスタ１５０は、導電膜１０
６、及び導電膜１１２によって、酸化物半導体膜１０８が取り囲まれた構造を有するため
、トランジスタ１５０の機械的強度を高めることができる。
なお、トランジスタ１５０のチャネル幅方向において、酸化物半導体膜１０８の開口部
１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
また、トランジスタ１５０に示すように、トランジスタが、半導体膜を間に挟んで存在
する一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲート
電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方
のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａ
が、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは
、電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号で
あってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることが
できる。信号Ａは、アナログ信号であってもよい。
固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位
である。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電
位Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂ
は、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くするこ
とで、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲートーソース間電圧
Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を
低減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方
で、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。そ
の結果、ゲート−ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、ト
ランジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低
電源電位よりも高くしてもよい。
信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは
、電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号で
あってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることが
できる。信号Ｂは、アナログ信号であってもよい。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を
持つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを
有する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び
電位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信
号Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応す
るゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３−Ｖ４）を、信号Ａの電位振幅
（Ｖ１−Ｖ２）より大きくしても良い。そうすることで、トランジスタの導通状態または
非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とするこ
とができる場合がある。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値
を持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別
々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎ
チャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合の
み導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合
のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機
能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信
号であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と
、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回
路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａ
ほど頻繁には電位が切り替わらない場合がある。
信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナロ
グ信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算
もしくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が
向上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号
Ａと異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号
Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。
信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａが
アナログ信号であり、信号Ｂがデジタル信号であってもよい。
トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子
と同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャ
ネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トラン
ジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電
位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって
得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
なお、トランジスタ１５０のその他の構成は、先に示すトランジスタ１００と同様であ
り、同様の効果を奏する。
また、トランジスタ１５０上にさらに、絶縁膜を形成してもよい。図７（Ａ）（Ｂ）（
Ｃ）に示すトランジスタ１５０は、導電膜１２０ａ、１２０ｂ、及び絶縁膜１１８上に絶
縁膜１２２を有する。
絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁
膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。
該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化
シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料とし
ては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる
。
＜トランジスタの構成例３＞
次に、図７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と異なる構成について、図８
を用いて説明する。
図８（Ａ）（Ｂ）は、トランジスタ１６０の断面図である。なお、トランジスタ１６０
の上面図としては、図７（Ａ）に示すトランジスタ１５０と同様であるため、ここでの説
明は省略する。
図８（Ａ）（Ｂ）に示すトランジスタ１６０は、導電膜１１２の積層構造、導電膜１１
２の形状、及び絶縁膜１１０の形状がトランジスタ１５０と異なる。
トランジスタ１６０の導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜
１１２＿１上の導電膜１１２＿２と、を有する。例えば、導電膜１１２＿１として、酸化
物導電膜を用いることにより、絶縁膜１１０に過剰酸素を添加することができる。上記酸
化物導電膜としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて形成すればよ
い。また、上記酸化物導電膜としては、例えば、インジウムと錫とを有する酸化物、タン
グステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを有する酸
化物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有する酸化物
、インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸化物、イ
ンジウムとガリウムと亜鉛とを有する酸化物等が挙げられる。
また、図８（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜
１０６とが接続される。開口部１４３を形成する際に、導電膜１１２＿１となる導電膜を
形成した後、開口部１４３を形成することで、図８（Ｂ）に示す形状とすることができる
。導電膜１１２＿１に酸化物導電膜を適用した場合、導電膜１１２＿２と、導電膜１０６
とが接続される構成とすることで、導電膜１１２と導電膜１０６との接続抵抗を低くする
ことができる。
また、トランジスタ１６０の導電膜１１２及び絶縁膜１１０は、テーパー形状である。
より具体的には、導電膜１１２の下端部は、導電膜１１２の上端部よりも外側に形成され
る。また、絶縁膜１１０の下端部は、絶縁膜１１０の上端部よりも外側に形成される。ま
た、導電膜１１２の下端部は、絶縁膜１１０の上端部と概略同じ位置に形成される。
トランジスタ１６０の導電膜１１２及び絶縁膜１１０をテーパー形状とすることで、ト
ランジスタ１６０の導電膜１１２及び絶縁膜１１０が矩形の場合と比較し、絶縁膜１１６
の被覆性を高めることができるため好適である。
なお、トランジスタ１６０のその他の構成は、先に示すトランジスタ１５０と同様であ
り、同様の効果を奏する。
＜半導体装置の作製方法＞
次に、図７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０の作製方法の一例について、
図９乃至図１１を用いて説明する。なお、図９乃至図１１は、トランジスタ１５０の作製
方法を説明するチャネル長方向、及びチャネル幅方向の断面図である。
まず、基板１０２上に導電膜１０６を形成する。次に、基板１０２、及び導電膜１０６
上に絶縁膜１０４を形成し、絶縁膜１０４上に酸化物半導体膜を形成する。その後、酸化
物半導体膜を島状に加工することで、酸化物半導体膜１０８ａを形成する（図９（Ａ）参
照）。
導電膜１０６としては、先に記載の材料を選択することで形成できる。本実施の形態に
おいては、導電膜１０６として、スパッタリング装置を用い、厚さ５０ｎｍのタングステ
ン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜１０６となる導電膜の加工方法としては、ウエットエッチング法及びドラ
イエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエット
エッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜を
エッチングすることで導電膜を加工し、導電膜１０６を形成する。
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態におい
ては、絶縁膜１０４として、ＰＥＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と
、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。
また、絶縁膜１０４を形成した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０
４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン
等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理
法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁
膜１０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウ
ム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングス
テンの１以上を有する導電膜あるいは半導体膜を用いて形成することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸
素プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる
。
また、酸化物半導体膜１０８ａの成膜については先の実施の形態の記載を参酌すること
ができる。
また、酸化物半導体膜１０８ａの厚さとしては、３ｎｍ以上２００ｎｍ以下、好ましく
は３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
なお、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用
いる場合、酸化物半導体膜１０８ａを成膜する際の基板温度を２００℃以上３００℃以下
とした場合、基板１０２が変形する（歪むまたは反る）場合がある。よって、大型のガラ
ス基板を用いる場合においては、酸化物半導体膜１０８ａの成膜する際の基板温度を室温
以上２００℃未満とすることで、ガラス基板の変形を抑制することができる。
なお、成膜した酸化物半導体膜を、酸化物半導体膜１０８ａに加工するには、ウエット
エッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。
また、酸化物半導体膜１０８ａを形成した後、加熱処理を行い、酸化物半導体膜１０８
ａの脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上
基板の歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下
である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または
窒素を含む不活性雰囲気で行うことができる。または、不活性雰囲気で加熱した後、酸素
雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含ま
れないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜する、または酸化物半導体膜を形成した後、加熱処
理を行うことで、酸化物半導体膜において、ＳＩＭＳにより得られる水素濃度を５×１０
１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１
８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１
０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすること
ができる。
次に、絶縁膜１０４及び酸化物半導体膜１０８ａ上に絶縁膜１１０＿０を形成する（図
９（Ｂ）参照）。
絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、プラズマ化
学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成
することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性
気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジ
シラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸
化二窒素、二酸化窒素等がある。
また、絶縁膜１１０＿０として、堆積性気体の流量に対する酸化性気体の流量を２０倍
より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐ
ａ未満、または５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化
窒化シリコン膜を形成することができる。
また、絶縁膜１１０＿０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置され
た基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以
下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１０＿
０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる
。
また、絶縁膜１１０＿０を、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい
。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子
温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用
いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、
密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及
び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を形成すること
ができる。
また、絶縁膜１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することが
できる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４
）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテト
ラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘ
キサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、
トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物
を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い
絶縁膜１１０＿０を形成することができる。
本実施の形態では絶縁膜１１０＿０として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの
酸化窒化シリコン膜を形成する。
次に、絶縁膜１１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、
絶縁膜１１０＿０、及び絶縁膜１０４の一部をエッチングすることで、導電膜１０６に達
する開口部１４３を形成する（図９（Ｃ）参照）。
開口部１４３の形成方法としては、ウエットエッチング法及びドライエッチング法のい
ずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を
用い、開口部１４３を形成する。
次に、開口部１４３を覆うように、導電膜１０６及び絶縁膜１１０＿０上に導電膜１１
２＿０を形成する。また、導電膜１１２＿０として、例えば金属酸化膜を用いる場合、導
電膜１１２＿０の形成時に絶縁膜１１０＿０中に酸素が添加される場合がある（図９（Ｄ
）参照）。
なお、図９（Ｄ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表
している。また、開口部１４３を覆うように、導電膜１１２＿０を形成することで、導電
膜１０６と、導電膜１１２＿０とが電気的に接続される。
導電膜１１２＿０として、金属酸化膜を用いる場合、導電膜１１２＿０の形成方法とし
ては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好まし
い。形成時に酸素ガスを含む雰囲気で導電膜１１２＿０を形成することで、絶縁膜１１０
＿０中に酸素を好適に添加することができる。なお、導電膜１１２＿０の形成方法として
は、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ法を用いてもよい。
本実施の形態においては、導電膜１１２＿０として、スパッタリング法を用いて、膜厚
が１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物であるＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：
４．１（原子数比）を成膜する。また、導電膜１１２＿０の形成前、または導電膜１１２
＿０の形成後に、絶縁膜１１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処理
の方法としては、絶縁膜１０４の形成後に行うことのできる酸素の添加処理と同様とすれ
ばよい。
次に、導電膜１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形
成する（図１０（Ａ）参照）。
次に、マスク１４０上から、エッチングを行い、導電膜１１２＿０、及び絶縁膜１１０
＿０を加工する。また、導電膜１１２＿０及び絶縁膜１１０＿０の加工後に、マスク１４
０を除去する。導電膜１１２＿０、及び絶縁膜１１０＿０を加工することで、島状の導電
膜１１２、及び島状の絶縁膜１１０が形成される（図１０（Ｂ）参照）。
本実施の形態においては、ドライエッチング法を用い、導電膜１１２＿０、及び絶縁膜
１１０＿０を加工する。
なお、導電膜１１２、及び絶縁膜１１０の加工の際に、導電膜１１２が重畳しない領域
の酸化物半導体膜１０８ａの膜厚が薄くなる場合がある。または、導電膜１１２、及び絶
縁膜１１０の加工の際に、酸化物半導体膜１０８ａが重畳しない領域の絶縁膜１０４の膜
厚が薄くなる場合がある。また、導電膜１１２＿０、及び絶縁膜１１０＿０の加工の際に
、エッチャントまたはエッチングガス（例えば、塩素など）が酸化物半導体膜１０８ａ中
に添加される、あるいは導電膜１１２＿０、または絶縁膜１１０＿０の構成元素が酸化物
半導体膜１０８ａ中に添加される場合がある。
次に、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上に絶縁膜１１６を形
成する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する酸化物半導体膜１
０８ａの一部は、領域１０８ｎとなる。ここで、導電膜１１２と重畳する酸化物半導体膜
１０８ａは、酸化物半導体膜１０８とする（図１０（Ｃ）参照）。
絶縁膜１１６としては、先に記載の材料を選択することで形成できる。本実施の形態に
おいては、絶縁膜１１６として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリ
コン膜を形成する。また、当該窒化酸化シリコン膜の形成時において、プラズマ処理と、
成膜処理との２つのステップを２２０℃の温度で行う。当該プラズマ処理としては、成膜
前に流量１００ｓｃｃｍのアルゴンガスと、流量１０００ｓｃｃｍの窒素ガスとを、チャ
ンバー内に導入し、チャンバー内の圧力を４０Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）
に１０００Ｗの電力を供給する。また、成膜処理としては、流量５０ｓｃｃｍのシランガ
スと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとを、
チャンバー内に導入し、チャンバー内の圧力を１００Ｐａとし、ＲＦ電源（２７．１２Ｍ
Ｈｚ）に１０００Ｗの電力を供給する。
絶縁膜１１６として、窒化酸化シリコン膜を用いることで、絶縁膜１１６に接する領域
１０８ｎに窒化酸化シリコン膜中の窒素または水素を供給することができる。また、絶縁
膜１１６の形成時の温度を上述の温度とすることで、絶縁膜１１０に含まれる過剰酸素が
外部に放出されるのを抑制することができる。
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図１１（Ａ）参照）。
絶縁膜１１８としては、先に記載の材料を選択することで形成できる。本実施の形態に
おいては、絶縁膜１１８として、ＰＥＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリ
コン膜を形成する。
次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜
１１８及び絶縁膜１１６の一部をエッチングすることで、領域１０８ｎに達する開口部１
４１ａ、１４１ｂを形成する（図１１（Ｂ）参照）。
絶縁膜１１８及び絶縁膜１１６をエッチングする方法としては、ウエットエッチング法
及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態におい
ては、ドライエッチング法を用い、絶縁膜１１８、及び絶縁膜１１６を加工する。
次に、開口部１４１ａ、１４１ｂを覆うように、領域１０８ｎ及び絶縁膜１１８上に導
電膜を形成し、当該導電膜を所望の形状に加工することで導電膜１２０ａ、１２０ｂを形
成する（図１１（Ｃ）参照）。
導電膜１２０ａ、１２０ｂとしては、先に記載の材料を選択することで形成できる。本
実施の形態においては、導電膜１２０ａ、１２０ｂとして、スパッタリング装置を用い、
厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜１２０ａ、１２０ｂとなる導電膜の加工方法としては、ウエットエッチン
グ法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態で
は、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタン
グステン膜をエッチングすることで導電膜を加工し、導電膜１２０ａ、１２０ｂを形成す
る。
続いて、導電膜１２０ａ、１２０ｂ、及び絶縁膜１１８を覆って絶縁膜１２２を形成す
る。
以上の工程により、図７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０を作製すること
ができる。
なお、トランジスタ１５０を構成する膜（絶縁膜、金属酸化膜、酸化物半導体膜、導電
膜等）としては、上述の形成方法の他、スパッタリング法、化学気相堆積（ＣＶＤ）法、
真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、ＡＬＤ法を用いて形成することができる
。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリン
グ法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。
熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチ
ャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズ
マダメージにより欠陥が生成されることが無いという利点を有する。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、酸化物半導体膜、金属
酸化膜などの膜を形成することができる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミド
ハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミ
ド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン
（Ｏ３）の２種類のガスを用いる。
また、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３
）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材
料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、ア
ルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）など
がある。
また、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供
給して吸着物と反応させる。
また、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ
２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガス
を用いてもよい。
また、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ−Ｏ層を形成し、
その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ
（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番は
この例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、
Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに代えてＡｒ等
の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まない
Ｏ３ガスを用いる方が好ましい。
＜トランジスタの構成例４＞
図１２（Ａ）は、トランジスタ３００Ａの上面図であり、図１２（Ｂ）は、図１２（Ａ
）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１２（Ｃ）は、図１
２（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１２
（Ａ）において、煩雑になることを避けるため、トランジスタ３００Ａの構成要素の一部
（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１
−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合
がある。なお、トランジスタの上面図においては、以降の図面においても図１２（Ａ）と
同様に、構成要素の一部を省略して図示する場合がある。
図１２に示すトランジスタ３００Ａは、基板３０２上の導電膜３０４と、基板３０２及
び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上
の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体
膜３０８上の導電膜３１２ｂと、を有する。また、トランジスタ３００Ａ上、より詳しく
は、導電膜３１２ａ、３１２ｂ及び酸化物半導体膜３０８上には絶縁膜３１４、３１６、
及び絶縁膜３１８が設けられる。
なお、トランジスタ３００Ａにおいて、絶縁膜３０６、３０７は、トランジスタ３００
Ａのゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トランジスタ
３００Ａの保護絶縁膜としての機能を有する。また、トランジスタ３００Ａにおいて、導
電膜３０４は、ゲート電極としての機能を有し、導電膜３１２ａは、ソース電極としての
機能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。
なお、本明細書等において、絶縁膜３０６、３０７を第１の絶縁膜と、絶縁膜３１４、
３１６を第２の絶縁膜と、絶縁膜３１８を第３の絶縁膜と、それぞれ呼称する場合がある
。
図１２に示すトランジスタ３００Ａは、チャネルエッチ型のトランジスタ構造である。
本発明の一態様の酸化物半導体膜は、チャネルエッチ型のトランジスタに好適に用いるこ
とができる。
＜トランジスタの構成例５＞
図１３（Ａ）は、トランジスタ３００Ｂの上面図であり、図１３（Ｂ）は、図１３（Ａ
）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１３（Ｃ）は、図１
３（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
図１３に示すトランジスタ３００Ｂは、基板３０２上の導電膜３０４と、基板３０２及
び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上
の酸化物半導体膜３０８と、酸化物半導体膜３０８上の絶縁膜３１４と、絶縁膜３１４上
の絶縁膜３１６と、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４１ａを介して
酸化物半導体膜３０８に電気的に接続される導電膜３１２ａと、絶縁膜３１４及び絶縁膜
３１６に設けられる開口部３４１ｂを介して酸化物半導体膜３０８に電気的に接続される
導電膜３１２ｂとを有する。また、トランジスタ３００Ｂ上、より詳しくは、導電膜３１
２ａ、３１２ｂ、及び絶縁膜３１６上には絶縁膜３１８が設けられる。
なお、トランジスタ３００Ｂにおいて、絶縁膜３０６、３０７は、トランジスタ３００
Ｂのゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６は、酸化物半導体膜３０８
の保護絶縁膜としての機能を有し、絶縁膜３１８は、トランジスタ３００Ｂの保護絶縁膜
としての機能を有する。また、トランジスタ３００Ｂにおいて、導電膜３０４は、ゲート
電極としての機能を有し、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３
１２ｂは、ドレイン電極としての機能を有する。
図１２に示すトランジスタ３００Ａにおいては、チャネルエッチ型の構造であったのに
対し、図１３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂは、チャネル保護型の構造
である。本発明の一態様の酸化物半導体膜は、チャネル保護型のトランジスタにも好適に
用いることができる。
＜トランジスタの構成例６＞
図１４（Ａ）は、トランジスタ３００Ｃの上面図であり、図１４（Ｂ）は、図１４（Ａ
）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１４（Ｃ）は、図１
４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
図１４に示すトランジスタ３００Ｃは、図１３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ
３００Ｂと絶縁膜３１４、３１６の形状が相違する。具体的には、トランジスタ３００Ｃ
の絶縁膜３１４、３１６は、酸化物半導体膜３０８のチャネル領域上に島状に設けられる
。その他の構成は、トランジスタ３００Ｂと同様である。
＜トランジスタの構成例７＞
図１５（Ａ）は、トランジスタ３００Ｄの上面図であり、図１５（Ｂ）は、図１５（Ａ
）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１５（Ｃ）は、図１
５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
図１５に示すトランジスタ３００Ｄは、基板３０２上の導電膜３０４と、基板３０２及
び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上
の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体
膜３０８上の導電膜３１２ｂと、酸化物半導体膜３０８、及び導電膜３１２ａ、３１２ｂ
上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１６上の絶縁膜３１８
と、絶縁膜３１８上の導電膜３２０ａ、３２０ｂと、を有する。
なお、トランジスタ３００Ｄにおいて、絶縁膜３０６、３０７は、トランジスタ３００
Ｄの第１のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トラン
ジスタ３００Ｄの第２のゲート絶縁膜としての機能を有する。また、トランジスタ３００
Ｄにおいて、導電膜３０４は、第１のゲート電極としての機能を有し、導電膜３２０ａは
、第２のゲート電極としての機能を有し、導電膜３２０ｂは、表示装置に用いる画素電極
としての機能を有する。また、導電膜３１２ａは、ソース電極としての機能を有し、導電
膜３１２ｂは、ドレイン電極としての機能を有する。
また、図１５（Ｃ）に示すように導電膜３２０ａは、絶縁膜３０６、３０７、３１４、
３１６、３１８に設けられる開口部３４２ｂ、３４２ｃにおいて、導電膜３０４に接続さ
れる。よって、導電膜３２０ａと導電膜３０４とは、同じ電位が与えられる。
なお、トランジスタ３００Ｄにおいては、開口部３４２ｂ、３４２ｃを設け、導電膜３
２０ａと導電膜３０４を接続する構成について例示したが、これに限定されない。例えば
、開口部３４２ｂまたは開口部３４２ｃのいずれか一方の開口部のみを形成し、導電膜３
２０ａと導電膜３０４を接続する構成、または開口部３４２ｂ及び開口部３４２ｃを設け
ずに、導電膜３２０ａと導電膜３０４を接続しない構成としてもよい。なお、導電膜３２
０ａと導電膜３０４とを接続しない構成の場合、導電膜３２０ａと導電膜３０４には、そ
れぞれ異なる電位を与えることができる。
また、導電膜３２０ｂは、絶縁膜３１４、３１６、３１８に設けられる開口部３４２ａ
を介して、導電膜３１２ｂと接続される。
なお、トランジスタ３００Ｄは、先に説明のＳ−ｃｈａｎｎｅｌ構造を有する。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を用いた表示装置の表示部等に用いる
ことのできる表示パネルの一例について、図１７及び図１８を用いて説明する。以下で例
示する表示パネルは、反射型の液晶素子と、発光素子との双方を有し、透過モードと反射
モードの両方の表示を行うことのできる、表示パネルである。
＜表示パネルの構成例＞
図１７は、本発明の一態様の表示パネル６００の斜視概略図である。表示パネル６００
は、基板６５１と基板６６１とが貼り合わされた構成を有する。図１７では、基板６６１
を破線で明示している。
表示パネル６００は、表示部６６２、回路６５９、配線６６６等を有する。基板６５１
には、例えば回路６５９、配線６６６、及び画素電極として機能する導電膜６６３等が設
けられる。また図１７では基板６５１上にＩＣ６７３とＦＰＣ６７２が実装されている例
を示している。そのため、図１７に示す構成は、表示パネル６００とＦＰＣ６７２及びＩ
Ｃ６７３を有する表示モジュールと言うこともできる。
回路６５９は、例えば走査線駆動回路として機能する回路を用いることができる。
配線６６６は、表示部や回路６５９に信号や電力を供給する機能を有する。当該信号や
電力は、ＦＰＣ６７２を介して外部、またはＩＣ６７３から配線６６６に入力される。
また、図１７では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板６５１
にＩＣ６７３が設けられている例を示している。ＩＣ６７３は、例えば走査線駆動回路、
または信号線駆動回路などとしての機能を有するＩＣを適用できる。なお表示パネル６０
０が走査線駆動回路及び信号線駆動回路として機能する回路を備える場合や、走査線駆動
回路や信号線駆動回路として機能する回路を外部に設け、ＦＰＣ６７２を介して表示パネ
ル６００を駆動するための信号を入力する場合などでは、ＩＣ６７３を設けない構成とし
てもよい。また、ＩＣ６７３を、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、Ｆ
ＰＣ６７２に実装してもよい。
図１７には、表示部６６２の一部の拡大図を示している。表示部６６２には、複数の表
示素子が有する導電膜６６３がマトリクス状に配置されている。導電膜６６３は、可視光
を反射する機能を有し、後述する液晶素子６４０の反射電極として機能する。
また、図１７に示すように、導電膜６６３は開口を有する。さらに導電膜６６３よりも
基板６５１側に、発光素子６６０を有する。発光素子６６０からの光は、導電膜６６３の
開口を介して基板６６１側に射出される。
＜断面構成例＞
図１８に、図１７で例示した表示パネルの、ＦＰＣ６７２を含む領域の一部、回路６５
９を含む領域の一部、及び表示部６６２を含む領域の一部をそれぞれ切断したときの断面
の一例を示す。
表示パネルは、基板６５１と基板６６１の間に、絶縁膜６２０を有する。また基板６５
１と絶縁膜６２０の間に、発光素子６６０、トランジスタ６０１、トランジスタ６０５、
トランジスタ６０６、着色層６３４等を有する。また絶縁膜６２０と基板６６１の間に、
液晶素子６４０、着色層６３１等を有する。また基板６６１と絶縁膜６２０は接着層６４
１を介して接着され、基板６５１と絶縁膜６２０は接着層６４２を介して接着されている
。
トランジスタ６０６は、液晶素子６４０と電気的に接続し、トランジスタ６０５は、発
光素子６６０と電気的に接続する。トランジスタ６０５とトランジスタ６０６は、いずれ
も絶縁膜６２０の基板６５１側の面上に形成されているため、これらを同一の工程を用い
て作製することができる。
基板６６１には、着色層６３１、遮光膜６３２、絶縁膜６２１、及び液晶素子６４０の
共通電極として機能する導電膜６１３、配向膜６３３ｂ、絶縁膜６１７等が設けられてい
る。絶縁膜６１７は、液晶素子６４０のセルギャップを保持するためのスペーサとして機
能する。
絶縁膜６２０の基板６５１側には、絶縁膜６８１、絶縁膜６８２、絶縁膜６８３、絶縁
膜６８４、絶縁膜６８５等の絶縁層が設けられている。絶縁膜６８１は、その一部が各ト
ランジスタのゲート絶縁層として機能する。絶縁膜６８２、絶縁膜６８３、及び絶縁膜６
８４は、各トランジスタを覆って設けられている。また絶縁膜６８４を覆って絶縁膜６８
５が設けられている。絶縁膜６８４及び絶縁膜６８５は、平坦化層としての機能を有する
。なお、ここではトランジスタ等を覆う絶縁層として、絶縁膜６８２、絶縁膜６８３、絶
縁膜６８４の３層を有する場合について示しているが、これに限られず４層以上であって
もよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁膜６８４
は、不要であれば設けなくてもよい。
また、トランジスタ６０１、トランジスタ６０５、及びトランジスタ６０６は、一部が
ゲートとして機能する導電膜６５４、一部がソース又はドレインとして機能する導電膜６
５２、半導体膜６５３を有する。ここでは、同一の導電膜を加工して得られる複数の層に
、同じハッチングパターンを付している。
液晶素子６４０は反射型の液晶素子である。液晶素子６４０は、導電膜６３５、液晶層
６１２、導電膜６１３が積層された積層構造を有する。また導電膜６３５の基板６５１側
に接して、可視光を反射する導電膜６６３が設けられている。導電膜６６３は開口６５５
を有する。また導電膜６３５及び導電膜６１３は可視光を透過する材料を含む。また液晶
層６１２と導電膜６３５の間に配向膜６３３ａが設けられ、液晶層６１２と導電膜６１３
の間に配向膜６３３ｂが設けられている。また、基板６６１の外側の面には、偏光板６５
６を有する。
液晶素子６４０において、導電膜６６３は可視光を反射する機能を有し、導電膜６１３
は可視光を透過する機能を有する。基板６６１側から入射した光は、偏光板６５６により
偏光され、導電膜６１３、液晶層６１２を透過し、導電膜６６３で反射する。そして液晶
層６１２及び導電膜６１３を再度透過して、偏光板６５６に達する。このとき、導電膜６
６３と導電膜６１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御
することができる。すなわち、偏光板６５６を介して射出される光の強度を制御すること
ができる。また光は着色層６３１によって特定の波長領域以外の光が吸収されることによ
り、取り出される光は、例えば赤色を呈する光となる。
発光素子６６０は、ボトムエミッション型の発光素子である。発光素子６６０は、絶縁
膜６２０側から導電膜６４３、ＥＬ層６４４、及び導電膜６４５ｂの順に積層された積層
構造を有する。また導電膜６４５ｂを覆って導電膜６４５ａが設けられている。導電膜６
４５ｂは可視光を反射する材料を含み、導電膜６４３及び導電膜６４５ａは可視光を透過
する材料を含む。発光素子６６０が発する光は、着色層６３４、絶縁膜６２０、開口６５
５、導電膜６１３等を介して、基板６６１側に射出される。
ここで、図１８に示すように、開口６５５には可視光を透過する導電膜６３５が設けら
れていることが好ましい。これにより、開口６５５と重なる領域においてもそれ以外の領
域と同様に液晶が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図し
ない光が漏れてしまうことを抑制できる。
ここで、基板６６１の外側の面に配置する偏光板６５６として直線偏光板を用いてもよ
いが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波
長位相差板を積層したものを用いることができる。これにより、外光反射を抑制すること
ができる。また、偏光板の種類に応じて、液晶素子６４０に用いる液晶素子のセルギャッ
プ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすれば
よい。
また導電膜６４３の端部を覆う絶縁膜６４６上には、絶縁膜６４７が設けられている。
絶縁膜６４７は、絶縁膜６２０と基板６５１が必要以上に接近することを抑制するスペー
サとしての機能を有する。またＥＬ層６４４や導電膜６４５ａを遮蔽マスク（メタルマス
ク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制するた
めの機能を有していてもよい。なお、絶縁膜６４７は不要であれば設けなくてもよい。
トランジスタ６０５のソース又はドレインの一方は、導電膜６４８を介して発光素子６
６０の導電膜６４３と電気的に接続されている。
トランジスタ６０６のソース又はドレインの一方は、接続部６０７を介して導電膜６６
３と電気的に接続されている。導電膜６６３と導電膜６３５は接して設けられ、これらは
電気的に接続されている。ここで、接続部６０７は、絶縁膜６２０に設けられた開口を介
して、絶縁膜６２０の両面に設けられる導電層同士を接続する部分である。
基板６５１と基板６６１が重ならない領域には、接続部６０４が設けられている。接続
部６０４は、接続層６４９を介してＦＰＣ６７２と電気的に接続されている。接続部６０
４は接続部６０７と同様の構成を有している。接続部６０４の上面は、導電膜６３５と同
一の導電膜を加工して得られた導電層が露出している。これにより、接続部６０４とＦＰ
Ｃ６７２とを接続層６４９を介して電気的に接続することができる。
接着層６４１が設けられる一部の領域には、接続部６８７が設けられている。接続部６
８７において、導電膜６３５と同一の導電膜を加工して得られた導電層と、導電膜６１３
の一部が、接続体６８６により電気的に接続されている。したがって、基板６６１側に形
成された導電膜６１３に、基板６５１側に接続されたＦＰＣ６７２から入力される信号ま
たは電位を、接続部６８７を介して供給することができる。
接続体６８６としては、例えば導電性の粒子を用いることができる。導電性の粒子とし
ては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることが
できる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。ま
たニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を
用いることが好ましい。また接続体６８６として、弾性変形、または塑性変形する材料を
用いることが好ましい。このとき導電性の粒子である接続体６８６は、図１８に示すよう
に上下方向に潰れた形状となる場合がある。こうすることで、接続体６８６と、これと電
気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良など
の不具合の発生を抑制することができる。
接続体６８６は、接着層６４１に覆われるように配置することが好ましい。例えば、硬
化前の接着層６４１に接続体６８６を分散させておけばよい。
図１８では、回路６５９の例としてトランジスタ６０１が設けられている例を示してい
る。
図１８では、トランジスタ６０１及びトランジスタ６０５の例として、チャネルが形成
される半導体膜６５３を２つのゲートで挟持する構成が適用されている。一方のゲートは
導電膜６５４により、他方のゲートは絶縁膜６８２を介して半導体膜６５３と重なる導電
膜６２３により構成されている。このような構成とすることで、トランジスタのしきい値
電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を
供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトラ
ンジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させるこ
とができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路
部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用するこ
とで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配
線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
なお、回路６５９が有するトランジスタと、表示部６６２が有するトランジスタは、同
じ構造であってもよい。また回路６５９が有する複数のトランジスタは、全て同じ構造で
あってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部
６６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のト
ランジスタを組み合わせて用いてもよい。
各トランジスタを覆う絶縁膜６８２、絶縁膜６８３のうち少なくとも一方は、水や水素
などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁膜６８２また
は絶縁膜６８３はバリア膜として機能させることができる。このような構成とすることで
、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能と
なり、信頼性の高い表示パネルを実現できる。
基板６６１側において、着色層６３１、遮光膜６３２を覆って絶縁膜６２１が設けられ
ている。絶縁膜６２１は、平坦化層としての機能を有していてもよい。絶縁膜６２１によ
り、導電膜６１３の表面を概略平坦にできるため、液晶層６１２の配向状態を均一にでき
る。
表示パネル６００を作製する方法の一例について説明する。例えば剥離層を有する支持
基板上に、導電膜６３５、導電膜６６３、絶縁膜６２０を順に形成し、その後、トランジ
スタ６０５、トランジスタ６０６、発光素子６６０等を形成した後、接着層６４２を用い
て基板６５１と支持基板を貼り合せる。その後、剥離層と絶縁膜６２０、及び剥離層と導
電膜６３５のそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。ま
たこれとは別に、着色層６３１、遮光膜６３２、導電膜６１３等をあらかじめ形成した基
板６６１を準備する。そして基板６５１または基板６６１に液晶を滴下し、接着層６４１
により基板６５１と基板６６１を貼り合せることで、表示パネル６００を作製することが
できる。
剥離層としては、絶縁膜６２０及び導電膜６３５との界面で剥離が生じる材料を適宜選
択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と
当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁膜６２０として、窒化シ
リコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好まし
い。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高める
ことが可能で、不純物の濃度が低減され、信頼性の高い表示パネルを実現できる。
導電膜６３５としては、金属酸化物、金属窒化物、または低抵抗化された酸化物半導体
等の酸化物または窒化物を用いることが好ましい。酸化物半導体を用いる場合には、水素
、ボロン、リン、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トラ
ンジスタに用いる半導体層に比べて高められた材料を、導電膜６３５に用いればよい。
＜各構成要素について＞
以下では、上記に示す各構成要素について説明する。なお、先の実施の形態に示す機能
と同様の機能を有する構成についての説明は省略する。
〔接着層〕
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着
剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としては
エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミ
ド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、Ｅ
ＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性
が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を
用いてもよい。
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸
化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用い
ることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を
吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入
することを抑制でき、表示パネルの信頼性が向上するため好ましい。
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出
し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジ
ルコニウム等を用いることができる。
〔接続層〕
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕ
ｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃ
ｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含
まれた樹脂材料などが挙げられる。
〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、
金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層
は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。ま
た、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の
光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料
を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで
、装置を共通化できるほか工程を簡略化できるため好ましい。
以上が各構成要素についての説明である。
＜作製方法例＞
ここでは、可撓性を有する基板を用いた表示パネルの作製方法の例について説明する。
ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層
等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、
表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなど
の素子を備えていてもよい。
また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を
支持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さ
が１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。
可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には
以下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。
もう一つは、基板とは異なる支持基板上に素子層を形成した後、素子層と支持基材を剥離
し、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つ
の方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄く
することで可撓性を持たせる方法もある。
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には
、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基
板を支持基材に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が
容易になるため好ましい。
また、素子層を支持基材上に形成した後に、基板に転置する方法を用いる場合、まず支
持基材上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基
材と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基材と剥離層の界面
、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。
この方法では、支持基材や剥離層に耐熱性の高い材料を用いることで、素子層を形成する
際にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成
できるため、好ましい。
例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の
酸化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン
、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。
素子層と支持基材とを剥離する方法としては、機械的な力を加えることや、剥離層をエ
ッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられ
る。または、剥離界面を形成する２層の熱膨張の違いを利用し、加熱または冷却すること
により剥離を行ってもよい。
また、支持基材と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。
例えば、支持基材としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用い
ることができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、ま
たは鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離
の起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。また、上記の有機樹脂
としては、感光性の材料を用いると、開口部などの形状を容易に作製しやすいため好適で
ある。また、上記のレーザ光としては、例えば、可視光線から紫外線の波長領域の光であ
ることが好ましい。例えば波長が２００ｎｍ以上４００ｎｍ以下の光、好ましくは波長が
２５０ｎｍ以上３５０ｎｍ以下の光を用いることができる。特に、波長３０８ｎｍのエキ
シマレーザを用いると、生産性に優れるため好ましい。また、Ｎｄ：ＹＡＧレーザの第三
高調波である波長３５５ｎｍのＵＶレーザなどの固体ＵＶレーザ（半導体ＵＶレーザとも
いう）を用いてもよい。
または、支持基材と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱す
ることにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流
を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加する
ことにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては
、半導体、金属、絶縁体から選択して用いることができる。
なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いる
ことができる。
以上が可撓性を有する表示パネルを作製する方法についての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態４）
本実施の形態では、上記実施の形態で説明した半導体装置の用途について説明する。上
記実施の形態で説明した半導体装置は、高温環境での使用に耐えられる電子デバイスに適
用することが好ましい。例えば、コンピュータ等の画像を表示しうるディスプレイなどの
電子機器のバッテリーの保護回路の他、電磁調理器または固定電源の電力で駆動する乗物
類（自転車等）等に設けるバッテリーの保護回路として使用することができる。
図１９を参照して、保護回路として機能する半導体装置を備えた応用例の一例について
説明する。
図１９（Ａ）は、保護回路として機能する半導体装置を備えた応用例として、電磁調理
器１０００を示している。電磁調理器１０００は、コイル部１００１に電流を流すことに
よって生じる電磁誘導を利用して調理器等に加熱するものである。また電磁調理器１００
０は、コイル部１００１に流す電流を供給するためのバッテリー１００２、保護回路とし
て機能する半導体装置１００３、及びバッテリー１００２を充電するための太陽電池１０
０４を有する。なお図１９（Ａ）では、バッテリー１００２を充電するための手段として
太陽電池１００４を示したが他の手段で充電する構成でもよい。保護回路として機能する
半導体装置１００３は、高温環境であっても、バッテリー１００２への過電圧の印加を低
減できる。加えて、保護回路の機能が非動作時に流れるオフ電流が極めて低いため、低消
費電力化を図ることができる。
図１９（Ｂ）は、保護回路として機能する半導体装置を備えた応用例として、電動自転
車１０１０を示している。電動自転車１０１０は、モーター部１０１１に電流を流すこと
によって動力を得るものである。また電動自転車１０１０は、モーター部１０１１に流す
電流を供給するためのバッテリー１０１２、及び保護回路として機能する半導体装置１０
１３を有する。なお図１９（Ｂ）では、バッテリー１０１２を充電するための手段として
特に図示しないが、別途発電機等を設けて充電する構成でもよい。保護回路として機能す
る半導体装置１０１３は、高温環境であっても、充電時におけるバッテリー１０１２への
過電圧の印加を低減できる。加えて、保護回路の機能が非動作時に流れるオフ電流が極め
て低いため、低消費電力化を図ることができる。なお、図１９（Ｂ）ではペダルを図示し
たが、なくてもよい。
図１９（Ｃ）は、保護回路として機能する半導体装置を備えた応用例として、電気自動
車１０２０を示している。電気自動車１０２０は、モーター部１０２１に電流を流すこと
によって動力を得るものである。また電気自動車１０２０は、モーター部１０２１に流す
電流を供給するためのバッテリー１０２２、及び保護回路として機能する半導体装置１０
２３を有する。なお図１９（Ｃ）では、バッテリー１０２２を充電するための手段として
特に図示しないが、別途発電機等を設けて充電する構成でもよい。保護回路として機能す
る半導体装置１０２３は、高温環境であっても、充電時におけるバッテリー１０２２への
過電圧の印加を低減できる。加えて、保護回路の機能が非動作時に流れるオフ電流が極め
て低いため、低消費電力化を図ることができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容
に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。
００１ 第１の領域
００２ 第２の領域
００２ａ 第２の領域
００２ｂ 第２の領域
１０ スパッタリングターゲット
１０ａ スパッタリングターゲット
１０ｂ スパッタリングターゲット
１１ 第１の領域
１２ 第２の領域
１１ａ 第１のスパッタ粒子
１２ａ 第２のスパッタ粒子
２０ 陽イオン
３０ プラズマ
４１ 成膜室
５０ａ バッキングプレート
５０ｂ バッキングプレート
５２ ターゲットホルダ
５２ａ ターゲットホルダ
５２ｂ ターゲットホルダ
５４ａ マグネットユニット
５４ｂ マグネットユニット
５４Ｎ１ マグネット
５４Ｎ２ マグネット
５４Ｓ マグネット
５６ マグネットホルダ
５８ 部材
６０ 基板
６２ 基板ホルダ
６４ａ 磁力線
６４ｂ 磁力線
１００ トランジスタ
１０２ 基板
１０４ 絶縁膜
１０６ 導電膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｎ 領域
１１０ 絶縁膜
１１０＿０ 絶縁膜
１１２ 導電膜
１１２＿０ 導電膜
１１２＿１ 導電膜
１１２＿２ 導電膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２２ 絶縁膜
１４０ マスク
１４１ａ 開口部
１４１ｂ 開口部
１４３ 開口部
１５０ トランジスタ
１６０ トランジスタ
３００Ａ トランジスタ
３００Ｂ トランジスタ
３００Ｃ トランジスタ
３００Ｄ トランジスタ
３０２ 基板
３０４ 導電膜
３０６ 絶縁膜
３０７ 絶縁膜
３０８ 酸化物半導体膜
３１２ａ 導電膜
３１２ｂ 導電膜
３１４ 絶縁膜
３１６ 絶縁膜
３１８ 絶縁膜
３２０ａ 導電膜
３２０ｂ 導電膜
３４１ａ 開口部
３４１ｂ 開口部
３４２ａ 開口部
３４２ｂ 開口部
３４２ｃ 開口部
６００ 表示パネル
６０１ トランジスタ
６０４ 接続部
６０５ トランジスタ
６０６ トランジスタ
６０７ 接続部
６１２ 液晶層
６１３ 導電膜
６１７ 絶縁膜
６２０ 絶縁膜
６２１ 絶縁膜
６２３ 導電膜
６３１ 着色層
６３２ 遮光膜
６３３ａ 配向膜
６３３ｂ 配向膜
６３４ 着色層
６３５ 導電膜
６４０ 液晶素子
６４１ 接着層
６４２ 接着層
６４３ 導電膜
６４４ ＥＬ層
６４５ａ 導電膜
６４５ｂ 導電膜
６４６ 絶縁膜
６４７ 絶縁膜
６４８ 導電膜
６４９ 接続層
６５１ 基板
６５２ 導電膜
６５３ 半導体膜
６５４ 導電膜
６５５ 開口
６５６ 偏光板
６５９ 回路
６６０ 発光素子
６６１ 基板
６６２ 表示部
６６３ 導電膜
６６６ 配線
６７２ ＦＰＣ
６７３ ＩＣ
６８１ 絶縁膜
６８２ 絶縁膜
６８３ 絶縁膜
６８４ 絶縁膜
６８５ 絶縁膜
６８６ 接続体
６８７ 接続部
１０００ 電磁調理器
１００１ コイル部
１００２ バッテリー
１００３ 半導体装置
１００４ 太陽電池
１０１０ 電動自転車
１０１１ モーター部
１０１２ バッテリー
１０１３ 半導体装置
１０２０ 電気自動車
１０２１ モーター部
１０２２ バッテリー
１０２３ 半導体装置

Claims (11)

  1. 酸化物半導体を有するトランジスタであって、
    前記トランジスタは、前記酸化物半導体に接するソース電極又はドレイン電極を有し、
    前記酸化物半導体は、第１の領域と、第２の領域と、を有し、
    前記第１の領域は、元素Ｍ（元素Ｍは、Ｇａ、Ａｌ、Ｓｉ、Ｙ、Ｂ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）を含み、
    前記第２の領域は、インジウムを含み、
    前記第２の領域における元素Ｍに対するインジウムの原子数比は、前記第１の領域における元素Ｍに対するインジウムの原子数比よりも大きく、
    前記第１の領域、及び前記第２の領域は、モザイク状に配置される、トランジスタ。
  2. 請求項１において、
    前記酸化物半導体は、さらに第３の領域を有し、
    前記第１の領域は、ガリウム酸化物またはガリウム亜鉛酸化物を含み、
    前記第２の領域は、インジウム酸化物またはインジウム亜鉛酸化物を含み、
    前記第３の領域は、亜鉛酸化物を含む、トランジスタ。
  3. 請求項２において、
    前記酸化物半導体が有するインジウム、ガリウム、及び亜鉛の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍である、トランジスタ。
  4. 請求項２において、
    前記酸化物半導体が有するインジウム、ガリウム、及び亜鉛の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍である、トランジスタ。
  5. 請求項２において、
    前記酸化物半導体が有するインジウム、インジウム、ガリウム、及び亜鉛の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍である、トランジスタ。
  6. 請求項１乃至５のいずれか一項において、
    前記第１の領域は、径が１ｎｍ以上２ｎｍ以下またはその近傍値の微結晶を有する、トランジスタ。
  7. 請求項１乃至６のいずれか一項において、
    前記酸化物半導体の電子線回折パターン像において、リング状の領域に複数のスポットが観察される、トランジスタ。
  8. 請求項１乃至７のいずれか一項において
    前記ゲート絶縁膜は、窒化シリコンを含む、トランジスタ。
  9. 請求項１乃至８のいずれか一項に記載のトランジスタを有する表示装置であって、
    表示部を有し、
    前記表示部の画素トランジスタとして前記トランジスタを有する、表示装置。
  10. 請求項１乃至８のいずれか一項に記載のトランジスタを有する表示装置であって、
    表示部を有し、
    前記表示部の駆動トランジスタとして前記トランジスタを有する、表示装置。
  11. 請求項１乃至８のいずれか一項に記載のトランジスタを有する表示装置であって、
    表示部と、ゲートドライバを有し、
    前記ゲートドライバが前記トランジスタを有する、表示装置。
JP2021000951A 2016-06-03 2021-01-06 トランジスタ及び表示装置 Active JP7119141B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022124062A JP7360515B2 (ja) 2016-06-03 2022-08-03 半導体装置
JP2023170296A JP2023174723A (ja) 2016-06-03 2023-09-29 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016112153 2016-06-03
JP2016112153 2016-06-03
JP2016113026 2016-06-06
JP2016113026 2016-06-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017108895A Division JP6821513B2 (ja) 2016-06-03 2017-06-01 トランジスタ及び表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022124062A Division JP7360515B2 (ja) 2016-06-03 2022-08-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2021073696A true JP2021073696A (ja) 2021-05-13
JP7119141B2 JP7119141B2 (ja) 2022-08-16

Family

ID=60479188

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2017108895A Active JP6821513B2 (ja) 2016-06-03 2017-06-01 トランジスタ及び表示装置
JP2021000951A Active JP7119141B2 (ja) 2016-06-03 2021-01-06 トランジスタ及び表示装置
JP2022124062A Active JP7360515B2 (ja) 2016-06-03 2022-08-03 半導体装置
JP2023170296A Pending JP2023174723A (ja) 2016-06-03 2023-09-29 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017108895A Active JP6821513B2 (ja) 2016-06-03 2017-06-01 トランジスタ及び表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022124062A Active JP7360515B2 (ja) 2016-06-03 2022-08-03 半導体装置
JP2023170296A Pending JP2023174723A (ja) 2016-06-03 2023-09-29 半導体装置

Country Status (3)

Country Link
US (3) US10461197B2 (ja)
JP (4) JP6821513B2 (ja)
WO (1) WO2017208109A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121634A (ja) * 2017-12-28 2019-07-22 日本放送協会 薄膜トランジスタおよびその製造方法
KR20230164225A (ko) * 2018-02-01 2023-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP7116553B2 (ja) * 2018-02-14 2022-08-10 日本放送協会 薄膜トランジスタおよびその製造方法
WO2019163811A1 (ja) * 2018-02-22 2019-08-29 三菱マテリアル株式会社 酸化物膜、酸化物膜の製造方法、及び、窒素含有酸化物スパッタリングターゲット
US10991579B2 (en) * 2018-05-02 2021-04-27 Applied Materials, Inc. Methods of making and using tin oxide film with smooth surface morphologies from sputtering target including tin and dopant
CN112335024A (zh) * 2018-07-06 2021-02-05 株式会社半导体能源研究所 金属氧氮化物膜的制造方法
US20210343876A1 (en) * 2018-08-01 2021-11-04 Idemitsu Kosan Co.,Ltd. Crystal structure compound, oxide sintered body, sputtering target, crystalline oxide thin film, amorphous oxide thin film, thin film transistor and electronic equipment
KR20210051551A (ko) 2019-10-30 2021-05-10 엘지디스플레이 주식회사 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100056970A (ko) * 2008-11-20 2010-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제조방법
JP2015062250A (ja) * 2014-11-27 2015-04-02 株式会社半導体エネルギー研究所 トランジスタ
US20150243738A1 (en) * 2014-02-21 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, transistor, semiconductor device, display device, and electronic appliance
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
JP2016056446A (ja) * 2014-05-02 2016-04-21 株式会社半導体エネルギー研究所 酸化物の作製方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US9306078B2 (en) * 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
US20150357480A1 (en) 2008-09-08 2015-12-10 Gang Yu Stable metal-oxide thin film transistor and method of making
US8330156B2 (en) * 2008-12-26 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with a plurality of oxide clusters over the gate insulating layer
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5654648B2 (ja) * 2012-08-10 2015-01-14 株式会社半導体エネルギー研究所 金属酸化物膜
JP6150478B2 (ja) * 2012-08-29 2017-06-21 公益財団法人電磁材料研究所 複相構造薄膜材料
TWI746200B (zh) * 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6325229B2 (ja) * 2012-10-17 2018-05-16 株式会社半導体エネルギー研究所 酸化物膜の作製方法
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9356156B2 (en) 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160064406A1 (en) * 2014-09-02 2016-03-03 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US9991393B2 (en) * 2014-10-16 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
US9324739B1 (en) * 2014-11-03 2016-04-26 Ishiang Shih Thin film transistors with metal oxynitride active channels for electronic displays
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US10139663B2 (en) 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102556718B1 (ko) 2015-06-19 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
US9860465B2 (en) 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100056970A (ko) * 2008-11-20 2010-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제조방법
JP2014039047A (ja) * 2008-11-20 2014-02-27 Semiconductor Energy Lab Co Ltd 酸化物半導体層の作製方法、半導体装置の作製方法、および半導体装置
US20150243738A1 (en) * 2014-02-21 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, transistor, semiconductor device, display device, and electronic appliance
JP2016074580A (ja) * 2014-02-21 2016-05-12 株式会社半導体エネルギー研究所 半導体膜、トランジスタ及び半導体装置、並びに表示装置、電子機器
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
JP2016056446A (ja) * 2014-05-02 2016-04-21 株式会社半導体エネルギー研究所 酸化物の作製方法
JP2015062250A (ja) * 2014-11-27 2015-04-02 株式会社半導体エネルギー研究所 トランジスタ

Also Published As

Publication number Publication date
US10461197B2 (en) 2019-10-29
JP7360515B2 (ja) 2023-10-12
US20170352763A1 (en) 2017-12-07
JP2017218675A (ja) 2017-12-14
JP2023174723A (ja) 2023-12-08
JP6821513B2 (ja) 2021-01-27
US11482625B2 (en) 2022-10-25
JP7119141B2 (ja) 2022-08-16
US20200013894A1 (en) 2020-01-09
JP2022161934A (ja) 2022-10-21
US20230013303A1 (en) 2023-01-19
WO2017208109A1 (en) 2017-12-07
US11929438B2 (en) 2024-03-12

Similar Documents

Publication Publication Date Title
JP6821513B2 (ja) トランジスタ及び表示装置
JP6867247B2 (ja) トランジスタの作製方法
JP7238014B2 (ja) トランジスタ
JP7282236B2 (ja) 表示装置
JP2021044567A (ja) トランジスタ
JP2020194964A (ja) トランジスタ及び表示装置
JP2023015255A (ja) 複合酸化物
JP2017222563A (ja) 金属酸化物
JP7048707B2 (ja) トランジスタおよび表示装置
WO2017212362A1 (ja) スパッタリングターゲット、およびスパッタリングターゲットの作製方法
JP2018070990A (ja) 複合酸化物、トランジスタ、表示装置、及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220803

R150 Certificate of patent or registration of utility model

Ref document number: 7119141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150