JP2015062250A - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP2015062250A
JP2015062250A JP2014240431A JP2014240431A JP2015062250A JP 2015062250 A JP2015062250 A JP 2015062250A JP 2014240431 A JP2014240431 A JP 2014240431A JP 2014240431 A JP2014240431 A JP 2014240431A JP 2015062250 A JP2015062250 A JP 2015062250A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
metal
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014240431A
Other languages
English (en)
Inventor
宮永 昭治
Shoji Miyanaga
昭治 宮永
坂田 淳一郎
Junichiro Sakata
淳一郎 坂田
坂倉 真之
Masayuki Sakakura
真之 坂倉
高橋 正弘
Masahiro Takahashi
正弘 高橋
英幸 岸田
Hideyuki Kishida
英幸 岸田
山崎 舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014240431A priority Critical patent/JP2015062250A/ja
Publication of JP2015062250A publication Critical patent/JP2015062250A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】電気特性の良好な、酸化物半導体を用いた薄膜トランジスタを提供する。【解決手段】薄膜トランジスタの構造を、基板10上に形成されたゲート電極20と、ゲート電極20上のゲート絶縁膜30と、ゲート電極20およびゲート絶縁膜30上の酸化物半導体膜40と、酸化物半導体膜40上の金属膜70と、を有し、酸化物半導体膜40は、金属膜70との界面に、酸化物半導体膜40の他の領域より金属濃度が高い領域50(高金属濃度領域50)を有する構造とする。高金属濃度領域50には、酸化物半導体膜に含まれる金属が、結晶粒あるいは微結晶として存在していてもよい。【選択図】図1

Description

技術分野は、酸化物半導体を用いた薄膜トランジスタに関する。
近年、ポリシリコンにより得られる高い移動度およびアモルファスシリコンにより得ら
れる均一な素子特性を兼ね備えた新たな半導体材料として、酸化物半導体が注目されてい
る。例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などが半導体特性
を示す金属酸化物としてあげられる。
特許文献1および2では、半導体特性を示す金属酸化物をチャネル形成領域に用いる薄
膜トランジスタが提案されている。
特開2007−123861号公報 特開2007−96055号公報
電気特性の良好な、酸化物半導体を用いた薄膜トランジスタを提供することを課題とす
る。
本発明の一態様は、基板上に形成されたゲート電極と、ゲート電極上のゲート絶縁膜と
、ゲート電極およびゲート絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の金属膜と、
を有し、酸化物半導体膜は、金属膜との界面に、酸化物半導体膜の他の領域より金属濃度
が高い領域(高金属濃度領域)を有することを特徴とする薄膜トランジスタである。
高金属濃度領域には、酸化物半導体膜に含まれる金属が、結晶粒あるいは微結晶として
存在していてもよい。
本発明の一態様は、基板上に形成されたゲート電極と、ゲート電極上のゲート絶縁膜と
、ゲート電極およびゲート絶縁膜上のインジウム、ガリウムおよび亜鉛を含む酸化物半導
体膜と、酸化物半導体膜上のチタン膜と、を有し、酸化物半導体膜は、チタン膜との界面
に、酸化物半導体膜の他の領域よりインジウムの濃度が高い領域を有することを特徴とす
る薄膜トランジスタである。
酸化物半導体膜の他の領域よりインジウムの濃度が高い領域には、インジウムが結晶粒
あるいは微結晶として存在していてもよい。
電気特性の良好な、酸化物半導体を用いた薄膜トランジスタを提供することができる。
酸化物半導体を用いた薄膜トランジスタの断面模式図 図1に示す薄膜トランジスタにおけるソース電極−ドレイン電極間のエネルギーバンド図 IGZO中における、金属と酸素の結晶構造を示す図 タングステン膜と酸化物半導体膜の界面近傍における、金属原子と酸素原子の構造モデルを示す図 モリブデン膜と酸化物半導体膜の界面近傍における、金属原子と酸素原子の構造モデルを示す図 チタン膜と酸化物半導体膜の界面近傍における、金属原子と酸素原子の構造モデルを示す図 (A)試料1のC−V特性を示すグラフ、(B)試料1のVgと(1/C)との関係を示すグラフ (A)試料2のC−V特性を示すグラフ、(B)試料2のVgと(1/C)との関係を示すグラフ 図1に示す薄膜トランジスタを適用した電子機器の例を示す図
以下、開示される発明の実施の形態について、図面を用いて説明する。ただし、発明は
以下の説明に限定されず、その発明の趣旨およびその範囲から逸脱することなく、その態
様および詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがっ
て、発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
図1(A)は、酸化物半導体を用いた薄膜トランジスタの断面模式図である。この薄膜
トランジスタは、基板10,ゲート電極20,ゲート絶縁膜30,酸化物半導体膜40,
酸化物半導体膜40の他の領域より金属濃度が高い領域50(以下「高金属濃度領域50
」と記す),金属膜70および絶縁膜80で構成されている。
図1(A)に示す薄膜トランジスタは、チャネルエッチ構造のボトムゲート型である。
ただし、薄膜トランジスタの構造はこれに限定されるものでなく、任意のトップゲート構
造、ボトムゲート構造などを用いることができる。
基板10は、ガラス基板が適切である。後の加熱処理の温度が高い場合には、ガラス基
板のなかでも、歪点が730℃以上のものを用いるとよい。また、耐熱性を考えると、ホ
ウ酸(B)より、酸化バリウム(BaO)を多く含むガラス基板が好適である。
ガラス基板以外にも、セラミック基板、石英ガラス基板、石英基板、サファイア基板な
どの絶縁体でなる基板を、基板10として用いてもよい。他にも、結晶化ガラスなどを、
基板10として用いることができる。
また、下地膜となる絶縁膜を、基板10とゲート電極20との間に設けてもよい。下地
膜は、基板10からの不純物元素の拡散を防止する機能を有する。なお、下地膜は、窒化
珪素、酸化珪素、窒化酸化珪素あるいは酸化窒化珪素から選ばれた一または複数の膜によ
り形成することができる。
ゲート電極20としては、金属導電膜を用いることができる。金属導電膜の材料として
は、アルミニウム(Al),クロム(Cr),銅(Cu),タンタル(Ta),チタン(
Ti),モリブデン(Mo)あるいはタングステン(W)から選ばれた元素、またはこれ
らの元素を成分とする合金などを用いることができる。例えば、チタン膜−アルミニウム
膜−チタン膜の3層構造あるいはモリブデン膜−アルミニウム膜−モリブデン膜の3層構
造などを用いることができる。なお、金属導電膜は3層構造に限られず、単層、または2
層構造、あるいは4層以上の積層構造を用いてもよい。
酸化物半導体膜40としては、四元系金属酸化物であるIn−Sn−Ga−Zn−O膜
や、三元系金属酸化物であるIn−Ga−Zn−O膜,In−Sn−Zn−O膜,In−
Al−Zn−O膜,Sn−Ga−Zn−O膜,Al−Ga−Zn−O膜,Sn−Al−Z
n−O系や、二元系金属酸化物であるIn−Zn−O膜,Sn−Zn−O膜,Al−Zn
−O膜,Zn−Mg−O膜,Sn−Mg−O膜,In−Mg−O膜や、In−O膜,Sn
−O膜,Zn−O膜などを用いることができる。また、上記酸化物半導体膜それぞれは、
酸化シリコン(SiO)を含んでもよい。
また、酸化物半導体膜40としては、InMO(ZnO)(m>0)で表記される
構造の酸化物半導体膜を用いることもできる。ここで、Mは、ガリウム(Ga),アルミ
ニウム(Al),マンガン(Mn)およびコバルト(Co)から選ばれた一または複数の
金属元素を示す。Mに該当する例として、ガリウム単体、ガリウムおよびアルミニウム、
ガリウムおよびマンガンあるいはガリウムおよびコバルト、などがあげられる。
なお、InMO(ZnO)(m>0)で表記される構造の酸化物半導体膜のうち、
Mとしてガリウム(Ga)を含む構造の酸化物半導体を、In−Ga−Zn−O系酸化物
半導体とも記す。
酸化物半導体膜40は、ドナーの原因と考えられる水素、水分、水酸基または水酸化物
(水素化合物ともいう)などの不純物を意図的に排除したのち、これらの不純物の排除工
程において同時に減少してしまう酸素を供給することで、高純度化および電気的にi型(
真性)化されている。薄膜トランジスタの電気的特性の変動を抑制するためである。
酸化物半導体膜40中の水素が少ないほど、酸化物半導体膜40はi型に近づく。した
がって、酸化物半導体膜40に含まれる水素は、5×1019/cm以下、好ましくは
5×1018/cm以下、より好ましくは5×1017/cm以下、または5×10
16/cm未満とするとよい。当該水素濃度は、二次イオン質量分析法(SIMS;S
econdary Ion Mass Spectrometry)により測定できる。
酸化物半導体膜40に含まれる水素を極力除去することで、酸化物半導体膜40中のキ
ャリア密度は、5×1014/cm未満、好ましくは5×1012/cm以下、より
好ましくは5×1010/cm以下となる。当該キャリア密度は、CV(容量および電
圧)測定により、測定できる。
また、酸化物半導体は、ワイドギャップ半導体である。例えば、シリコンのバンドギャ
ップは1.12eVであるのに対して、In−Ga−Zn−O系酸化物半導体のバンドギ
ャップは3.15eVであることからも、明らかである。
ワイドギャップ半導体である酸化物半導体は、少数キャリア密度が低く、また、少数キ
ャリアが誘起されにくい。そのため、酸化物半導体膜40を用いた薄膜トランジスタにお
いては、トンネル電流が発生し難く、ひいては、オフ電流が流れ難いといえる。したがっ
て、酸化物半導体膜40を用いた薄膜トランジスタのチャネル幅1μmあたりのオフ電流
として、100aA/μm以下、好ましくは10aA/μm以下、より好ましくは1aA
/μm以下を実現できる。
また、ワイドギャップ半導体である酸化物半導体膜40を用いた薄膜トランジスタにお
いては、衝突イオン化ならびにアバランシェ降伏が起きにくい。したがって、酸化物半導
体膜40を用いた薄膜トランジスタは、ホットキャリア劣化への耐性があるといえる。ホ
ットキャリア劣化の主な要因は、アバランシェ降伏によってキャリアが増大し、高速に加
速されたキャリアがゲート絶縁膜へ注入されることにあるためである。
金属膜70は、ソース電極またはドレイン電極として用いられる。金属膜70としては
、アルミニウム(Al),クロム(Cr),銅(Cu),タンタル(Ta),チタン(T
i),モリブデン(Mo)あるいはタングステン(W)などの金属材料、またはこれらの
金属材料を成分とする合金材料を用いることができる。また、金属膜70は、アルミニウ
ム(Al),銅(Cu)などの金属膜の一方または双方に、クロム(Cr),タンタル(
Ta),チタン(Ti),モリブデン(Mo)またはタングステン(W)などの高融点金
属膜を積層させた構成としてもよい。なお、シリコン(Si),チタン(Ti),タンタ
ル(Ta),タングステン(W),モリブデン(Mo),クロム(Cr),ネオジム(N
d),スカンジウム(Sc)またはイットリウム(Y)など、アルミニウム膜に生ずるヒ
ロックやウィスカーの発生を防止する元素が添加されているアルミニウム材料を用いるこ
とで、耐熱性にすぐれた金属膜70を得ることができる。
図1(B)は、図1(A)における領域100を拡大した断面模式図である。
図1(B)に示すように、高金属濃度領域50には、酸化物半導体膜40に含まれる金
属が、結晶粒あるいは微結晶として存在していてもよい。
図2は、図1に示す構成の薄膜トランジスタにおける、ソース電極−ドレイン電極間の
エネルギーバンド図(模式図)である。この図は、ソース電極−ドレイン電極間の電位差
がゼロである場合に該当する。
このエネルギーバンド図において、金属は縮退しているため、伝導帯とフェルミ準位と
は一致している。なお、高金属濃度領域50は金属として扱っている。また、不純物を極
力除去することにより、酸化物半導体膜40は高純度化および電気的にi型(真性)化し
ている。その結果、フェルミ準位(E)は真性フェルミ準位(E)と同程度とするこ
とができる。
このエネルギーバンド図より、酸化物半導体膜40と高金属濃度領域50との界面には
障壁が存在しておらず、良好なコンタクトが得られていることがわかる。
(実施の形態2)
図1に示す構成の薄膜トランジスタの作成工程について説明する。
まず、絶縁表面を有する基板10上に導電膜を形成した後、第1のフォトリソグラフィ
工程によりゲート電極20を形成する。
第1のフォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成し
てもよい。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しない
ため、製造コストを低減できる。
次いで、ゲート電極20上にゲート絶縁膜30を形成する。
ゲート絶縁膜30は、プラズマCVD法またはスパッタリング法などの方法により成膜
する。ゲート絶縁膜30としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒
化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸
化アルミニウムまたは酸化ハフニウムなどの膜が好適である。
酸化物半導体膜40と接するゲート絶縁膜30は、緻密で絶縁耐性が高い膜であること
が望まれる。そのため、特に、μ波(2.45GHz)を用いた高密度プラズマCVD法
により、ゲート絶縁膜30を成膜することが適している。
このようにして得られた緻密で絶縁耐性が高い膜であるゲート絶縁膜30と、不純物を
極力除去してi型に近づけた酸化物半導体膜40との界面特性は良好となる。
仮に、酸化物半導体膜40と、ゲート絶縁膜30との界面特性が不良であるとすると、
ゲートバイアス・熱ストレス試験(BT試験:85℃,2×10V/cm,12時間)
において、不純物と酸化物半導体の主成分との結合手が切断され、生成された不対結合手
により、しきい値電圧のドリフトが誘発される結果となる。
ゲート絶縁膜30は、窒化物絶縁膜と、酸化物絶縁膜との積層構造としてもよい。例え
ば、第1のゲート絶縁膜としてスパッタリング法により膜厚50nm以上200nm以下
の窒化シリコン膜(SiN(y>0))を形成した後、第1のゲート絶縁膜上に第2の
ゲート絶縁膜として膜厚5nm以上300nm以下の酸化シリコン膜(SiO(x>0
))を形成することによって、積層構造のゲート絶縁膜30とすることができる。ゲート
絶縁膜30の膜厚は、薄膜トランジスタに要求される特性によって適宜設定すればよく、
350nmないし400nm程度でもよい。
好ましくは、ゲート絶縁膜30成膜の前処理として、スパッタリング装置の予備加熱室
において、ゲート電極20が形成された基板10を予備加熱することによって、基板10
に吸着した水素ならびに水分などの不純物を脱離および排気するとよい。その後形成され
るゲート絶縁膜30および酸化物半導体膜40に、水素ならびに水分などの不純物が極力
含まれないようにするためである。また、ゲート絶縁膜30までが形成された基板10を
予備加熱してもよい。
予備加熱の温度としては、100℃以上400℃以下が適切である。150℃以上30
0℃以下であれば、さらに好適である。また、予備加熱室における排気手段は、クライオ
ポンプが適切である。
次いで、ゲート絶縁膜30上に、酸化物半導体膜40を形成する。酸化物半導体膜40
は、膜厚2nm以上200nm以下が適切である。
酸化物半導体膜40は、スパッタリング法により成膜する。スパッタリング法は、希ガ
ス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスおよび酸素の混合雰囲
気下において行う。
スパッタリング法による酸化物半導体膜40の成膜に用いるターゲットとして、酸化亜
鉛を主成分とする金属酸化物のターゲットを用いることができる。また、組成比がそれぞ
れ、In:Ga:ZnO=1:1:1[mol%]、In:Ga:Zn=1
:1:0.5[atom%]、In:Ga:Zn=1:1:1[atom%]またはIn
:Ga:Zn=1:1:2[atom%])であるインジウム(In)、ガリウム(Ga
)および亜鉛(Zn)を含む酸化物半導体ターゲットを用いることもできる。また、当該
酸化物半導体ターゲットの充填率は、90%以上100%以下が適切である。95%以上
99.9%以下であれば、さらに好適である。充填率の高い酸化物半導体ターゲットを用
いるほど、より緻密な酸化物半導体膜を成膜できるためである。
酸化物半導体膜40成膜前に、減圧状態の処理室内に基板10を保持し、基板10を室
温ないし400℃未満の温度に加熱する。それから、処理室内の残留水分を除去しつつ、
水素および水分が除去されたスパッタガスを導入しながら、基板10とターゲットとの間
に電圧を印加することによって、基板10上に酸化物半導体膜40を成膜する。
処理室内の残留水分を除去する排気手段には、吸着型の真空ポンプを用いることが適切
である。例として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなど
があげられる。また、排気手段として、ターボポンプにコールドトラップを加えたものを
用いることもできる。処理室内より、水(HO)など水素原子を含む化合物(より好ま
しくは炭素原子を含む化合物も)等を排気することにより、当該処理室において成膜した
酸化物半導体膜40に含まれる不純物の濃度を低減できる。また、クライオポンプにより
処理室内に残留する水分を除去しつつスパッタ成膜を行うことにより、酸化物半導体膜4
0を成膜する際の基板10の温度を、室温ないし400℃未満とすることができる。
なお、酸化物半導体膜40をスパッタリング法により成膜する前に、逆スパッタによっ
て、ゲート絶縁膜30の表面に付着しているゴミを除去するとよい。逆スパッタとは、タ
ーゲット側に電圧を印加せずに、基板側にRF電源を用いて電圧を印加することにより生
じる反応性プラズマによって、基板表面を洗浄する方法である。なお、逆スパッタは、ア
ルゴン雰囲気中で行う。また、アルゴンにかえて、窒素、ヘリウムあるいは酸素などを用
いてもよい。
酸化物半導体膜40成膜後、酸化物半導体膜40の脱水化または脱水素化を行う。脱水
化または脱水素化のための加熱処理の温度は、400℃以上750℃以下が適切であり、
特に425℃以上であることが好適である。なお、加熱処理時間は、当該加熱処理の温度
が425℃以上であれば1時間以下でよいが、425℃以下であれば加熱処理時間は1時
間よりも長くするべきである。
例えば、加熱処理装置の一つである電気炉に、酸化物半導体膜40が形成された基板1
0を導入し、窒素雰囲気下において加熱処理を行う。その後、同じ炉に高純度の酸素ガス
、高純度の一酸化二窒素(NO)ガスまたは超乾燥エア(露点が−40℃以下、好まし
くは−60℃以下で、窒素と酸素が4対1の割合で混合された気体)を導入して冷却を行
う。酸素ガスまたはNOガスには、水、水素などが含まれないことが望まれる。また、
酸素ガスまたはNOガスの純度を、6N(99.9999%)以上、好ましくは7N(
99.99999%)以上、(すなわち酸素ガスまたはNOガス中の不純物濃度を1p
pm以下、好ましくは0.1ppm以下)とすることが適切である。
なお、加熱処理装置は電気炉に限られず、例えば、GRTA(Gas Rapid T
hermal Anneal)装置、LRTA(Lamp Rapid Thermal
Anneal)装置などのRTA(Rapid Thermal Anneal)装置
を用いることができる。
また、酸化物半導体膜40の脱水化または脱水素化のための加熱処理は、島状に加工す
る前後を問わず、酸化物半導体膜40に対して行うことができる。
以上の工程を経て、酸化物半導体膜40全体を酸素過剰な状態とすることによって、酸
化物半導体膜40全体を高抵抗化、すなわちI型化させる。
次いで、ゲート絶縁膜30および酸化物半導体膜40上に、金属膜70を形成する。金
属膜70は、スパッタリング法や真空蒸着法などで成膜すればよい。また、金属膜70は
、単層構造であってもよいし、2層以上の積層構造であってもよい。
その後、第3のフォトリソグラフィ工程により、金属膜70上にレジストマスクを形成
し、選択的にエッチングを行ってソース電極およびドレイン電極を形成した後、レジスト
マスクを除去する。
薄膜トランジスタのチャネル長Lは、酸化物半導体膜40上で隣り合うソース電極の下
端部と、ドレイン電極の下端部との間隔幅によって決定される。すなわち、第3のフォト
リソグラフィ工程におけるレジストマスク形成時の露光の程度によって、薄膜トランジス
タのチャネル長Lが決定されるといえる。第3のフォトリソグラフィ工程におけるレジス
トマスク形成時の露光には、紫外線、KrFレーザ光ならびにArFレーザ光を用いるこ
とができる。また、チャネル長Lを25nm未満とする場合には、数nmないし数10n
mの極めて波長が短い超紫外線(Extreme Ultraviolet)を用いて露
光すればよい。超紫外線による露光は、解像度が高く焦点深度も大きいためである。した
がって、薄膜トランジスタのチャネル長Lは、露光に用いる光の種類によって、10nm
以上1000nm以下とすることが可能である。
なお、金属膜70をエッチングする際に、酸化物半導体膜40を除去しないようにする
ため、金属膜70の材料および酸化物半導体膜40の材料ならびにエッチング条件を適宜
調節する必要がある。
一例として、金属膜70としてチタン膜を用い、かつ、酸化物半導体膜40としてIn
−Ga−Zn−O系酸化物半導体を用いた場合には、エッチャントとして過水アンモニア
水(アンモニア、水および過酸化水素水の混合液)を用いるとよい。
なお、第3のフォトリソグラフィ工程において、酸化物半導体膜40の一部のみがエッ
チングされることによって、溝部(凹部)を有する酸化物半導体膜40となることがあり
得る。また、ソース電極およびドレイン電極を形成するためのレジストマスクは、インク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると、フォト
マスクを使用しないため、製造コストを低減できる。
ソース電極およびドレイン電極を形成後、一酸化二窒素(NO)、窒素(N)また
はアルゴン(Ar)などのガスを用いたプラズマ処理によって、露出している酸化物半導
体膜40の表面に付着した吸着水などを除去してもよい。当該プラズマ処理には、酸素お
よびアルゴンの混合ガスを用いることもできる。
プラズマ処理を行った場合は、そのまま大気に触れることなく、酸化物半導体膜40の
一部に接する、絶縁膜80を形成する。図1に示す薄膜トランジスタでは、酸化物半導体
膜40が、金属膜70と重ならない領域において、酸化物半導体膜40と絶縁膜80とが
接するように形成されている。
絶縁膜80の一例として、酸化物半導体膜40および金属膜70が形成された基板10
を、室温ないし100℃未満の温度に加熱した後、水素および水分が除去された高純度酸
素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて成膜した、欠陥を
含む酸化シリコン膜があげられる。
絶縁膜80は、処理室内の残留水分を除去しつつ成膜することが適している。酸化物半
導体膜40および絶縁膜80に水素、水酸基または水分が含まれないようにするためであ
る。
処理室内の残留水分を除去する排気手段には、吸着型の真空ポンプを用いることが適切
である。例として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなど
があげられる。また、排気手段として、ターボポンプにコールドトラップを加えたものを
用いることもできる。処理室内より、水素原子や、水(HO)など水素原子を含む化合
物等を排気することにより、当該処理室において成膜した絶縁膜80に含まれる不純物の
濃度を低減できる。
なお、絶縁膜80としては、酸化シリコン膜の他に、酸化窒化シリコン膜、酸化アルミ
ニウム膜または酸化窒化アルミニウム膜などを用いることもできる。
絶縁膜80の成膜後に、不活性ガス雰囲気下または窒素ガス雰囲気下において、100
℃ないし400℃、好ましくは150℃以上350℃未満の加熱処理を行ってもよい。加
熱処理を行うと、酸化物半導体膜40中に含まれる水素、水分、水酸基または水素化物な
どの不純物が、欠陥を含む絶縁膜80中に拡散する。その結果、酸化物半導体膜40中に
含まれる不純物を、より低減させることができる。
また、当該加熱処理によって、酸化物半導体膜40と金属膜70との界面に、高金属濃
度領域50が形成される。
なお、高金属濃度領域50は、金属膜70の形成前に、スパッタリング法などを用いて
酸化物半導体膜40上に形成してもよい。
以上の工程により、図1に示す構成の薄膜トランジスタを形成することができる。
(実施の形態3)
図1に示す構成の薄膜トランジスタの、酸化物半導体膜40と金属膜70との界面にお
いて、高金属濃度領域50が形成される現象について、計算科学により検証した結果を示
す。
以下の計算において、酸化物半導体膜40は、In−Ga−Zn−O系酸化物半導体か
らなる膜である場合を考える。また、金属膜70は、タングステン(W)膜、モリブデン
(Mo)膜、チタン(Ti)膜のいずれかである場合を考える。
[高金属濃度領域50が形成される現象について]
最初に、In−Ga−Zn−O系酸化物半導体を構成しているインジウム、ガリウム、
亜鉛それぞれの酸化物が、酸素欠損状態を形成するために必要なエネルギー(欠損形成エ
ネルギーEdef)を計算する。
欠損形成エネルギーEdefは、次の式(1)で定義される。

ただし、E(An−1)は酸素欠損のある酸化物An−1のエネルギー、E(
O)は酸素分子のエネルギーの半分、E(A)は酸素欠損のある酸化物A
エネルギーである。また、Aは、インジウム単独、ガリウム単独、亜鉛単独、インジウム
とガリウムと亜鉛、のいずれかがあてはまる。
また、欠損濃度nと、欠損形成エネルギーEdefとの関係は、近似的に次の式(2)
で表される。

ただし、Nは欠損が形成されていない状態における酸素位置の数、kはボルツマン定
数、Tは絶対温度である。
式(2)より、欠損形成エネルギーEdefが大きくなると、酸素欠損の濃度n、すな
わち酸素の欠損量は小さくなることが分かる。
欠損形成エネルギーEdefの計算には、密度汎関数法のプログラムであるCASTE
Pを用いる。密度汎関数の方法として平面波基底擬ポテンシャル法を用い、汎関数はGG
APBEを用いる。カットオフエネルギーは、500eVを用いる。k点は、IGZOに
ついては3×3×1、Inについては2×2×2、Gaについては2×3×
2、ZnOについては4×4×1のグリッドを用いる。
結晶構造は、IGZO結晶については対称性R−3(国際番号:148)の構造につい
てa軸、b軸にそれぞれ2倍した84原子の構造に対して、Ga、Znをエネルギーが最
小になるように配置した構造を用いる。Inについては80原子のbixbyit
e構造を、Gaについては80原子のβ−Gallia構造を、ZnOについては
80原子のウルツ構造を用いる。
表1は、式(1)において、Aがそれぞれ、インジウム単独、ガリウム単独、亜鉛単独
、インジウムとガリウムと亜鉛の場合とした、欠損形成エネルギーEdefの値を示した
表である。
IGZO(Model1)の欠損形成エネルギーEdefは、Aがインジウムとガリウ
ムと亜鉛の場合に、IGZO結晶中において、インジウム3つと亜鉛1つに隣接する酸素
(図3(A)参照)についての値である。
IGZO(Model2)の欠損形成エネルギーEdefは、Aがインジウムとガリウ
ムと亜鉛の場合に、IGZO結晶中において、インジウム3つとガリウム1つに隣接する
酸素(図3(B)参照)についての値である。
IGZO(Model3)の欠損形成エネルギーEdefは、Aがインジウムとガリウ
ムと亜鉛の場合に、IGZO結晶中において、亜鉛2つとガリウム2つに隣接する酸素(
図3(C)参照)についての値である。
欠損形成エネルギーEdefの値が大きいほど、酸素欠損状態を形成するために高いエ
ネルギーが必要である。つまり、欠損形成エネルギーEdefの値が大きいほど、酸素と
の結合が強い傾向にあることを意味する。換言すれば、表1より、欠損形成エネルギーE
defの値が最も小さいインジウムが、最も酸素との結合が弱いといえる。
In−Ga−Zn−O系酸化物半導体における酸素欠損状態は、ソース電極またはドレ
イン電極として用いられている金属膜70が、酸化物半導体膜40から酸素を引き抜くた
めに起こると考えられる。こうして酸素欠損状態となった酸化物半導体膜40の一部が、
高金属濃度領域50となる。この高金属濃度領域50の有無により、酸化物半導体膜40
のキャリア密度は少なくとも2桁異なる。酸化物半導体膜40から酸素が引き抜かれるこ
とによって、酸化物半導体膜40がn化するためである。なお、n化とは、多数キャリア
である電子が増加することを意味する。
[酸化物半導体膜40中のキャリア密度について]
次に、金属膜70による酸化物半導体膜40からの酸素の引き抜きについて、実際に素
子を作製し、評価する。具体的には、酸素引き抜きの効果を有する金属膜を酸化物半導体
膜に積層形成する場合と、酸素引き抜きの効果を有さない金属膜を酸化物半導体膜に積層
形成する場合の、酸化物半導体膜40中のキャリア密度を計算し、結果を比較する。
酸化物半導体膜中のキャリア密度は、酸化物半導体膜を用いたMOSキャパシタを作製
し、当該MOSキャパシタのCV測定の結果(CV特性)を評価することで求めることが
可能である。
キャリア密度の測定は、次の(1)−(3)の手順で行う。(1)MOSキャパシタの
ゲート電圧Vgと、容量Cとの関係をプロットしたC−V特性を取得する。(2)当該C
−V特性からゲート電圧Vgと、(1/C)との関係を表すグラフを取得し、当該グラ
フにおいて弱反転領域での(1/C)の微分値を求める。(3)得られた微分値を、キ
ャリア密度Nを表す以下の式(3)に代入する。

ただし、eは電気素量、εは真空の誘電率、εは酸化物半導体の誘電率である。
測定に係る試料として、酸素引き抜きの効果を有する金属膜を用いたMOSキャパシタ
(以下、「試料1」と記す)と、酸素引き抜きの効果を有さない金属膜を用いたMOSキ
ャパシタ(以下、「試料2」と記す)とを用意する。なお、酸素引き抜きの効果を有する
金属膜として、チタン膜を適用した。また、酸素引き抜きの効果を有さない金属膜として
、チタン膜の表面(酸化物半導体膜側)に窒化チタン膜を有する膜を適用した。
試料の詳細は、次の通りである。
試料1:
ガラス基板上に400nmの厚さのチタン膜を有し、チタン膜上にIn−Ga−Zn−O
系の酸化物半導体(a−IGZO)を用いた2μmの厚さの酸化物半導体膜を有し、酸化
物半導体膜上に300nmの厚さの酸窒化珪素膜を有し、酸窒化珪素膜上に300nmの
銀膜を有する。
試料2:
ガラス基板上にチタン膜を300nmの厚さのチタン膜を有し、チタン膜上に100nm
の厚さの窒化チタン膜を有し、窒化チタン膜上にIn−Ga−Zn−O系の酸化物半導体
(a−IGZO)を用いた2μmの厚さの酸化物半導体膜を有し、酸化物半導体膜上に3
00nmの厚さの酸窒化珪素膜を有し、酸窒化珪素膜上に300nmの銀膜を有する。
なお、試料1および試料2において、酸化物半導体膜は、インジウム(In),ガリウ
ム(Ga)および亜鉛(Zn)を含む酸化物半導体ターゲット(In:Ga:Zn=1:
1:0.5[atom%])を用いたスパッタリング法により形成した。また、酸化物半
導体膜の形成雰囲気は、アルゴン(Ar)と酸素(O)との混合雰囲気(Ar:O
30(sccm):15(sccm))とした。
図7(A)は、試料1のC−V特性を示している。また、図7(B)は、試料1のVg
と、(1/C)との関係を示している。図7(B)の弱反転領域における(1/C)
の微分値を、式(3)に代入すると、酸化物半導体膜中のキャリア密度1.8×1012
/cmが得られる。
図8(A)は、試料2のC−V特性を示している。また、図8(B)は、試料2のVg
と、(1/C)との関係を示している。図8(B)の弱反転領域における(1/C)
の微分値を、式(3)に代入すると、酸化物半導体膜中のキャリア密度6.0×1010
/cmが得られる。
以上の結果より、酸素引き抜きの効果を有する金属膜を用いたMOSキャパシタ(試料
1)と、酸素引き抜きの効果を有さない金属膜を用いたMOSキャパシタ(試料2)では
、酸化物半導体膜中のキャリア密度が少なくとも2桁異なることがわかる。これより、金
属膜によって酸化物半導体膜から酸素が引き抜かれ、酸化物半導体膜における酸素欠損が
増加した結果、金属膜近傍の酸化物半導体膜がn化したことが示唆される。
(実施の形態4)
図1に示す構成の薄膜トランジスタは、さまざまな電子機器(遊技機も含む)に適用す
ることができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビ
ジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデ
オカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、
携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機、太陽電
池などがあげられる。
図9(A)は、図1に示す構成の薄膜トランジスタを適用した携帯電話機の一例を示し
ている。この携帯電話機は、筐体120に組み込まれた表示部121を備えている。
この携帯電話機は、表示部121を指などで触れることで、情報の入力ができる。また
、電話を掛ける、あるいはメールを打つなどの操作も、表示部121を指などで触れるこ
とにより行うことができる。
例えば、表示部121における画素のスイッチング素子として、図1に示す構成の薄膜
トランジスタを複数配置することで、この携帯電話機の性能を高めることができる。
図9(B)は、図1に示す構成の薄膜トランジスタを適用したテレビジョン装置の一例
を示している。このテレビジョン装置は、筐体130に表示部131が組み込まれている
例えば、表示部131における画素のスイッチング素子として、図1に示す構成の薄膜
トランジスタを複数配置することで、このテレビジョン装置の性能を高めることができる
以上のように、図1に示す構成の薄膜トランジスタは、さまざまな電子機器の表示パネ
ルに配置することで、その電子機器の性能を高めることができる。
10 基板
20 ゲート電極
30 ゲート絶縁膜
40 酸化物半導体膜
50 高金属濃度領域
70 金属膜

Claims (1)

  1. 基板上のゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート電極および前記ゲート絶縁膜上の、インジウム、ガリウムおよび亜鉛を含む酸化物半導体膜と、
    前記酸化物半導体膜上の第1のチタン膜と、
    前記酸化物半導体膜上の第2のチタン膜と、を有し、
    前記酸化物半導体膜と前記第1のチタン膜との界面及び前記酸化物半導体膜と前記第2のチタン膜との界面において、インジウムの結晶粒あるいは微結晶が存在し、
    前記酸化物半導体膜のキャリア密度Nは、5×1010/cm以下であり、
    前記キャリア密度Nは、CV(容量および電圧)測定により測定され、
    前記キャリア密度Nは以下の式により求められることを特徴とするトランジスタ。

    (e:電気素量、ε:真空の誘電率、ε:酸化物半導体の誘電率、C:容量、V:電圧)
JP2014240431A 2014-11-27 2014-11-27 トランジスタ Withdrawn JP2015062250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014240431A JP2015062250A (ja) 2014-11-27 2014-11-27 トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014240431A JP2015062250A (ja) 2014-11-27 2014-11-27 トランジスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009265407A Division JP5657878B2 (ja) 2009-11-20 2009-11-20 トランジスタの作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015250749A Division JP6046794B2 (ja) 2015-12-23 2015-12-23 トランジスタの作製方法

Publications (1)

Publication Number Publication Date
JP2015062250A true JP2015062250A (ja) 2015-04-02

Family

ID=52821478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014240431A Withdrawn JP2015062250A (ja) 2014-11-27 2014-11-27 トランジスタ

Country Status (1)

Country Link
JP (1) JP2015062250A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021073696A (ja) * 2016-06-03 2021-05-13 株式会社半導体エネルギー研究所 トランジスタ及び表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP2008243929A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 半導体装置、半導体装置の製造方法及び表示装置
WO2009072533A1 (en) * 2007-12-04 2009-06-11 Canon Kabushiki Kaisha Oxide semiconductor thin-film transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
US20080315364A1 (en) * 2005-11-14 2008-12-25 Fuji Electric Device Technology Co., Ltd. Semiconductor device and manufacturing method for same
JP2008243929A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 半導体装置、半導体装置の製造方法及び表示装置
WO2008123270A1 (ja) * 2007-03-26 2008-10-16 Idemitsu Kosan Co., Ltd. 半導体装置、半導体装置の製造方法及び表示装置
WO2009072533A1 (en) * 2007-12-04 2009-06-11 Canon Kabushiki Kaisha Oxide semiconductor thin-film transistor
JP2009141001A (ja) * 2007-12-04 2009-06-25 Canon Inc 酸化物半導体薄膜トランジスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021073696A (ja) * 2016-06-03 2021-05-13 株式会社半導体エネルギー研究所 トランジスタ及び表示装置
JP7119141B2 (ja) 2016-06-03 2022-08-16 株式会社半導体エネルギー研究所 トランジスタ及び表示装置
US11482625B2 (en) 2016-06-03 2022-10-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
US11929438B2 (en) 2016-06-03 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor and transistor

Similar Documents

Publication Publication Date Title
JP5608520B2 (ja) トランジスタの作製方法
JP7262435B2 (ja) 半導体装置
JP5657878B2 (ja) トランジスタの作製方法
JP2016058744A (ja) 電子装置
TW201137989A (en) Semiconductor device and method for manufacturing the same
TW201138111A (en) Semiconductor device and manufacturing method thereof
JP5927316B2 (ja) 半導体装置の作製方法
JP5612299B2 (ja) トランジスタの作製方法
JP6046794B2 (ja) トランジスタの作製方法
JP2015062250A (ja) トランジスタ
JP5940124B2 (ja) トランジスタの作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20151224