JP5927316B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5927316B2
JP5927316B2 JP2015069653A JP2015069653A JP5927316B2 JP 5927316 B2 JP5927316 B2 JP 5927316B2 JP 2015069653 A JP2015069653 A JP 2015069653A JP 2015069653 A JP2015069653 A JP 2015069653A JP 5927316 B2 JP5927316 B2 JP 5927316B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
effect transistor
field effect
mol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015069653A
Other languages
English (en)
Other versions
JP2015164196A (ja
Inventor
秋元　健吾
健吾 秋元
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015069653A priority Critical patent/JP5927316B2/ja
Publication of JP2015164196A publication Critical patent/JP2015164196A/ja
Application granted granted Critical
Publication of JP5927316B2 publication Critical patent/JP5927316B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Description

本発明は、酸化物半導体を利用した電界効果トランジスタに関する。
近年、ポリシリコンの長所である高い移動度ならびにアモルファスシリコンの長所であ
る均一な素子特性を兼ね備えた新たな半導体材料として、酸化物半導体が注目されている
。
特許文献１では、酸化物半導体としてインジウム（Ｉｎ），亜鉛（Ｚｎ）およびガリウ
ム（Ｇａ）を含む酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ組成を持つ材料）を用いた電界効果トラ
ンジスタが提案されている。
特開２００６−１７３５８０号公報
しかし、Ｉｎ−Ｇａ−Ｚｎ−Ｏ組成を持つ材料は、高価な原料物質を使用しているため
、低コスト化が課題である。
当該課題をかんがみ、キャリア濃度の制御性および安定性に優れ、かつ、低コストであ
る酸化物半導体材料の提供ならびにこれを用いた電界効果トランジスタの提供を目的とす
る。
インジウム（Ｉｎ）とシリコン（Ｓｉ）と亜鉛（Ｚｎ）を含む酸化物（Ｉｎ−Ｓｉ−Ｚ
ｎ−Ｏ組成を持つ材料）を酸化物半導体材料として用いる。このとき、酸化物半導体膜中
におけるＳｉの含有量は、４ｍｏｌ％以上８ｍｏｌ％以下とする。
本発明の一態様は、ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、ソース電極と
、ドレイン電極と、を備え、酸化物半導体膜は、インジウムとシリコンと亜鉛を含む酸化
物であり、酸化物半導体膜中におけるシリコンの含有量は、４ｍｏｌ％以上８ｍｏｌ％以
下であることを特徴とする電界効果トランジスタである。
Ｉｎ−Ｓｉ−Ｚｎ−Ｏ組成を持つ材料を用いることで、安定した特性の電界効果トラン
ジスタを低コストで提供することができる。
酸化物半導体を用いた電界効果トランジスタの断面模式図 Ｉｎ−Ｓｉ−Ｚｎ−Ｏターゲット中のＳｉ含有量と、Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜中のＳｉ含有量との比較を示すグラフ Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜のＸ線回折分析法（ＸＲＤ）による測定結果を示すグラフ Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜のＨａｌｌ効果移動度の、膜中Ｓｉ含有量依存性を示すグラフ ［１］Ｓｉ＝０［ｍｏｌ％］，熱処理条件（３５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ ［１］Ｓｉ＝０［ｍｏｌ％］，熱処理条件（４５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ ［１］Ｓｉ＝０［ｍｏｌ％］，熱処理条件（６００℃，Ｎ２の後、４５０℃，乾燥ａｉｒ）の電界効果トランジスタの初期特性を示すグラフ ［２］Ｓｉ＝２［ｍｏｌ％］，熱処理条件（３５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ ［２］Ｓｉ＝２［ｍｏｌ％］，熱処理条件（４５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ ［２］Ｓｉ＝２［ｍｏｌ％］，熱処理条件（６００℃，Ｎ２の後、４５０℃，乾燥ａｉｒ）の電界効果トランジスタの初期特性を示すグラフ ［３］Ｓｉ＝４［ｍｏｌ％］，熱処理条件（３５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ ［３］Ｓｉ＝４［ｍｏｌ％］，熱処理条件（４５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ ［３］Ｓｉ＝４［ｍｏｌ％］，熱処理条件（６００℃，Ｎ２の後、４５０℃，乾燥ａｉｒ）の電界効果トランジスタの初期特性を示すグラフ ［４］Ｓｉ＝８［ｍｏｌ％］，熱処理条件（３５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ ［４］Ｓｉ＝８［ｍｏｌ％］，熱処理条件（４５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ ［４］Ｓｉ＝８［ｍｏｌ％］，熱処理条件（６００℃，Ｎ２の後、４５０℃，乾燥ａｉｒ）の電界効果トランジスタの初期特性を示すグラフ ［１］Ｓｉ＝０［ｍｏｌ％］の電界効果トランジスタの、＋ＢＴ試験結果を示すグラフ ［１］Ｓｉ＝０［ｍｏｌ％］の電界効果トランジスタの、−ＢＴ試験結果を示すグラフ ［２］Ｓｉ＝２［ｍｏｌ％］の電界効果トランジスタの、＋ＢＴ試験結果を示すグラフ ［２］Ｓｉ＝２［ｍｏｌ％］の電界効果トランジスタの、−ＢＴ試験結果を示すグラフ ［３］Ｓｉ＝４［ｍｏｌ％］の電界効果トランジスタの、＋ＢＴ試験結果を示すグラフ ［３］Ｓｉ＝４［ｍｏｌ％］の電界効果トランジスタの、−ＢＴ試験結果を示すグラフ ［４］Ｓｉ＝８［ｍｏｌ％］の電界効果トランジスタの、＋ＢＴ試験結果を示すグラフ ［４］Ｓｉ＝８［ｍｏｌ％］の電界効果トランジスタの、−ＢＴ試験結果を示すグラフ 図１に示す電界効果トランジスタの作製工程を示す図 図１に示す電界効果トランジスタの作製工程を示す図
以下、本明細書によって開示される発明の実施の形態について、図面を用いて説明する
。ただし、発明は以下の説明に限定されず、その発明の趣旨およびその範囲から逸脱する
ことなく、その態様および詳細をさまざまに変更し得ることは当業者であれば容易に理解
される。したがって、発明は以下に示す実施の形態の記載内容に限定して解釈されるもの
ではない。
（実施の形態１）
図１は、酸化物半導体を用いた電界効果トランジスタの断面模式図である。この電界効
果トランジスタは、基板１０，下地絶縁膜２０，ゲート電極３０，ゲート絶縁膜４０，酸
化物半導体膜５０および金属膜６０で構成されている。なお、酸化物半導体膜５０は、Ｉ
ｎ−Ｓｉ−Ｚｎ−Ｏ膜である。
図１に示す電界効果トランジスタは、チャネルエッチ型のボトムゲート構造である。た
だし、電界効果トランジスタの構造はこれに限定されるものではなく、任意のトップゲー
ト構造、ボトムゲート構造によって構成することができる。
基板１０には、ガラス基板を用いるのが適切である。後に高温で加熱処理を行う場合に
は、ガラス基板のなかでも、歪点が７３０℃以上のものを用いるとよい。また、耐熱性を
考えると、酸化ホウ酸（Ｂ２Ｏ３）より、酸化バリウム（ＢａＯ）を多く含むガラス基板
が好適である。
ガラス基板以外にも、セラミック基板、石英ガラス基板、石英基板、サファイア基板な
どの絶縁体からなる基板を、基板１０として用いてもよい。他にも、結晶化ガラスなどを
、基板１０として用いることができる。
下地絶縁膜２０は、基板１０からの不純物元素の拡散を防止する機能を有する。なお、
下地絶縁膜２０は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜あるいは窒化
酸化シリコン膜から選ばれた一または複数の膜により形成することができる。
ただし、基板１０として、絶縁性の基板を用いる場合は、下地絶縁膜２０を設ける必要
はない。つまり、絶縁表面を有する基板１０上に、ゲート電極３０を形成できればよい。
ゲート電極３０としては、金属導電膜を用いることができる。金属導電膜の材料として
は、アルミニウム（Ａｌ），クロム（Ｃｒ），銅（Ｃｕ），タンタル（Ｔａ），チタン（
Ｔｉ），モリブデン（Ｍｏ）あるいはタングステン（Ｗ）から選ばれた元素、またはこれ
らの元素を成分とする合金などを用いることができる。例えば、チタン膜−アルミニウム
膜−チタン膜の３層構造あるいはモリブデン膜−アルミニウム膜−モリブデン膜の３層構
造などを用いることができる。なお、金属導電膜は３層構造に限られず、単層、または２
層構造、あるいは４層以上の積層構造であってもよい。
ゲート絶縁膜４０は、酸化物半導体膜５０と接するため、膜質が緻密で絶縁耐圧が高い
膜であることが望まれる。そのため、特に、μ波（２．４５ＧＨｚ）を用いた高密度プラ
ズマＣＶＤ法により、ゲート絶縁膜４０を成膜することが適している。ゲート絶縁膜４０
成膜時のプラズマダメージを減らすためである。この結果、ゲート絶縁膜４０で生じる欠
陥を低減することが可能となり、その後形成する酸化物半導体膜５０との界面の状態を良
好にすることができる。仮に、酸化物半導体膜５０と、ゲート絶縁膜４０との界面の状態
が不良であるとすると、電界効果トランジスタの代表的な信頼性評価試験であるバイアス
・温度（ＢＴ）試験において、不純物と酸化物半導体の主成分との結合手が切断されるこ
とで生成された不対結合手により、しきい値電圧のシフトが誘発される結果となる。
なお、ゲート絶縁膜４０は、水分、水素などの不純物を極力含まないことが望ましい。
また、ゲート絶縁膜４０としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒
化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸
化アルミニウムまたは酸化ハフニウムなどの膜を用いることができる。
酸化物半導体膜５０は、先述のとおりＩｎ−Ｓｉ−Ｚｎ−Ｏ膜であり、膜中Ｓｉ含有量
は、４ｍｏｌ％以上８ｍｏｌ％以下である。
酸化物半導体膜５０は、ドナーの原因と考えられる水素、水分、水酸基または水酸化物
（水素化合物ともいう）などの不純物を意図的に排除したのち、これらの不純物の排除工
程において同時に減少してしまう酸素を供給することで、高純度化および電気的にｉ型（
真性）化されている。電界効果トランジスタの電気的特性の変動を抑制するためである。
酸化物半導体膜５０中の水素が少ないほど、酸化物半導体膜５０はｉ型に近づく。した
がって、酸化物半導体膜５０に含まれる水素は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、
好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍ
ｓ／ｃｍ３以下、さらに好ましくは５×１０１６ａｔｏｍｓ／ｃｍ３未満とするとよい。
当該水素濃度は、二次イオン質量分析法（ＳＩＭＳ；Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａ
ｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定できる。
ワイドギャップ半導体である酸化物半導体は、少数キャリア密度が低く、また、少数キ
ャリアが誘起されにくい。そのため、酸化物半導体膜５０を用いた電界効果トランジスタ
においては、トンネル電流が発生し難く、ひいては、オフ電流が流れ難いといえる。
また、ワイドギャップ半導体である酸化物半導体膜５０を用いた電界効果トランジスタ
においては、衝突イオン化ならびにアバランシェ降伏が起きにくい。したがって、酸化物
半導体膜５０を用いた電界効果トランジスタは、ホットキャリア劣化への耐性があるとい
える。ホットキャリア劣化の主な要因は、アバランシェ降伏によってキャリアが増大し、
高速に加速されたキャリアがゲート絶縁膜へ注入されることであるためである。
金属膜６０は、ソース電極またはドレイン電極として用いられる。金属膜６０としては
、アルミニウム（Ａｌ），クロム（Ｃｒ），銅（Ｃｕ），タンタル（Ｔａ），チタン（Ｔ
ｉ），モリブデン（Ｍｏ）あるいはタングステン（Ｗ）などの金属材料、またはこれらの
金属材料を成分とする合金材料を用いることができる。また、金属膜６０は、アルミニウ
ム（Ａｌ），銅（Ｃｕ）などの金属膜の片面または両面に、クロム（Ｃｒ），タンタル（
Ｔａ），チタン（Ｔｉ），モリブデン（Ｍｏ）またはタングステン（Ｗ）などの高融点金
属膜を積層させた構成としてもよい。なお、シリコン（Ｓｉ），チタン（Ｔｉ），タンタ
ル（Ｔａ），タングステン（Ｗ），モリブデン（Ｍｏ），クロム（Ｃｒ），ネオジム（Ｎ
ｄ），スカンジウム（Ｓｃ）またはイットリウム（Ｙ）など、アルミニウム膜に生ずるヒ
ロックやウィスカーの発生を防止する元素が添加されているアルミニウム材料を用いるこ
とで、耐熱性にすぐれた金属膜６０を得ることができる。
（実施の形態２）
図１に示す構成の電界効果トランジスタの作製工程について、図２５（Ａ）−（Ｄ）お
よび図２６（Ａ）−（Ｄ）に基づいて説明する。
図２５（Ａ） 基板１０上に、下地絶縁膜２０を成膜する。
図２５（Ｂ） 下地絶縁膜２０上に、導電膜３５を成膜する。
図２５（Ｃ） 第１のフォトリソグラフィ工程により、ゲート電極３０を形成する。
図２５（Ｄ） ゲート電極３０上に、ゲート絶縁膜４０を成膜する。
図２６（Ａ） ゲート絶縁膜４０上に、酸化物半導体膜５５を成膜する。
図２６（Ｂ） 酸化物半導体膜５５をエッチングして、酸化物半導体膜５０を形成する。
図２６（Ｃ） 酸化物半導体膜５０上に、金属膜６５を成膜する。
図２６（Ｄ） 金属膜６５をエッチングして、金属膜６０を形成する。
以上の工程により、図１に示す電界効果トランジスタが得られる。
補足説明がある工程については、以下に説明を加える。
図２５（Ｃ）に示すゲート電極３０の形成工程において、第１のフォトリソグラフィ工
程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをイ
ンクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる
。
図２５（Ｄ）に示すゲート絶縁膜４０の成膜工程において、ゲート絶縁膜４０は、例え
ば、スパッタリング法によって成膜する。この成膜の前処理として、スパッタリング装置
の予備加熱室において、ゲート電極３０が形成された基板１０を予備加熱することによっ
て、基板１０に吸着した水素ならびに水分などの不純物を脱離および排気するとよい。そ
の後形成されるゲート絶縁膜４０および酸化物半導体膜５０に、水素ならびに水分などの
不純物が極力含まれないようにするためである。また、ゲート絶縁膜４０までが形成され
た基板１０を予備加熱してもよい。
予備加熱の温度としては、１００℃以上４００℃以下が適切である。１５０℃以上３０
０℃以下であれば、さらに好適である。また、予備加熱室における排気手段は、クライオ
ポンプを用いることが適切である。
図２６（Ａ）に示す酸化物半導体膜５５の成膜工程において、酸化物半導体膜５５は、
スパッタリング法によって成膜する。
酸化物半導体膜５５の成膜前に、減圧状態の処理室内に基板１０を保持し、基板１０を
室温以上４００℃未満の温度に加熱する。それから、処理室内の残留水分を除去しつつ、
水素および水分が除去されたスパッタガスを導入しながら、基板１０とターゲットとの間
に電圧を印加することによって、基板１０上に酸化物半導体膜５５を成膜する。
処理室内の残留水分を除去する排気手段には、吸着型の真空ポンプを用いることが適切
である。例として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなど
があげられる。また、排気手段として、ターボポンプにコールドトラップを加えたものを
用いることもできる。処理室内より、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ま
しくは炭素原子を含む化合物も）等を排気することにより、当該処理室において成膜した
酸化物半導体膜５５に含まれる不純物の濃度を低減できる。また、クライオポンプにより
処理室内に残留する水分を除去しつつスパッタ成膜を行うことにより、酸化物半導体膜５
５を成膜する際の基板１０の温度を、室温以上４００℃未満とすることができる。
なお、酸化物半導体膜５５をスパッタリング法により成膜する前に、逆スパッタによっ
て、ゲート絶縁膜４０の表面に付着しているゴミを除去するとよい。逆スパッタとは、タ
ーゲット側に電圧を印加せずに、基板側にＲＦ電源を用いて電圧を印加することにより生
じる反応性プラズマによって、基板表面を洗浄する方法である。なお、逆スパッタは、ア
ルゴン雰囲気中で行う。また、アルゴンにかえて、窒素、ヘリウムあるいは酸素などを用
いてもよい。
図２６（Ｂ）に示す酸化物半導体膜５５のエッチングの工程の後、酸化物半導体膜５０の
脱水化または脱水素化のために熱処理を行う。脱水化または脱水素化のための加熱処理の
温度は、３５０℃以上７５０℃以下が適切である。
脱水化または脱水素化のための加熱処理は、例えば、加熱処理装置の一つである電気炉
に、酸化物半導体膜５０が形成された基板１０を導入し、窒素雰囲気下において行う。そ
の後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素（Ｎ２Ｏ）ガスまたは超乾燥エ
ア（露点が−４０℃以下、好ましくは−６０℃以下で、窒素と酸素が４対１の割合で混合
された気体）を導入して冷却を行う。酸素ガスまたはＮ２Ｏガスには、水、水素などが含
まれないことが望まれる。また、酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９
９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（すなわち酸素ガスまたは
Ｎ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが
適切である。
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置
を用いることもできる。
なお、脱水化または脱水素化のための加熱処理は、図２６（Ａ）に示す酸化物半導体膜
の成膜工程の後に行ってもよい。
［Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜について］
ターゲット組成の異なる４種類のＩｎ−Ｓｉ−Ｚｎ−Ｏ膜を成膜し、その特性を比較し
た。ターゲット組成は、次の［１］−［４］のとおりである。
［１］Ｉｎ２Ｏ３：ＺｎＯ＝１：２［ｍｏｌ］（Ｓｉ＝０［ｍｏｌ％］），
［２］Ｉｎ２Ｏ３：ＺｎＯ：ＳｉＯ２＝１：２：０．２［ｍｏｌ］（Ｓｉ＝２［ｍｏｌ％
］），
［３］Ｉｎ２Ｏ３：ＺｎＯ：ＳｉＯ２＝１：２：０．４［ｍｏｌ］（Ｓｉ＝４［ｍｏｌ％
］），
［４］Ｉｎ２Ｏ３：ＺｎＯ：ＳｉＯ２＝１：２：１．０［ｍｏｌ］（Ｓｉ＝８［ｍｏｌ％
］）。
図２は、Ｉｎ−Ｓｉ−Ｚｎ−Ｏターゲット中のＳｉ含有量と、Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜
中のＳｉ含有量との比較を示すグラフである。このグラフの、横軸はターゲット中Ｓｉ含
有量（ｍｏｌ％）を表し、縦軸は膜中Ｓｉ含有量（ｍｏｌ％）を表している。このグラフ
より、ターゲット中Ｓｉ含有量と、膜中Ｓｉ含有量はほとんど一致していることがわかる
。
図２に示すグラフにおける、ターゲット中Ｓｉ含有量は、計算により求めた値である。
また、膜中Ｓｉ含有量は、ラザフォード後方散乱分析法（ＲＢＳ）により測定した値であ
る。そして、その数値は、表１に示すとおりである。すなわち、本明細書中において、Ｓ
ｉ含有量を、Ｓｉ＝０，２，４，８［ｍｏｌ％］のように記しているのは、簡便のために
すぎない。
図３は、Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜のＸ線回折分析法（ＸＲＤ）による測定結果を示すグ
ラフである。このグラフの、横軸はＸ線の照射角度を表し、縦軸はピークの大きさを表し
ている。このグラフより、膜中Ｓｉ含有量が上昇するほど、Ｉｎ−Ｚｎ−Ｏに起因した３
０−３５ｄｅｇ．で生じるブロードなピークは弱まることがわかる。
図４は、Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜のＨａｌｌ効果移動度の、膜中Ｓｉ含有量依存性を示
すグラフである。このグラフの、横軸は膜中Ｓｉ含有量を表し、左縦軸はＨａｌｌ効果移
動度を表し、右縦軸はキャリア密度を表している。このグラフより、膜中Ｓｉ含有量が上
昇するほど、Ｈａｌｌ効果移動度（グラフは丸印）およびキャリア密度（グラフはバツ印
）は減少することがわかる。
また、図４のグラフより、Ｓｉ含有量が４ｍｏｌ％のとき、キャリア密度は１×１０２
０／ｃｍ３以下であることが読み取れる。同様に、Ｓｉ含有量が４ｍｏｌ％のとき、Ｈａ
ｌｌ効果移動度は２０ｃｍ２／Ｖｓ以下であることが読み取れる。
図３および図４に示したグラフより、Ｓｉを含有させることによって、酸化物半導体膜
５０のキャリア密度を制御できることがわかる。
なお、図３および図４に示したグラフを得るための測定に用いたサンプルは、厚さ１５
０ｎｍのＩｎ−Ｓｉ−Ｚｎ−Ｏ膜を、４５０℃のＮ２雰囲気において１時間熱処理したも
のである。
［Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜を用いた電界効果トランジスタの初期特性について］
図５ないし図１６は、図１に示す電界効果トランジスタのＩｄ−Ｖｇ特性［ｌｏｇ（Ｉ
ｄ）−Ｖｇ］を示すグラフである。これらのグラフの、横軸はゲート電圧値Ｖｇ［Ｖ］を
表し、左縦軸はドレイン電流値Ｉｄ［Ａ］（グラフは実線）を表し、右縦軸は電界効果移
動度μＦＥ［ｃｍ２／Ｖｓ］（グラフは破線）を表している。なお、ここでのＩｄ−Ｖｇ
特性の測定は、ドレイン電圧値Ｖｄ［Ｖ］を１Ｖ又は１０Ｖとし、−３０Ｖ乃至３０Ｖの
ゲート電圧Ｖｇ［Ｖ］を印加する条件下で行った。
なお、測定に用いた電界効果トランジスタには、ゲート絶縁膜４０として厚さ１００ｎ
ｍのＳｉＯＮ膜を、金属膜６０として厚さ１００ｎｍのＴｉ膜を使用した。また、酸化物
半導体膜５０の膜厚は２０ｎｍ，チャネル長Ｌは１０μｍ，チャネル幅Ｗは５０μｍであ
る。また、この電界効果トランジスタにおける酸化物半導体膜５０の成膜は、ガス比がＡ
ｒ／Ｏ２＝６７／３３［％］、全圧が０．４Ｐａである雰囲気中で、室温の基板に対し、
１００ＷのＤＣ電源を使用したスパッタリング法で行った。
図５ないし図７は、酸化物半導体膜５０が［１］Ｓｉ＝０［ｍｏｌ％］である電界効果
トランジスタのＩｄ−Ｖｇ特性を示すグラフである。また、この３つのグラフは、それぞ
れ酸化物半導体膜５０成膜後の熱処理条件が異なる電界効果トランジスタのＩｄ−Ｖｇ特
性を測定したものである。図５の電界効果トランジスタは、３５０℃のＮ２雰囲気におい
て、１時間熱処理したものである。図６の電界効果トランジスタは、４５０℃のＮ２雰囲
気において、１時間熱処理したものである。図７の電界効果トランジスタは、６００℃の
Ｎ２雰囲気において１時間熱処理した後、４５０℃のＮ２：Ｏ２＝４：１雰囲気（以下、
この雰囲気を「乾燥ａｉｒ」とも記す）において１時間熱処理したものである。
図５および図６によると、この電界効果トランジスタのオフ電流は１×１０−１３Ａ以
下、オン電流は１×１０−５Ａ以上、オン／オフ比１０８以上の優れたスイッチング特性
が得られていることがわかる。また、電界効果移動度μＦＥは、４５ｃｍ２／Ｖｓに達し
ている。
しかし、図７によると、この電界効果トランジスタは十分なオン／オフ比を有していな
いことがわかる。また、この電界効果トランジスタはノーマリーオンとなっていることが
わかる。
図８ないし図１０は、酸化物半導体膜５０が［２］Ｓｉ＝２［ｍｏｌ％］である電界効
果トランジスタのＩｄ−Ｖｇ特性を示すグラフである。また、この３つのグラフは、それ
ぞれ酸化物半導体膜５０成膜後の熱処理条件が異なる電界効果トランジスタのＩｄ−Ｖｇ
特性を測定したものである。図８の電界効果トランジスタは、３５０℃のＮ２雰囲気にお
いて、１時間熱処理したものである。図９の電界効果トランジスタは、４５０℃のＮ２雰
囲気において、１時間熱処理したものである。図１０の電界効果トランジスタは、６００
℃のＮ２雰囲気において１時間熱処理した後、４５０℃のＮ２：Ｏ２＝４：１（乾燥ａｉ
ｒ）雰囲気において１時間熱処理したものである。
図８および図９によると、この電界効果トランジスタのオフ電流は１×１０−１３Ａ以
下、オン電流は１×１０−５Ａ以上、オン／オフ比１０８以上の優れたスイッチング特性
が得られていることがわかる。また、電界効果移動度μＦＥは、２２ｃｍ２／Ｖｓに達し
ている。
しかし、図１０によると、この電界効果トランジスタは十分なオン／オフ比を有してい
ないことがわかる。また、この電界効果トランジスタはノーマリーオンとなっていること
がわかる。
図１１ないし図１３は、酸化物半導体膜５０が［３］Ｓｉ＝４［ｍｏｌ％］である電界
効果トランジスタのＩｄ−Ｖｇ特性を示すグラフである。また、この３つのグラフは、そ
れぞれ酸化物半導体膜５０成膜後の熱処理条件が異なる電界効果トランジスタのＩｄ−Ｖ
ｇ特性を測定したものである。図１１の電界効果トランジスタは、３５０℃のＮ２雰囲気
において、１時間熱処理したものである。図１２の電界効果トランジスタは、４５０℃の
Ｎ２雰囲気において、１時間熱処理したものである。図１３の電界効果トランジスタは、
６００℃のＮ２雰囲気において１時間熱処理した後、４５０℃のＮ２：Ｏ２＝４：１（乾
燥ａｉｒ）雰囲気において１時間熱処理したものである。
図１１ないし図１３によると、この電界効果トランジスタのオフ電流は１×１０−１３
Ａ以下、オン電流は１×１０−５Ａ以上、オン／オフ比１０８以上の優れたスイッチング
特性が得られていることがわかる。また、電界効果移動度μＦＥは、１０ｃｍ２／Ｖｓに
達している。
図１４ないし図１６は、酸化物半導体膜５０が［４］Ｓｉ＝８［ｍｏｌ％］である電界
効果トランジスタのＩｄ−Ｖｇ特性を示すグラフである。また、この３つのグラフは、そ
れぞれ酸化物半導体膜５０成膜後の熱処理条件が異なる電界効果トランジスタのＩｄ−Ｖ
ｇ特性を測定したものである。図１４の電界効果トランジスタは、３５０℃のＮ２雰囲気
において、１時間熱処理したものである。図１５の電界効果トランジスタは、４５０℃の
Ｎ２雰囲気において、１時間熱処理したものである。図１６の電界効果トランジスタは、
６００℃のＮ２雰囲気において１時間熱処理した後、４５０℃のＮ２：Ｏ２＝４：１（乾
燥ａｉｒ）雰囲気において１時間熱処理したものである。
図１４ないし図１６によると、この電界効果トランジスタのオフ電流は１×１０−１３
Ａ以下、オン電流は１×１０−６Ａ以上、オン／オフ比１０７以上の優れたスイッチング
特性が得られていることがわかる。ただし、電界効果移動度μＦＥの値は極めて小さい。
これらのグラフより、Ｓｉ含有量が増加するほど、トランジスタの電界効果移動度は下
降することがわかる。一方、Ｓｉを含有させない場合、あるいはＳｉ含有量が少ない場合
は、酸化物半導体膜５０成膜後の熱処理温度が高温になるほどしきい値電圧が下降し、ト
ランジスタがノーマリーオンとなることがわかる。
［Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜を用いた電界効果トランジスタのＢＴ試験結果について］
図１７ないし図２４は、図１に示すトランジスタのバイアス・温度（ＢＴ）試験結果を
示すグラフである。これらのグラフの、横軸はゲート電圧値Ｖｇ［Ｖ］を表し、左縦軸は
ドレイン電流値Ｉｄ［Ａ］（グラフは試験前：太実線、試験後：太破線）を表し、右縦軸
は電界効果移動度μＦＥ［ｃｍ２／Ｖｓ］（グラフは試験前：実線、試験後：破線）を表
している。
なお、測定に用いた電界効果トランジスタは、ゲート絶縁膜４０として厚さ１００ｎｍ
のＳｉＯＮ膜を成膜し、さらに厚さ２０ｎｍの酸化物半導体膜５０を成膜した後、３５０
℃のＮ２：Ｏ２＝４：１（乾燥ａｉｒ）雰囲気において１時間熱処理し、金属膜６０とし
て厚さ１００ｎｍのＴｉ膜を成膜した後、さらに２５０℃のＮ２雰囲気において１時間熱
処理したものである。また、この電界効果トランジスタの、チャネル長Ｌは２０μｍ、チ
ャネル幅Ｗも２０μｍである。
また、ＢＴ試験は、１５０℃で１時間、２０Ｖのゲート電圧（＋ＢＴ）あるいは−２０
Ｖのゲート電圧（−ＢＴ）を印加する条件で行う。なお、本ＢＴ試験においては、ドレイ
ン電圧値Ｖｄ［Ｖ］は１Ｖ又は１０Ｖとした。
図１７および図１８は、酸化物半導体膜５０が［１］Ｓｉ＝０［ｍｏｌ％］である電界
効果トランジスタの試験結果を示すグラフである。図１７は、＋ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は２．６６Ｖである。図１８は、−ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は−３．４２Ｖである。
図１９および図２０は、酸化物半導体膜５０が［２］Ｓｉ＝２［ｍｏｌ％］である電界
効果トランジスタの試験結果を示すグラフである。図１９は、＋ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は２．９０Ｖである。図２０は、−ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は−２．５９Ｖである。
図２１および図２２は、酸化物半導体膜５０が［３］Ｓｉ＝４［ｍｏｌ％］である電界
効果トランジスタの試験結果を示すグラフである。図２１は、＋ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は６．０４Ｖである。図２２は、−ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は−０．２２Ｖである。
図２３および図２４は、酸化物半導体膜５０が［４］Ｓｉ＝８［ｍｏｌ％］である電界
効果トランジスタの試験結果を示すグラフである。図２３は、＋ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は１４．４８Ｖである。図２４は、−ＢＴ試験の結果を示し
ており、しきい値電圧の変化量は−０．１２Ｖである。
これらのグラフより、Ｓｉ含有量が増加するほど、＋ＢＴ試験によるしきい値電圧の変
化量は増加し、−ＢＴ試験によるしきい値電圧の変化量は減少することがわかる。したが
って、−ＢＴストレスが常にかかる素子においては、Ｓｉを含有させることは有効である
といえる。ただし、Ｓｉ含有量が少ない場合は、−ＢＴ試験によるしきい値電圧の変動の
改善に関して顕著な効果は見られない。
以上より、Ｓｉ含有量が４ｍｏｌ％以上８ｍｏｌ％以下であるＩｎ−Ｓｉ−Ｚｎ−Ｏ膜
を用いると、高温の熱処理に耐えることができ、かつ、−ＢＴストレスに対し有効な電界
効果トランジスタを作製することができる。
１０ 基板
２０ 下地絶縁膜
３０ ゲート電極
３５ 導電膜
４０ ゲート絶縁膜
５０ 酸化物半導体膜
５５ 酸化物半導体膜
６０ 金属膜
６５ 金属膜

Claims (1)

  1. ゲート電極と、前記ゲート電極上のゲート絶縁膜と、前記ゲート絶縁膜上の酸化物半導体膜と、前記酸化物半導体膜上のソース電極と、前記酸化物半導体膜上のドレイン電極と、を有し、
    前記酸化物半導体膜は、インジウムとシリコンと亜鉛とを含み、
    前記酸化物半導体膜中におけるシリコンの含有量は、２ｍｏｌ％以上４ｍｏｌ％以下であり、
    前記酸化物半導体膜を形成後、窒素雰囲気において、３５０度以上４５０度以下の温度で１時間の熱処理を行い、
    前記熱処理後、前記ソース電極及び前記ドレイン電極を形成することを特徴とする半導体装置の作製方法。
JP2015069653A 2009-12-11 2015-03-30 半導体装置の作製方法 Expired - Fee Related JP5927316B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015069653A JP5927316B2 (ja) 2009-12-11 2015-03-30 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009281408 2009-12-11
JP2009281408 2009-12-11
JP2015069653A JP5927316B2 (ja) 2009-12-11 2015-03-30 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010274254A Division JP5723584B2 (ja) 2009-12-11 2010-12-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2015164196A JP2015164196A (ja) 2015-09-10
JP5927316B2 true JP5927316B2 (ja) 2016-06-01

Family

ID=44141910

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010274254A Expired - Fee Related JP5723584B2 (ja) 2009-12-11 2010-12-09 半導体装置
JP2015069653A Expired - Fee Related JP5927316B2 (ja) 2009-12-11 2015-03-30 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010274254A Expired - Fee Related JP5723584B2 (ja) 2009-12-11 2010-12-09 半導体装置

Country Status (5)

Country Link
US (2) US8492759B2 (ja)
JP (2) JP5723584B2 (ja)
KR (2) KR20120102748A (ja)
TW (1) TWI500153B (ja)
WO (1) WO2011070887A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201505088UA (en) * 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
CN103843146B (zh) * 2011-09-29 2016-03-16 株式会社半导体能源研究所 半导体器件
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) * 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112014006046T5 (de) 2013-12-27 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Licht emittierende Vorrichtung
JP2017222563A (ja) * 2016-06-10 2017-12-21 株式会社半導体エネルギー研究所 金属酸化物

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
TWI244211B (en) * 2003-03-14 2005-11-21 Innolux Display Corp Thin film transistor and method of manufacturing the same and display apparatus using the transistor
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
US7492090B2 (en) * 2003-09-19 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20100047828A (ko) * 2007-06-01 2010-05-10 노오쓰웨스턴 유니버시티 투명한 나노와이어 트랜지스터 및 그 제조 방법
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP2009128503A (ja) * 2007-11-21 2009-06-11 Canon Inc 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8461583B2 (en) * 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
WO2011070887A1 (en) 2011-06-16
JP5723584B2 (ja) 2015-05-27
KR20120102748A (ko) 2012-09-18
US20130292670A1 (en) 2013-11-07
TW201140826A (en) 2011-11-16
TWI500153B (zh) 2015-09-11
KR20170116239A (ko) 2017-10-18
JP2011142315A (ja) 2011-07-21
US8704222B2 (en) 2014-04-22
JP2015164196A (ja) 2015-09-10
US20110140098A1 (en) 2011-06-16
US8492759B2 (en) 2013-07-23

Similar Documents

Publication Publication Date Title
JP5927316B2 (ja) 半導体装置の作製方法
JP6611866B2 (ja) 半導体装置
JP5608520B2 (ja) トランジスタの作製方法
US8936965B2 (en) Semiconductor device and manufacturing method thereof
US9384976B2 (en) Method for manufacturing semiconductor device
JP2017201711A (ja) 半導体装置
JP5657878B2 (ja) トランジスタの作製方法
JP5612299B2 (ja) トランジスタの作製方法
JP6046794B2 (ja) トランジスタの作製方法
JP2015062250A (ja) トランジスタ
JP5940124B2 (ja) トランジスタの作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160425

R150 Certificate of patent or registration of utility model

Ref document number: 5927316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees