JP5612299B2 - トランジスタの作製方法 - Google Patents

トランジスタの作製方法 Download PDF

Info

Publication number
JP5612299B2
JP5612299B2 JP2009265402A JP2009265402A JP5612299B2 JP 5612299 B2 JP5612299 B2 JP 5612299B2 JP 2009265402 A JP2009265402 A JP 2009265402A JP 2009265402 A JP2009265402 A JP 2009265402A JP 5612299 B2 JP5612299 B2 JP 5612299B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
titanium
oxide
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009265402A
Other languages
English (en)
Other versions
JP2011109031A5 (ja
JP2011109031A (ja
Inventor
宮永 昭治
昭治 宮永
坂田 淳一郎
淳一郎 坂田
坂倉 真之
真之 坂倉
高橋 正弘
正弘 高橋
英幸 岸田
英幸 岸田
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009265402A priority Critical patent/JP5612299B2/ja
Publication of JP2011109031A publication Critical patent/JP2011109031A/ja
Publication of JP2011109031A5 publication Critical patent/JP2011109031A5/ja
Application granted granted Critical
Publication of JP5612299B2 publication Critical patent/JP5612299B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

技術分野は、酸化物半導体を用いた薄膜トランジスタに関する。
近年、ポリシリコンにより得られる高い移動度およびアモルファスシリコンにより得られる均一な素子特性を兼ね備えた新たな半導体材料として、酸化物半導体が注目されている。例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などが半導体特性を示す金属酸化物としてあげられる。
特許文献1および2では、半導体特性を示す金属酸化物をチャネル形成領域に用いる薄膜トランジスタが提案されている。
特開2007−123861号 公報 特開2007−96055号 公報
電気特性の良好な、酸化物半導体を用いた薄膜トランジスタを提供することを課題とする。
本発明の一態様は、基板上に形成されたゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート電極およびゲート絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の金属酸化物膜と、金属酸化物膜上の金属膜と、を有することを特徴とする薄膜トランジスタである。なお、金属酸化物膜は、酸化物半導体膜上に金属膜を成膜することによって形成される。
本発明の一態様は、基板上に形成されたゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート電極およびゲート絶縁膜上のインジウム、ガリウムおよび亜鉛を含む酸化物半導体膜と、酸化物半導体膜上の酸化チタン膜と、酸化チタン膜上のチタン膜と、を有することを特徴とする薄膜トランジスタである。なお、酸化チタン膜は、酸化物半導体膜上にチタン膜を成膜することによって形成される。
電気特性の良好な、酸化物半導体を用いた薄膜トランジスタを提供することができる。
酸化物半導体を用いた薄膜トランジスタの断面模式図 図1に示す薄膜トランジスタにおけるソース電極−ドレイン電極間のエネルギーバンド図 IGZO中における、金属と酸素の結晶構造を示す図 タングステン膜と酸化物半導体膜の界面近傍における、金属原子と酸素原子の構造モデルを示す図 モリブデン膜と酸化物半導体膜の界面近傍における、金属原子と酸素原子の構造モデルを示す図 チタン膜と酸化物半導体膜の界面近傍における、金属原子と酸素原子の構造モデルを示す図 (A)試料1のC−V特性を示すグラフ、(B)試料1のVgと(1/C)との関係を示すグラフ (A)試料2のC−V特性を示すグラフ、(B)試料2のVgと(1/C)との関係を示すグラフ ルチル構造を有する二酸化チタンの結晶構造を示す図 ルチル構造を有する二酸化チタンの状態密度図 酸素欠損状態の二酸化チタンの状態密度図 一酸化チタンの状態密度図 図1に示す薄膜トランジスタを適用した電子機器の例 In−Ga−Zn−O系酸化物半導体を用いた薄膜トランジスタの断面TEM写真
以下、開示される発明の実施の形態について、図面を用いて説明する。ただし、発明は以下の説明に限定されず、その発明の趣旨およびその範囲から逸脱することなく、その態様および詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって、発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
図1(A)は、酸化物半導体を用いた薄膜トランジスタの断面模式図である。この薄膜トランジスタは、基板10,ゲート電極20,ゲート絶縁膜30,酸化物半導体膜40,金属酸化物膜60,金属膜70および絶縁膜80で構成されている。
図1(A)に示す薄膜トランジスタは、チャネルエッチ構造のボトムゲート型である。ただし、薄膜トランジスタの構造はこれに限定されるものでなく、任意のトップゲート構造、ボトムゲート構造などを用いることができる。
基板10は、ガラス基板が適切である。後の加熱処理の温度が高い場合には、ガラス基板のなかでも、歪点が730℃以上のものを用いるとよい。また、耐熱性を考えると、ホウ酸(B)より、酸化バリウム(BaO)を多く含むガラス基板が好適である。
ガラス基板以外にも、セラミック基板、石英ガラス基板、石英基板、サファイア基板などの絶縁体でなる基板を、基板10として用いてもよい。他にも、結晶化ガラスなどを、基板10として用いることができる。
また、下地膜となる絶縁膜を、基板10とゲート電極20との間に設けてもよい。下地膜は、基板10からの不純物元素の拡散を防止する機能を有する。なお、下地膜は、窒化珪素、酸化珪素、窒化酸化珪素あるいは酸化窒化珪素から選ばれた一または複数の膜により形成することができる。
ゲート電極20としては、金属導電膜を用いることができる。金属導電膜の材料としては、アルミニウム(Al),クロム(Cr),銅(Cu),タンタル(Ta),チタン(Ti),モリブデン(Mo)あるいはタングステン(W)から選ばれた元素、またはこれらの元素を成分とする合金などを用いることができる。例えば、チタン膜−アルミニウム膜−チタン膜の3層構造あるいはモリブデン膜−アルミニウム膜−モリブデン膜の3層構造などを用いることができる。なお、金属導電膜は3層構造に限られず、単層、または2層構造、あるいは4層以上の積層構造を用いてもよい。
酸化物半導体膜40としては、四元系金属酸化物であるIn−Sn−Ga−Zn−O膜や、三元系金属酸化物であるIn−Ga−Zn−O膜,In−Sn−Zn−O膜,In−Al−Zn−O膜,Sn−Ga−Zn−O膜,Al−Ga−Zn−O膜,Sn−Al−Zn−O系や、二元系金属酸化物であるIn−Zn−O膜,Sn−Zn−O膜,Al−Zn−O膜,Zn−Mg−O膜,Sn−Mg−O膜,In−Mg−O膜や、In−O膜,Sn−O膜,Zn−O膜などを用いることができる。また、上記酸化物半導体膜それぞれは、酸化シリコン(SiO)を含んでもよい。
また、酸化物半導体膜40としては、InMO(ZnO)(m>0)で表記される構造の酸化物半導体膜を用いることもできる。ここで、Mは、ガリウム(Ga),アルミニウム(Al),マンガン(Mn)およびコバルト(Co)から選ばれた一または複数の金属元素を示す。Mに該当する例として、ガリウム単体、ガリウムおよびアルミニウム、ガリウムおよびマンガンあるいはガリウムおよびコバルト、などがあげられる。
なお、InMO(ZnO)(m>0)で表記される構造の酸化物半導体膜のうち、Mとしてガリウム(Ga)を含む構造の酸化物半導体を、In−Ga−Zn−O系酸化物半導体とも記す。
酸化物半導体膜40は、ドナーの原因と考えられる水素、水分、水酸基または水酸化物(水素化合物ともいう)などの不純物を意図的に排除したのち、これらの不純物の排除工程において同時に減少してしまう酸素を供給することで、高純度化および電気的にi型(真性)化されている。薄膜トランジスタの電気的特性の変動を抑制するためである。
酸化物半導体膜40中の水素が少ないほど、酸化物半導体膜40はi型に近づく。したがって、酸化物半導体膜40に含まれる水素は、5×1019/cm以下、好ましくは5×1018/cm以下、より好ましくは5×1017/cm以下、または5×1016/cm未満とするとよい。当該水素濃度は、二次イオン質量分析法(SIMS;Secondary Ion Mass Spectrometry)により測定できる。
酸化物半導体膜40に含まれる水素を極力除去することで、酸化物半導体膜40中のキャリア密度は、5×1014/cm未満、好ましくは5×1012/cm以下、より好ましくは5×1010/cm以下となる。当該キャリア密度は、CV(容量および電圧)測定により、測定できる。
また、酸化物半導体は、ワイドギャップ半導体である。例えば、シリコンのバンドギャップは1.12eVであるのに対して、In−Ga−Zn−O系酸化物半導体のバンドギャップは3.15eVであることからも、明らかである。
ワイドギャップ半導体である酸化物半導体は、少数キャリア密度が低く、また、少数キャリアが誘起されにくい。そのため、酸化物半導体膜40を用いた薄膜トランジスタにおいては、トンネル電流が発生し難く、ひいては、オフ電流が流れ難いといえる。したがって、酸化物半導体膜40を用いた薄膜トランジスタのチャネル幅1μmあたりのオフ電流として、100aA/μm以下、好ましくは10aA/μm以下、より好ましくは1aA/μm以下を実現できる。
また、ワイドギャップ半導体である酸化物半導体膜40を用いた薄膜トランジスタにおいては、衝突イオン化ならびにアバランシェ降伏が起きにくい。したがって、酸化物半導体膜40を用いた薄膜トランジスタは、ホットキャリア劣化への耐性があるといえる。ホットキャリア劣化の主な要因は、アバランシェ降伏によってキャリアが増大し、高速に加速されたキャリアがゲート絶縁膜へ注入されることにあるためである。
金属膜70は、ソース電極またはドレイン電極として用いられる。金属膜70としては、アルミニウム(Al),クロム(Cr),銅(Cu),タンタル(Ta),チタン(Ti),モリブデン(Mo)あるいはタングステン(W)などの金属材料、またはこれらの金属材料を成分とする合金材料を用いることができる。また、金属膜70は、アルミニウム(Al),銅(Cu)などの金属膜の一方または双方に、クロム(Cr),タンタル(Ta),チタン(Ti),モリブデン(Mo)またはタングステン(W)などの高融点金属膜を積層させた構成としてもよい。なお、シリコン(Si),チタン(Ti),タンタル(Ta),タングステン(W),モリブデン(Mo),クロム(Cr),ネオジム(Nd),スカンジウム(Sc)またはイットリウム(Y)など、アルミニウム膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているアルミニウム材料を用いることで、耐熱性にすぐれた金属膜70を得ることができる。
図1(B)は、図1(A)における領域100を拡大した断面模式図である。
金属酸化物膜60は、酸化物半導体膜40と、金属膜70との間の接触抵抗を減少させる。これにより、この薄膜トランジスタは寄生抵抗が減少し、オン電流が向上する。なお、金属酸化物膜60は、5nm程度の厚さが適している。
図2は、図1に示す構成の薄膜トランジスタにおける、ソース電極−ドレイン電極間のエネルギーバンド図(模式図)である。この図は、ソース電極−ドレイン電極間の電位差がゼロである場合に該当する。
このエネルギーバンド図において、金属は縮退しているため、伝導帯とフェルミ準位とは一致している。また、不純物を極力除去することにより、酸化物半導体膜40は高純度化および電気的にi型(真性)化している。その結果、フェルミ準位(E)は真性フェルミ準位(E)と同程度とすることができる。
このエネルギーバンド図より、金属酸化物膜60と金属膜70との界面には、空乏層が存在せず、オーミック接触が得られていることがわかる。
(実施の形態2)
図1に示す構成の薄膜トランジスタの作成工程について説明する。
まず、絶縁表面を有する基板10上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極20を形成する。
第1のフォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。
次いで、ゲート電極20上にゲート絶縁膜30を形成する。
ゲート絶縁膜30は、プラズマCVD法またはスパッタリング法などの方法により成膜する。ゲート絶縁膜30としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムまたは酸化ハフニウムなどの膜が好適である。
酸化物半導体膜40と接するゲート絶縁膜30は、緻密で絶縁耐性が高い膜であることが望まれる。そのため、特に、μ波(2.45GHz)を用いた高密度プラズマCVD法により、ゲート絶縁膜30を成膜することが適している。
このようにして得られた緻密で絶縁耐性が高い膜であるゲート絶縁膜30と、不純物を極力除去してi型に近づけた酸化物半導体膜40との界面特性は良好となる。
仮に、酸化物半導体膜40と、ゲート絶縁膜30との界面特性が不良であるとすると、ゲートバイアス・熱ストレス試験(BT試験:85℃,2×10V/cm,12時間)において、不純物と酸化物半導体の主成分との結合手が切断され、生成された不対結合手により、しきい値電圧のドリフトが誘発される結果となる。
ゲート絶縁膜30は、窒化物絶縁膜と、酸化物絶縁膜との積層構造としてもよい。例えば、第1のゲート絶縁膜としてスパッタリング法により膜厚50nm以上200nm以下の窒化シリコン膜(SiN(y>0))を形成した後、第1のゲート絶縁膜上に第2のゲート絶縁膜として膜厚5nm以上300nm以下の酸化シリコン膜(SiO(x>0))を形成することによって、積層構造のゲート絶縁膜30とすることができる。ゲート絶縁膜30の膜厚は、薄膜トランジスタに要求される特性によって適宜設定すればよく、350nmないし400nm程度でもよい。
好ましくは、ゲート絶縁膜30成膜の前処理として、スパッタリング装置の予備加熱室において、ゲート電極20が形成された基板10を予備加熱することによって、基板10に吸着した水素ならびに水分などの不純物を脱離および排気するとよい。その後形成されるゲート絶縁膜30および酸化物半導体膜40に、水素ならびに水分などの不純物が極力含まれないようにするためである。また、ゲート絶縁膜30までが形成された基板10を予備加熱してもよい。
予備加熱の温度としては、100℃以上400℃以下が適切である。150℃以上300℃以下であれば、さらに好適である。また、予備加熱室における排気手段は、クライオポンプが適切である。
次いで、ゲート絶縁膜30上に、酸化物半導体膜40を形成する。酸化物半導体膜40は、膜厚2nm以上200nm以下が適切である。
酸化物半導体膜40は、スパッタリング法により成膜する。スパッタリング法は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスおよび酸素の混合雰囲気下において行う。
スパッタリング法による酸化物半導体膜40の成膜に用いるターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、組成比がそれぞれ、In:Ga:ZnO=1:1:1[mol%]、In:Ga:Zn=1:1:0.5[atom%]、In:Ga:Zn=1:1:1[atom%]またはIn:Ga:Zn=1:1:2[atom%])であるインジウム(In)、ガリウム(Ga)および亜鉛(Zn)を含む酸化物半導体ターゲットを用いることもできる。また、当該酸化物半導体ターゲットの充填率は、90%以上100%以下が適切である。95%以上99.9%以下であれば、さらに好適である。充填率の高い酸化物半導体ターゲットを用いるほど、より緻密な酸化物半導体膜を成膜できるためである。
酸化物半導体膜40成膜前に、減圧状態の処理室内に基板10を保持し、基板10を室温ないし400℃未満の温度に加熱する。それから、処理室内の残留水分を除去しつつ、水素および水分が除去されたスパッタガスを導入しながら、基板10とターゲットとの間に電圧を印加することによって、基板10上に酸化物半導体膜40を成膜する。
処理室内の残留水分を除去する排気手段には、吸着型の真空ポンプを用いることが適切である。例として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどがあげられる。また、排気手段として、ターボポンプにコールドトラップを加えたものを用いることもできる。処理室内より、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等を排気することにより、当該処理室において成膜した酸化物半導体膜40に含まれる不純物の濃度を低減できる。また、クライオポンプにより処理室内に残留する水分を除去しつつスパッタ成膜を行うことにより、酸化物半導体膜40を成膜する際の基板10の温度を、室温ないし400℃未満とすることができる。
なお、酸化物半導体膜40をスパッタリング法により成膜する前に、逆スパッタによって、ゲート絶縁膜30の表面に付着しているゴミを除去するとよい。逆スパッタとは、ターゲット側に電圧を印加せずに、基板側にRF電源を用いて電圧を印加することにより生じる反応性プラズマによって、基板表面を洗浄する方法である。なお、逆スパッタは、アルゴン雰囲気中で行う。また、アルゴンにかえて、窒素、ヘリウムあるいは酸素などを用いてもよい。
酸化物半導体膜40成膜後、酸化物半導体膜40の脱水化または脱水素化を行う。脱水化または脱水素化のための加熱処理の温度は、400℃以上750℃以下が適切であり、特に425℃以上であることが好適である。なお、加熱処理時間は、当該加熱処理の温度が425℃以上であれば1時間以下でよいが、425℃以下であれば加熱処理時間は1時間よりも長くするべきである。
例えば、加熱処理装置の一つである電気炉に、酸化物半導体膜40が形成された基板10を導入し、窒素雰囲気下において加熱処理を行う。その後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素(NO)ガスまたは超乾燥エア(露点が−40℃以下、好ましくは−60℃以下で、窒素と酸素が4対1の割合で混合された気体)を導入して冷却を行う。酸素ガスまたはNOガスには、水、水素などが含まれないことが望まれる。また、酸素ガスまたはNOガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(すなわち酸素ガスまたはNOガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが適切である。
なお、加熱処理装置は電気炉に限られず、例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置などのRTA(Rapid Thermal Anneal)装置を用いることができる。
また、酸化物半導体膜40の脱水化または脱水素化のための加熱処理は、島状に加工する前後を問わず、酸化物半導体膜40に対して行うことができる。
以上の工程を経て、酸化物半導体膜40全体を酸素過剰な状態とすることによって、酸化物半導体膜40全体を高抵抗化、すなわちI型化させる。
次いで、ゲート絶縁膜30および酸化物半導体膜40上に、金属膜70を形成する。金属膜70は、スパッタリング法や真空蒸着法などで成膜すればよい。また、金属膜70は、単層構造であってもよいし、2層以上の積層構造であってもよい。
金属膜70を成膜することによって、酸化物半導体膜40と金属膜70との界面に、金属酸化物膜60が形成される。
なお、金属酸化物膜60は、金属膜70の形成前に、スパッタリング法などを用いて酸化物半導体膜40上に形成してもよい。
その後、第3のフォトリソグラフィ工程により、金属膜70上にレジストマスクを形成し、選択的にエッチングを行ってソース電極およびドレイン電極を形成した後、レジストマスクを除去する。
薄膜トランジスタのチャネル長Lは、酸化物半導体膜40上で隣り合うソース電極の下端部と、ドレイン電極の下端部との間隔幅によって決定される。すなわち、第3のフォトリソグラフィ工程におけるレジストマスク形成時の露光の程度によって、薄膜トランジスタのチャネル長Lが決定されるといえる。第3のフォトリソグラフィ工程におけるレジストマスク形成時の露光には、紫外線、KrFレーザ光ならびにArFレーザ光を用いることができる。また、チャネル長Lを25nm未満とする場合には、数nmないし数10nmの極めて波長が短い超紫外線(Extreme Ultraviolet)を用いて露光すればよい。超紫外線による露光は、解像度が高く焦点深度も大きいためである。したがって、薄膜トランジスタのチャネル長Lは、露光に用いる光の種類によって、10nm以上1000nm以下とすることが可能である。
なお、金属膜70をエッチングする際に、酸化物半導体膜40を除去しないようにするため、金属膜70の材料および酸化物半導体膜40の材料ならびにエッチング条件を適宜調節する必要がある。
一例として、金属膜70としてチタン膜を用い、かつ、酸化物半導体膜40としてIn−Ga−Zn−O系酸化物半導体を用いた場合には、エッチャントとして過水アンモニア水(アンモニア、水および過酸化水素水の混合液)を用いるとよい。
なお、第3のフォトリソグラフィ工程において、酸化物半導体膜40の一部のみがエッチングされることによって、溝部(凹部)を有する酸化物半導体膜40となることがあり得る。また、ソース電極およびドレイン電極を形成するためのレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。
ソース電極およびドレイン電極を形成後、一酸化二窒素(NO)、窒素(N)またはアルゴン(Ar)などのガスを用いたプラズマ処理によって、露出している酸化物半導体膜40の表面に付着した吸着水などを除去してもよい。当該プラズマ処理には、酸素およびアルゴンの混合ガスを用いることもできる。
プラズマ処理を行った場合は、そのまま大気に触れることなく、酸化物半導体膜40の一部に接する、絶縁膜80を形成する。図1に示す薄膜トランジスタでは、酸化物半導体膜40が、金属膜70と重ならない領域において、酸化物半導体膜40と絶縁膜80とが接するように形成されている。
絶縁膜80の一例として、酸化物半導体膜40および金属膜70が形成された基板10を、室温ないし100℃未満の温度に加熱した後、水素および水分が除去された高純度酸素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて成膜した、欠陥を含む酸化シリコン膜があげられる。
絶縁膜80は、処理室内の残留水分を除去しつつ成膜することが適している。酸化物半導体膜40および絶縁膜80に水素、水酸基または水分が含まれないようにするためである。
処理室内の残留水分を除去する排気手段には、吸着型の真空ポンプを用いることが適切である。例として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどがあげられる。また、排気手段として、ターボポンプにコールドトラップを加えたものを用いることもできる。処理室内より、水素原子や、水(HO)など水素原子を含む化合物等を排気することにより、当該処理室において成膜した絶縁膜80に含まれる不純物の濃度を低減できる。
なお、絶縁膜80としては、酸化シリコン膜の他に、酸化窒化シリコン膜、酸化アルミニウム膜または酸化窒化アルミニウム膜などを用いることもできる。
絶縁膜80の成膜後に、不活性ガス雰囲気下または窒素ガス雰囲気下において、100℃ないし400℃、好ましくは150℃以上350℃未満の加熱処理を行ってもよい。加熱処理を行うと、酸化物半導体膜40中に含まれる水素、水分、水酸基または水素化物などの不純物が、欠陥を含む絶縁膜80中に拡散する。その結果、酸化物半導体膜40中に含まれる不純物を、より低減させることができる。
以上の工程により、図1に示す構成の薄膜トランジスタを形成することができる。
(実施の形態3)
図1に示す構成の薄膜トランジスタの、酸化物半導体膜40と金属膜70との界面において、金属酸化物膜60が形成される現象について計算科学により検証した結果を示す。
以下の計算において、酸化物半導体膜40は、In−Ga−Zn−O系酸化物半導体からなる膜である場合を考える。また、金属膜70は、タングステン(W)膜、モリブデン(Mo)膜、チタン(Ti)膜のいずれかである場合を考える。
[金属膜70による酸化物半導体膜40からの酸素の引き抜きについて]
最初に、In−Ga−Zn−O系酸化物半導体を構成しているインジウム、ガリウム、亜鉛それぞれの酸化物が、酸素欠損状態を形成するために必要なエネルギー(欠損形成エネルギーEdef)を計算する。
欠損形成エネルギーEdefは、次の式(1)で定義される。
ただし、E(An−1)は酸素欠損のある酸化物An−1のエネルギー、E(O)は酸素分子のエネルギーの半分、E(A)は酸素欠損のある酸化物Aのエネルギーである。また、Aは、インジウム単独、ガリウム単独、亜鉛単独、インジウムとガリウムと亜鉛、のいずれかがあてはまる。
また、欠損濃度nと、欠損形成エネルギーEdefとの関係は、近似的に次の式(2)で表される。
ただし、Nは欠損が形成されていない状態における酸素位置の数、kはボルツマン定数、Tは絶対温度である。
式(2)より、欠損形成エネルギーEdefが大きくなると、酸素欠損の濃度n、すなわち酸素の欠損量は小さくなることが分かる。
欠損形成エネルギーEdefの計算には、密度汎関数法のプログラムであるCASTEPを用いる。密度汎関数の方法として平面波基底擬ポテンシャル法を用い、汎関数はGGAPBEを用いる。カットオフエネルギーは、500eVを用いる。k点は、IGZOについては3×3×1、Inについては2×2×2、Gaについては2×3×2、ZnOについては4×4×1のグリッドを用いる。
結晶構造は、IGZO結晶については対称性R−3(国際番号:148)の構造についてa軸、b軸にそれぞれ2倍した84原子の構造に対して、Ga、Znをエネルギーが最小になるように配置した構造を用いる。Inについては80原子のbixbyite構造を、Gaについては80原子のβ−Gallia構造を、ZnOについては80原子のウルツ構造を用いる。
表1は、式(1)において、Aがそれぞれ、インジウム単独、ガリウム単独、亜鉛単独、インジウムとガリウムと亜鉛の場合とした、欠損形成エネルギーEdefの値を示した表である。
IGZO(Model1)の欠損形成エネルギーEdefは、Aがインジウムとガリウムと亜鉛の場合に、IGZO結晶中において、インジウム3つと亜鉛1つに隣接する酸素(図3(A)参照)についての値である。
IGZO(Model2)の欠損形成エネルギーEdefは、Aがインジウムとガリウムと亜鉛の場合に、IGZO結晶中において、インジウム3つとガリウム1つに隣接する酸素(図3(B)参照)についての値である。
IGZO(Model3)の欠損形成エネルギーEdefは、Aがインジウムとガリウムと亜鉛の場合に、IGZO結晶中において、亜鉛2つとガリウム2つに隣接する酸素(図3(C)参照)についての値である。
欠損形成エネルギーEdefの値が大きいほど、酸素欠損状態を形成するために高いエネルギーが必要である。つまり、欠損形成エネルギーEdefの値が大きいほど、酸素との結合が強い傾向にあることを意味する。換言すれば、表1より、欠損形成エネルギーEdefの値が最も小さいインジウムが、最も酸素との結合が弱いといえる。
In−Ga−Zn−O系酸化物半導体における酸素欠損状態は、ソース電極またはドレイン電極として用いられている金属膜70が、酸化物半導体膜40から酸素を引き抜くために起こると考えられる。
[金属酸化物膜60が形成される現象について]
次に、In−Ga−Zn−O系酸化物半導体膜40と、金属膜70との界面近傍における量子力学的に安定な構造モデルを、量子分子動力学(QMD)法により計算する。考察どおり、金属による酸化物半導体からの酸素の引き抜きが起こっているか、確認するためである。
計算する構造は以下のように作製する。まず、古典分子動力学(MD)法により作製したアモルファス構造のIn−Ga−Zn−O系酸化物半導体(以下、「a−IGZO」と記す)から、84原子In12Ga12Zn1248を含む単位格子を抜き出し、量子分子動力学(QMD)法により構造最適化を行う。さらに、構造最適化した単位格子を切断することで得られるa−IGZO膜上に、金属原子(W、Mo、Ti)の結晶を有する金属膜を積層し、構造最適化を行う。この構造を出発点として、623.0Kで、量子分子動力学(QMD)法を用いて計算を行う。なお、界面の相互作用だけを見積もるために、a−IGZO膜の下端と金属膜の上端は固定している。
古典分子動力学計算の計算条件を以下に示す。計算プログラムには、Materials Explorerを用いる。a−IGZOは、次の条件で作製する。一辺1nmの計算セルに、In:Ga:Zn:O=1:1:1:4の比率で全84原子をランダムに配置し、密度を5.9g/cmに設定する。NVTアンサンブルで、温度を5500Kから1Kに徐々に下げる。時間刻み幅は0.1fsで、総計算時間は10nsとする。ポテンシャルは、金属−酸素間および酸素−酸素間にはBorn−Mayer−Huggins型を適用し、金属−金属間にはUFF型を適用する。電荷は、In:+3、Ga:+3、Zn:+2、O:−2とする。
QMD計算の計算条件を以下に示す。計算プログラムには、第一原理計算ソフトCASTEPを用いる。汎関数はGGAPBEを用いる。擬ポテンシャルはUltrasoftを用いる。カットオフエネルギーは260eV、k点の数は1×1×1とする。MD計算は、NVTアンサンブルで行い、温度は623Kとする。時間刻み幅は1.0fsで、総計算時間は2.0psとする。
図4ないし図6に上記計算の結果を示す。図4ないし図6において、白丸は金属原子を表し、黒丸は酸素原子を表している。
図4は、a−IGZO膜上にタングステン(W)の結晶を有する金属膜を積層した場合の構造モデルを示している。図4(A)はQMD法による計算前の構造、図4(B)はQMD法による計算後の構造に相当する。
図5は、a−IGZO膜上にモリブデン(Mo)の結晶を有する金属膜を積層した場合の構造モデルを示している。図5(A)はQMD法による計算前の構造、図5(B)はQMD法による計算後の構造に相当する。
図6は、a−IGZO膜上にチタン(Ti)の結晶を有する金属膜を積層した場合の構造モデルを示している。図6(A)はQMD法による計算前の構造、図6(B)はQMD法による計算後の構造に相当する。
図5(A)および図6(A)より、a−IGZO膜上にモリブデンまたはチタンの結晶を有する金属膜を積層した場合には、構造最適化時において、すでに金属膜に移動した酸素が見られることがわかる。また、図4(B),図5(B)および図6(B)を比較すると、a−IGZO膜上にチタンの結晶を有する金属膜を積層した場合に、最も酸素の移動が見られることがわかる。したがって、a−IGZO膜に酸素欠損をもたらす電極として最適なものは、チタンの結晶を有する金属膜であると考えられる。
[酸化物半導体膜40中のキャリア密度について]
次に、金属膜70による酸化物半導体膜40からの酸素の引き抜きについて、実際に素子を作製し、評価する。具体的には、酸素引き抜きの効果を有する金属膜を酸化物半導体膜に積層形成する場合と、酸素引き抜きの効果を有さない金属膜を酸化物半導体膜に積層形成する場合の、酸化物半導体膜40中のキャリア密度を計算し、結果を比較する。
酸化物半導体膜中のキャリア密度は、酸化物半導体膜を用いたMOSキャパシタを作製し、当該MOSキャパシタのCV測定の結果(CV特性)を評価することで求めることが可能である。
キャリア密度の測定は、次の(1)−(3)の手順で行う。(1)MOSキャパシタのゲート電圧Vgと、容量Cとの関係をプロットしたC−V特性を取得する。(2)当該C−V特性からゲート電圧Vgと、(1/C)との関係を表すグラフを取得し、当該グラフにおいて弱反転領域での(1/C)の微分値を求める。(3)得られた微分値を、キャリア密度Nを表す以下の式(3)に代入する。

ただし、eは電気素量、εは真空の誘電率、εは酸化物半導体の誘電率である。

測定に係る試料として、酸素引き抜きの効果を有する金属膜を用いたMOSキャパシタ(以下、「試料1」と記す)と、酸素引き抜きの効果を有さない金属膜を用いたMOSキャパシタ(以下、「試料2」と記す)とを用意する。なお、酸素引き抜きの効果を有する金属膜として、チタン膜を適用した。また、酸素引き抜きの効果を有さない金属膜として、チタン膜の表面(酸化物半導体膜側)に窒化チタン膜を有する膜を適用した。
試料の詳細は、次の通りである。
試料1:
ガラス基板上に400nmの厚さのチタン膜を有し、チタン膜上にIn−Ga−Zn−O系の酸化物半導体(a−IGZO)を用いた2μmの厚さの酸化物半導体膜を有し、酸化物半導体膜上に300nmの厚さの酸窒化珪素膜を有し、酸窒化珪素膜上に300nmの銀膜を有する。
試料2:
ガラス基板上にチタン膜を300nmの厚さのチタン膜を有し、チタン膜上に100nmの厚さの窒化チタン膜を有し、窒化チタン膜上にIn−Ga−Zn−O系の酸化物半導体(a−IGZO)を用いた2μmの厚さの酸化物半導体膜を有し、酸化物半導体膜上に300nmの厚さの酸窒化珪素膜を有し、酸窒化珪素膜上に300nmの銀膜を有する。
なお、試料1および試料2において、酸化物半導体膜は、インジウム(In),ガリウム(Ga)および亜鉛(Zn)を含む酸化物半導体ターゲット(In:Ga:Zn=1:1:0.5[atom%])を用いたスパッタリング法により形成した。また、酸化物半導体膜の形成雰囲気は、アルゴン(Ar)と酸素(O)との混合雰囲気(Ar:O=30(sccm):15(sccm))とした。
図7(A)は、試料1のC−V特性を示している。また、図7(B)は、試料1のVgと、(1/C)との関係を示している。図7(B)の弱反転領域における(1/C)の微分値を、式(3)に代入すると、酸化物半導体膜中のキャリア密度1.8×1012/cmが得られる。
図8(A)は、試料2のC−V特性を示している。また、図8(B)は、試料2のVgと、(1/C)との関係を示している。図8(B)の弱反転領域における(1/C)の微分値を、式(3)に代入すると、酸化物半導体膜中のキャリア密度6.0×1010/cmが得られる。
以上の結果より、酸素引き抜きの効果を有する金属膜を用いたMOSキャパシタ(試料1)と、酸素引き抜きの効果を有さない金属膜を用いたMOSキャパシタ(試料2)では、酸化物半導体膜中のキャリア密度が少なくとも2桁異なることがわかる。これより、金属膜によって酸化物半導体膜から酸素が引き抜かれ、酸化物半導体膜における酸素欠損が増加した結果、金属膜近傍の酸化物半導体膜がn化したことが示唆される。なお、n化とは、多数キャリアである電子が増加することを意味する。
[酸化チタン膜の導電性について]
上記の計算結果を参酌し、図1に示す構成の薄膜トランジスタにおいて、金属膜70がチタンの結晶を有する金属膜である場合を考える。
In−Ga−Zn−O系酸化物半導体膜(図1の「酸化物半導体膜40」と対応。以下同じ)とチタン膜(金属膜70)との界面には、チタンに引き抜かれた酸素がチタンと反応することにより、酸化チタン膜(金属酸化物膜60)が形成されると考えられる。続いては、この酸化チタン膜の導電性について、計算科学により検証した結果を示す。
二酸化チタンは、ルチル構造(高温型の正方晶)、アナターゼ構造(低温型の正方晶)、ブルッカイト構造(斜方晶)など、いくつかの結晶構造をとる。アナターゼ型およびブルッカイト型は、加熱すると最も安定な構造のルチル型に不可逆的に変化することから、上記二酸化チタンはルチル構造をとるものと仮定する。
図9は、ルチル構造を有する二酸化チタンの結晶構造を示す図である。ルチル構造は正方晶であり、結晶の対称性を示す空間群はI4/mnmに属する。なお、アナターゼ構造の酸化チタンも、ルチル構造と同様に、結晶の対称性を示す空間群はI4/mnmに属する。
上記二酸化チタン構造に対して、GGAPBE汎関数を用いた密度汎関数法により、状態密度を求める計算を行う。対称性は維持したまま、セル構造も含めた構造最適化を行う。密度汎関数計算には、CASTEPコードに導入された平面波擬ポテンシャル法を用いる。カットオフエネルギーは380eVを用いる。
図10は、ルチル構造を有する二酸化チタンの状態密度図である。図10に示すように、ルチル構造を有する二酸化チタンはバンドギャップを有しており、半導体に近い状態密度を有することがわかる。なお、密度汎関数法ではバンドギャップが小さく見積もられる傾向にあり、実際の二酸化チタンのバンドギャップは3.0eV程度と、図10の状態密度図に示すバンドギャップよりも大きい。
図11は、酸素欠損がある場合の、ルチル構造を有する二酸化チタンの状態密度図である。計算には、Ti24原子およびO48原子を有する酸化チタンから、O原子を一つ抜いたTi24原子およびO47原子を有する酸化チタンを、モデルとして用いた。図11に示すように、酸素欠損がある場合のフェルミ準位は、バンドギャップの上に移動している。これより、二酸化チタンがn型の導電性を示すことがわかる。
図12は、一酸化チタン(TiO)の状態密度図である。図12に示すように、一酸化チタンは金属に近い状態密度を有することがわかる。
図10に示す二酸化チタンの状態密度図、図11に示す酸素欠損を有する二酸化チタンの状態密度図および図12に示す一酸化チタンの状態密度図より、酸素欠損を有する二酸化チタン(TiO2−δ)は、0<δ<1の範囲にわたってn型の導電性を有するものと予測できる。したがって、酸化チタン膜(金属酸化物膜60)の組成が、二酸化チタン、一酸化チタンまたは酸素欠損を有する二酸化チタンのいずれを含んだものであっても、In−Ga−Zn−O系酸化物半導体膜(酸化物半導体膜40)とチタン膜(金属膜70)との間の電流の流れは、阻害されにくいものと考えられる。
(実施の形態4)
実施の形態1に示す薄膜トランジスタは、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機、太陽電池などがあげられる。
図13(A)は、実施の形態1に示す薄膜トランジスタを適用した携帯電話機の一例を示している。この携帯電話機は、筐体120に組み込まれた表示部121を備えている。
この携帯電話機は、表示部121を指などで触れることで、情報の入力ができる。また、電話を掛ける、あるいはメールを打つなどの操作も、表示部121を指などで触れることにより行うことができる。
例えば、表示部121における画素のスイッチング素子として、実施の形態1に示す薄膜トランジスタを複数配置することで、この携帯電話機の性能を高めることができる。
図13(B)は、実施の形態1に示す薄膜トランジスタを適用したテレビジョン装置の一例を示している。このテレビジョン装置は、筐体130に表示部131が組み込まれている。
例えば、表示部131における画素のスイッチング素子として、実施の形態1に示す薄膜トランジスタを複数配置することで、このテレビジョン装置の性能を高めることができる。
以上のように、実施の形態1で示した薄膜トランジスタは、さまざまな電子機器の表示パネルに配置することで、その電子機器の性能を高めることができる。
図14は、In−Ga−Zn−O系酸化物半導体を用いた薄膜トランジスタの断面を、透過型電子顕微鏡(TEM,Hitachi H−9000NAR,300kV)で観察した写真である。なお、符号は図1と共通する。
図14に示す薄膜トランジスタは、酸化物半導体膜40としてIn−Ga−Zn−O系酸化物半導体膜を50nm成膜後、窒素雰囲気下において第1の加熱処理(650℃,1時間)を行い、その後金属膜70としてチタン膜を150nm成膜したものである。
図14において、酸化物半導体膜40と金属膜70との界面には、金属酸化物膜60が確認できる。なお、FFTM(Fast Fourier Transform Mapping)法を用いた解析の結果、この薄膜トランジスタの金属酸化物膜60として、酸化チタン膜が形成されていた。
10 基板
20 ゲート電極
30 ゲート絶縁膜
40 酸化物半導体膜
60 金属酸化物膜
70 金属膜

Claims (2)

  1. 基板上に、インジウム、ガリウムおよび亜鉛を含む酸化物半導体膜を形成し、
    前記酸化物半導体膜を、電気炉で素雰囲気下で加熱し、
    前記加熱後、前記加熱時と同じ前記電気炉に、酸素ガス、一酸化二窒素ガス、または超乾燥エアを導入して、前記酸化物半導体膜を冷却し、
    前記冷却後、前記酸化物半導体膜上に接してチタン膜を形成し、
    前記チタン膜をエッチングして、前記酸化物半導体膜上に、ソース電極として機能する第1のチタン膜、及びドレイン電極として機能する第2のチタン膜を形成し、
    前記第1のチタン膜上、前記第2のチタン膜上、及び前記酸化物半導体膜上に絶縁膜を形成し、
    前記絶縁膜は、酸化シリコンまたは酸化窒化シリコンを有し、
    前記絶縁膜は、前記第1のチタン膜及び前記第2のチタン膜と重ならない領域において、前記酸化物半導体膜と接する領域を有し、
    前記絶縁膜形成後、不活性ガス雰囲気下または窒素ガス雰囲気下において加熱し、
    前記酸化物半導体膜はチャネルとして機能する部分を有し、
    前記酸化物半導体膜と前記第1のチタン膜との間に、前記第1のチタン膜が酸化することによって形成された第1の酸化チタン膜を有し、
    前記酸化物半導体膜と前記第2のチタン膜との間に、前記第2のチタン膜が酸化することによって形成された第2の酸化チタン膜を有することを特徴とするトランジスタの作製方法。
  2. 請求項1において、
    前記第1の酸化チタン膜は、一酸化チタンまたはTiO2−δ(0<δ<1)であり、
    前記第2の酸化チタン膜は、一酸化チタンまたはTiO2−δ(0<δ<1)であることを特徴とするトランジスタの作製方法。
JP2009265402A 2009-11-20 2009-11-20 トランジスタの作製方法 Expired - Fee Related JP5612299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009265402A JP5612299B2 (ja) 2009-11-20 2009-11-20 トランジスタの作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009265402A JP5612299B2 (ja) 2009-11-20 2009-11-20 トランジスタの作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014180242A Division JP5940124B2 (ja) 2014-09-04 2014-09-04 トランジスタの作製方法

Publications (3)

Publication Number Publication Date
JP2011109031A JP2011109031A (ja) 2011-06-02
JP2011109031A5 JP2011109031A5 (ja) 2012-12-27
JP5612299B2 true JP5612299B2 (ja) 2014-10-22

Family

ID=44232165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009265402A Expired - Fee Related JP5612299B2 (ja) 2009-11-20 2009-11-20 トランジスタの作製方法

Country Status (1)

Country Link
JP (1) JP5612299B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190109597A (ko) * 2009-11-20 2019-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP2008270313A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子

Also Published As

Publication number Publication date
JP2011109031A (ja) 2011-06-02

Similar Documents

Publication Publication Date Title
JP5608520B2 (ja) トランジスタの作製方法
TWI497611B (zh) 半導體裝置及其製造方法
JP7262435B2 (ja) 半導体装置
US8389996B2 (en) Method for forming semiconductor film, method for forming semiconductor device and semiconductor device
JP5657878B2 (ja) トランジスタの作製方法
TW201234593A (en) Semiconductor device
TW201138111A (en) Semiconductor device and manufacturing method thereof
JP5723584B2 (ja) 半導体装置
JP2011216880A (ja) 半導体装置
JP5612299B2 (ja) トランジスタの作製方法
JP5940124B2 (ja) トランジスタの作製方法
JP6046794B2 (ja) トランジスタの作製方法
JP2015062250A (ja) トランジスタ
JP2013172031A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140904

R150 Certificate of patent or registration of utility model

Ref document number: 5612299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees