JP2011216880A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011216880A
JP2011216880A JP2011058745A JP2011058745A JP2011216880A JP 2011216880 A JP2011216880 A JP 2011216880A JP 2011058745 A JP2011058745 A JP 2011058745A JP 2011058745 A JP2011058745 A JP 2011058745A JP 2011216880 A JP2011216880 A JP 2011216880A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
semiconductor layer
film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011058745A
Other languages
English (en)
Other versions
JP2011216880A5 (ja
Inventor
Takayuki Inoue
卓之 井上
Masashi Tsubuki
将志 津吹
Suzunosuke Hiraishi
鈴之介 平石
Junichiro Sakata
淳一郎 坂田
Erumu Kikuchi
彫 菊地
Hiromitsu Goto
宏充 郷戸
Shoji Miyanaga
昭治 宮永
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011058745A priority Critical patent/JP2011216880A/ja
Publication of JP2011216880A publication Critical patent/JP2011216880A/ja
Publication of JP2011216880A5 publication Critical patent/JP2011216880A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

【課題】光劣化が最小限に抑えられ、電気特性が安定したトランジスタを提供することを課題とする。
【解決手段】”ｓａｆｅ”トラップが存在するため、光応答の二種類のモードを示す酸化物半導体層を用いることによって、光劣化が最小限に抑えられ、電気特性が安定したトランジスタを実現する。なお、光応答の二種類のモードを示す酸化物半導体層は、１０ｐＡ以上１０ｎＡ以下の光電流値を有している。光応答の二種類のモードの存在は、キャリアが”ｓａｆｅ”トラップに捉えられるまでの平均時間τ１が十分大きい場合、光電流の時間変化の結果において、急速に立ち下がる部分とゆっくり下がる部分がある。
【選択図】図３

Description

本発明はトランジスタなどの半導体素子又は半導体素子を少なくとも一部に用いて構成される半導体装置に関する。例えば、半導体素子として酸化物半導体を含んで構成される能動素子が例示され、該能動素子を用いた表示装置が例示される。
従来、液晶テレビに代表される表示装置にはアモルファスシリコンを用いたトランジスタが用いられて来たが、トランジスタを作製するために、シリコン半導体に代わる材料として酸化物半導体が注目されている。例えば、アクティブマトリクス型の表示装置におけるトランジスタの活性層として、Ｉｎ、Ｇａ及びＺｎを含む非晶質酸化物を用い、該非晶質酸化物の電子キャリア濃度を１０１８／ｃｍ３未満としたものが開示されている（特許文献１参照）。
しかし、酸化物半導体を用いたトランジスタには幾つかの問題が指摘されている。その一つは特性の安定性であり、可視光及び紫外光を照射することで電気特性が変化することが指摘されている。
特開２００６−１６５５２８号公報
金属酸化物でなる酸化物半導体は、バンドギャップが３ｅＶ程度あり可視光においては本来透光性を有するものである。しかしながら、強い光を照射した際に膜が劣化（光劣化と呼ぶ）する性質を有していることが知られている。
このような酸化物半導体を用いたトランジスタの光による特性変化に対し、それを改善する方法は何ら示されていないため、新材料と期待されつつも実用化が遅れる原因となっている。
また、液晶表示装置では、バックライトを使用するため、バックライトの光が酸化物半導体を用いたトランジスタに照射されることで、例えば、光励起によりトランジスタのオフ状態でリーク電流が生じて表示品位の低下を招く恐れや、光劣化を引き起こす恐れがある。また、金属酸化物でなる酸化物半導体の単膜は、約１０μＡの光電流値を有していることが知られている。
本発明の一態様は、光劣化が最小限に抑えられ、電気特性が安定したトランジスタを提供することを課題とする。
光電流のメカニズムについて以下に説明する。
半導体中のキャリアは式１及び式２に示す連続方程式によって記述できる。
Figure 2011216880
Figure 2011216880
なお、上記２つの式において、ｔは時間、ｘは位置、ｑは電荷である。ここで、ｎ、ｐは電子及び正孔のキャリア密度、Ｊｎ、Ｊｐは電子と正孔の電流値、Ｇｎ、Ｇｐは電子と正孔の生成（Ｇｅｎｅｒａｔｉｏｎ）確率、Ｒｎ、Ｒｐは再結合（Ｒｅｃｏｍｂｉｎａｔｉｏｎ）確率を表す。正孔キャリア数を熱平衡状態の正孔キャリア数ｐ０と熱平衡状態にない正孔キャリア数Δｐに分ける。正孔のキャリア密度は、式３で表すことができる。
Figure 2011216880
バンドギャップ以上のエネルギーを持つ光を半導体中に照射すると、その吸収過程において価電子帯の電子が伝導帯へ遷移し、正孔の生成が起きる。その生成確率をＧ０ｐとすると、再結合確率は以下の式４に表される。ここでτｐは生成された正孔の緩和時間を表す。
Figure 2011216880
光をデバイス内に均一に当てる場合には、ソース方向、またはドレイン方向の拡散項は無視出来るとすると、連続方程式は以下の式５になる。
Figure 2011216880
これを初期の光電流は０であるとして解くと、キャリア濃度は以下の式６で表される。
Figure 2011216880
また、光をオフにした時の時間をｔ０とすると、キャリア濃度は以下の式７になる。
Figure 2011216880
光電流は過剰キャリア濃度に比例する為、電流式は以下の式８になる。
Figure 2011216880
緩和時間τは、キャリアの再結合のモデルに依存する。この再結合の過程は、多くの場合が考えられるが、基本的には直接再結合と間接再結合（ＳＲＨ型再結合）の２つが挙げられる。
さらに、トラップでも、例えば、正孔を捉えることができるが、なかなか電子を捉えることができず、再結合が起きにくいトラップも存在する。このトラップを”ｓａｆｅ”トラップと呼ぶことにする。
図６（Ａ）に”ｓａｆｅ”トラップの模式図を示し、図６（Ｂ）にトラップ後の熱による遷移を示す模式図を示す。
トラップの位置が真性フェルミ準位よりも価電子帯に近く、電子がトラップされづらい為、”ｓａｆｅ”トラップに捉えられた正孔の一部は熱により価電子帯に遷移することで、電気伝導に寄与することができる。”ｓａｆｅ”トラップが存在する半導体の光応答は、二種類のモードを示す事になる。
本明細書で開示する本発明の一態様は、光応答の二種類のモードを示す酸化物半導体層を用いることによって、光劣化が最小限に抑えられ、電気特性が安定したトランジスタを実現する。なお、光応答の二種類のモードを示す酸化物半導体層は、１ｐＡ以上、好ましくは１０ｐＡ以上１０ｎＡ以下の光電流値を有している。また、２５℃における酸化物半導体層は、光照射後１００秒後の光電流値が４００ａＡ／μｍ以上０．１ｐＡ／μｍ以下であり、光劣化が最小限に抑えられる。
光応答の二種類のモードの存在は、キャリアが”ｓａｆｅ”トラップに捉えられるまでの平均時間τ１が十分大きい場合、光電流の時間変化の結果において、急速に立ち下がる部分とゆっくり下がる部分があることから確認できる。
“ｓａｆｅ”トラップを考慮に入れると、τ１（殆どの過剰キャリアが”ｓａｆｅ”トラップに捉えられ終わった時刻）以降の電流式は以下の式９に表される。なお、τ２はキャリアが”ｓａｆｅ”トラップに滞在する平均時間を表す。
Figure 2011216880
キャリアが”ｓａｆｅ”トラップに捉えられるまでの平均時間τ１及びキャリアが”ｓａｆｅ”トラップに滞在する平均時間τ２から、トラップ準位を見積もることは、欠陥を評価することにも繋がる。このτ１、τ２を用いた評価方法を光応答欠陥評価法、略してＰＤＥＭ（Ｐｈｏｔｏｒｅｓｐｏｎｓｅ Ｄｅｆｅｃｔ Ｅｖａｌｕａｔｉｏｎ Ｍｅｔｈｏｄ）とも呼ぶ。
酸化物半導体を用いたトランジスタを画素に配置した液晶表示装置は、光劣化に対して高い信頼性を有する。
酸化物半導体層の光応答性を示したグラフである。 図１における０〜１００ｓｅｃの領域を拡大したグラフである。 酸化物半導体層の光応答性をログスケールで示したグラフである。 酸化物半導体層の光応答性をリニアースケールで示したグラフである。 図２のデータを用いてτ１の見積もり方法を示す図である。 ”ｓａｆｅ”トラップの模式図である。 電極の上面図及びＴＥＧの断面構造を示す図である。 トランジスタの断面構造を示す図である。 白色ＬＥＤのスペクトルを示す図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、実際に酸化物半導体を用いたＴＥＧを作製し、そのＴＥＧを用いて６００秒間の光（輝度１７０００ｃｄ／ｃｍ２）を照射した前後の光応答性を測定した結果を元に、光応答性のグラフ（光電流時間依存性グラフ）を作成する。
評価に使用したＴＥＧの構造はチャネル長（Ｌ）２００μｍ、チャネル幅（Ｗ）２．０９ｃｍ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の厚い部分の膜厚は５０ｎｍ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の薄い部分の膜厚は２５ｎｍである。このＴＥＧの断面構造を図７（Ｂ）に示す。図７（Ｂ）において、ガラス基板１０１上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜１０２を形成し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜１０２上に第１の電極１０３、及び第２の電極１０４を設けている。この第１の電極１０３、及び第２の電極１０４の上面形状を図７（Ａ）に示している。第１の電極１０３と第２の電極１０４の間隔は２００μｍであり、その間隔と重なるＩｎ−Ｇａ−Ｚｎ−Ｏ膜１０２の領域は、図７（Ｂ）に示すように、第１の電極１０３または第２の電極１０４と重なる領域と比べて２５ｎｍと薄くなっている。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜１０２が露出しないように絶縁層１０５が第１の電極１０３及び第２の電極１０４上に設けられている。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜１０２に照射する光を発光する光源は白色ＬＥＤ（モリテックス製ＭＤＢＬ−ＣＷ１００）を使用した。この白色ＬＥＤのスペクトルを図９に示す。
温度特性を見る為に、３つのサンプルを作製し、それぞれ２５℃、８５℃、１５０℃と条件振りも行った。３つのサンプルの作製プロセスを以下に示す。
組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いたスパッタ法により、ガラス基板（１２６．６ｍｍ×１２６．６ｍｍ）上に膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、成膜温度を室温とし、アルゴン流量を１０ｓｃｃｍ、酸素流量を５ｓｃｃｍとし、圧力０．４Ｐａ、電力５００Ｗとする。
次いで、窒素雰囲気下で４５０℃、１時間の加熱処理を行う。この加熱処理は、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれない雰囲気、例えば雰囲気の露点が−４０℃以下、好ましくは−６０℃以下であることが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
加熱処理後にスパッタ法により膜厚５０ｎｍの窒化チタン膜、膜厚５０ｎｍのチタン膜、膜厚２００ｎｍのアルミニウム膜、膜厚５０ｎｍのチタン膜の順に積層して導電膜の積層を形成する。
フォトリソグラフィ工程により導電膜の積層上にレジストマスクを形成し、選択的にエッチングを行って第１の電極１０３及び第２の電極１０４を形成した後、Ｏ２アッシングを行って露呈しているＩｎ−Ｇａ−Ｚｎ−Ｏ膜の膜厚を部分的に２５ｎｍと薄くし、レジストマスクを除去する。
次いで、酸化シリコンターゲットを用いるスパッタ法により、第１の電極１０３及び第２の電極１０４上に膜厚３００ｎｍの酸化シリコン膜を成膜する。
次いで、フォトリソグラフィ工程により酸化シリコン膜上にレジストマスクを形成し、選択的にエッチングを行って絶縁層１０５を形成する。その後窒素雰囲気で２５０℃、１時間の加熱処理を行う。
最後にガラス基板を１０ｍｍ×１０ｍｍ毎に１つのＴＥＧが配置されるように、それぞれ分断し、１７０００ｃｄ／ｃｍ２の白色光を６００秒照射した後、光源をオフにした直後の時刻を０として測定を行った。図１は光照射後の酸化物半導体層の光応答性を示したグラフである。なお、図１において横軸を時刻、縦軸を電流値としている。また、時刻０において光源をオフとしている。また、図２は、図１における０〜１００ｓｅｃの領域を拡大したグラフである。
また、図１に対応する数値を表にしたのが、表１である。表１では、光照射後の１μｍ当たりの光電流値も換算によって求めた。２５℃における酸化物半導体層への光照射後１００秒後の１μｍ当たりの光電流値が５９．３ｆＡ／μｍとなっている。
Figure 2011216880
また、上記３つのサンプルとは一部異なる条件でＴＥＧを作製した。第４のサンプルと第５のサンプルは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件として、成膜温度を室温とし、アルゴン流量を１０．５ｓｃｃｍ、酸素流量を４．５ｓｃｃｍとし、電力１００Ｗとする。なお、その他の成膜条件や膜厚は同じとする。
そして、第４のサンプルは、窒素雰囲気下で６５０℃、１時間の加熱を行った。また、第５のサンプルは窒素雰囲気下で６５０℃、１時間の加熱後に酸素および窒素を含む雰囲気下で４５０℃、１時間の熱処理を行った。
以降の工程は３つのサンプルと同じ工程でＴＥＧを作製した。
１７０００ｃｄ／ｃｍ２の白色光を６００秒照射した後、光源をオフにした後の光応答性の測定を行い、第４のサンプルの光応答性の結果をＯＳ膜１と表記し、第５のサンプルの光応答性の結果をＯＳ膜２として表記して、図３にログスケールで示した。また、１７０００ｃｄ／ｃｍ２の白色光を６００秒照射した後、光源をオフにした直後の時刻を０として光照射後の光応答性の結果を図４にリニアースケールで示した。図３及び図４において、比較例として用いた金属酸化物でなる酸化物半導体の単膜（ＯＳ膜１）は、約１μＡ以上１０μＡ以下の光電流値を有している。一方、本実施の形態の酸化物半導体の単膜（ＯＳ膜２）は、約１０ｐＡ以上１０ｎＡ以下の光電流値を有している。本実施の形態の酸化物半導体の単膜（ＯＳ膜２）は、光応答性において立ち上がりと立ち下がりが急峻であり、電流値が非常に少ない結果となっている。バンドギャップ以上のエネルギーを持つ３５０ｎｍの光を照射した場合においても同様の傾向が見られている。
式９に示す電流式より、τ２のフィッティングができる。対数グラフである図２の２０ｓｅｃ〜１００ｓｅｃの領域を線形とし、フィッティングを行った。また、τ１の見積もり方法については図５に示す。
測定時間分解能が１［ｓｅｃ］である為、白色光の照射をオフ状態とした直後の時刻０［ｓｅｃ］付近の急峻性を捉えきれず、真のτ１よりも長めに見積もられている可能性がある。表２に各温度における抽出したτ１とτ２を示す。
Figure 2011216880
測定時間分解能から考慮すると、τ１は各温度でほぼ同じとみなせるので、τ２も温度に依存しないとする。何故ならば、τ１とτ２はトラップ密度に依存している為である。一方で図２より、温度が高いほど電流の減少する割合が減ってくる。これは温度が高いほどキャリアがトラップから熱励起される確率が上がる為である。
光応答性の曲線グラフが二段階となっているのは、伝導帯や価電子帯近傍に”ｓａｆｅ”トラップが存在している為である。急峻な緩和時間τ１と緩やかな緩和時間τ２をフィッティングして求めたところ、温度依存性は小さく、この二種類の緩和時間（τ１とτ２）はトラップ密度に依存している値であるといえる。一方で電流減少比の温度依存性から、伝導帯や価電子帯近傍に存在する”ｓａｆｅ”トラップは非常に浅いトラップであるといえる。
また、チャネル長の長さを変更して、表１と同じ測定を行った。評価に使用したＴＥＧの構造はそれぞれチャネル長（Ｌ）５０μｍ、１００μｍ、２００μｍ、５００μｍとし、チャネル幅（Ｗ）２．０９ｃｍとして測定を行った結果を表３に示す。なお、測定温度は２５℃である。また、光照射後の１μｍ当たりの光電流値も換算によって求め、表３に示した。チャネル長（Ｌ）５０μｍのＴＥＧにおいて、酸化物半導体層への光照射後１００秒後のチャネル長１μｍ当たりの光電流値が９７．７ｆＡ／μｍとなっている。また、チャネル長（Ｌ）１００μｍのＴＥＧにおいて、酸化物半導体層への光照射後１００秒後のチャネル長１μｍ当たりの光電流値が４２．５ｆＡ／μｍとなっている。また、チャネル長（Ｌ）２００μｍのＴＥＧにおいて、酸化物半導体層への光照射後１００秒後のチャネル長１μｍ当たりの光電流値が１３．７ｆＡ／μｍとなっている。また、チャネル長（Ｌ）５００μｍのＴＥＧにおいて、酸化物半導体層への光照射後１００秒後のチャネル長１μｍ当たりの光電流値が４１３ａＡ／μｍとなっている。このように、２５℃における酸化物半導体層は、光照射後１００秒後の光電流値が４００ａＡ／μｍ以上０．１ｐＡ／μｍ以下であり、光劣化が最小限に抑えられ、この酸化物半導体層を用いることによって電気特性が安定したトランジスタを実現することができる。
Figure 2011216880
なお、本実施の形態では、ＴＥＧを一例に示したが、特に限定されず、例えば同じ酸化物半導体を用いたトランジスタは、光劣化が最小限に抑えられ、安定した電気特性を得ることができる。また、同じ酸化物半導体を用いたトランジスタを画素に配置した液晶表示装置は、光劣化に対して高い信頼性を有する。
（実施の形態２）
本実施の形態では、本明細書に開示する液晶表示装置に適用できるトランジスタの例を示す。本明細書に開示する液晶表示装置に適用できるトランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい。なお、図８（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を以下に示す。図８（Ａ）乃至（Ｄ）に示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、比較的簡単かつ低温のプロセスで高い移動度と低いオフ電流が得られることである。
図８（Ａ）に示すトランジスタ４１０は、ボトムゲート構造の薄膜トランジスタの一つであり、逆スタガ型薄膜トランジスタともいう。
トランジスタ４１０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、トランジスタ４１０を覆い、酸化物半導体層４０３に積層する絶縁層４０７が設けられている。絶縁層４０７上にはさらに保護絶縁層４０９が形成されている。
絶縁層４０７は、酸化物半導体層４０３と接し、その材料は、ＧａＯＸ（Ｘ＞０）や、ＳｉＯＸ（Ｘ＞０）や窒化物（窒化チタンを除く）などを用いることができる。特にＧａＯＸを用いる場合、バックチャネルの帯電を防止する帯電防止膜として機能させることができる。
図８（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
トランジスタ４２０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、酸化物半導体層４０３のチャネル形成領域を覆うチャネル保護層として機能する絶縁層４２７、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、トランジスタ４２０を覆い、保護絶縁層４０９が形成されている。
図８（Ｃ）示すトランジスタ４３０はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び酸化物半導体層４０３を含む。また、トランジスタ４３０を覆い、酸化物半導体層４０３に接する絶縁層４０７が設けられている。絶縁層４０７上にはさらに保護絶縁層４０９が形成されている。
トランジスタ４３０においては、ゲート絶縁層４０２は基板４００及びゲート電極層４０１上に接して設けられ、ゲート絶縁層４０２上にソース電極層４０５ａ、ドレイン電極層４０５ｂが接して設けられている。そして、ゲート絶縁層４０２、及びソース電極層４０５ａ、ドレイン電極層４０５ｂ上に酸化物半導体層４０３が設けられている。
図８（Ｄ）に示すトランジスタ４４０は、トップゲート構造の薄膜トランジスタの一つである。トランジスタ４４０は、絶縁表面を有する基板４００上に、絶縁層４３７、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ、ゲート絶縁層４０２、ゲート電極層４０１を含み、ソース電極層４０５ａ、ドレイン電極層４０５ｂにそれぞれ配線層４３６ａ、配線層４３６ｂが接して設けられ電気的に接続している。
本実施の形態では、上述のとおり、半導体層として酸化物半導体層４０３を用いる。酸化物半導体層４０３に用いる酸化物半導体としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系の材料、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
また、酸化物半導体層４０３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２：１〜１０：１）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
トランジスタ４１０、４２０、４３０、４４０の酸化物半導体層４０３は、水分や水素を含まない雰囲気下で４５０℃以上加熱することが好ましく、例えば窒素雰囲気下で６５０℃、１時間の後、窒素と酸素を含む雰囲気下で４５０℃、１時間の加熱処理を行う。なお、窒素と酸素を含む雰囲気として、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を用いて加熱処理をおこなってもよい。この熱処理によって光劣化を最小限に抑えられ、電気特性が安定したトランジスタを提供することができる。
また、酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は、オフ状態における電流値（オフ電流値）を低くすることができる。よって、液晶表示装置の画素部に酸化物半導体層４０３を用いたトランジスタを用いることで、画像イメージデータ等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に該トランジスタを用いることで、高画質な画像を提供することができる。また、酸化物半導体層４０３を用いたトランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるため、液晶表示装置の部品点数を削減することができる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
ボトムゲート構造のトランジスタ４１０、４２０、４３０において、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
ゲート電極層４０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、合計膜厚２００ｎｍのゲート絶縁層とする。
ソース電極層４０５ａ、ドレイン電極層４０５ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
ソース電極層４０５ａ、ドレイン電極層４０５ｂに接続する配線層４３６ａ、配線層４３６ｂのような導電膜も、ソース電極層４０５ａ、ドレイン電極層４０５ｂと同様な材料を用いることができる。
また、ソース電極層４０５ａ、ドレイン電極層４０５ｂ（これと同じ層で形成される配線層を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
絶縁層４０７、４２７、４３７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
保護絶縁層４０９は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
また、保護絶縁層４０９上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
このように、本実施の形態において、酸化物半導体層を含むトランジスタを用いることにより、高機能な液晶表示装置を提供することができる。
１０１ ガラス基板
１０２ Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜
１０３ 第１の電極
１０４ 第２の電極
１０５ 絶縁層
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁層
４０９ 保護絶縁層
４１０ トランジスタ
４２０ トランジスタ
４２７ 絶縁層
４３０ トランジスタ
４３６ａ 配線層
４３６ｂ 配線層
４３７ 絶縁層
４４０ トランジスタ

Claims (8)

  1. 酸化物半導体層の少なくとも一部がゲート絶縁層を介してゲート電極と重畳し、前記酸化物半導体層にチャネル形成領域が形成されるように構成され、
    前記酸化物半導体層のチャネル形成領域は、光を照射して光源をオフ状態とした後の光応答性が二種類のモードを示すことを特徴とする半導体装置。
  2. 請求項１において、前記酸化物半導体層は、１ｐＡ以上１０ｎＡ以下の光電流値を有していることを特徴とする半導体装置。
  3. 請求項１または請求項２において、前記酸化物半導体層は、Ｉｎ、Ｚｎ、Ｇａのいずれか一を少なくとも含むことを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、前記酸化物半導体層は、光照射後１００秒後の光電流値が４００ａＡ／μｍ以上０．１ｐＡ／μｍ以下であることを特徴とする半導体装置。
  5. 光を照射して光源をオフ状態とした後の光応答性が二種類のモードを示す酸化物半導体層をチャネル形成領域とし、
    前記チャネル形成領域を有するトランジスタが画素部に設けられていることを特徴とする半導体装置。
  6. 請求項５において、前記酸化物半導体層は、１ｐＡ以上１０ｎＡ以下の光電流値を有していることを特徴とする半導体装置。
  7. 請求項５または請求項６において、前記酸化物半導体層は、Ｉｎ、Ｚｎ、Ｇａのいずれか一を少なくとも含むことを特徴とする半導体装置。
  8. 請求項５乃至７のいずれか一において、前記酸化物半導体層は、光照射後１００秒後の光電流値が４００ａＡ／μｍ以上０．１ｐＡ／μｍ以下であることを特徴とする半導体装置。
JP2011058745A 2010-03-19 2011-03-17 半導体装置 Withdrawn JP2011216880A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011058745A JP2011216880A (ja) 2010-03-19 2011-03-17 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010064751 2010-03-19
JP2010064751 2010-03-19
JP2011058745A JP2011216880A (ja) 2010-03-19 2011-03-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015096419A Division JP5927322B2 (ja) 2010-03-19 2015-05-11 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2011216880A true JP2011216880A (ja) 2011-10-27
JP2011216880A5 JP2011216880A5 (ja) 2014-04-24

Family

ID=44646532

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011058745A Withdrawn JP2011216880A (ja) 2010-03-19 2011-03-17 半導体装置
JP2015096419A Active JP5927322B2 (ja) 2010-03-19 2015-05-11 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015096419A Active JP5927322B2 (ja) 2010-03-19 2015-05-11 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US20110227082A1 (ja)
JP (2) JP2011216880A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014131024A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその評価方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8625085B2 (en) * 2011-03-08 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Defect evaluation method for semiconductor
JP2013149953A (ja) * 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009275236A (ja) * 2007-04-25 2009-11-26 Canon Inc 酸窒化物半導体

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
KR101810699B1 (ko) * 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009275236A (ja) * 2007-04-25 2009-11-26 Canon Inc 酸窒化物半導体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014131024A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその評価方法

Also Published As

Publication number Publication date
JP2015144321A (ja) 2015-08-06
US9601633B2 (en) 2017-03-21
US20140319519A1 (en) 2014-10-30
JP5927322B2 (ja) 2016-06-01
US20110227082A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
JP6864059B2 (ja) トランジスタの作製方法
JP5927322B2 (ja) 半導体装置の作製方法
JP5608520B2 (ja) トランジスタの作製方法
JP5250929B2 (ja) トランジスタおよびその製造方法
JP5640478B2 (ja) 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
JP7057795B2 (ja) 薄膜トランジスタ、薄膜トランジスタを有する表示装置、及び薄膜トランジスタの製造方法
JP2015109315A (ja) 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
JP6505804B2 (ja) 薄膜トランジスタ
JP2014225626A (ja) 薄膜トランジスタおよび表示装置
JP5657878B2 (ja) トランジスタの作製方法
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
JP2013207100A (ja) 薄膜トランジスタ
WO2016199679A1 (ja) 半導体装置およびその製造方法
JP5612299B2 (ja) トランジスタの作製方法
JP2015103677A (ja) 薄膜トランジスタ及びその製造方法
JPWO2017150351A1 (ja) 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体
JP5940124B2 (ja) トランジスタの作製方法
TW201946874A (zh) 含有氧化物半導體層的薄膜電晶體
CN118039702A (en) Top gate Schottky oxide thin film transistor and preparation method thereof
JP2013172031A (ja) 半導体装置及びその製造方法
KR20130046317A (ko) 차등적 농도로 도핑된 활성층을 가진 비정질 반도체 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150512