JP2015144321A - 半導体装置の作製方法 - Google Patents

Abstract

【課題】光劣化が最小限に抑えられ、電気特性が安定したトランジスタを提供することを課題とする。【解決手段】”ｓａｆｅ”トラップが存在するため、光応答の二種類のモードを示す酸化物半導体層を用いることによって、光劣化が最小限に抑えられ、電気特性が安定したトランジスタを実現する。なお、光応答の二種類のモードを示す酸化物半導体層は、１０ｐＡ以上１０ｎＡ以下の光電流値を有している。光応答の二種類のモードの存在は、キャリアが”ｓａｆｅ”トラップに捉えられるまでの平均時間τ１が十分大きい場合、光電流の時間変化の結果において、急速に立ち下がる部分とゆっくり下がる部分がある。【選択図】図３

Description

本発明はトランジスタなどの半導体素子又は半導体素子を少なくとも一部に用いて構成
される半導体装置に関する。例えば、半導体素子として酸化物半導体を含んで構成される
能動素子が例示され、該能動素子を用いた表示装置が例示される。

従来、液晶テレビに代表される表示装置にはアモルファスシリコンを用いたトランジス
タが用いられて来たが、トランジスタを作製するために、シリコン半導体に代わる材料と
して酸化物半導体が注目されている。例えば、アクティブマトリクス型の表示装置におけ
るトランジスタの活性層として、Ｉｎ、Ｇａ及びＺｎを含む非晶質酸化物を用い、該非晶
質酸化物の電子キャリア濃度を１０^１８／ｃｍ^３未満としたものが開示されている（特許
文献１参照）。

しかし、酸化物半導体を用いたトランジスタには幾つかの問題が指摘されている。その
一つは特性の安定性であり、可視光及び紫外光を照射することで電気特性が変化すること
が指摘されている。

特開２００６−１６５５２８号公報

金属酸化物でなる酸化物半導体は、バンドギャップが３ｅＶ程度あり可視光においては
本来透光性を有するものである。しかしながら、強い光を照射した際に膜が劣化（光劣化
と呼ぶ）する性質を有していることが知られている。

このような酸化物半導体を用いたトランジスタの光による特性変化に対し、それを改善
する方法は何ら示されていないため、新材料と期待されつつも実用化が遅れる原因となっ
ている。

また、液晶表示装置では、バックライトを使用するため、バックライトの光が酸化物半導
体を用いたトランジスタに照射されることで、例えば、光励起によりトランジスタのオフ
状態でリーク電流が生じて表示品位の低下を招く恐れや、光劣化を引き起こす恐れがある
。また、金属酸化物でなる酸化物半導体の単膜は、約１０μＡの光電流値を有しているこ
とが知られている。

本発明の一態様は、光劣化が最小限に抑えられ、電気特性が安定したトランジスタを提供
することを課題とする。

光電流のメカニズムについて以下に説明する。

半導体中のキャリアは式１及び式２に示す連続方程式によって記述できる。

なお、上記２つの式において、ｔは時間、ｘは位置、ｑは電荷である。ここで、ｎ、ｐは
電子及び正孔のキャリア密度、Ｊ_ｎ、Ｊ_ｐは電子と正孔の電流値、Ｇ_ｎ、Ｇ_ｐは電子と正
孔の生成（Ｇｅｎｅｒａｔｉｏｎ）確率、Ｒ_ｎ、Ｒ_ｐは再結合（Ｒｅｃｏｍｂｉｎａｔｉ
ｏｎ）確率を表す。正孔キャリア数を熱平衡状態の正孔キャリア数ｐ_０と熱平衡状態にな
い正孔キャリア数Δｐに分ける。正孔のキャリア密度は、式３で表すことができる。

バンドギャップ以上のエネルギーを持つ光を半導体中に照射すると、その吸収過程におい
て価電子帯の電子が伝導帯へ遷移し、正孔の生成が起きる。その生成確率をＧ_０ｐとする
と、再結合確率は以下の式４に表される。ここでτ_ｐは生成された正孔の緩和時間を表す
。

光をデバイス内に均一に当てる場合には、ソース方向、またはドレイン方向の拡散項は無
視出来るとすると、連続方程式は以下の式５になる。

これを初期の光電流は０であるとして解くと、キャリア濃度は以下の式６で表される。

また、光をオフにした時の時間をｔ_０とすると、キャリア濃度は以下の式７になる。

光電流は過剰キャリア濃度に比例する為、電流式は以下の式８になる。

緩和時間τは、キャリアの再結合のモデルに依存する。この再結合の過程は、多くの場合
が考えられるが、基本的には直接再結合と間接再結合（ＳＲＨ型再結合）の２つが挙げら
れる。

さらに、トラップでも、例えば、正孔を捉えることができるが、なかなか電子を捉えるこ
とができず、再結合が起きにくいトラップも存在する。このトラップを”ｓａｆｅ”トラ
ップと呼ぶことにする。

図６（Ａ）に”ｓａｆｅ”トラップの模式図を示し、図６（Ｂ）にトラップ後の熱による
遷移を示す模式図を示す。

トラップの位置が真性フェルミ準位よりも価電子帯に近く、電子がトラップされづらい為
、”ｓａｆｅ”トラップに捉えられた正孔の一部は熱により価電子帯に遷移することで、
電気伝導に寄与することができる。”ｓａｆｅ”トラップが存在する半導体の光応答は、
二種類のモードを示す事になる。

本明細書で開示する本発明の一態様は、光応答の二種類のモードを示す酸化物半導体層を
用いることによって、光劣化が最小限に抑えられ、電気特性が安定したトランジスタを実
現する。なお、光応答の二種類のモードを示す酸化物半導体層は、１ｐＡ以上、好ましく
は１０ｐＡ以上１０ｎＡ以下の光電流値を有している。また、２５℃における酸化物半導
体層は、光照射後１００秒後の光電流値が４００ａＡ／μｍ以上０．１ｐＡ／μｍ以下で
あり、光劣化が最小限に抑えられる。

光応答の二種類のモードの存在は、キャリアが”ｓａｆｅ”トラップに捉えられるまでの
平均時間τ_１が十分大きい場合、光電流の時間変化の結果において、急速に立ち下がる部
分とゆっくり下がる部分があることから確認できる。

“ｓａｆｅ”トラップを考慮に入れると、τ_１（殆どの過剰キャリアが”ｓａｆｅ”トラ
ップに捉えられ終わった時刻）以降の電流式は以下の式９に表される。なお、τ_２はキャ
リアが”ｓａｆｅ”トラップに滞在する平均時間を表す。

キャリアが”ｓａｆｅ”トラップに捉えられるまでの平均時間τ_１及びキャリアが”ｓａ
ｆｅ”トラップに滞在する平均時間τ_２から、トラップ準位を見積もることは、欠陥を評
価することにも繋がる。このτ_１、τ_２を用いた評価方法を光応答欠陥評価法、略してＰ
ＤＥＭ（Ｐｈｏｔｏｒｅｓｐｏｎｓｅ Ｄｅｆｅｃｔ Ｅｖａｌｕａｔｉｏｎ Ｍｅｔｈ
ｏｄ）とも呼ぶ。

酸化物半導体を用いたトランジスタを画素に配置した液晶表示装置は、光劣化に対して高
い信頼性を有する。

酸化物半導体層の光応答性を示したグラフである。 図１における０〜１００ｓｅｃの領域を拡大したグラフである。 酸化物半導体層の光応答性をログスケールで示したグラフである。 酸化物半導体層の光応答性をリニアースケールで示したグラフである。 図２のデータを用いてτ_１の見積もり方法を示す図である。 ”ｓａｆｅ”トラップの模式図である。 電極の上面図及びＴＥＧの断面構造を示す図である。 トランジスタの断面構造を示す図である。 白色ＬＥＤのスペクトルを示す図である。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。

（実施の形態１）
本実施の形態では、実際に酸化物半導体を用いたＴＥＧを作製し、そのＴＥＧを用いて６
００秒間の光（輝度１７０００ｃｄ／ｃｍ^２）を照射した前後の光応答性を測定した結果
を元に、光応答性のグラフ（光電流時間依存性グラフ）を作成する。

評価に使用したＴＥＧの構造はチャネル長（Ｌ）２００μｍ、チャネル幅（Ｗ）２．０９
ｃｍ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の厚い部分の膜厚は５０ｎｍ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の
薄い部分の膜厚は２５ｎｍである。このＴＥＧの断面構造を図７（Ｂ）に示す。図７（Ｂ
）において、ガラス基板１０１上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜１０２を形成し、Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ膜１０２上に第１の電極１０３、及び第２の電極１０４を設けている。この
第１の電極１０３、及び第２の電極１０４の上面形状を図７（Ａ）に示している。第１の
電極１０３と第２の電極１０４の間隔は２００μｍであり、その間隔と重なるＩｎ−Ｇａ
−Ｚｎ−Ｏ膜１０２の領域は、図７（Ｂ）に示すように、第１の電極１０３または第２の
電極１０４と重なる領域と比べて２５ｎｍと薄くなっている。また、Ｉｎ−Ｇａ−Ｚｎ−
Ｏ膜１０２が露出しないように絶縁層１０５が第１の電極１０３及び第２の電極１０４上
に設けられている。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜１０２に照射する光を発光する光源は白色ＬＥＤ（モリテックス
製ＭＤＢＬ−ＣＷ１００）を使用した。この白色ＬＥＤのスペクトルを図９に示す。

温度特性を見る為に、３つのサンプルを作製し、それぞれ２５℃、８５℃、１５０℃と条
件振りも行った。３つのサンプルの作製プロセスを以下に示す。

組成比として、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物タ
ーゲットを用いたスパッタ法により、ガラス基板（１２６．６ｍｍ×１２６．６ｍｍ）上
に膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の
成膜条件は、成膜温度を室温とし、アルゴン流量を１０ｓｃｃｍ、酸素流量を５ｓｃｃｍ
とし、圧力０．４Ｐａ、電力５００Ｗとする。

次いで、窒素雰囲気下で４５０℃、１時間の加熱処理を行う。この加熱処理は、窒素、ま
たはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれない雰囲気、例え
ば雰囲気の露点が−４０℃以下、好ましくは−６０℃以下であることが好ましい。または
、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を
、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純
物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

加熱処理後にスパッタ法により膜厚５０ｎｍの窒化チタン膜、膜厚５０ｎｍのチタン膜、
膜厚２００ｎｍのアルミニウム膜、膜厚５０ｎｍのチタン膜の順に積層して導電膜の積層
を形成する。

フォトリソグラフィ工程により導電膜の積層上にレジストマスクを形成し、選択的にエッ
チングを行って第１の電極１０３及び第２の電極１０４を形成した後、Ｏ_２アッシングを
行って露呈しているＩｎ−Ｇａ−Ｚｎ−Ｏ膜の膜厚を部分的に２５ｎｍと薄くし、レジス
トマスクを除去する。

次いで、酸化シリコンターゲットを用いるスパッタ法により、第１の電極１０３及び第２
の電極１０４上に膜厚３００ｎｍの酸化シリコン膜を成膜する。

次いで、フォトリソグラフィ工程により酸化シリコン膜上にレジストマスクを形成し、選
択的にエッチングを行って絶縁層１０５を形成する。その後窒素雰囲気で２５０℃、１時
間の加熱処理を行う。

最後にガラス基板を１０ｍｍ×１０ｍｍ毎に１つのＴＥＧが配置されるように、それぞれ
分断し、１７０００ｃｄ／ｃｍ^２の白色光を６００秒照射した後、光源をオフにした直後
の時刻を０として測定を行った。図１は光照射後の酸化物半導体層の光応答性を示したグ
ラフである。なお、図１において横軸を時刻、縦軸を電流値としている。また、時刻０に
おいて光源をオフとしている。また、図２は、図１における０〜１００ｓｅｃの領域を拡
大したグラフである。

また、図１に対応する数値を表にしたのが、表１である。表１では、光照射後の１μｍ当
たりの光電流値も換算によって求めた。２５℃における酸化物半導体層への光照射後１０
０秒後の１μｍ当たりの光電流値が５９．３ｆＡ／μｍとなっている。

また、上記３つのサンプルとは一部異なる条件でＴＥＧを作製した。第４のサンプルと第
５のサンプルは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件として、成膜温度を室温とし、アル
ゴン流量を１０．５ｓｃｃｍ、酸素流量を４．５ｓｃｃｍとし、電力１００Ｗとする。な
お、その他の成膜条件や膜厚は同じとする。

そして、第４のサンプルは、窒素雰囲気下で６５０℃、１時間の加熱を行った。また、第
５のサンプルは窒素雰囲気下で６５０℃、１時間の加熱後に酸素および窒素を含む雰囲気
下で４５０℃、１時間の熱処理を行った。

以降の工程は３つのサンプルと同じ工程でＴＥＧを作製した。

１７０００ｃｄ／ｃｍ^２の白色光を６００秒照射した後、光源をオフにした後の光応答性
の測定を行い、第４のサンプルの光応答性の結果をＯＳ膜１と表記し、第５のサンプルの
光応答性の結果をＯＳ膜２として表記して、図３にログスケールで示した。また、１７０
００ｃｄ／ｃｍ^２の白色光を６００秒照射した後、光源をオフにした直後の時刻を０とし
て光照射後の光応答性の結果を図４にリニアースケールで示した。図３及び図４において
、比較例として用いた金属酸化物でなる酸化物半導体の単膜（ＯＳ膜１）は、約１μＡ以
上１０μＡ以下の光電流値を有している。一方、本実施の形態の酸化物半導体の単膜（Ｏ
Ｓ膜２）は、約１０ｐＡ以上１０ｎＡ以下の光電流値を有している。本実施の形態の酸化
物半導体の単膜（ＯＳ膜２）は、光応答性において立ち上がりと立ち下がりが急峻であり
、電流値が非常に少ない結果となっている。バンドギャップ以上のエネルギーを持つ３５
０ｎｍの光を照射した場合においても同様の傾向が見られている。

式９に示す電流式より、τ_２のフィッティングができる。対数グラフである図２の２０ｓ
ｅｃ〜１００ｓｅｃの領域を線形とし、フィッティングを行った。また、τ_１の見積もり
方法については図５に示す。

測定時間分解能が１［ｓｅｃ］である為、白色光の照射をオフ状態とした直後の時刻０［
ｓｅｃ］付近の急峻性を捉えきれず、真のτ_１よりも長めに見積もられている可能性があ
る。表２に各温度における抽出したτ_１とτ_２を示す。

測定時間分解能から考慮すると、τ_１は各温度でほぼ同じとみなせるので、τ_２も温度に
依存しないとする。何故ならば、τ_１とτ_２はトラップ密度に依存している為である。一
方で図２より、温度が高いほど電流の減少する割合が減ってくる。これは温度が高いほど
キャリアがトラップから熱励起される確率が上がる為である。

光応答性の曲線グラフが二段階となっているのは、伝導帯や価電子帯近傍に”ｓａｆｅ”
トラップが存在している為である。急峻な緩和時間τ_１と緩やかな緩和時間τ_２をフィッ
ティングして求めたところ、温度依存性は小さく、この二種類の緩和時間（τ_１とτ_２）
はトラップ密度に依存している値であるといえる。一方で電流減少比の温度依存性から、
伝導帯や価電子帯近傍に存在する”ｓａｆｅ”トラップは非常に浅いトラップであるとい
える。

また、チャネル長の長さを変更して、表１と同じ測定を行った。評価に使用したＴＥＧの
構造はそれぞれチャネル長（Ｌ）５０μｍ、１００μｍ、２００μｍ、５００μｍとし、
チャネル幅（Ｗ）２．０９ｃｍとして測定を行った結果を表３に示す。なお、測定温度は
２５℃である。また、光照射後の１μｍ当たりの光電流値も換算によって求め、表３に示
した。チャネル長（Ｌ）５０μｍのＴＥＧにおいて、酸化物半導体層への光照射後１００
秒後のチャネル長１μｍ当たりの光電流値が９７．７ｆＡ／μｍとなっている。また、チ
ャネル長（Ｌ）１００μｍのＴＥＧにおいて、酸化物半導体層への光照射後１００秒後の
チャネル長１μｍ当たりの光電流値が４２．５ｆＡ／μｍとなっている。また、チャネル
長（Ｌ）２００μｍのＴＥＧにおいて、酸化物半導体層への光照射後１００秒後のチャネ
ル長１μｍ当たりの光電流値が１３．７ｆＡ／μｍとなっている。また、チャネル長（Ｌ
）５００μｍのＴＥＧにおいて、酸化物半導体層への光照射後１００秒後のチャネル長１
μｍ当たりの光電流値が４１３ａＡ／μｍとなっている。このように、２５℃における酸
化物半導体層は、光照射後１００秒後の光電流値が４００ａＡ／μｍ以上０．１ｐＡ／μ
ｍ以下であり、光劣化が最小限に抑えられ、この酸化物半導体層を用いることによって電
気特性が安定したトランジスタを実現することができる。

なお、本実施の形態では、ＴＥＧを一例に示したが、特に限定されず、例えば同じ酸化物
半導体を用いたトランジスタは、光劣化が最小限に抑えられ、安定した電気特性を得るこ
とができる。また、同じ酸化物半導体を用いたトランジスタを画素に配置した液晶表示装
置は、光劣化に対して高い信頼性を有する。

（実施の形態２）
本実施の形態では、本明細書に開示する液晶表示装置に適用できるトランジスタの例を示
す。本明細書に開示する液晶表示装置に適用できるトランジスタの構造は特に限定されず
、例えばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用い
ることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲー
ト構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構
造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された２つの
ゲート電極層を有する、デュアルゲート型でもよい。なお、図８（Ａ）乃至（Ｄ）にトラ
ンジスタの断面構造の一例を以下に示す。図８（Ａ）乃至（Ｄ）に示すトランジスタは、
半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは
、比較的簡単かつ低温のプロセスで高い移動度と低いオフ電流が得られることである。

図８（Ａ）に示すトランジスタ４１０は、ボトムゲート構造の薄膜トランジスタの一つで
あり、逆スタガ型薄膜トランジスタともいう。

トランジスタ４１０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート
絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０
５ｂを含む。また、トランジスタ４１０を覆い、酸化物半導体層４０３に積層する絶縁層
４０７が設けられている。絶縁層４０７上にはさらに保護絶縁層４０９が形成されている
。

絶縁層４０７は、酸化物半導体層４０３と接し、その材料は、ＧａＯ_Ｘ（Ｘ＞０）や、Ｓ
ｉＯ_Ｘ（Ｘ＞０）や窒化物（窒化チタンを除く）などを用いることができる。特にＧａＯ
_Ｘを用いる場合、バックチャネルの帯電を防止する帯電防止膜として機能させることがで
きる。

図８（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ型ともいう
）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。

トランジスタ４２０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート
絶縁層４０２、酸化物半導体層４０３、酸化物半導体層４０３のチャネル形成領域を覆う
チャネル保護層として機能する絶縁層４２７、ソース電極層４０５ａ、及びドレイン電極
層４０５ｂを含む。また、トランジスタ４２０を覆い、保護絶縁層４０９が形成されてい
る。

図８（Ｃ）示すトランジスタ４３０はボトムゲート型の薄膜トランジスタであり、絶縁表
面を有する基板である基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、ソー
ス電極層４０５ａ、ドレイン電極層４０５ｂ、及び酸化物半導体層４０３を含む。また、
トランジスタ４３０を覆い、酸化物半導体層４０３に接する絶縁層４０７が設けられてい
る。絶縁層４０７上にはさらに保護絶縁層４０９が形成されている。

トランジスタ４３０においては、ゲート絶縁層４０２は基板４００及びゲート電極層４０
１上に接して設けられ、ゲート絶縁層４０２上にソース電極層４０５ａ、ドレイン電極層
４０５ｂが接して設けられている。そして、ゲート絶縁層４０２、及びソース電極層４０
５ａ、ドレイン電極層４０５ｂ上に酸化物半導体層４０３が設けられている。

図８（Ｄ）に示すトランジスタ４４０は、トップゲート構造の薄膜トランジスタの一つで
ある。トランジスタ４４０は、絶縁表面を有する基板４００上に、絶縁層４３７、酸化物
半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ、ゲート絶縁層４
０２、ゲート電極層４０１を含み、ソース電極層４０５ａ、ドレイン電極層４０５ｂにそ
れぞれ配線層４３６ａ、配線層４３６ｂが接して設けられ電気的に接続している。

本実施の形態では、上述のとおり、半導体層として酸化物半導体層４０３を用いる。酸化
物半導体層４０３に用いる酸化物半導体としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎ
から選ばれた一種以上の元素を含有する。例えば、四元系金属酸化物であるＩｎ−Ｓｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化
物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体
、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−
Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導
体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系
酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ
−Ｇａ−Ｏ系の材料、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸
化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導
体にＩｎとＧａとＺｎ以外の元素、例えばＳｉＯ_２を含ませてもよい。

例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇ
ａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。

また、酸化物半導体層４０３は、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される
薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一
または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、ま
たはＧａ及びＣｏなどがある。

また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ_２Ｏ_３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ_２Ｏ_３：ＺｎＯ＝２：１〜１０：１）、さらに好ましくはＩｎ：Ｚｎ＝１
．５：１〜１５：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝３：４〜１５：２）と
する。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。

トランジスタ４１０、４２０、４３０、４４０の酸化物半導体層４０３は、水分や水素を
含まない雰囲気下で４５０℃以上加熱することが好ましく、例えば窒素雰囲気下で６５０
℃、１時間の後、窒素と酸素を含む雰囲気下で４５０℃、１時間の加熱処理を行う。なお
、窒素と酸素を含む雰囲気として、超乾燥エア（露点が−４０℃以下、好ましくは−６０
℃以下）を用いて加熱処理をおこなってもよい。この熱処理によって光劣化を最小限に抑
えられ、電気特性が安定したトランジスタを提供することができる。

また、酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は、
オフ状態における電流値（オフ電流値）を低くすることができる。よって、液晶表示装置
の画素部に酸化物半導体層４０３を用いたトランジスタを用いることで、画像イメージデ
ータ等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。

また、酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は、
比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装
置の画素部に該トランジスタを用いることで、高画質な画像を提供することができる。ま
た、酸化物半導体層４０３を用いたトランジスタは、同一基板上に駆動回路部または画素
部に作り分けて作製することができるため、液晶表示装置の部品点数を削減することがで
きる。

絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、バリウ
ムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。

ボトムゲート構造のトランジスタ４１０、４２０、４３０において、下地膜となる絶縁膜
を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防
止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒
化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。

ゲート電極層４０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて、単層でまたは積層して形成することができる。

ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層
、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハ
フニウム層を単層で又は積層して形成することができる。例えば、第１のゲート絶縁層と
してプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮ
_ｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ
以上３００ｎｍ以下の酸化シリコン層（ＳｉＯ_ｘ（ｘ＞０））を積層して、合計膜厚２０
０ｎｍのゲート絶縁層とする。

ソース電極層４０５ａ、ドレイン電極層４０５ｂに用いる導電膜としては、例えば、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分
とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ
、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属
層を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を
防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性
を向上させることが可能となる。

ソース電極層４０５ａ、ドレイン電極層４０５ｂに接続する配線層４３６ａ、配線層４３
６ｂのような導電膜も、ソース電極層４０５ａ、ドレイン電極層４０５ｂと同様な材料を
用いることができる。

また、ソース電極層４０５ａ、ドレイン電極層４０５ｂ（これと同じ層で形成される配線
層を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸
化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ
）、酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、酸化イ
ンジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリ
コンを含ませたものを用いることができる。

絶縁層４０７、４２７、４３７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸
化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができ
る。

保護絶縁層４０９は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化
酸化アルミニウム膜などの無機絶縁膜を用いることができる。

また、保護絶縁層４０９上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜
を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン
、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ
−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層
させることで、平坦化絶縁膜を形成してもよい。

このように、本実施の形態において、酸化物半導体層を含むトランジスタを用いることに
より、高機能な液晶表示装置を提供することができる。

１０１ ガラス基板
１０２ Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜
１０３ 第１の電極
１０４ 第２の電極
１０５ 絶縁層
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁層
４０９ 保護絶縁層
４１０ トランジスタ
４２０ トランジスタ
４２７ 絶縁層
４３０ トランジスタ
４３６ａ 配線層
４３６ｂ 配線層
４３７ 絶縁層
４４０ トランジスタ

Claims (3)

1. 酸化物半導体層を形成し、
   前記酸化物半導体層に４５０℃以上の温度で第１及び第２の加熱処理を行い、
   前記酸化物半導体層上に導電膜を形成し、選択的にエッチングを行ってソース電極層及びドレイン電極層を形成し、
   前記ソース電極層上及びドレイン電極層上に絶縁層を形成し、
   前記第１の加熱処理は、窒素雰囲気下で行い、
   前記第２の加熱処理は、窒素と酸素を含む雰囲気下で行うことを特徴とする半導体装置の作製方法。
2. 請求項１において、
   前記ソース電極層及び前記ドレイン電極層を形成した後、前記絶縁層を形成する前に、Ｏ_２アッシングを行って露呈している酸化物半導体層の膜厚を部分的に薄くすることを特徴とする半導体装置の作製方法。
3. 請求項１又は２において、
   前記酸化物半導体層を形成するときに用いたターゲットは、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］であることを特徴とする半導体装置の作製方法。

Images