CN103843145B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103843145B
CN103843145B CN201280047612.5A CN201280047612A CN103843145B CN 103843145 B CN103843145 B CN 103843145B CN 201280047612 A CN201280047612 A CN 201280047612A CN 103843145 B CN103843145 B CN 103843145B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
area
semiconductor film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280047612.5A
Other languages
English (en)
Other versions
CN103843145A (zh
Inventor
本田达也
津吹将志
野中裕介
岛津贵志
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201710111162.6A priority Critical patent/CN106847929B/zh
Priority to CN201710111075.0A priority patent/CN107068766B/zh
Publication of CN103843145A publication Critical patent/CN103843145A/zh
Application granted granted Critical
Publication of CN103843145B publication Critical patent/CN103843145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

半导体装置包括栅电极、覆盖栅电极并包含含有硅的氧化物的栅极绝缘膜、以与栅极绝缘膜接触并至少与栅电极重叠的方式设置的氧化物半导体膜、以及与氧化物半导体膜电连接的源电极及漏电极。在氧化物半导体膜中，以与栅极绝缘膜接触且厚度为5nm以下的方式设置的第一区域具有1.0at.％以下的硅浓度，并且第一区域之外的氧化物半导体膜中的区域具有比第一区域低的硅浓度。至少第一区域包括结晶部。

Description

半导体装置
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。
在本说明书中，半导体装置是指能够通过利用半导体特性工作的装置，并且，电光装置、半导体电路及电子设备都是半导体装置。
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜形成晶体管的技术受到关注。该晶体管被广泛地应用于电子设备诸如集成电路（IC）或图像显示装置（显示装置）。作为可以应用于晶体管的半导体薄膜的材料，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。
例如，已公开有晶体管的活性层包括包含铟（In）、镓（Ga）及锌（Zn）的非晶氧化物（参照专利文献1）。
包含氧化物半导体的晶体管具有优越于包含非晶硅的晶体管的导通态特性的导通态特性（例如导通态电流（on-state current））。为了将包含氧化物半导体的晶体管应用于高功能装置，这种晶体管需要具有进一步提高的特性，因此不断研发氧化物半导体的晶化技术（专利文献2）。在专利文献2中公开了通过对氧化物半导体进行热处理来实现晶化的技术。
[参考]
[专利文献]
[专利文献1]日本专利申请公开2006-165528号公报；
[专利文献2]日本专利申请公开2008-311342号公报。
发明内容
用于晶体管的氧化物半导体膜的大部分利用溅射法形成。然而，当利用溅射形成氧化物半导体膜时，有时被离子化的稀有气体元素或从靶材表面弹出的粒子将膜诸如栅极绝缘膜的粒子弹出，将在其上形成氧化物半导体膜（该膜也称为“被形成膜”）。从被形成膜弹出的粒子进入到氧化物半导体膜且其中用作杂质元素。尤其是，被形成膜的表面（该表面也称为“被形成膜面”）附近的氧化物半导体膜有可能具有高浓度的杂质元素。另外，当杂质元素残留在被形成膜附近的氧化物半导体膜中时，该杂质元素对晶体管的特性造成不利的影响。
另外，包含在被形成膜面附近的氧化物半导体膜中的杂质元素抑制氧化物半导体膜的晶化。由此，非晶区残留在被形成膜面附近的氧化物半导体膜中。
因此，可以考虑以下对策：增厚氧化物半导体膜而使用形成在表面层中的结晶区。然而，为了降低寄生电容并以低耗电量使晶体管工作，优选将氧化物半导体膜形成得薄。在此情况下，沟道形成区形成在被形成膜面附近的氧化物半导体膜中，并且氧化物半导体膜的晶化优选进行到被形成膜面附近。
鉴于上述问题，本发明的目的之一是降低包含在被形成膜面附近的氧化物半导体膜中的杂质的浓度。另外，本发明的目的之一是提高氧化物半导体膜的结晶性。另外，本发明的目的之一是通过使用该氧化物半导体膜提供一种具有稳定的电特性的半导体装置。
所公开的发明的一个方式是一种半导体装置，包括：包含含有硅的氧化物的绝缘膜；以与绝缘膜接触的方式设置的氧化物半导体膜；与氧化物半导体膜电连接的源电极及漏电极；以及与氧化物半导体膜相邻的栅电极。氧化物半导体膜包括第一区域，其中分布在从与栅极绝缘膜的界面向氧化物半导体膜的内侧的硅的浓度为1.0at.%以下，并且至少第一区域包括结晶部。栅电极隔着绝缘膜位于氧化物半导体膜之下。
所公开的发明的一个方式是一种半导体装置，包括：栅电极；覆盖栅电极并包含含有硅的氧化物的栅极绝缘膜；以与栅极绝缘膜接触并至少与栅电极重叠的方式设置的氧化物半导体膜；以与氧化物半导体膜接触的方式设置的沟道保护膜；以及设置在沟道保护膜上并与氧化物半导体膜电连接的源电极及漏电极。氧化物半导体膜包括第一区域，其中分布在从与栅极绝缘膜的界面向氧化物半导体膜的内侧的硅的浓度为1.0at.%以下，并且至少第一区域包括结晶部。
在上述各结构中，第一区域优选以与栅极绝缘膜或绝缘膜接触且具有5nm以下的厚度的方式设置，并且，优选包含在第一区域之外的区域中的硅的浓度低于包含在第一区域中的硅的浓度。
在上述各结构中，优选第一区域之外的氧化物半导体膜中的区域包括结晶部。
另外，所公开的发明的一个方式是一种半导体装置，包括：栅电极；覆盖栅电极并包含含有硅的氧化物的栅极绝缘膜；以与栅极绝缘膜接触并至少与栅电极重叠的方式设置的氧化物半导体膜；与氧化物半导体膜电连接的源电极及漏电极；以及覆盖氧化物半导体膜、源电极及漏电极并包含含有硅的氧化物的保护绝缘膜。氧化物半导体膜包括第一区域，其中分布在从与栅极绝缘膜的界面向氧化物半导体膜的内侧的硅的浓度为1.0at.％以下。氧化物半导体膜包括第二区域，其中分布在从与保护绝缘膜的界面向氧化物半导体膜的内侧的硅的浓度为1.0at.％以下。至少第一区域及第二区域包括结晶部。
在上述各结构中，第一区域优选以与栅极绝缘膜接触且具有5nm以下的厚度的方式设置，第二区域优选以与保护绝缘膜接触且具有5nm以下的厚度的方式设置，并且，优选包含在第一区域及第二区域之外的区域中的硅的浓度低于包含在第一区域及第二区域中的硅的浓度。
另外，在上述各结构中，优选在第一区域及第二区域之外的氧化物半导体膜中的区域中包括结晶部。
另外，在上述各结构中，优选结晶部的c轴在垂直于氧化物半导体膜与栅极绝缘膜或绝缘膜的界面的方向上一致。
另外，在上述各结构中，优选包含在第一区域中的硅的浓度为0.1at.％以下。
另外，在上述各结构中，栅极绝缘膜或绝缘膜包含碳，并且，优选第一区域中的碳的浓度为1.0×1020原子/cm3以下。
根据所公开的发明的一个方式，可以降低包含在被形成膜面附近的氧化物半导体膜中的杂质的浓度。另外，可以提高氧化物半导体膜的结晶性。而且，可以通过使用该氧化物半导体膜提供一种具有稳定的电特性的半导体装置。
附图说明
图1A及图1B是示出半导体装置的一个方式的平面图及截面图；
图2A及图2B是示出半导体装置的一个方式的平面图及截面图；
图3A及图3B是示出半导体装置的一个方式的平面图及截面图；
图4A至图4E是示出半导体装置的制造工序的一个例子的截面图；
图5A至图5E是示出半导体装置的制造工序的一个例子的截面图；
图6是用于计算的模型图；
图7A至图7C示出计算结果；
图8A至图8C示出计算结果；
图9A至图9C说明半导体装置的一个方式；
图10说明半导体装置的一个方式；
图11说明半导体装置的一个方式；
图12说明半导体装置的一个方式；
图13A至图13F分别示出电子设备；
图14是示出根据本发明的一个实施例的测量结果的图表；
图15示出根据本发明的一个实施例的样品的结构；
图16是示出根据本发明的一个实施例的测量结果的图表；
图17示出根据本发明的一个实施例的样品的结构；
图18A及图18B是示出根据本发明的一个实施例的测量结果的图表；
图19A及图19B分别示出根据本发明的一个实施例的样品的结构；
图20A及图20B是示出根据本发明的一个实施例的测量结果的图表；
图21A及图21B是用于计算的模型图；
图22A及图22B是用于计算的模型图；
图23示出计算结果；
图24A及图24B是用于计算的模型图；
图25示出计算结果。
具体实施方式
下面，将参照附图对本说明书所公开的发明的实施方式进行详细说明。注意，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意，为了便于理解，有时在附图等中所示的各结构的位置、大小及范围等不表示实际上的位置、大小及范围等。因此，所公开的发明不一定局限于附图等所公开的位置、大小及范围等。
在本说明书等中，序数词诸如“第一”、“第二”、“第三”是为了避免构成要素的混淆而使用的，而不是用于在数目方面上进行限制。
注意，在本说明书等中，词语诸如“上”或“下”不一定意味着构成要素“直接在其他构成要素之上”或“直接在其他构成要素之下”。例如，“栅极绝缘层上的栅电极”也可以意味着栅极绝缘层与栅电极之间具有其它构成要素的情况。
另外，在本说明书等中，词语诸如“电极”或“布线”不限定构成要素的功能。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”形成为一体的情况。
当使用相反极性的晶体管时或当在电路工作中电流方向发生变化时，“源极”和“漏极”的功能有时互相调换。因此，在本说明书等中，可以互相调换使用“源极”和“漏极”。
注意，在本说明书等中，“电连接”包括通过具有某种电作用的元件连接的情况。只要可以进行通过元件连接的构成要素之间的电信号的收发，就对具有某种电作用的元件没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、具有其他各种功能的元件等。
实施方式1
在本实施方式中，将参照图1A及图1B、图2A及图2B、图3A及图3B、图4A至图4E、图5A至图5E说明半导体装置及半导体装置的制造方法的一个方式。
<半导体装置的结构例>
在图1A及图1B中，作为半导体装置的例子，示出具有底栅结构的一种的沟道蚀刻型晶体管的平面图及截面图。图1A是平面图，图1B是沿着图1A中的线A-B的截面图。在图1A中，为了简化起见，省略晶体管110的构成要素的一部分（例如，保护绝缘膜109等）。
图1A及图1B所示的晶体管110在具有绝缘表面的衬底100上包括：栅电极101；覆盖栅电极101的栅极绝缘膜102；以与栅极绝缘膜102接触并至少与栅电极101重叠的方式设置的氧化物半导体膜103；与氧化物半导体膜103电连接的源电极105a及漏电极105b；以及覆盖氧化物半导体膜103、源电极105a及漏电极105b的保护绝缘膜109。
氧化物半导体膜103的厚度大于5nm且200nm以下，优选为10nm以上且30nm以下。另外，氧化物半导体膜103优选具有结晶性的结构（例如，单晶结构、微晶结构等）。
在本实施方式中，氧化物半导体膜103优选为c轴取向结晶氧化物半导体（C AxisAligned Crystalline Oxide Semiconductor：CAAC-OS）膜。
CAAC-OS膜不是完全的单晶或完全的非晶。CAAC-OS膜是在非晶相中具有结晶部的结晶-非晶混合相结构的氧化物半导体膜。注意，一般该结晶部容纳于一个边长小于100nm的立方体内。在使用透射电子显微镜（TEM）获得的观察图像中，CAAC-OS膜中的非晶区与结晶区之间的边界不明确。另外，当利用TEM时观察不到CAAC-OS膜中的晶界（grainboundary）。因此，在CAAC-OS膜中，起因于晶界的电子迁移率的降低得到抑制。
在包含于CAAC-OS膜中的结晶部的每一个中，c轴在垂直于形成CAAC-OS膜的表面或CAAC-OS膜的表面的方向上一致，在从垂直于ab面的方向看时具有三角形或六角形的原子排列，且在从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。注意，有个结晶部的a轴及b轴的方向也可以与其他结晶部的a轴及b轴的方向不同。在本说明书等中，在只记载“垂直”时，也包括85°至95°的范围。
在CAAC-OS膜中，结晶部的分布不一定需要均匀。例如，在CAAC-OS膜的形成过程中，在从氧化物半导体膜的表面一侧进行结晶生长的情况下，有时氧化物半导体膜的表面附近的结晶部的比例比形成氧化物半导体膜的表面附近的比例高。
由于包含于CAAC-OS膜中的结晶部的c轴在垂直于形成CAAC-OS膜的表面或CAAC-OS膜的表面的方向上一致，所以根据CAAC-OS膜的形状（形成CAAC-OS膜的表面的截面形状或CAAC-OS膜的表面的截面形状）c轴的方向朝向彼此不同方向。注意，当形成CAAC-OS膜时，结晶部的c轴方向是垂直于形成CAAC-OS膜的表面或CAAC-OS膜的表面的方向。结晶部是通过形成膜或通过在形成膜之后进行热处理等的晶化处理而形成的。
通过在晶体管中使用CAAC-OS膜，能够降低由可见光或紫外光的照射引起的晶体管的电特性的变动。阈值的变动及偏差可以得到抑制。因此，该晶体管具有高可靠性。
在具有结晶性的氧化物半导体（结晶氧化物半导体）中，可以进一步降低块体内缺陷。再者，当提高结晶氧化物半导体膜表面的平坦性时，包含该氧化物半导体的晶体管可以得到高于包含非晶氧化物半导体的晶体管的场效应迁移率。为了提高氧化物半导体膜表面的平坦性，优选在平坦的表面上形成氧化物半导体，具体地，优选在平均表面粗糙度（Ra）为0.15nm以下，优选为0.1nm以下的表面上形成氧化物半导体。
注意，平均表面粗糙度（Ra）是将JIS B0601:2001（ISO4287:1997）中定义的算术平均粗糙度扩大为三维以使其能够应用于曲面。Ra可以以“将从基准面到指定面的偏差的绝对值的平均值”表示，且以如下算式定义。
[算式1]
这里，指定面是指成为测量粗糙度对象的面，并且是以坐标（x1，y1，f（x1，y1））、（x1，y2，f（x1，y2））、（x2，y1，f（x2，y1））及（x2，y2，f（x2，y2））的四点表示的四角形的区域。再者，S0表示指定面投影在xy平面的长方形的面积，并且Z0表示基准面的高度（指定面的平均高度）。可以利用原子力显微镜（AFM）测量Ra。
如图1B所示，氧化物半导体膜103的端部优选具有20°至50°的锥形。当氧化物半导体膜103具有垂直端部时，氧容易从氧化物半导体膜103脱离而产生氧缺陷。当氧化物半导体膜103具有锥形端部时，可以抑制氧缺陷的产生，由此可以降低晶体管110的泄漏电流的产生。
优选用于氧化物半导体膜103的氧化物半导体至少包含铟（In）或锌（Zn）。特别优选包含In及Zn。另外，作为用来减少使用该氧化物半导体的晶体管的电特性不均匀的稳定剂，优选含选自镓（Ga）、锡（Sn）、铪（Hf）、锆（Zr）、钛（Ti）、钪（Sc）、钇（Y）、镧系元素（例如，铈（Ce）、钕（Nd）、钆（Gd））中的一种或多种。
作为氧化物半导体，例如，可以使用任意的如下氧化物：氧化铟；氧化锡；氧化锌；二元金属氧化物如In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物、In-Ga类氧化物；三元金属氧化物如In-Ga-Zn类氧化物（也称为IGZO）、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-Zr-Zn类氧化物、In-Ti-Zn类氧化物、In-Sc-Zn类氧化物、In-Y-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物；以及四元金属氧化物如In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
在此，“In-Ga-Zn类氧化物”是指包含In、Ga以及Zn作为主要成分的氧化物，对In：Ga：Zn的比率没有限制。In-Ga-Zn类氧化物也可以包含In、Ga及Zn以外的金属元素。
另外，作为氧化物半导体可以使用由InMO3（ZnO）m（m＞0，且m不是整数）表示的材料。注意，M表示选自Ga、Fe、Mn及Co中的一种或多种金属元素或者用作上述稳定剂的元素。另外，作为氧化物半导体，也可以使用由化学式In2SnO5（ZnO）n（n＞0，且n是整数）表示的材料。
例如，可以使用其原子数比为In:Ga:Zn＝1:1:1、In:Ga:Zn=3:1:2或In:Ga:Zn＝2:1:3的In-Ga-Zn类氧化物或该组成附近的组成的氧化物。
栅极绝缘膜102优选使用具有充分的耐压性及充分的绝缘性的氧化物绝缘膜。在栅极绝缘膜102具有单层结构的情况下，例如可以使用包含含有硅的氧化物的绝缘膜诸如氧化硅。
另外，栅极绝缘膜102也可以具有叠层结构。在栅极绝缘膜102具有叠层结构的情况下，可以在氧化镓、氧化铝、氮化硅、氧氮化硅、氧氮化铝、氧化钇、氧化镧或氮氧化硅等上层叠氧化硅。此外，可以在high-k材料诸如氧化铪、硅酸铪（HfSixOy（x>0，y>0））、添加有氮的硅酸铪（HfSiOxNy（x>0、y>0））及铝酸铪（HfAlxOy（x>0、y>0））上层叠氧化硅。通过使用high-k材料可以降低栅极漏电流。
在使用氧化物绝缘膜作为栅极绝缘膜102的情况下，可以当对该氧化物绝缘膜进行加热时从氧化物绝缘膜释放氧的一部分，从而可以将氧供应到氧化物半导体膜103以填补氧化物半导体膜103中的氧缺损。尤其是，栅极绝缘膜102在膜（的块体）中优选含有至少超过化学计量比的氧。例如，优选将以公式SiO2＋α（α＞0）表示的氧化硅膜用作栅极绝缘膜102。当将上述氧化硅膜用作栅极绝缘膜102时，可以将氧供应到氧化物半导体膜103，从而使用该氧化物半导体膜103的晶体管110可以具有优良的晶体管特性。
然而，在作为栅极绝缘膜102使用氧化硅膜的情况下，有栅极绝缘膜102中的硅作为杂质进入到氧化物半导体膜103中的担忧。硅等进入氧化物半导体膜103并用作杂质，这成为影响到晶体管特性的原因。另外，当杂质元素进入到形成氧化物半导体膜103的表面（被形成膜面）附近的氧化物半导体膜103中时，由于杂质元素阻碍氧化物半导体膜的晶化。由此，非晶区残留在被形成膜面附近的氧化物半导体膜中。另外，在氧化物半导体膜103是CAAC-OS膜的情况下，难以在被形成膜面附近形成结晶部。
尤其是，硅等杂质容易进入氧化物半导体膜103与栅极绝缘膜102接触的被形成膜面附近的氧化物半导体膜103中。由于晶体管110的沟道形成区形成在被形成膜面附近的氧化物半导体膜103中，所以当硅等杂质进入到被形成膜面附近时，有使晶体管110的特性变动的担忧。
利用经典分子动力学计算检查当作为杂质对氧化物半导体膜103添加含有硅的氧化物的SiO2时发生的氧化物半导体膜103的结构变化。参照图21A及图21B、图22A及图22B、图23、图24A及图24B以及图25说明上述的结果。注意，富士通株式会社制造的计算软件SCIGRESS ME用于经典分子动力学计算。在经典分子动力学法中对原子间相互作用的特征的经验势进行定义，由此对作用于各原子的力量进行评价。通过对牛顿运动方程进行数值求解，可以对各原子的运动（时间演化）进行决定论的追迹。
以下说明计算模型和计算条件。注意，在本计算中使用Born-Mayer-Huggins势。
作为计算模型，形成包括1680原子的InGaZnO4的单晶结构（参照图21A）以及使用硅（Si）原子分别取代包括1680原子的InGaZnO4中的In、Ga及Zn的各20原子的结构（参照图21B）。在图21B所示的Si取代模型中，以3.57at.%（2.34wt.%）包括硅原子。另外，图21A所示的单晶模型的密度是6.36g/cm3，并且图21B所示的Si取代模型的密度是6.08g/cm3。
在低于InGaZnO4单晶结构的熔点（利用经典分子动力学计算的估计约为2000℃）的1727℃下，以一定的压力（1atm）进行150psec（时间步长0.2fsec´75万步（step））的经典分子动力学计算，而对图21A及图21B所示的计算模型进行结构弛豫。计算出上述两个结构的径向分布函数g（r）。注意，径向分布函数g（r）是指表示在离某个原子距离r上存在其他原子的概率密度的函数。随着原子之间的相关性减弱，g（r）逐渐接近于1。
图22A及图22B表示通过对上述两个计算模型进行150psec的经典分子动力学计算而得到的最终结构。另外，图23表示各结构中的径向分布函数g（r）。
图22A所示的单晶模型稳定并且在其最终结构中也保持晶体结构，但是图22B所示的Si取代模型不稳定并随着时间推移晶体结构崩溃，而变为非晶结构。当在图23中比较各结构模型的径向分布函数g（r）时，可知单晶模型在长距离处也有峰值而具有长程有序性。另一方面，可知在Si取代模型中，在0.6nm附近峰值消失，Si取代模型不具有长程有序性。
上述计算结果示出当在InGaZnO4中包含硅（Si）时，容易使InGaZnO4非晶化。另外，根据上述结果可知，即使对含有硅（Si）的InGaZnO4进行高温加热，这种InGaZnO4也不会发生晶化。
接着，利用经典分子动力学计算检查当对氧化物半导体膜103添加碳原子（C）时发生的氧化物半导体膜103的结构变化。参照图21A、图24A及图24B、图25说明上述的结果。注意，富士通株式会社制造的计算软件SCIGRESS ME用于经典分子动力学计算。
以下说明计算模型和计算结果。注意，在本计算中使用Born-Mayer-Huggins势。另外，在与碳原子（C）间的互相作用中使用Lennard-Jones势。
作为计算模型，形成包括1680原子的InGaZnO4的单晶结构（参照图21A）以及使用碳原子（C）取代包括1680原子的InGaZnO4中的In、Ga及Zn的各20原子且使用碳原子（C）取代氧（O）的80原子的结构（参照图24A）。在图24A所示的C取代模型中，以8.33at.%包括碳原子（C）。另外，图21A所示的单晶模型的密度是6.36g/cm3，并且图24A所示的C取代模型的密度是5.89g/cm3。
在低于InGaZnO4的单晶结构的熔点（利用经典分子动力学计算的估计约为2000℃）的1727℃下，以一定的压力（1atm）进行140psec（时间步长0.2fsec´75万步（step））的经典分子动力学计算，而对图21A及图24A所示的计算模型进行结构弛豫。计算出上述两个结构的径向分布函数g（r）。注意，径向分布函数g（r）是指表示在离某个原子距离r上存在其他原子的概率密度的函数。随着原子之间的相关性减弱，g（r）逐渐接近于1。
图22A及图24B表示通过对上述两个计算模型进行150psec的经典分子动力学计算而得到的最终结构。图25表示各结构中的径向分布函数g（r）。
图22A所示的单晶模型稳定并且在其最终结构中也保持晶体结构，但是图24B所示的C取代模型不稳定并随着时间推移晶体结构崩溃，而变为非晶结构。当参照图25比较各结构模型的径向分布函数g（r）时，可知单晶模型在长距离处也有峰值而具有长程有序性。另一方面，可知在C取代模型中，在0.6nm附近峰值消失，C取代模型不具有长程有序性。
上述计算结果示出当在InGaZnO4中包含碳（C）时，容易使InGaZnO4非晶化。另外，根据上述结果可知，即使对含有碳（C）的InGaZnO4进行高温加热，上述InGaZnO4也不会发生晶化。
如上所述，杂质进入到氧化物半导体膜导致氧化物半导体膜中的结晶性的降低。于是，在本实施方式所示的半导体装置中，抑制硅等杂质进入到被形成膜面附近的氧化物半导体膜中。其结果是，在氧化物半导体膜103中，形成分布在从与栅极绝缘膜102的界面向氧化物半导体膜103的内侧的硅的浓度为1.0at.％以下的区域。该区域表示为区域103a。包含在区域103a中的硅浓度更优选为0.1at.％以下。另外，区域103a以与栅极绝缘膜102接触且具有5nm以下的厚度的方式设置。
注意，区域103a之外的氧化物半导体膜103中的区域表示为区域103b。包含在区域103b中的硅的浓度比包含在区域103a中的硅的浓度低。
另外，在栅极绝缘膜102中含有碳等杂质的情况下，也有与上述硅同样地进入氧化物半导体膜103并用作杂质的担忧。在此情况下，包含在区域103a中的碳浓度为1.0×1020原子/cm3以下，优选为1.0×1019原子/cm3以下。
如上所述，通过降低进入氧化物半导体膜103的区域103a中的硅等杂质的浓度，可以抑制晶体管110的特性变动。另外，氧化物半导体膜103的晶化可以进行到被形成膜面附近。另外，在氧化物半导体膜103是CAAC-OS膜的情况下，结晶部可以形成到被形成膜面附近。当使用上述氧化物半导体膜制造晶体管时，可以获得具有稳定的电特性的半导体装置。
注意，晶体管的其他构成要素的详细内容将参照图4A至图4E在后述的晶体管110的制造方法中进行说明。
在晶体管110上还可以形成有平坦化绝缘膜。另外，为了使源电极105a或漏电极105b与布线电连接，也可以在栅极绝缘膜102及保护绝缘膜109等中形成有开口。此外，在与栅电极101重叠的氧化物半导体膜103的上方还可以设置第二栅电极。
图2A及图2B示出具有与图1A及图1B所示的晶体管110不同结构的晶体管120。图2A是平面图，图2B是沿着图2A中的线C-D的截面图。注意，在图2A中，为了简化起见，省略晶体管120的构成要素的一部分（例如，保护绝缘膜109等）。
图2A及图2B所示的晶体管120在具有绝缘表面的衬底100上包括：栅电极101；覆盖栅电极101的栅极绝缘膜102；以与栅极绝缘膜102接触并至少与栅电极101重叠的方式设置的氧化物半导体膜103；与氧化物半导体膜103电连接的源电极105a及漏电极105b；以及覆盖氧化物半导体膜103、源电极105a及漏电极105b的保护绝缘膜109。晶体管120与晶体管110不同之处在于：作为保护绝缘膜109，与上述栅极绝缘膜102同样地使用包含含有硅的氧化物的绝缘膜；以及在氧化物半导体膜103与保护绝缘膜109之间的界面附近设置区域103c。
晶体管120中的氧化物半导体膜103包括区域103a、区域103b及区域103c。氧化物半导体膜103中的区域103a是分布在从与栅极绝缘膜102的界面向氧化物半导体膜103的内侧的硅的浓度为1.0at.％以下的区域。区域103a优选以与栅极绝缘膜102接触且具有5nm以下的厚度的方式设置。氧化物半导体膜103中的区域103c是分布在从与保护绝缘膜109的界面向氧化物半导体膜103的内侧的硅的浓度为1.0at.％以下的区域。区域103c优选以与保护绝缘膜109接触且具有5nm以下的厚度的方式设置。在氧化物半导体膜103中，区域103a与区域103c之间的区域是区域103b。
注意，包含在区域103b中的硅的浓度比包含在区域103a中的硅的浓度低。包含在区域103a中的硅浓度更优选为0.1at.％以下。
在此，包含在区域103a中的硅的浓度为1.0at.％以下，优选为0.1at.％以下，且包含在区域103c中的硅的浓度为1.0at.％以下，优选为0.1at.％以下。此时，包含在区域103b中的硅的浓度比包含在区域103a及区域103c中的硅的浓度低。
如上所述，也可以通过降低相当于氧化物半导体膜103的背沟道的区域103c中的硅等的杂质的浓度来抑制晶体管120的电特性变动。
其他构成要素与图1A及图1B所示的半导体装置相同。因此，至于详细内容，可以参照关于图1A及图1B的记载。
虽然图1A及图1B、图2A及图2B所示的晶体管是所谓的沟道蚀刻型晶体管，但是本实施方式所示的半导体装置不局限于此。图3A及图3B示出与图1A及图1B、图2A及图2B所示的晶体管不同的沟道停止型晶体管130。图3A是平面图，图3B是沿着图3A中的线E-F的截面图。注意，在图3A中，为了简化起见，省略晶体管130的构成要素的一部分（例如，保护绝缘膜109等）。另外，为了简化起见，图3A示出沟道保护膜108的立体图。
图3A及图3B所示的晶体管130在具有绝缘表面的衬底100上包括：栅电极101；覆盖栅电极101的栅极绝缘膜102；以与栅极绝缘膜102接触并至少与栅电极101重叠的方式设置的氧化物半导体膜103；以接触于氧化物半导体膜103上的方式设置的沟道保护膜108；设置在沟道保护膜108上并与氧化物半导体膜103电连接的源电极105a及漏电极105b；以及覆盖氧化物半导体膜103、源电极105a及漏电极105b的保护绝缘膜109。另外，与晶体管110同样，氧化物半导体膜103包括区域103a及区域103b。就是说，与晶体管110不同之处在于晶体管130包括沟道保护膜108。
作为沟道保护膜108优选使用包含氧的无机绝缘膜。例如可以使用绝缘膜诸如氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化镓膜或氧化铪膜。沟道保护膜108的优选的厚度为5nm以上且300nm以下。
如上所述，通过以接触于氧化物半导体膜103上的方式设置沟道保护膜108，可以防止对源电极105a及漏电极105b进行蚀刻时产生的对氧化物半导体膜103的背沟道侧的损伤（例如，当进行蚀刻时等离子体或蚀刻剂所导致的损伤）。由此，晶体管130可以获得稳定的电特性。
此外，如图3B所示，沟道保护膜108的端部具有10°以上且60°以下的锥角。通过沟道保护膜108形成为具有上述的形状，可以缓和沟道保护膜108的下端部附近的电场集中。
其他构成要素与图1A及图1B所示的半导体装置相同。因此，至于详细内容，可以参照关于图1A及图1B的记载。
<晶体管的制造工序的例子>
下面，将参照图4A至图4E及图5A至图5E说明图1A及图1B、图2A及图2B以及图3A及图3B中的晶体管的制造工序的例子。
<晶体管110的制造工序>
将参照图4A至图4E说明图1A及图1B所示的晶体管110的制造工序的一个例子。
首先，准备具有绝缘表面的衬底100。只要衬底100至少具有能够承受后面进行的热处理的程度的耐热性，就对可用作具有绝缘表面的衬底100的衬底没有大的限制。例如，可以使用玻璃衬底如硼硅酸钡玻璃和硼硅酸铝玻璃等、陶瓷衬底、石英衬底或蓝宝石衬底。只要衬底100具有绝缘表面，就也可以使用由硅或碳化硅等形成的单晶半导体衬底或多晶半导体衬底；由硅锗等形成的化合物半导体衬底；SOI衬底；等等。
作为衬底100，也可以使用柔性衬底。在使用柔性衬底时，也可以在柔性衬底上直接形成包括氧化物半导体膜103的晶体管。或者，也可以在制造衬底上形成包括氧化物半导体膜103的晶体管，然后将晶体管被剥离并转置到柔性衬底上。注意，为了将晶体管从制造衬底剥离并转置到柔性衬底上，优选在制造衬底与包括氧化物半导体膜103的晶体管之间设置剥离层。
可以在衬底100与栅电极101之间设置用作基底膜的绝缘膜。该基底膜有防止杂质诸如氢或水分从衬底100扩散的功能，并可以使用选自氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或多种的单层或叠层结构形成。
接着，在衬底100上形成用来形成栅电极（包括形成在与栅电极相同的层中的布线）的导电膜。用于栅电极的导电膜例如可以使用金属材料诸如钼、钛、钽、钨、铝、铜、钕、钪或包含这些金属材料作为主要成分的合金材料形成。另外，用于栅电极的导电膜也可以使用导电金属氧化物形成。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、铟锡氧化物（In2O3-SnO2，有时缩写为ITO）、铟锌氧化物（In2O3-ZnO）或者含有硅或氧化硅的任意的这些金属氧化物材料。栅电极可以使用上述材料的单层或叠层形成。对导电膜的形成方法也没有特别的限制，可以采用各种膜形成方法诸如蒸镀法、CVD法、溅射法或旋涂法。
接着，利用光刻工序在导电膜上形成抗蚀剂掩模，并进行选择性的蚀刻来形成栅电极101。然后去除抗蚀剂掩模。也可以通过喷墨法形成用来形成栅电极101的抗蚀剂掩模。利用喷墨法的抗蚀剂掩模的形成不需要光掩模，由此可以降低制造成本。作为栅电极101的蚀刻，可以采用干蚀刻、湿蚀刻或它们的双方。
接着，覆盖栅电极101形成栅极绝缘膜102（参照图4A）。例如栅极绝缘膜102可以具有1nm以上且500nm以下的厚度。对栅极绝缘膜102的形成方法没有特别的限制，例如作为栅极绝缘膜102的形成方法可以适当地利用溅射法、MBE法、CVD法、脉冲激光淀积法、ALD法等。
栅极绝缘膜102优选使用具有充分的耐压性及充分的绝缘性的氧化物绝缘膜。在栅极绝缘膜102具有单层结构的情况下，可以使用含有硅的氧化物的绝缘膜诸如氧化硅膜。
另外，栅极绝缘膜102也可以具有叠层结构。在栅极绝缘膜102具有叠层结构的情况下，可以在氧化镓、氧化铝、氮化硅、氧氮化硅、氧氮化铝、氧化钇、氧化镧或氮氧化硅等上层叠氧化硅。此外，可以在high-k材料诸如氧化铪、硅酸铪（HfSixOy（x>0，y>0））、添加有氮的硅酸铪（HfSiOxNy（x>0、y>0））或铝酸铪（HfAlxOy（x>0、y>0））上层叠氧化硅。通过使用high-k材料可以降低栅极漏电流。
当使用氧化物绝缘膜作为栅极绝缘膜102时，可以通过对该氧化物绝缘膜进行下述热处理释放氧化物绝缘膜中的氧的一部分，从而可以将氧供应到氧化物半导体膜103以填补氧化物半导体膜103中的氧缺损。尤其是，栅极绝缘膜102优选含有至少超过栅极绝缘膜102（的块体）中的化学计量比的氧。例如，优选将以公式SiO2＋α（α＞0）表示的氧化硅膜用作栅极绝缘膜102。当将上述氧化硅膜用作栅极绝缘膜102时，可以将氧供应到氧化物半导体膜103，从而使用该氧化物半导体膜103的晶体管110可以具有优良的晶体管特性。
另外，也可以在形成氧化物半导体膜103之前对栅极绝缘膜102进行平坦化处理。虽然对平坦化处理没有特别的限制，但是平坦化处理可以是干蚀刻、等离子体处理及抛光（例如，化学机械抛光（CMP））等。
作为等离子体处理，可以进行引入氩气体来产生等离子体的反溅射。反溅射是指使用RF电源在氩气氛下对衬底一侧施加电压来在衬底附近产生等离子体以进行表面改性的方法。注意，也可以使用氮气氛、氦气氛、氧气氛等代替氩气氛。反溅射可以去除附着在形成氧化物半导体膜103的表面上的粉状物质（也称为微粒或尘屑）。
作为平坦化处理，既可以进行多次的抛光处理、干蚀刻处理或等离子体处理，也可以组合上述处理。在组合上述处理的情况下，对工序顺序也没有特别的限制，可以根据形成氧化物半导体膜103的表面的凹凸状态适当地设定。
另外，为了在氧化物半导体膜103的形成工序中使氧化物半导体膜103尽量不包含氢或水，作为氧化物半导体膜103的形成工序的预处理，优选在溅射装置的预热室中对形成有栅极绝缘膜102的衬底100进行预热，而使吸附在衬底100及栅极绝缘膜102的杂质诸如氢及水分去除且进行排气。作为设置在预热室中的排气单元优选的是低温泵。
接着，在栅极绝缘膜102上形成厚度为大于5nm且200nm以下，优选为10nm以上且30nm以下的氧化物半导体膜103（参照图4B）。氧化物半导体膜103优选具有单晶或微晶的结晶性的结构。另外，氧化物半导体膜103优选为CAAC-OS膜。注意，优选以不暴露于大气的方式连续地形成栅极绝缘膜102及氧化物半导体膜103。
在本实施方式中，作为氧化物半导体膜103，通过溅射法使用In-Ga-Zn类氧化物靶材形成氧化物半导体膜。此外，氧化物半导体膜103可以在稀有气体（典型为氩）气氛下、氧气氛下或者稀有气体和氧的混合气氛下利用溅射法来形成。
作为利用溅射法用来形成In-Ga-Zn-O膜作为氧化物半导体膜103的靶材，例如可以使用原子数比为In:Ga:Zn=1:1:1的氧化物靶材、原子数比为In:Ga:Zn=3:1:2的氧化物靶材或原子数比为In:Ga:Zn=2:1:3的氧化物靶材。但是，对用来形成氧化物半导体膜103的靶材的材料及组成不局限于上述材料及组成。
氧化物靶材的相对密度为90%以上且100%以下，优选为95%以上且99.9%以下。通过使用具有高相对密度的氧化物靶材，可以使氧化物半导体膜103成为致密的膜。
作为用来形成氧化物半导体膜103的溅射气体，优选使用去除了杂质诸如氢、水、羟基或氢化物的高纯度气体。
当作为氧化物半导体膜103使用CAAC-OS膜时，作为形成该CAAC-OS膜的加热方法有三个方法。方法之一（第一个方法）是：在200℃以上且450℃以下的形成温度下形成氧化物半导体膜，由此在氧化物半导体膜中形成c轴在垂直于形成氧化物半导体膜的表面或氧化物半导体膜的表面的方向上一致的结晶部。另一个方法（第二个方法）是：在以较薄的厚度形成氧化物半导体膜之后对其以200℃以上且700℃以下的温度进行加热，由此在氧化物半导体膜中形成c轴在垂直于形成氧化物半导体膜的表面或氧化物半导体膜的表面的方向上一致的结晶部。另一个方法（第三个方法）是：在以较薄的厚度形成第一层氧化物半导体膜之后对其以200℃以上且700℃以下的温度进行加热，并形成第二层氧化物半导体膜，由此在氧化物半导体膜中形成c轴在垂直于形成氧化物半导体膜的表面或氧化物半导体膜的表面的方向上一致的结晶部。
通过在形成膜之间加热衬底100，可以降低氧化物半导体膜103中的杂质诸如氢或水的浓度。另外，可以减轻由于溅射带来的损伤，所以是优选的。
注意，当作为氧化物半导体膜103形成CAAC-OS膜以外的具有结晶性（单晶或微晶）的氧化物半导体膜时，对膜形成温度没有特别的限制。
在作为氧化物半导体膜103使用CAAC-OS膜的情况下，例如CAAC-OS膜利用使用多晶氧化物半导体溅射靶材的溅射法沉积。当离子碰撞到该溅射靶材时，包含在溅射靶材中的结晶区从沿着a-b面的靶材劈开，即具有平行于a-b面的面的溅射粒子（平板状溅射粒子或颗粒状溅射粒子）从溅射靶材剥离。此时，通过该平板状溅射粒子保持结晶状态到达衬底，可以形成CAAC-OS膜。
为了沉积CAAC-OS膜，优选使用如下条件。
通过在沉积之间减少进入CAAC-OS膜的杂质，可以防止因杂质导致的结晶状态的破坏。例如，可以降低存在于沉积室中的杂质（例如，氢、水、二氧化碳或氮）浓度。另外，可以降低沉积气体中的杂质浓度。具体而言，使用露点为-80℃以下，优选为-100℃以下的沉积气体。
通过在沉积之间增高衬底加热温度，在溅射粒子到达衬底表面之后发生溅射粒子的迁移。具体而言，在沉积之间衬底加热温度为100℃以上且740℃以下，优选为200℃以上且500℃以下。通过在沉积之间增高衬底加热温度，当平板状溅射粒子到达衬底时，在衬底上发生迁移，从而平板状溅射粒子的平坦面附着到衬底。
另外，优选的是，增高沉积气体中的氧比例并对电力进行最优化以便减轻沉积时的等离子体损伤。沉积气体中的氧比例为30vol.％以上，优选为100vol.％。
以下，作为溅射靶材的一个例子示出多晶In-Ga-Zn类氧化物靶材。
将InOx粉末、GaOY粉末及ZnOZ粉末以规定的摩尔数比混合，进行加压，然后在1000℃以上且1500℃以下的温度下进行热处理，由此得到多晶In-Ga-Zn类氧化物靶材。注意，X、Y及Z分别为任意正数。在此，InOx粉末、GaOY粉末及ZnOZ粉末的规定的摩尔数比例如为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。粉末的种类及混合粉末的摩尔数比可以根据所希望的溅射靶材适当地决定。
然后，在去除残留在沉积室中的水分的同时将去除了氢和水分的溅射气体导入沉积室，使用上述靶材在衬底100上沉积氧化物半导体膜103。为了去除残留在沉积室中的水分，优选使用吸附型的真空泵诸如低温泵、离子泵、钛升华泵。另外，排气单元也可以是提供有冷阱的涡轮泵。因为从使用低温泵进行了排气的沉积室去除氢原子、水（H2O）等包含氢原子的化合物（更优选的是，包含碳原子的化合物）等，所以可以降低在该沉积室中形成的氧化物半导体膜103所包含的杂质诸如氢或水分的浓度。
注意，在利用溅射法形成氧化物半导体膜103的情况下，当用来形成氧化物半导体膜103的粒子等碰撞到栅极绝缘膜102时，栅极绝缘膜102的构成元素的元素进入氧化物半导体膜103（这现象也称为混合或混合效果）。该混入现象发生在与栅极绝缘膜102的界面附近的氧化物半导体膜103中，明显地发生在上述区域103a中。由于在本实施方式所述的晶体管中，栅极绝缘膜102附近的氧化物半导体膜103中形成沟道区，所以栅极绝缘膜102的构成元素进入该区域并其中用作杂质，而成为晶体管的导通态特性（例如，导通态电流（on-state current）等）降低的原因。
利用经典分子动力学计算检查当在栅极绝缘膜102上形成氧化物半导体膜103时在栅极绝缘膜102与氧化物半导体膜103之间的界面附近发生混合的可能性。在此，对其结果进行说明。注意，将富士通株式会社制造的计算软件“SCIGRESS ME”用于上述计算。
作为栅极绝缘膜使用非晶氧化硅（以下称为a-SiO2），来形成图6所示的模型。用于计算的单位胞（计算单位胞）的尺寸如下：在x轴方向上设定为3nm，在y轴方向上为3nm，在z轴方向上为7.5nm。x轴及y轴是平行于a-SiO2膜的方向，z轴是a-SiO2膜的膜厚方向。注意，在计算中，通过将周期边界条件应用于x轴方向及y轴方向，可以认为在x轴方向及y轴方向上充分宽的膜。
接着，在a-SiO2膜上，将铟原子、镓原子、锌原子及氧原子以1:1:1:4的比例（原子的总数为840原子）从上方部分（图6中的原子生成部分）入射到下方部分，并且在温度为300℃，时间为2nsec（时间步长为0.2fs，步骤数为1000万次）的条件下进行经典分子动力学计算。注意，一原子具有1eV能量。
图7A至图7C及图8A至图8C示出上述计算的结果。图7A示出0sec的氧原子及硅原子的排列，图7B示出1nsec后的氧原子、硅原子、镓原子及锌原子的排列，图7C示出2nsec后的氧原子、硅原子、镓原子及锌原子的排列。图8A示出2nsec后的氧原子、硅原子、镓原子及锌原子的排列，图8B示出2nsec后的只有硅原子的排列，图8C示出2nsec后的铟原子、镓原子及锌原子的排列。
通过比较图8B所示的只有硅原子的排列与图8C所示的铟原子、镓原子及锌原子的排列，确认到铟原子、镓原子及锌原子侵入到硅原子层中。
从上述计算结果可知，通过使铟原子、镓原子、锌原子及氧原子入射到a-SiO2膜，在a-SiO2膜与IGZO膜之间形成硅原子、铟原子、镓原子、锌原子及氧原子所混合的层。注意，一原子具有1eV能量。
根据上述结果，为了防止形成氧化物半导体膜103及栅极绝缘膜102混合的层，降低因用来形成氧化物半导体膜103的粒子碰撞到栅极绝缘膜102导致的冲击是有效的。例如，为了实现上述情况，可以使用降低氧化物半导体膜103的沉积电力的方法或提高沉积压力的方法。或者，也可以扩大靶材与在其上沉积膜的衬底之间的距离（以下也称为T-S距离）。
注意，如上所述，起因于溅射的混合有可能在与栅极绝缘膜102的界面附近的氧化物半导体膜103中发生。由此，在降低因用来形成氧化物半导体膜103的粒子碰撞到栅极绝缘膜102导致的冲击来降低混合效果的条件下通过溅射沉积该界面附近的氧化物半导体膜的一部分，然后在进行剩下的沉积中也可以提高碰撞的冲击。例如，也可以在降低氧化物半导体膜103的沉积电力的条件下形成该界面附近的氧化物半导体膜的一部分，然后在提高沉积电力的条件下形成氧化物半导体膜。此外，也可以在提高氧化物半导体膜103的沉积压力的条件下沉积该界面附近的氧化物半导体膜103的一部分，然后在降低沉积压力的条件下沉积氧化物半导体膜。此外，也可以在扩大T-S间距离的条件下沉积该界面附近的氧化物半导体膜的一部分，然后在缩小T-S间距离的条件下沉积氧化物半导体膜。
沉积电力的具体数值为5kW以下，优选为1kW以下，更优选为500W以下，进一步优选为200W以下。但是，沉积电力越低，氧化物半导体膜103的沉积速率越低。另外，在沉积电力非常低的情况下，不容易在溅射装置中产生等离子体，而使不能进行正常的沉积处理的可能性变高。由此，优选沉积电力为溅射装置能够施加的最大电力的5％以上。至于考虑沉积电力的降低，鉴于溅射装置的性能或氧化物半导体膜103的厚度等，实施者在能够正常进行沉积且沉积时间对晶体管110的制造工序（节拍时间）没有重大的影响的范围中可以选择适当的电力值。
沉积压力的具体数值为0.4Pa以上，优选为1.0Pa以上，更优选为2.0Pa以上，进一步优选为5.0Pa以上。但是，有沉积压力越高被沉积的膜的质量越差（例如，膜质变得稀疏）的倾向。由此，沉积压力优选为100Pa以下。至于考虑沉积压力的提高，鉴于氧化物半导体膜103所需要的特性（例如，场效应迁移率等），实施者可以选择适当的压力值。
T-S间距离的具体数值为30mm以上，优选为50mm以上，更优选为100mm以上，进一步优选为300mm以上。注意，T-S间距离越大，氧化物半导体膜103的沉积速率越低。由此，T-S间距离优选为500mm以下。至于考虑T-S间距离的扩大，实施者在沉积时间对晶体管110的制造工序（节拍时间）没有重大的影响的范围中可以选择适当的T-S间距离。
注意，为了使用来形成氧化物半导体膜103的粒子碰撞到栅极绝缘膜102的冲击降低，可以在将沉积电力、沉积压力和T-S间距离中的一个条件或多个条件设定为上述范围的状态下沉积氧化物半导体膜103。
在作为溅射装置使用靶材与在其上沉积膜的衬底设置为实质上平行的磁控管方式溅射装置（简单地也称为磁控管溅射装置）的情况下，除了用来形成氧化物半导体膜103的粒子之外，等离子体、二次电子等也碰撞到栅极绝缘膜102，由此包含在栅极绝缘膜102中的元素非常容易进入到氧化物半导体膜103中。由此，作为用来沉积氧化物半导体膜103的溅射装置，也可以使用对向靶材式溅射装置（也称为mirrortron sputtering apparatus）。在该装置中，两个靶材彼此对置，并且在其上沉积膜的衬底以实质上垂直于靶材的方向上的方式设置于夹在两个靶材之间的空间之外的部分中。而且，通过将高密度等离子体产生在对置的两个靶材之间并使用该等离子体对靶材（用于氧化物半导体膜103的沉积的靶材）表面进行溅射，在衬底上形成氧化物半导体膜103。由此，在其上沉积膜的衬底不会（或者非常少）直接暴露于等离子体或二次电子。
此外，在利用溅射在稀有气体气氛下沉积氧化物半导体膜103的情况下，也可以使用氦代替氩。当使用其原子量比氩小的氦时，可以降低用来形成氧化物半导体膜103的粒子碰撞到栅极绝缘膜102的冲击。再者，通过在氦气氛下沉积与栅极绝缘膜102的界面附近的氧化物半导体膜103的一部分之后将沉积室中的气氛转换为氩气氛，可以提高氧化物半导体膜103的沉积速度。
另外，也可以通过利用原子层沉积（ALD）法、蒸镀法或涂敷法等对栅极绝缘膜102的冲击小的方法沉积氧化物半导体膜103。
如上所述，通过在降低用来形成氧化物半导体膜103的粒子碰撞到栅极绝缘膜102的冲击的条件下形成氧化物半导体膜103，在氧化物半导体膜103中形成分布在从与栅极绝缘膜102的界面向氧化物半导体膜103的内侧的硅的浓度为1.0at.％以下的区域103a及其硅浓度比区域103a低的区域103b。在此，区域103b是指区域103a之外的氧化物半导体膜103中的区域。另外，包含在区域103a中的硅浓度优选为0.1at.％以下。
另外，当如上所述那样沉积氧化物半导体膜103时，可以降低包含在栅极绝缘膜102中的碳等杂质进入到氧化物半导体膜103中。由此，包含在区域103a中的碳浓度为1.0×1020原子/cm3以下，优选为1.0×1019原子/cm3以下。
在进行加热的同时形成CAAC-OS膜作为氧化物半导体膜103（第一个方法）的情况下，通过减少进入区域103a的硅等杂质的量，在CAAC-OS膜的被形成膜面附近中也可以形成c轴在垂直于氧化物半导体膜的被形成膜面或表面的方向上一致的结晶部。
另外，当在降低用来形成氧化物半导体膜103的粒子碰撞到栅极绝缘膜102的冲击的条件下沉积氧化物半导体膜103时，还可以抑制氧化物半导体膜103的构成元素进入到栅极绝缘膜102中。因此，可以抑制氧化物半导体膜103的金属元素等的具有高导电性的构成元素进入到栅极绝缘膜102中，并且可以防止栅极绝缘膜102的电阻率的降低。
也可以在沉积氧化物半导体膜103之后对氧化物半导体膜103进行热处理。该热处理的温度为200℃以上且700℃以下或者低于衬底的应变点。当进行该热处理时，可以去除过剩的氢（包括水、羟基）。
在利用第二个方法或第三个方法形成CAAC-OS膜的情况下，通过进行上述热处理，可以形成c轴在垂直于氧化物半导体膜的被形成膜面或表面的方向上一致的结晶部。另外，由于在氧化物半导体膜103中的区域103a中硅等杂质的浓度被降低，所以该结晶部可以形成到氧化物半导体膜103的被形成膜面附近中。
该热处理可以以如下方法进行，例如，可以将对象物放入使用电阻发热体等的电炉中，并在氮气氛下以450℃加热1小时。在该热处理之间，不使氧化物半导体膜103暴露于大气，以避免水及氢的进入。
热处理装置不限于电炉，还可以是利用从被加热的气体等的介质的热传导或热辐射来加热对象物的装置。例如，可以使用快速热退火（RTA）装置诸如气体快速热退火（GRTA）装置或灯快速热退火（LRTA）。LRTA装置是通过利用从灯诸如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯发射的光（电磁波）的辐射来加热对象物的装置。GRTA装置是使用高温气体进行热处理的装置。作为气体，使用氮或氩等稀有气体的即使进行热处理也不与对象物产生反应的惰性气体。
例如，作为该热处理，可以以如下方法进行GRTA处理。对象物放入被加热的惰性气体气氛中，进行几分钟的加热，然后从该惰性气体气氛中取出对象物。GRTA处理可以在短时间内进行高温热处理。另外，即使温度超过对象物的耐热温度，也可以应用GRTA处理。注意，在该处理之间，还可以将惰性气体转换为含有氧的气体。
注意，作为惰性气体气氛，优选使用包含氮或稀有气体（氦、氖、氩等）作为主要成分且不含有水、氢等的气氛。例如，引入热处理装置中的氮或稀有气体诸如氦、氖、氩的纯度为6N（99.9999％）以上，优选为7N（99.99999％）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。
另外，在利用该热处理对氧化物半导体膜103进行加热之后，也可以对同一的炉中引入高纯度的氧气体、一氧化二氮气体、高纯度的一氧化二氮气体或超干燥空气（使用光腔衰荡光谱（cavity ring-down laser spectroscopy：CRDS）系统的露点仪进行测量的情况下的水分量是20ppm（露点换算，-55℃）以下，优选的是1ppm以下，更优选的是10ppb以下的空气）。优选不在氧气体或一氧化二氮气体中包含水、氢等。或者，优选引入到热处理装置中的氧气体或一氧化二氮气体的纯度为6N以上，优选为7N以上（也就是说，氧气体或一氧化二氮气体中的杂质浓度为1ppm以下，优选为0.1ppm以下）。通过利用氧气体或一氧化二氮气体的作用来供应在进行上述热处理时减少的氧化物半导体的主要成分的氧，氧化物半导体膜可以是高纯度化及电i型（本征）化氧化物半导体膜。
在利用第三个方法形成CAAC-OS膜的情况下，还可以形成氧化物半导体膜。因此，该追加形成的氧化物半导体膜也可以具有以c轴在垂直于氧化物半导体膜的被形成膜面或表面的方向上一致的结晶部为种子的结晶部。
注意，在形成CAAC-OS膜之外的具有结晶性（单晶或微晶）的氧化物半导体膜的情况下，通过进行该热处理，可以使氧化物半导体膜晶化。加上，由于在氧化物半导体膜103中的区域103a中硅等杂质的浓度被降低，所以可以使被形成膜面附近的氧化物半导体膜也晶化。
注意，虽然在此说明了在将氧化物半导体膜加工为岛状之前进行热处理的情况，但是所公开的发明的一个方式不局限于此。也可以在将氧化物半导体膜加工为岛状之后进行该热处理。
接着，优选通过光刻工序将氧化物半导体膜103加工为岛状的氧化物半导体膜103（参照图4C）。也可以通过喷墨法形成用来形成岛状的氧化物半导体膜103的抗蚀剂掩模。因为利用喷墨法的抗蚀剂掩模的形成不需要光掩模，所以可以降低制造成本。注意，氧化物半导体膜103的蚀刻可以是干蚀刻、湿蚀刻或干蚀刻及湿蚀刻的双方。
在此，如图4C所示，氧化物半导体膜103的端部优选具有20°至50°的锥角。当氧化物半导体膜103具有垂直端部时，氧容易从氧化物半导体膜103脱离。当氧化物半导体膜103具有锥形端部时，抑制氧缺陷的产生，由此可以降低晶体管110的泄漏电流的产生。
接着，在氧化物半导体膜103上形成用作源电极及漏电极（包括形成在与栅电极相同的层中的布线）的导电膜。作为用作源电极及漏电极的导电膜，例如可以使用含有选自铝、铬、铜、钽、钛、钼及钨中的元素的金属膜或含有任意的以上述元素为成分的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）等。另外，导电膜还可以具有在铝、铜等的金属膜的下表面和上表面中的一方或双方上层叠钛、钼、钨等高熔点金属的膜或任意的这些金属的氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）的结构。此外，也可以使用导电金属氧化物形成用于源电极及漏电极的导电膜。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟锡（In2O3-SnO2，有时缩写为ITO）或氧化铟锌（In2O3-ZnO）。用于源电极及漏电极的导电膜可以使用上述材料的单层或叠层形成。对形成导电膜的方法也没有特别的限制，可以采用各种形成方法诸如蒸镀法、CVD法、溅射法或旋涂法。
利用光刻工序在导电膜上形成抗蚀剂掩模，并通过进行选择性的蚀刻来形成源电极105a及漏电极105b，然后去除抗蚀剂掩模（参照图4D）。关于该光刻工序中的用来形成抗蚀剂掩模的曝光，优选使用紫外线、KrF激光或ArF激光。在该工序中，在后面工序中形成的晶体管的沟道长度L取决于在氧化物半导体膜103上相邻的源电极105a的下端与漏电极105b的下端之间的距离。当进行沟道长度L短于25nm的曝光时，例如优选使用具有几nm至几十nm的极短的波长的超紫外光（extreme ultraviolet light）进行光刻工序中的用来形成抗蚀剂掩模的曝光。在利用超紫外光的曝光中，分辨率高且景深大。因此，也可以减少后面形成的晶体管的沟道长度L，从而可以提高电路的工作速度。
为了缩减用于光刻工序的光掩模数及光刻工序数，也可以使用由透过的光具有多种强度的曝光掩模的多级灰度掩模进行蚀刻工序。由于使用多级灰度掩模形成的抗蚀剂掩模具有多种厚度，并且通过进行蚀刻可以进一步改变形状，因此可以用于加工为不同图案的多个蚀刻工序。由此，可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。从而，可以缩减曝光掩模数，并可以缩减与其对应的光刻工序，所以可以实现工序的简化。
注意，优选的是，当进行导电膜的蚀刻时，使蚀刻条件最优化以防止氧化物半导体膜103被蚀刻而被分断。但是，很难获得仅蚀刻导电膜而完全不对氧化物半导体膜103蚀刻的条件。有时，当对导电膜进行蚀刻时氧化物半导体膜103只有一部分被蚀刻，例如有时氧化物半导体膜103的厚度的5％至50％被蚀刻，而氧化物半导体膜103具有槽部（凹部）。
接着，形成覆盖源电极105a及漏电极105b并与氧化物半导体膜103的一部分接触的保护绝缘膜109（参照图4E）。保护绝缘膜109可以使用无机绝缘膜，例如使用氧化物绝缘膜诸如氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化镓膜及氧化铪膜中的任意的单层或叠层形成。另外，在上述氧化物绝缘膜上还可以形成氮化物绝缘膜诸如氮化硅膜、氮氧化硅膜、氮化铝膜及氮氧化铝膜中的任意的单层或叠层。例如，通过利用溅射法，在源电极105a及漏电极105b一侧上依次层叠形成氧化硅膜及氧化铝膜。
注意，在该工序中，在利用溅射法形成保护绝缘膜109的情况下，与氧化物半导体膜103的形成同样，降低用来形成保护绝缘膜109的粒子碰撞到氧化物半导体膜103的冲击是有效的。因此，在氧化物半导体膜103与保护绝缘膜109之间的界面附近形成区域103c。通过上述步骤，可以获得图2A及图2B所示的晶体管120。氧化物半导体膜103中的区域103c是分布在从与保护绝缘膜109的界面向氧化物半导体膜103的内侧的硅的浓度为1.0at.％以下的区域。区域103c优选以与保护绝缘膜109接触且具有5nm以下的厚度的方式设置。
在此，作为保护绝缘膜109可以使用与栅极绝缘膜102同样的绝缘膜。为了防止硅等杂质进入氧化物半导体膜103，在氧化物半导体膜103与保护绝缘膜109之间的界面附近抑制混合即可，由此降低包含在保护绝缘膜109中的硅碰撞到氧化物半导体膜103的冲击，即可。例如，作为适当的方法有如下方法：降低保护绝缘膜109的沉积电力；提高保护绝缘膜109的沉积压力；或者延长T-S间距离。
如上所述，在相当于氧化物半导体膜103的背沟道的区域103c中也可以降低硅等杂质的浓度。
在上述工序之后，晶体管110的制造方法与晶体管120相同。
在形成保护绝缘膜109之后,优选对氧化物半导体膜103进行热处理。该热处理的温度为300℃以上且700℃以下或者低于衬底的应变点。
只要在氮、氧、超干燥空气（含水量为20ppm以下，优选为1ppm以下，更优选为10ppb以下）或稀有气体（氩或氦等）的气氛下进行该热处理，即可。注意，上述氮、氧、超干燥空气或稀有气体等的气氛优选不含有水、氢等。优选将引入到热处理装置中的氮、氧或稀有气体的纯度设定为6N（99.9999％）以上，优选设定为7N（99.99999％）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。
在形成氧化物半导体膜之后进行热处理的情况下，有可能减少包含在氧化物半导体中的主要成分材料之一的氧。然而，在该步骤中的热处理之间，可以从使用包含含有硅的氧化物形成的栅极绝缘膜102对氧化物半导体膜103供应氧，由此可以填补氧化物半导体膜103中的氧缺损。
通过进行如上述那样的热处理，可以以尽量不含有主要成分以外的杂质的方式使氧化物半导体膜103高纯度化。加上，被高纯度化的氧化物半导体膜103包含来源于施主的极少（近于0）的载流子，并且载流子浓度低于1×1014/cm3，优选低于1×1012/cm3，更优选低于1×1011/cm3。如上所述，可以形成成为i型（本征）化氧化物半导体的氧化物半导体膜103。
通过上述工序形成晶体管110（参照图4E）。在晶体管110中降低进入氧化物半导体膜103中的区域103a中的硅等杂质的浓度。因此，晶体管110可以具有稳定的电特性。
也可以在晶体管110上形成平坦化绝缘膜。作为平坦化绝缘膜，可以使用耐热性有机材料如丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯类树脂、聚酰胺树脂或环氧树脂。除了上述有机材料之外，还可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、PSG（磷硅玻璃）、BPSG（硼磷硅玻璃）等。注意，也可以层叠多个由这些材料形成的绝缘膜形成平坦化绝缘膜。
<晶体管130的制造工序>
接着，将参照图5A至图5E说明图3A及图3B所示的晶体管130的制造工序的一个例子。
首先，通过利用与直到图4C所示的工序的晶体管110同样的工序，在衬底100上形成栅电极101、栅极绝缘膜102以及具有区域103a及区域103b的氧化物半导体膜103（参照图5A）。衬底100、栅电极101、栅极绝缘膜102以及氧化物半导体膜103的详细内容可以参照有关图4A至图4C的记载。
接着，形成用于沟道保护膜的厚度为5nm以上且300nm以下的绝缘膜107（参照图5B）。作为绝缘膜107优选使用包含氧的无机绝缘膜。例如可以使用绝缘膜诸如氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化镓膜或氧化铪膜。对绝缘膜107的形成方法没有特别的限制，例如可以适当地利用溅射法、MBE法、CVD法、脉冲激光淀积法、ALD法等。
接着，通过光刻工序在绝缘膜107上形成抗蚀剂掩模，并进行蚀刻形成沟道保护膜108，然后去除抗蚀剂掩模（参照图5C）。注意，也可以通过喷墨法形成用来形成沟道保护膜108的抗蚀剂掩模。利用喷墨法的抗蚀剂掩模的形成不需要光掩模，由此可以降低制造成本。注意，沟道保护膜108的蚀刻可以利用干蚀刻或湿蚀刻或者干蚀刻及湿蚀刻的双方进行。
如图5C所示，沟道保护膜108的端部优选具有10°以上且60°以下的锥角。通过将沟道保护膜108形成为具有上述形状，可以缓和沟道保护膜108的下端部附近的电场集中。
如上所述，通过接触于氧化物半导体膜103上设置沟道保护膜108，可以防止对源电极105a及漏电极105b进行蚀刻时产生的对氧化物半导体膜103的背沟道侧的损伤（例如，在蚀刻工序中等离子体或蚀刻剂所导致的损伤）。由此，可以提供具有稳定的电特性的包括氧化物半导体的半导体装置。
接着，在沟道保护膜108及氧化物半导体膜103上形成用于源电极及漏电极（包括形成在与栅电极相同的层中的布线）的导电膜。然后通过光刻工序对该导电膜选择性地进行蚀刻来形成源电极105a及漏电极105b（参照图5D）。该工序可以利用与图4D所示的工序同样的工序进行，由此源电极105a及漏电极105b的详细内容可以参照有关图4D的记载。
接着，覆盖源电极105a、漏电极105b及沟道保护膜108形成保护绝缘膜109（参照图5E）。该工序可以利用与图4E所示的工序同样的工序进行，由此保护绝缘膜109的详细内容可以参照有关图4E的记载。
如上所述，通过形成氧化物半导体膜，可以降低包含在被形成膜面附近的氧化物半导体膜中的杂质的浓度。另外，氧化物半导体膜103的晶化可以进展到被形成膜面附近，由此可以提高氧化物半导体膜103的结晶性。在氧化物半导体膜103是CAAC-OS膜的情况下，可以在被形成膜面附近形成结晶部。注意，在结晶部中，c轴在垂直于氧化物半导体膜103与栅极绝缘膜102之间的界面或者氧化物半导体膜103与保护绝缘膜109之间的界面的方向上一致。通过使用上述氧化物半导体膜，可以提供具有稳定的电特性的高可靠性的半导体装置。
本实施方式所示的方法及结构可以与其他实施方式所示的方法及结构适当地组合而使用。
实施方式2
可以通过使用实施方式1所示的晶体管来制造具有显示功能的半导体装置（也称为显示装置）。此外，可以将包括晶体管的驱动电路的一部分或全部形成在形成有像素部的衬底上，由此可以获得系统化面板（system-on-panel）。
在图9A中，以围绕设置在第一衬底4001上的像素部4002的方式设置密封材料4005，并且，使用第二衬底4006密封像素部4002。在图9A中，在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003、扫描线驱动电路4004。此外，各种信号及电位从柔性印刷电路（FPC）4018a及4018b供应给另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002。
在图9B及图9C中，以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置密封材料4005。在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002及扫描线驱动电路4004由第一衬底4001、密封材料4005以及第二衬底4006与显示元件一起密封。在图9B及图9C中，在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003。在图9B及图9C中，各种信号及电位从FPC4018供应给另行形成的信号线驱动电路4003、扫描线驱动电路4004及像素部4002。
虽然图9B及图9C分别示出另行形成信号线驱动电路4003并且将该信号线驱动电路4003安装到第一衬底4001的实例，但是本发明的一个方式不局限于该结构。既可以另行形成扫描线驱动电路并进行安装，又可以另行仅形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
注意，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用玻璃上芯片（COG）方法、引线键合方法或者卷带式自动接合（TAB）方法等。图9A示出通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子。图9B示出通过COG方法安装信号线驱动电路4003的例子。图9C示出通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括密封有显示元件的面板以及在该面板上安装有包括控制器的IC等的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源（包括照明装置）。
另外，显示装置在其范畴内还包括如下模块：安装有连接器诸如FPC、TAB带或TCP的模块；在TAB带或TCP的端部上设置有印刷线路板的模块；以及通过COG方式将集成电路（IC）直接安装在显示元件上的模块。
设置在第一衬底上的像素部及扫描线驱动电路包括多个晶体管，并且，可以应用实施方式1所例示的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件（也称为液晶显示元件）或发光元件（也称为发光显示元件）。发光元件将由电流或电压控制亮度的元件包括在其范畴内，具体而言，将无机电致发光（EL）元件、有机EL元件等包括在其范畴内。此外，也可以应用电子墨水等由于电作用而改变对比度的显示媒体。
将参照图10、图11及图12说明半导体装置的一个方式。图10、图11及图12相当于沿着图9B的M-N线的截面图。
如图10、图11及图12所示，半导体装置包括连接端子电极4015及端子电极4016。连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC4018所包括的端子。
连接端子电极4015由与第一电极层4030相同的导电膜形成。端子电极4016由与晶体管4010、晶体管4011的源电极及漏电极相同的导电膜形成。
此外，设置在第一衬底4001上的像素部4002、扫描线驱动电路4004分别包括多个晶体管。在图10、图11及图12中分别例示像素部4002所包括的晶体管4010以及扫描线驱动电路4004所包括的晶体管4011。
在本实施方式中，作为晶体管4010、晶体管4011，可以应用在实施方式1中示出的晶体管的任一个。晶体管4010、晶体管4011的电特性变动被抑制，所以晶体管4010、晶体管4011在电性上是稳定的。因此，作为图10、图11及图12所示的本实施方式的半导体装置，可以提供高可靠性的半导体装置。
包括在扫描线驱动电路4004中的晶体管4011具有在绝缘膜4034上形成第二栅电极的结构。通过控制施加到第二栅电极的电压，可以控制晶体管4011的阈值电压。
包括在像素部4002中的晶体管4010电连接到显示元件，以形成显示面板。只要可以进行显示就可以使用各种各样的显示元件作为显示元件。
图10示出作为显示元件使用液晶元件的液晶显示装置的例子。在图10中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。注意，以夹持液晶层4008的方式设置有用作取向膜的绝缘膜4032、绝缘膜4033。第二电极层4031设置在第二衬底4006一侧，并且，第一电极层4030和第二电极层4031夹着液晶层4008而层叠。
间隔物4035是通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制液晶层4008的厚度（单元间隙）而设置的。另外，还可以使用球状间隔物。
在作为显示元件使用液晶元件的情况下，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件而呈现胆甾相、近晶相、立方相、手征向列相（chiral nematic phase）、均质相等。
另外，还可以使用不需要取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在较窄的温度范围内出现，所以将其中混合了几wt%以上的手征性试剂的液晶组合物用于液晶层，以扩大温度范围。包含呈现蓝相的液晶和手性试剂的液晶组成物具有较短的响应速度，即为1msec以下，并且其具有光学各向同性，不需要取向处理，并且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。从而，可以提高液晶显示装置的生产率。
液晶材料的固有电阻率为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。本说明书中的固有电阻率的值为以20℃测量的值。
考虑到配置在像素部中的晶体管的泄漏电流等而以能够在指定期间中保持电荷的方式设定形成在液晶显示装置中的存储电容器的大小。通过使用具有高纯度氧化物半导体膜的晶体管，设置具有各像素的液晶电容的三分之一以下，优选为五分之一以下的电容的大小的存储电容器，就足够了。
在本实施方式中使用的包括高纯度化的氧化物半导体膜的晶体管中，可以降低截止态下的电流（截止态电流（off-state current））。因此，可以在像素中在较长期间保持图像信号等的电信号，并且，还可以延长电源导通状态下的写入间隔。因此，可以降低刷新工作的频度，这可以带来抑制耗电量的效果。
此外，在本实施方式中使用的包括高纯度化的氧化物半导体膜的晶体管可以具有较高的场效应迁移率，所以可以进行高速驱动。因此，通过将上述晶体管用于液晶显示装置的像素部，可以提供高质量图像。另外，由于该晶体管可以在同一衬底上分别制造驱动电路部及像素部，由此可以减少液晶显示装置的部件个数。
液晶显示装置可以采用扭曲向列（TN）模式、平面内转换（IPS）模式、边缘电场转换（FFS）模式、轴对称排列微单元（ASM）模式、光学补偿弯曲（OCB）模式、铁电性液晶（FLC）模式、反铁电性液晶（AFLC）模式等。
也可以使用常黑型液晶显示装置诸如采用垂直取向（VA）模式的透过型液晶显示装置。垂直取向模式是指控制液晶显示面板的液晶分子的排列的方式的一种，是当不施加电压时液晶分子朝向垂直于面板表面的方向的方式。作为垂直取向模式举出几个例子：例如可以采用多畴垂直取向（MVA）模式、垂直取向构型（PVA）模式、高级超视觉（ASV）模式等。此外，也可以使用将像素（pixel）分成几个区域（子像素），并且使分子分别倒向不同方向的称为多畴化或者多畴设计的方法。
在显示装置中，适当地设置黑矩阵（遮光层）、光学构件（光学衬底）诸如偏振构件、相位差构件或抗反射构件等。例如，也可以获得利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，也可以利用多个发光二极管（LED）作为背光灯来进行分时显示方式（场序制驱动方式）。通过采用场序制驱动方式，可以不使用滤色片而进行彩色显示。
作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中受到控制的颜色因素不局限于三种颜色：R、G及B（R、G及B分别相当于红色、绿色及蓝色）。例如，也可以使用：R、G、B及W（W相当于白色）；R、G、B以及黄色（yellow）、青色（cyan）、品红色（magenta）等中的一种或多种。此外，也可以按每个颜色因素的点使其显示区域的大小不同。但是，本发明的一个方式不局限于彩色显示装置，而也可以应用于单色显示装置。
此外，作为显示装置所包括的显示元件，可以使用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区别。一般地，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括发光性有机化合物的层，以流过电流。这些载流子（电子及空穴）复合，因此发光性有机化合物被激发。发光性有机化合物从该激发状态回到基态，由此发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。在衬底上形成晶体管及发光元件。分散型无机EL元件具有发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有一种结构，其中，发光层夹在介电层之间，并且该夹着发光层的介电层由电极夹住，其发光机理是利用金属离子的内壳层电子跃迁的定域型发光。注意，这里作为发光元件使用有机EL元件的例子进行说明。
为了取出从发光元件发射的光，使一对电极中的至少一个是透明电极即可。发光元件可以具有透过与衬底相反一侧的表面取出发光的顶部发射结构；透过衬底一侧的表面取出发光的底部发射结构；或者透过衬底相反一侧的表面及衬底一侧的表面取出发光的双面发射结构，并且可以使用具有上述发射结构中的任一种的发光元件。
图11示出作为显示元件使用发光元件的发光装置的例子。作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。发光元件4513的结构不局限于包括第一电极层4030、场致发光层4511及第二电极层4031的叠层结构。根据从发光元件4513取出的光的方向等，可以适当地改变发光元件4513的结构。
分隔壁4510可以使用有机绝缘材料或者无机绝缘材料形成。尤其优选的是，使用感光树脂材料形成分隔壁4510以在第一电极层4030上具有开口，使得将该开口的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511可以使用单层或多个层层叠形成。
为了防止氧、氢、水分、二氧化碳等进入发光元件4513中，而也可以在第二电极层4031及分隔壁4510上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。此外，在由第一衬底4001、第二衬底4006以及密封材料4005形成的空间中用来密封设置有填充材料4514。在上述方法中，优选使用气密性高且脱气少的保护膜（诸如粘合薄膜或紫外线固化树脂薄膜）或覆盖材料封装（封入）面板，免得该面板暴露于外气。
作为填充材料4514，除了氮或氩等惰性气体以外，还可以使用紫外线固化树脂或热固化树脂。这种树脂的例子包括聚氯乙烯（PVC）、丙烯酸树脂、聚酰亚胺树脂、环氧树脂、硅酮树脂、聚乙烯醇缩丁醛（PVB）及乙烯-醋酸乙烯酯（EVA）。例如，作为填充材料使用氮。
另外，如果需要，则可以在发光元件的射出表面上适当地设置光学膜诸如偏振片、圆偏振片（包括椭圆偏振片）、相位差板（四分之一波片或半波片）或滤色片。此外，偏振片、圆偏振片也可以设置有防反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光而可以降低眩光的处理。
此外，作为显示装置，也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置（电泳显示器），并且，具有如下优点：与普通纸同样的易读性；其耗电量比其他显示装置的耗电量低；形状薄且轻。
电泳显示装置可以具有各种各样的形式。电泳显示装置包括分散在溶剂或溶质中的多个微胶囊，并且每个微胶囊包括具有正电荷的第一粒子和具有负电荷的第二粒子。通过对微胶囊施加电场，使微胶囊中的粒子彼此移动到相对方向，并且只显示集合在一方侧的粒子的颜色。注意，第一粒子及第二粒子分别包括染料，并且，当没有电场时不移动。此外，第一粒子及第二粒子具有不同颜色（包括无色）。
如此，电泳显示装置是具有高介电常数的物质移动到高电场区域，即所谓的介电泳效应（dielectrophoretic effect）的显示装置。
在溶剂中分散有上述微囊的溶液被称为电子墨水。该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色片或具有色素的粒子来实现彩色显示。
注意，微囊中的第一粒子及第二粒子可以使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料形成，或这些的材料的复合材料形成。
作为电子纸，还可以应用使用旋转球显示方式的显示装置。旋转球显示方式是如下方法，即将分别涂为黑色和白色的球形粒子配置在用于显示元件的电极层的第一电极层与第二电极层之间，使第一电极层与第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
图12示出半导体装置的一个方式的有源矩阵型电子纸。图12中的电子纸是使用旋转球显示方式的显示装置的例子。
在连接到晶体管4010的第一电极层4030与设置在第二衬底4006上的第二电极层4031之间设置有具有黑色区域4615a及白色区域4615b并且在该黑色区域4615a及白色区域4615b的周围包括填充有液体的空洞4612的球形粒子4613。球形粒子4613的周围的空间填充有树脂等填充材料4614。第二电极层4031相当于公共电极（对置电极）。第二电极层4031电连接到公共电位线。
注意，在图10、图11及图12中，作为第一衬底4001及第二衬底4006，除了玻璃衬底以外，还可以使用柔性衬底。例如，可以使用透光塑料衬底等。作为塑料，可以使用纤维增强塑料（FRP）板、聚氟乙烯（PVF）膜、聚酯薄膜或丙烯酸树脂薄膜。另外，也可以使用具有由PVF膜或聚酯膜夹住铝箔的结构的薄片。
绝缘层4021可以使用无机绝缘材料或者有机绝缘材料来形成。注意，通过使用耐热性有机绝缘材料如丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚酰胺树脂、环氧树脂等形成绝缘层4021优选可以用于平坦化绝缘膜。除了上述有机绝缘材料之外，还可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、磷硅玻璃（PSG）、硼磷硅玻璃（BPSG）等。可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料而利用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法（喷墨法等）、印刷法（丝网印刷、胶版印刷等）、辊涂法、幕式涂布法、刮刀式涂布法等形成绝缘层。
显示装置通过透过来自光源或显示元件的光来显示图像。因此，设置在透过光的像素部中的衬底、薄膜诸如绝缘膜及导电膜对可见光的波长区域的光具有透光性。
对显示元件施加电压的第一电极层4030及第二电极层4031（也称为像素电极层、公共电极层、对置电极层等），根据取出光的方向、设置电极层的位置以及电极层的图案结构具有透光性或反射性。
第一电极层4030及第二电极层4031可以使用透光导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡（以下，表示为ITO）、氧化铟锌或添加有氧化硅的氧化铟锡形成。
第一电极层4030及第二电极层4031可以选自钨（W）、钼（Mo）、锆（Zr）、铪（Hf）、钒（V）、铌（Nb）、钽（Ta）、铬（Cr）、钴（Co）、镍（Ni）、钛（Ti）、铂（Pt）、铝（Al）、铜（Cu）、银（Ag）等的金属；上述金属的合金；及上述金属的氮化物中的一种或多种材料形成。
包含导电高分子（也称为导电聚合体）的导电组成物可以用于第一电极层4030及第二电极层4031。作为导电高分子，可以使用所谓的p电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者苯胺、吡咯及噻吩中的两种以上的共聚物或其衍生物等。
由于晶体管容易被静电等破坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件形成。
如上所述，通过使用实施方式1所示的晶体管中的任一个，可以提供具有高可靠性的半导体装置。注意，不仅将实施方式1所示的晶体管应用于具有上述显示功能的半导体装置，而且还可以将它应用于具有各种功能的半导体装置诸如安装在电源电路中的功率器件、LSI等的半导体集成电路、具有读取对象物的信息的图像传感器功能的半导体装置等。
本实施方式所示的方法及结构可以与其他实施方式所示的方法及结构适当地组合而使用。
实施方式3
可以将本说明书等所公开的半导体装置应用于多种电子设备（包括游戏机）。电子设备的例子是电视装置（也称为电视或电视接收机）、计算机等的监视器、影像拍摄装置诸如数码相机或数码摄像机、数码相框、移动电话机（也称为手机或移动电话装置）、便携式游戏机、移动信息终端、声音再现装置、弹珠机等大型游戏机等。对包括上述实施方式所说明的液晶显示装置的电子设备的例子进行说明。
图13A示出笔记本个人计算机，其包括主体3001、框体3002、显示部3003以及键盘3004等。通过应用实施方式1或实施方式2所示的半导体装置，笔记本个人计算机可以具有高可靠性。
图13B示出便携式信息终端（PDA），其在主体3021中包括显示部3023、外部接口3025以及操作按钮3024等。作为用来操作的附件包括触屏笔3022。通过应用实施方式1或实施方式2所示的半导体装置，便携式信息终端（PDA）可以具有高可靠性。
图13C示出电子书阅读器的一个例子。例如，电子书阅读器2700包括两个框体，即框体2701及框体2703。框体2701及框体2703由轴部2711形成为一体，由此可以以该轴部2711为轴进行开闭工作。通过采用这种结构，电子书阅读器2700可以进行如纸的书籍那样的工作。
显示部2705及显示部2707分别组装在框体2701及框体2703中。显示部2705及显示部2707可以显示一个图像或不同的图像。在显示部2705及显示部2707显示不同的图像的情况下，例如在右侧的显示部（图13C中的显示部2705）中可以显示文章，而在左侧的显示部（图13C中的显示部2707）中可以显示图像。通过应用实施方式1或实施方式2所示的半导体装置，电子书阅读器2700可以具有高可靠性。
在图13C中，框体2701包括操作部等作为例子。例如，框体2701设置有电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，在其上设置有显示部的框体的表面上也可以设置键盘、指向装置等。另外，也可以在框体的背面或侧面设置外部连接端子（耳机端子、USB端子等）、记录介质插入部等。再者，电子书阅读器2700也可以具有电子词典的功能。
电子书阅读器2700也可以具有能够以无线的方式收发信息的结构。通过无线通信，可以从电子书服务器购买所希望的书籍数据等，并且下载。
图13D示出智能手机，其包括框体2800、按钮2801、麦克风2802、具备触摸屏的显示部2803、扬声器2804、影像拍摄用镜头2805，并用作便携式电话机。通过应用实施方式1或实施方式2所示的半导体装置，智能手机可以具有高可靠性。
显示部2803的显示方向可以根据使用方式适当地改变。由于在与显示部2803同一面上设置影像拍摄用镜头2805，所以能够实现可视电话。扬声器2804及麦克风2802不局限于音频通话，还可以进行可视通话、录音、再生等。
外部连接端子2806可以与AC适配器及各种电缆如USB电缆等连接，而可以进行充电及与个人计算机的数据通讯。另外，通过将记录媒体插入外部储存槽（未图示）中，可以保存及移动更大量的数据。
另外，除了上述功能以外还可以提供红外线通信功能、电视接收功能等。
图13E示出数码摄像机，其包括主体3051、显示部A3057、取景器3053、操作开关3054、显示部B3055以及电池3056等。通过应用实施方式1或实施方式2所示的半导体装置，数码摄像机可以具有高可靠性。
图13F示出电视装置的一个例子。在电视装置9600中，框体9601组装有显示部9603。显示部9603可以显示图像。在此，利用支架9605支撑框体9601。通过应用实施方式1或实施方式2所示的半导体装置，电视装置9600可以具有高可靠性。
可以通过利用框体9601的操作开关或另行提供的遥控操作机进行电视装置9600的操作。此外，遥控操作机也可以具备用来显示从该遥控操作机输出的数据的显示部。
注意，电视装置9600具备接收机、调制解调器等。可以通过利用接收机接收一般的电视广播。再者，当通过调制解调器连接到有线或无线方式的通信网络时，也可以进行单向（从发送者到接收者）或双向（发送者和接收者之间或接收者之间等）的信息通信。
本实施方式所示的方法及结构可以与其他实施方式所示的方法及结构适当地组合而使用。
实施例1
在本实施例中，将说明对包含在氧化物靶材中的硅浓度进行SIMS测量的结果。
首先，说明在本实施例中使用的氧化物靶材。
作为样品A使用In-Ga-Zn类氧化物靶材（原子数比为In:Ga:Zn=2:1:3）。作为样品B使用In-Ga-Zn类氧化物靶材（原子数比为In:Ga:Zn=3:1:2）。作为样品C使用In-Sn-Zn类氧化物（原子数比为In:Sn:Zn=2:1:3）。另外，作为标准样品D使用添加硅的In-Ga-Zn类氧化物靶材（原子数比为In:Ga:Zn=1:1:1）。
通过对样品A、样品B、样品C及标准样品D进行SIMS测量，检测包含在各样品中的硅浓度。
图14示出样品A至样品C及标准样品D的SIMS测量的结果。
如图14所示，样品A的硅浓度为4×1018原子/cm3，样品B的硅浓度为3×1017原子/cm3，样品C的硅浓度为2×1017原子/cm3，标准样品D的硅浓度为2×1018原子/cm3。注意，样品A至样品C的SIMS测量结果是使用标准样品D定量的。
在使用样品A至样品C及标准样品D的任一个沉积氧化物半导体膜的情况下，可以利用上述数据判断包含在靶材中的硅之外的硅（例如，因混合而从绝缘膜进入氧化物半导体膜的硅）是否包含在氧化物半导体膜中。
例如，在作为靶材使用样品A（In:Ga:Zn=2:1:3（原子数比）的氧化物靶材）沉积的氧化物半导体膜的情况下，膜中的硅浓度高于4×1018原子/cm3，可以认为硅从靶材之外的部分进入氧化物半导体膜。
实施例2
上述实施方式说明沉积氧化物半导体膜时产生的混合导致绝缘膜的构成元素进入到氧化物半导体膜中。但是，也可以认为是由于在沉积氧化物半导体膜之后对衬底进行加热，绝缘膜的构成元素扩散到氧化物半导体膜中。于是，在本实施例中，对检测绝缘膜的构成元素进入到氧化物半导体膜中是否起因于热扩散的实验进行说明。
实验内容如下：首先，准备三个衬底（在衬底的每一个上形成有绝缘膜及氧化物半导体膜）。然后制造不进行热处理的样品（以下称为样品E）、以450℃进行热处理的样品（以下称为样品F）以及以650℃进行热处理的样品（以下称为样品G）。然后，在各样品中，利用飞行时间二次离子质谱分析法（ToF-SIMS:Time-of-Flight Secondary Ion MassSpectrometer）测量与栅极绝缘膜的界面附近的氧化物半导体膜中的硅浓度。
图15示出用于ToF-SIMS测量的样品的结构。
图15所示的样品以如下方法获得：在硅衬底200上沉积氧化硅膜202，使用化学机械抛光（CMP）装置提高表面的平坦性，沉积IGZO膜204，最后进行热处理。
氧化硅膜202使用溅射装置沉积。氧化硅膜202的沉积条件如下：衬底温度为100℃；气体流量为Ar/O2=25sccm/25sccm；沉积电力为1.5kW（RF电源）；沉积压力为0.4Pa；膜厚为300nm。作为溅射靶材使用氧化硅靶材。注意，在形成氧化硅膜202之前使用稀氢氟酸（diluted hydrofluoric acid）来去除在硅衬底200表面上形成的氧化膜。
IGZO膜204使用溅射装置沉积。IGZO膜204的沉积条件如下：衬底温度为200℃；气体流量为Ar/O2=30sccm/15sccm；沉积电力为0.5kW（DC电源）；沉积压力为0.4Pa；以及膜厚为15nm。注意，作为溅射靶材使用氧化物靶材（In:Ga:Zn=3:1:2（原子数比））。
将衬底放在使用电阻发热体等的电炉中，然后进行热处理。样品F的处理条件如下：加热温度为450℃；以及加热时间为1小时。样品G的处理条件如下：加热温度为650℃；以及加热时间为1小时。注意，样品F及样品G的加热气氛为氮及氧的混合气氛。对样品E不进行热处理。
接着，对样品E至样品G从衬底表面一侧（IGZO膜204一侧）进行ToF-SIMS测量，来测量与氧化硅膜的界面附近的IGZO膜中的硅浓度。图16示出其结果。
图16所示的结果示出，在所有样品中，氧化硅膜界面附近的氧化物半导体膜中的硅浓度高于3×1017原子/cm3，该数值是包含在实施例1所记载的In-Ga-Zn类氧化物靶材（In:Ga:Zn=3:1:2（原子数比））中的硅浓度。由此可知，在氧化硅膜界面附近的氧化物半导体膜中测量的硅不是起因于In-Ga-Zn类氧化物靶材的硅。
另外，从图16可知，在不进行热处理的样品（样品E）与进行热处理的样品（样品F及样品G）之间，界面附近的IGZO膜中的硅浓度的倾斜（也称为硅浓度梯度）没有确认到特别差异。由此可知，氧化物半导体膜中的绝缘膜的构成元素的进入不是起因于热扩散而是起因于混合。
实施例3
为了检测是否能够通过降低氧化物半导体膜的沉积电力来抑制因混合所导致的氧化物半导体膜中的绝缘膜的构成元素的进入，进行实验。在本实施例中，将说明该实验。
在实验中，以如下方法制造四个样品：首先，在衬底上形成绝缘膜；在分别的绝缘膜上以不同电力条件（1kW、5kW、9kW及（1kW＋5kW））沉积四个氧化物半导体膜；然后对各衬底进行热处理。然后，利用ToF-SIMS法测量各样品的与栅极绝缘膜的界面附近的氧化物半导体膜中的硅浓度。
图17示出用于ToF-SIMS测量的样品的结构。
在玻璃衬底300上沉积氧氮化硅膜302之后，沉积IGZO膜304，最后进行热处理，来获得图17所示的样品
氧氮化硅膜302使用高密度等离子体CVD装置沉积。氧氮化硅膜302的沉积条件如下：衬底温度为325℃；气体流量为SiH4/N2O/Ar=250sccm/2500sccm/2500sccm；沉积电力为5kW（对每个样品使用四个微波电源）；沉积压力为30Pa；膜厚为100nm。注意，在形成氧氮化硅膜302之前对玻璃衬底300表面进行清洗来去除微粒等。
IGZO膜304使用溅射装置沉积。IGZO膜304的沉积条件如下：衬底温度为170℃；气体流量为Ar/O2=100sccm/100sccm；沉积压力为0.6Pa；膜厚为35nm；沉积电力为1kW、5kW、9kW及（1kW＋5kW）（对每个样品使用AC电源）。注意，作为溅射靶材使用氧化物靶材（In:Ga:Zn=1:1:1[原子数比]）。
注意，上述沉积电力的“1kW＋5kW”是指：首先使用1kW电力进行5nm的沉积，然后使用5kW电力进行30nm的沉积。另外，将使用9kW沉积的氧化物半导体膜的样品称为样品H，将使用5kW沉积的氧化物半导体膜的样品称为样品I，将使用1kW沉积的氧化物半导体膜的样品称为样品J，并且将使用（1kW＋5kW）沉积的氧化物半导体膜的样品称为样品K。
将衬底放在使用电阻发热体等的电炉中，然后进行热处理。热处理条件如下：首先在加热温度为450℃、加热气氛为N2的条件下进行1小时的加热，然后在加热温度为650℃、加热气氛为（N2＋O2）的条件下进行1小时的加热。
接着，对样品H至样品K从衬底表面一侧（IGZO膜304一侧）进行ToF-SIMS测量，来测量与氧氮化硅膜的界面附近的IGZO膜中的硅浓度。图18A及图18B示出其结果。注意，图18B示出放大图18A中的一部分。
从图18A及图18B可知，在所有样品中，氧氮化硅膜界面附近的IGZO膜中的硅浓度高于2×1018原子/cm3，该数值是包含在实施例1所记载的In-Ga-Zn类氧化物靶材（In:Ga:Zn=1:1:1[原子数比]）中的硅浓度。由此可知，在氧氮化硅膜界面附近的IGZO膜中测量到的硅不是起因于In-Ga-Zn类氧化物靶材的硅。
另外，从图18A及图18B可知，氧氮化硅膜界面附近的IGZO膜中的硅浓度有随着沉积电力的降低而下降的倾向。由此可以确认通过降低氧化物半导体膜的沉积电力可以抑制因混合所导致的氧化物半导体膜中的绝缘膜的构成元素的进入。
再者，由于样品J与样品K的硅浓度实质上一致，由此可以确认即使在沉积初期阶段使用弱电力沉积氧化物半导体膜之后提高沉积电力进行剩下的沉积，也可以抑制因混合所导致的氧化物半导体膜中的绝缘膜的构成元素的进入。
实施例4
在本实施例中，将说明氧化物半导体膜中的结晶状态的测量结果。由于绝缘膜的构成元素进入到氧化物半导体膜中产生上述结晶状态。
首先，准备在其上使用其组成不同的靶材形成有氧化物半导体膜的两个衬底，将各个衬底分割成三个衬底。然后，通过在不同的条件下对分割成三个衬底的衬底进行热处理。其结果，制造不同条件的共六个样品。然后，利用X线衍射（XRD）法测量各样品的氧化物半导体膜的结晶状态。
首先，图19A示出用于XRD测量的样品的结构。
在衬底400上使用添加SiO2的IGZO（In:Ga:Zn=1:1:1（原子数比））靶材沉积IGZO膜402，然后进行热处理，来获得图19A所示的样品。
IGZO膜402使用溅射装置沉积。IGZO膜402的沉积条件如下：衬底温度为200℃；沉积电力为100W；沉积压力为0.4Pa；气体流量为O2=10sccm；膜厚为100nm。注意，作为溅射靶材，使用对其添加2wt％的SiO2的靶材（In:Ga:Zn=1:1:1（原子数比））及对其添加5wt％的SiO2的靶材（In:Ga:Zn=1:1:1（原子数比））。注意，在沉积IGZO膜402之前对玻璃衬底400表面进行清洗来去除微粒等。
将每个衬底放在使用电阻发热体等的电炉中，然后进行热处理。在沉积IGZO膜之后通过分割获得的三个衬底中的一个的处理条件如下：在N2气氛下以650℃进行1小时的热处理，然后在O2气氛下以650℃进行1小时的热处理。另外，通过分割获得的三个衬底中的另一个的处理条件如下：在N2气氛下以450℃进行1小时的加热，然后在O2气氛下以450℃进行1小时的加热。另外，对通过分割获得的三个衬底中的另一个不进行热处理。
通过采用上述靶材及在上述条件下进行的热处理，形成六个样品（表1所示的样品L至样品Q）。
[表1]
接着，对样品L至样品Q中的IGZO膜进行XRD测量来测量各个膜的结晶状态。图20A及图20B示出其结果。图20A示出样品L至样品N的XRD测量结果，并且图20B示出样品O至样品Q的XRD测量结果。
在图20A中，以上述所记载的温度范围内的650℃进行热处理的样品L在31°（＝2θ）附近具有起因于结晶的峰值。另一方面，图20B所示的所有样品都没有起因于结晶的峰值。由此可以确认通过作为杂质包含过剩的硅，能够阻碍热处理所导致的IGZO膜的晶化。
接着，为了检测使用添加2wt％的硅的靶材沉积的IGZO膜中的硅比率，利用X射线光电子能谱技术（XPS）测量包含在IGZO膜中的元素的组成。
如图19B所示，用于XPS测量的每个样品具有在硅衬底500上沉积IGZO膜502的结构。
IGZO膜502使用溅射装置沉积。IGZO膜502的沉积条件如下：衬底温度为200℃；沉积电力为100W；沉积压力为0.4Pa；气体流量为O2=10sccm；膜厚为15nm。注意，作为溅射靶材，使用对其添加2wt％的SiO2的靶材（In:Ga:Zn=1:1:1（原子数比））。注意，在沉积IGZO膜502之前使用稀氢氟酸去除形成在硅衬底500表面上的氧化膜。
通过XPS测量，观察到使用添加2wt％的SiO2的靶材而沉积的IGZO膜含有1.1at.％的硅。
如上所述，可知当硅等杂质由于混合等而进入到与栅极绝缘膜的界面附近的氧化物半导体膜中时，有阻碍氧化物半导体膜中的沟道形成区的晶化的担忧。因此，本实施例示出降低与栅极绝缘膜的界面附近的氧化物半导体膜中的硅浓度是重要的。
附图标记说明
100：衬底；101：栅电极；102：栅极绝缘膜；103：氧化物半导体膜；103a：区域；103b：区域；103c：区域；105a：源电极；105b：漏电极；107：绝缘膜；108：沟道保护膜；109：保护绝缘膜；110：晶体管；120：晶体管；130：晶体管；200：硅衬底；202：氧化硅膜；204：IGZO膜；300：玻璃衬底；302：氧氮化硅膜；304：IGZO膜；400：玻璃衬底；402：IGZO膜；500：玻璃衬底；502：IGZO膜；2700：电子书阅读器；2701：框体；2703：框体；2705：显示部；2707：显示部；2711：轴部；2721：电源；2723：操作键；2725：扬声器；2800：框体；2801：按钮；2802：麦克风；2803：显示部；2804：扬声器；2805：影像拍摄用镜头；2806：外部连接端子；3001：主体；3002：框体；3003：显示部；3004：键盘；3021：主体；3022：触屏笔；3023：显示部；3024：操作按钮；3025：外部接口；3051：主体；3053：取景器；3054：操作开关；3056：电池；4001：衬底；4002：像素部；4003：信号线驱动电路；4004：扫描线驱动电路；4005：密封材料；4006：衬底；4008：液晶层；4010：晶体管；4011：晶体管；4013：液晶元件；4015：连接端子电极；4016：端子电极；4019：各向异性导电膜；4021：绝缘层；4030：电极层；4031：电极层；4032：绝缘膜；4033：绝缘膜；4034：绝缘膜；4510：分隔壁；4511：场致发光层；4513：发光元件；4514：填充材料；4612：空洞；4613：球形粒子；4614：填充材料；4615a：黑色区域；4615b：白色区域；9600：电视装置；9601：框体；9603：显示部；9605：支架
本申请基于2011年9月29日提交到日本专利局的日本专利申请No.2011-215682，通过引用将其完整内容并入在此。

Claims (22)

1.一种半导体装置，包括：
绝缘膜；
以与所述绝缘膜接触的方式设置的氧化物半导体膜；
与所述氧化物半导体膜电连接的源电极及漏电极；以及
与所述氧化物半导体膜相邻的栅电极；
其中，所述绝缘膜包含硅及氧，
所述氧化物半导体膜包括与所述绝缘膜接触的第一区域，
所述第一区域包括沟道形成区，
所述第一区域中的硅的浓度为1.0at.％以下，
并且，至少所述第一区域包括结晶部。
2.根据权利要求1所述的半导体装置，其中所述结晶部中的c轴在垂直于所述氧化物半导体膜与所述绝缘膜之间的界面的方向上一致。
3.根据权利要求1所述的半导体装置，
其中，所述绝缘膜包含碳，
并且，所述第一区域中的碳的浓度为1.0×1020原子/cm3以下。
4.根据权利要求1所述的半导体装置，其中所述栅电极隔着所述绝缘膜位于所述氧化物半导体膜之下。
5.一种半导体装置，包括：
栅电极；
覆盖所述栅电极的栅极绝缘膜；
以与所述栅极绝缘膜接触并至少与所述栅电极重叠的方式设置的氧化物半导体膜；
以与所述氧化物半导体膜接触的方式设置的沟道保护膜；以及
设置在所述沟道保护膜上并与所述氧化物半导体膜电连接的源电极及漏电极，
其中，所述栅极绝缘膜包含硅及氧，
所述氧化物半导体膜包括与所述栅极绝缘膜接触的第一区域，
所述第一区域包括沟道形成区，
所述第一区域中的硅的浓度为1.0at.％以下，
并且，至少所述第一区域包括结晶部。
6.根据权利要求1或5所述的半导体装置，
其中，所述第一区域的厚度为5nm以下，
并且，包含在所述第一区域之外的区域中的硅的浓度低于包含在所述第一区域中的所述硅的浓度。
7.根据权利要求1或5所述的半导体装置，其中结晶部包括在所述第一区域之外的所述氧化物半导体膜中的区域中。
8.根据权利要求1或5所述的半导体装置，其中包含在所述第一区域中的所述硅的浓度为0.1at.％以下。
9.一种半导体装置，包括：
栅电极；
覆盖所述栅电极的栅极绝缘膜；
以与所述栅极绝缘膜接触并至少与所述栅电极重叠的方式设置的氧化物半导体膜；
与所述氧化物半导体膜电连接的源电极及漏电极；以及
覆盖所述氧化物半导体膜、所述源电极及所述漏电极的保护绝缘膜，
其中，所述栅极绝缘膜及所述保护绝缘膜都包含硅及氧，
所述氧化物半导体膜包括与所述栅极绝缘膜接触的第一区域，
所述氧化物半导体膜包括与所述保护绝缘膜接触的第二区域，
所述第一区域和所述第二区域的每个包括沟道形成区，
所述第一区域中的硅的浓度为1.0at.％以下，
所述第二区域中的硅的浓度为1.0at.％以下，
并且，至少所述第一区域及所述第二区域包括结晶部。
10.根据权利要求9所述的半导体装置，
其中，所述第一区域的厚度为5nm以下，
所述第二区域的厚度为5nm以下，
并且，包含在所述第一区域及所述第二区域之外的区域中的硅的浓度低于包含在所述第一区域及所述第二区域中的所述硅的浓度。
11.根据权利要求9所述的半导体装置，其中所述第一区域及所述第二区域之外的所述氧化物半导体膜中的区域包括结晶部。
12.根据权利要求5或9所述的半导体装置，其中所述结晶部中的c轴在垂直于所述氧化物半导体膜与所述栅极绝缘膜之间的界面的方向上一致。
13.根据权利要求9所述的半导体装置，其中包含在所述第一区域及所述第二区域中的所述硅的浓度为0.1at.％以下。
14.根据权利要求5或9所述的半导体装置，
其中，所述栅极绝缘膜包含碳，
并且，所述第一区域中的碳的浓度为1.0×1020原子/cm3以下。
15.一种半导体装置，包括：
栅电极；
覆盖所述栅电极的栅极绝缘膜；
以与所述栅极绝缘膜接触并至少与所述栅电极重叠的方式设置的氧化物半导体膜；以及
设置在所述氧化物半导体膜上并与所述氧化物半导体膜电连接的源电极及漏电极，
其中，所述栅极绝缘膜包含硅及氧，
所述氧化物半导体膜包括与所述栅极绝缘膜接触的第一区域，
所述第一区域包括沟道形成区，
所述第一区域中的硅的浓度为1.0at.％以下，
至少所述第一区域包括结晶部，
并且，包含在所述第一区域之外的区域中的硅的浓度低于包含在所述第一区域中的所述硅的浓度。
16.根据权利要求15所述的半导体装置，其中，所述第一区域的厚度为5nm以下。
17.根据权利要求15所述的半导体装置，其中结晶部包括在所述第一区域之外的所述氧化物半导体膜中的区域中。
18.根据权利要求15所述的半导体装置，其中所述结晶部中的c轴在垂直于所述氧化物半导体膜与所述栅极绝缘膜之间的界面的方向上一致。
19.根据权利要求15所述的半导体装置，其中包含在所述第一区域中的所述硅的浓度为0.1at.％以下。
20.根据权利要求15所述的半导体装置，
其中，所述栅极绝缘膜包含碳，
并且，所述第一区域中的碳的浓度为1.0×1020原子/cm3以下。
21.根据权利要求1、5、9和15的任一项所述的半导体装置，其中所述结晶部包括微晶。
22.根据权利要求1、5、9和15的任一项所述的半导体装置，其中所述氧化物半导体膜包括铟和锌。
CN201280047612.5A 2011-09-29 2012-09-20 半导体装置 Active CN103843145B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710111162.6A CN106847929B (zh) 2011-09-29 2012-09-20 半导体装置
CN201710111075.0A CN107068766B (zh) 2011-09-29 2012-09-20 半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-215682 2011-09-29
JP2011215682 2011-09-29
PCT/JP2012/074814 WO2013047629A1 (en) 2011-09-29 2012-09-20 Semiconductor device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201710111162.6A Division CN106847929B (zh) 2011-09-29 2012-09-20 半导体装置
CN201710111075.0A Division CN107068766B (zh) 2011-09-29 2012-09-20 半导体装置

Publications (2)

Publication Number Publication Date
CN103843145A CN103843145A (zh) 2014-06-04
CN103843145B true CN103843145B (zh) 2017-03-29

Family

ID=47991724

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710111075.0A Active CN107068766B (zh) 2011-09-29 2012-09-20 半导体装置
CN201710111162.6A Active CN106847929B (zh) 2011-09-29 2012-09-20 半导体装置
CN201280047612.5A Active CN103843145B (zh) 2011-09-29 2012-09-20 半导体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201710111075.0A Active CN107068766B (zh) 2011-09-29 2012-09-20 半导体装置
CN201710111162.6A Active CN106847929B (zh) 2011-09-29 2012-09-20 半导体装置

Country Status (8)

Country Link
US (7) US9029852B2 (zh)
JP (10) JP5279939B2 (zh)
KR (4) KR102504604B1 (zh)
CN (3) CN107068766B (zh)
DE (1) DE112012004061T5 (zh)
SG (1) SG11201505088UA (zh)
TW (2) TWI570935B (zh)
WO (1) WO2013047629A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702741B (zh) * 2011-09-29 2019-01-01 株式会社半导体能源研究所 半导体器件
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG10201610711UA (en) * 2012-04-13 2017-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device
TWI821777B (zh) 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102370239B1 (ko) 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI652822B (zh) * 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
WO2015059842A1 (ja) * 2013-10-22 2015-04-30 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
WO2015059850A1 (ja) * 2013-10-24 2015-04-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
US9287516B2 (en) 2014-04-07 2016-03-15 International Business Machines Corporation Forming pn junction contacts by different dielectrics
JP6613116B2 (ja) * 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
GB2548721B (en) * 2014-12-16 2020-11-11 Lg Display Co Ltd Thin-film transistor array substrate
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
CN104952914A (zh) * 2015-04-30 2015-09-30 京东方科技集团股份有限公司 一种氧化物半导体薄膜、薄膜晶体管、制备方法及装置
KR102378211B1 (ko) * 2015-06-23 2022-03-25 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시장치의 제조방법
WO2017145943A1 (ja) * 2016-02-24 2017-08-31 シャープ株式会社 アクティブマトリクス基板及び液晶表示装置
JP6930885B2 (ja) 2017-09-21 2021-09-01 株式会社東芝 半導体装置
US10777662B2 (en) * 2017-11-22 2020-09-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor and manufacturing method thereof
CN109037349B (zh) * 2018-07-24 2020-09-29 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
TWI672715B (zh) * 2019-01-29 2019-09-21 致伸科技股份有限公司 薄膜線路板以及具有薄膜線路板的鍵盤裝置
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
US11346542B2 (en) 2019-06-13 2022-05-31 Apple Inc. Electronic device with diffusively illuminated housing portions
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
JPWO2021166597A1 (zh) * 2020-02-19 2021-08-26

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339954A (zh) * 2007-07-04 2009-01-07 三星电子株式会社 氧化物半导体、薄膜晶体管以及制造薄膜晶体管的方法
CN101794820A (zh) * 2009-01-16 2010-08-04 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (276)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52137773A (en) 1976-05-14 1977-11-17 Ishikawajima Harima Heavy Ind Co Ltd Method of removing dust of dust collecting flat electrode
JPS5430785U (zh) 1977-08-03 1979-02-28
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5973369A (en) 1997-03-11 1999-10-26 Nec Corporation SRAM having P-channel TFT as load element with less series-connected high resistance
JP3625330B2 (ja) 1995-12-26 2005-03-02 フィガロ技研株式会社 ガスセンサ
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH098340A (ja) 1996-06-06 1997-01-10 Canon Inc 光起電力素子及びその製造方法
JP3355949B2 (ja) 1996-08-16 2002-12-09 日本電気株式会社 プラズマｃｖｄ絶縁膜の形成方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001077443A (ja) * 1999-09-07 2001-03-23 Hitachi Ltd 積層膜成膜装置、これを用いた磁気抵抗センサの製法および磁気抵抗センサ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US20050084610A1 (en) 2002-08-13 2005-04-21 Selitser Simon I. Atmospheric pressure molecular layer CVD
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TWI300950B (en) * 2002-11-29 2008-09-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing the same
JP4356309B2 (ja) 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
CN100401478C (zh) 2003-02-12 2008-07-09 松下电器产业株式会社 半导体器件的制造方法
JP2004266263A (ja) * 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7105889B2 (en) 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
TWI259538B (en) 2004-11-22 2006-08-01 Au Optronics Corp Thin film transistor and fabrication method thereof
CN100353565C (zh) 2004-12-13 2007-12-05 友达光电股份有限公司 薄膜晶体管元件及其制造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007115735A (ja) 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007121788A (ja) 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5250930B2 (ja) 2005-12-07 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20080111693A (ko) 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
TWI453915B (zh) 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP2009085944A (ja) 2007-09-11 2009-04-23 Yamaha Motor Co Ltd ガスセンサ、空燃比制御装置および輸送機器
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101827333B1 (ko) 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101760341B1 (ko) 2008-09-19 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR20230106737A (ko) 2008-10-03 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치를 구비한 전자기기
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047077A1 (ja) 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102210025A (zh) 2008-11-07 2011-10-05 株式会社半导体能源研究所 半导体器件
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI529949B (zh) 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101049808B1 (ko) 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5514447B2 (ja) 2009-01-29 2014-06-04 株式会社半導体エネルギー研究所 半導体装置
JP4752925B2 (ja) 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8247812B2 (en) 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5322787B2 (ja) 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
EP2449595B1 (en) 2009-06-30 2017-07-26 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8018758B2 (en) 2009-07-06 2011-09-13 Magic Technologies, Inc. Gate drive voltage boost schemes for memory array
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101638978B1 (ko) 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
JP2011049448A (ja) 2009-08-28 2011-03-10 Mitsubishi Chemicals Corp 酸化亜鉛系基板及び酸化亜鉛系基板の製造方法
CN105810753A (zh) 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
EP3217435A1 (en) 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104934483B (zh) * 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR101991006B1 (ko) 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG178056A1 (en) 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101669476B1 (ko) 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
JP5237917B2 (ja) * 2009-10-30 2013-07-17 スタンレー電気株式会社 ＺｎＯ系化合物半導体の製造方法
KR101861980B1 (ko) * 2009-11-06 2018-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101932407B1 (ko) 2009-11-06 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102598282B (zh) 2009-11-06 2015-09-23 株式会社半导体能源研究所 半导体装置及其制造方法
KR20170072965A (ko) 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
KR20230107711A (ko) 2009-11-13 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101396015B1 (ko) * 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102241766B1 (ko) 2009-12-04 2021-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120099475A (ko) 2009-12-04 2012-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20220149630A (ko) 2009-12-04 2022-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101470303B1 (ko) 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR20170116239A (ko) * 2009-12-11 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
KR101913111B1 (ko) 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
KR101855060B1 (ko) 2010-01-22 2018-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치 및 그 구동 방법
KR102026603B1 (ko) 2010-02-05 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20240016443A (ko) * 2010-02-05 2024-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011099368A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP2011169757A (ja) 2010-02-18 2011-09-01 Taiyo Yuden Co Ltd 抵抗型酸素センサ素子
KR20120121931A (ko) 2010-02-19 2012-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101929190B1 (ko) 2010-03-05 2018-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8304919B2 (en) 2010-03-26 2012-11-06 Stats Chippac Ltd. Integrated circuit system with stress redistribution layer and method of manufacture thereof
JP2011205017A (ja) * 2010-03-26 2011-10-13 Dainippon Printing Co Ltd 薄膜トランジスタ、薄膜集積回路装置及びそれらの製造方法
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP5592952B2 (ja) 2010-07-30 2014-09-17 株式会社日立製作所 酸化物半導体装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
US9911857B2 (en) * 2010-10-29 2018-03-06 Cbrite Inc. Thin film transistor with low trap-density material abutting a metal oxide active layer and the gate dielectric
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US20130037793A1 (en) 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
CN105702741B (zh) 2011-09-29 2019-01-01 株式会社半导体能源研究所 半导体器件
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) * 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339954A (zh) * 2007-07-04 2009-01-07 三星电子株式会社 氧化物半导体、薄膜晶体管以及制造薄膜晶体管的方法
CN101794820A (zh) * 2009-01-16 2010-08-04 株式会社半导体能源研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
TWI570935B (zh) 2017-02-11
US10290744B2 (en) 2019-05-14
CN103843145A (zh) 2014-06-04
JP6114168B2 (ja) 2017-04-12
US11217701B2 (en) 2022-01-04
TW201322450A (zh) 2013-06-01
US9029852B2 (en) 2015-05-12
CN106847929B (zh) 2020-06-23
US20130082262A1 (en) 2013-04-04
CN107068766A (zh) 2017-08-18
WO2013047629A1 (en) 2013-04-04
US9741860B2 (en) 2017-08-22
KR102504604B1 (ko) 2023-02-27
US20170148925A1 (en) 2017-05-25
JP2014112680A (ja) 2014-06-19
KR102447866B1 (ko) 2022-09-26
JP2022031840A (ja) 2022-02-22
JP6989652B2 (ja) 2022-01-05
JP6716739B2 (ja) 2020-07-01
TW201620141A (zh) 2016-06-01
KR20220133317A (ko) 2022-10-04
JP2020184635A (ja) 2020-11-12
US20200212223A1 (en) 2020-07-02
KR102128369B1 (ko) 2020-06-30
JP2017143286A (ja) 2017-08-17
JP2013179345A (ja) 2013-09-09
TWI532176B (zh) 2016-05-01
JP5430785B2 (ja) 2014-03-05
KR20210116690A (ko) 2021-09-27
US20190237585A1 (en) 2019-08-01
JP5279939B2 (ja) 2013-09-04
JP5277354B2 (ja) 2013-08-28
KR20200077623A (ko) 2020-06-30
US10622485B2 (en) 2020-04-14
US20150214382A1 (en) 2015-07-30
JP2013084940A (ja) 2013-05-09
KR102304125B1 (ko) 2021-09-17
CN107068766B (zh) 2020-12-29
JP2019110328A (ja) 2019-07-04
JP2013118393A (ja) 2013-06-13
SG11201505088UA (en) 2015-08-28
US20210257498A1 (en) 2021-08-19
JP2017216476A (ja) 2017-12-07
DE112012004061T5 (de) 2014-07-10
JP6495979B2 (ja) 2019-04-03
KR20140066222A (ko) 2014-05-30
US20230420570A1 (en) 2023-12-28
JP6190554B2 (ja) 2017-08-30
JP2023162370A (ja) 2023-11-08
US11791415B2 (en) 2023-10-17
CN106847929A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN103843145B (zh) 半导体装置
JP6867471B2 (ja) 半導体装置
JP6619482B2 (ja) トランジスタ
CN103137496B (zh) 半导体装置及半导体装置的制造方法
CN104285302B (zh) 半导体装置
CN102844872B (zh) 半导体装置
CN102867854B (zh) 半导体装置及其制造方法
CN103066126B (zh) 半导体装置
CN103035735B (zh) 半导体装置及半导体装置的制造方法
CN103066112B (zh) 半导体装置及半导体装置的制造方法
CN102738002B (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant