CN105702741B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN105702741B
CN105702741B CN201610085679.8A CN201610085679A CN105702741B CN 105702741 B CN105702741 B CN 105702741B CN 201610085679 A CN201610085679 A CN 201610085679A CN 105702741 B CN105702741 B CN 105702741B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor film
oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610085679.8A
Other languages
English (en)
Other versions
CN105702741A (zh
Inventor
本田达也
津吹将志
野中裕介
岛津贵志
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105702741A publication Critical patent/CN105702741A/zh
Application granted granted Critical
Publication of CN105702741B publication Critical patent/CN105702741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices

Abstract

本发明题为“半导体器件”。包括氧化物半导体膜的半导体器件中的导通态电流的降低得到抑制。一种晶体管，包括：氧化物半导体膜；绝缘膜，包含氧和硅；栅电极，与氧化物半导体膜相邻，氧化物半导体膜设置成与绝缘膜相接触并且至少与栅电极重叠；以及源电极和漏电极，电连接到氧化物半导体膜。在氧化物半导体膜中，第一区域(其设置成接触与绝缘膜的界面并且具有小于或等于5 nm的厚度)具有低于或等于1.0 at.%的硅浓度，以及氧化物半导体膜中与第一区域不同的区域具有比第一区域低的硅浓度。

Description

半导体器件
技术领域
本分案申请的母案申请日为2012年9月20日、申请号为201280047630.3、发明名称为“半导体器件”。本发明涉及半导体器件以及用于制造半导体器件的方法。
背景技术
在本说明书中，半导体器件一般表示能够通过利用半导体特性来起作用的装置，并且电光装置、半导体电路和电子设备都是半导体器件。
使用在具有绝缘表面的衬底之上所形成的半导体薄膜来形成晶体管的技术一直受到关注。晶体管应用于大范围的电子装置，例如集成电路(IC)或者图像显示装置(显示装置)。硅基半导体材料被普遍认为是用于可适用于晶体管的半导体薄膜的材料。作为另一种材料，氧化物半导体引起了关注。
例如，公开了其活性层包括其中包含铟(In)、镓(Ga)和锌(Zn)的非晶氧化物的晶体管(参见专利文献1)。
包括氧化物半导体的晶体管具有优于包括非晶硅的晶体管的导通态特性(例如导通态电流)。
另外，对于晶体管中使用的这种氧化物半导体，还存在如下描述：氧化物半导体对杂质不敏感，当大量金属杂质包含在薄膜中时不存在问题，以及还使用包含大量碱金属、例如钠并且廉价的碱石灰玻璃(参见非专利文献1)。
[参考文献]
[专利文献]
[专利文献1] 日本已发表专利申请No. 2006-165528；
[非专利文献]
[非专利文献1] Kamiya、Nomura和Hosono，“Carrier Transport Properties andElectronic Structures of Amorphous Oxide Semiconductors: The present status”，KOTAI BUTSURI (SOLID STATE PHYSICS)，2009，Vol. 44，第621-633页。
发明内容
但是，当包括氧化物半导体膜的晶体管的装置结构和工艺按照氧化物半导体对杂质不敏感的常规认识来设计时，与设计值相比，源极区和漏极区的电阻增加或者导通态电流降低，这是一个问题。
鉴于这些问题，所公开的本发明的一个实施例的目的是改进包括氧化物半导体膜的晶体管或者包括晶体管的半导体器件的性能。例如，一个目的是抑制包括氧化物半导体膜的晶体管的导通态电流的降低，并且改进包括这种晶体管的半导体器件的性能特性。
本发明的发明人发现，氧化物半导体膜的表面电阻通过对氧化物半导体膜添加杂质、如硅来增加。
在许多情况下，晶体管中使用的氧化物半导体膜通过溅射方法来形成。但是，在一些情况下，当氧化物半导体膜通过溅射来形成时，从靶表面所排出的电离稀有气体元素或微粒弹开其上将形成氧化物半导体膜的膜(该膜又称作“所形成膜”)、例如绝缘膜(或者栅极绝缘膜)的微粒。从所形成膜所弹开的微粒包含在氧化物半导体膜中，并且用作其中的杂质元素。具体来说，所形成膜的表面(该表面又称作“所形成膜表面”)附近的氧化物半导体膜可具有高浓度的杂质元素。
当绝缘膜中包含的杂质、例如硅被带入所形成膜表面附近时，氧化物半导体膜的表面电阻增加。当晶体管使用这种氧化物半导体来制造时，位于所形成膜表面附近的沟道形成区的电阻增加，使得晶体管的导通态电流可降低。
因此，在所公开的本发明的一个实施例中，阻止杂质、诸如硅进入所形成膜表面附近。
所公开的本发明的一个实施例是一种半导体器件，包括：栅电极；绝缘膜(或者栅极绝缘膜)，覆盖栅电极，并且包括包含硅的氧化材料；氧化物半导体膜，与绝缘膜相接触，并且设置在至少与栅电极重叠的区域中；氧化物半导体膜，设置成与栅电极相邻；以及源电极和漏电极，其电连接到氧化物半导体膜。氧化物半导体膜包括第一区域，其中从与绝缘膜的界面到氧化物半导体膜的硅的浓度为1.0 at.%或更低。栅电极可隔着绝缘膜而位于氧化物半导体膜之下。
所公开的本发明的另一个实施例是一种半导体器件，包括：栅电极；绝缘膜，覆盖栅电极，并且包括包含硅的氧化材料；氧化物半导体膜，与绝缘膜相接触，并且设置在至少与栅电极重叠的区域中；氧化物半导体膜，设置成与栅电极相邻；沟道保护膜，设置成与氧化物半导体膜相接触；以及源电极和漏电极，其设置在沟道保护膜之上，并且电连接到氧化物半导体膜。氧化物半导体膜包括第一区域，其中从与绝缘膜的界面到氧化物半导体膜的硅的浓度为1.0 at.%或更低。
在上述结构的每个中，第一区域优选地设置成与绝缘膜相接触，并且具有小于或等于5 nm的厚度，以及与第一区域不同的区域中包含的硅的浓度优选地低于第一区域中包含的硅的浓度。
所公开的本发明的另一个实施例是一种半导体器件，包括：栅电极；绝缘膜，覆盖栅电极，并且包括包含硅的氧化材料；氧化物半导体膜，与绝缘膜相接触，并且设置在至少与栅电极重叠的区域中；氧化物半导体膜，设置成与栅电极相邻；源电极和漏电极，其电连接到氧化物半导体膜；以及保护绝缘膜，覆盖氧化物半导体膜、源电极和漏电极，并且包括包含硅的氧化材料。氧化物半导体膜包括第一区域，其设置成接触与绝缘膜的界面，并且具有小于或等于5 nm的厚度。第一区域中的硅的浓度低于或等于1.0 at.％。氧化物半导体膜包括第二区域，其设置成接触与保护绝缘膜的界面，并且具有小于或等于5 nm的厚度。第二区域中的硅浓度高于1.0 at.％。与第一区域和第二区域不同的区域中的硅浓度比第一区域低。
此外，在上述结构的每个中，第一区域中包含的硅的浓度优选地低于或等于0.1at.%。
此外，在上述结构的每个中，绝缘膜包括碳，以及第一区域中的碳的浓度可低于或等于1.0 × 1020 原子/cm3。
此外，在上述结构中，氧化物半导体膜可具有结晶性或者非晶结构。
按照所公开的本发明的一个实施例，包括氧化物半导体膜的晶体管或者包括晶体管的半导体器件能够在性能上得到改进。
另外，按照本发明的一个实施例，能够抑制包括氧化物半导体膜的晶体管的导通态电流的降低，并且包括晶体管的半导体器件能够在操作特性上得到改进。根据本发明的第一方面，提供一种半导体器件，包括：栅电极；绝缘膜，在所述栅电极之上，所述绝缘膜包含硅；以及氧化物半导体膜，在所述绝缘膜之上，所述氧化物半导体膜包含沟道形成区和第一区域；其中，所述氧化物半导体膜包含铟和锌，在所述第一区域中一定浓度的硅从与所述绝缘膜的界面到所述氧化物半导体膜内部分布，以及在所述第一区域中的硅的浓度低于或等于1.0 at.%。根据本发明的第二方面，提供一种半导体器件，包括：栅电极；绝缘膜，在所述栅电极之上，所述绝缘膜包含硅；以及氧化物半导体膜，在所述绝缘膜之上，所述氧化物半导体膜包含沟道形成区、第一区域和第二区域；其中，所述氧化物半导体膜包含铟和锌，在所述第一区域中一定浓度的硅从与所述绝缘膜的界面到所述氧化物半导体膜内部分布，在所述第一区域中的硅的浓度低于或等于1.0 at.%，以及在所述第二区域中的硅的浓度低于在所述第一区域中的硅的浓度。根据本发明的第三方面，提供一种半导体器件，包括：栅电极；绝缘膜，在所述栅电极之上，所述绝缘膜包含硅；以及氧化物半导体膜，在所述绝缘膜之上，所述氧化物半导体膜包含沟道形成区、第一区域和第二区域；其中，从所述第一区域到所述绝缘膜的距离小于从所述第二区域到所述绝缘膜的距离，在所述第一区域中的硅的浓度低于或等于1.0 at.%，在所述第二区域中的硅的浓度低于在所述第一区域中的硅的浓度，以及所述氧化物半导体膜包含铟和锌。
附图说明
图1A和图1B是示出半导体器件的一个实施例的平面图和截面图；
图2A和图2B是示出半导体器件的一个实施例的平面图和截面图；
图3A和图3B是示出半导体器件的一个实施例的平面图和截面图；
图4A至图4E是示出半导体器件的制造过程的一个示例的截面图；
图5A至图5E是示出半导体器件的制造过程的一个示例的截面图；
图6是用于计算的模型图；
图7A至图7C示出计算结果；
图8A至图8C示出计算结果；
图9A至图9C示出半导体器件的一个实施例；
图10示出半导体器件的一个实施例；
图11示出半导体器件的一个实施例；
图12示出半导体器件的一个实施例；
图13A至图13F各示出电子装置；
图14是示出按照本发明的一个示例的测量结果的图表；
图15示出按照本发明一个示例的样本的结构；
图16是示出按照本发明的一个示例的测量结果的图表；
图17示出按照本发明一个示例的样本的结构；
图18A和图18B是示出按照本发明的一个示例的测量结果的图表；
图19是示出按照本发明的一个示例的测量结果的图表。
具体实施方式
下面将参照附图详细描述本说明书中公开的本发明的实施例。注意，本发明并不局限于以下描述，并且本领域的技术人员将易于理解，模式和细节能够通过各种方式进行修改，而没有背离本发明的精神和范围。因此，本发明不应当被理解为局限于以下实施例的描述。
注意，为了易于理解，在一些情况下没有精确表示附图等所示的各结构的位置、尺寸、范围等。因此，所公开的本发明不一定局限于附图等中公开的位置、尺寸、范围等。
在本说明书等中使用诸如“第一”、“第二”和“第三”之类的序数以便避免组件之间的混淆，术语而不是表示对组件数量的限制。
注意，本说明书等中，诸如“之上”或“之下”之类的术语不一定表示组件放置于“直接在”另一个组件“之上”或“之下”。例如，表达“栅极绝缘层之上的栅电极”能够表示栅极绝缘层与栅电极之间存在附加组件的情况。
另外，在本说明书等中，诸如“电极”或“布线”之类的术语并不是限制组件的功能。例如，“电极”有时用作“布线”的一部分，反过来也是一样。此外，术语“电极”或“布线”能够包括多个“电极”或“布线”按照集成方式来形成的情况。
例如，当使用相反极性的晶体管时或者当电流流动方向在电路操作中改变时，“源极”和“漏极”的功能有时相互替换。因此，在本说明书等中，术语“源极”和“漏极”能够相互替换。
注意，在本说明书等中，术语“电连接”包括组件通过具有任何电功能的物体来连接的情况。对于具有任何电功能的物体没有具体限制，只要电信号能够在通过该物体连接的组件之间传送和接收。“具有任何电气功能的物体”的示例是诸如晶体管、电阻器、电感器、电容器之类的开关元件和具有各种功能的元件以及电极和布线。
(实施例1)
在这个实施例中，将参照图1A和图1B、图2A和图2B、图3A和图3B、图4A至图4E以及图5A至图5E至图5E来描述半导体器件及其制造方法的一个实施例。
<半导体器件的结构示例>
在图1A和图1B中，具有底栅结构的沟道蚀刻类型晶体管的平面图和截面图示为半导体器件的一个示例。图1A是平面图，以及图1B是沿图1A中的线条A-B所截取的截面图。图1A中，为了避免复杂性，省略了晶体管110的组件(例如保护绝缘膜109等)的一部分。
图1A和图1B所示的晶体管110在具有绝缘表面的衬底100之上包括：栅电极101；栅极绝缘膜102，覆盖栅电极101；氧化物半导体膜103，设置成与栅极绝缘膜102相接触，并且至少与栅电极101重叠；源电极105a和漏电极105b，电连接到氧化物半导体膜103；以及保护绝缘膜109，覆盖氧化物半导体膜103和源电极105a、漏电极105b。
氧化物半导体膜103可具有非晶结构或者具有结晶性的结构，例如单晶结构或者多晶结构。此外，可采用晶体非晶混合相结构。晶体非晶混合相结构包括非晶相中的晶体部分，并且不是完全单晶结构或者完全非晶结构。氧化物半导体膜103的厚度大于5 nm但小于或等于200 nm，优选地大于或等于10 nm但小于或等于30 nm。
在氧化物半导体膜103具有非晶结构的情况下，平坦表面能够比较容易得到，使得当晶体管借助于氧化物半导体膜103来形成时，界面散射能够降低，并且较高的场效应迁移率能够比较容易得到。
如图1B所示，氧化物半导体膜103的端部优选地以20°至50°的角度逐渐变细。当氧化物半导体膜103具有垂直端部时，氧更可能从氧化物半导体膜103中释放，并且相应地氧空位可能生成。当氧化物半导体膜103具有逐渐变细的端部时，氧空位的生成被抑制，并且因此晶体管110的泄漏电流的生成能够降低。
用于氧化物半导体膜103的氧化物半导体优选地至少包含铟(In)或锌(Zn)。具体来说，优选地包含In和Zn。作为用于降低使用氧化物半导体的晶体管的电特性的变化的稳定剂，优选地还包含镓(Ga)。优选地包含锡(Sn)作为稳定剂。还优选的是，作为稳定剂包含从铪(Hf)、锆(Zr)、钛(Ti)、钪(Sc)、钇(Y)和镧系元素(例如铈(Ce)、钕(Nd)或钆(Gd))中选取的一个或多个种类的元素。
作为氧化物半导体，例如能够使用下列中的任意：氧化铟；氧化锡；氧化锌；诸如In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物或In-Ga基氧化物之类的二元金属氧化物；诸如In-Ga-Zn基氧化物(又称作IGZO)、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-Zr-Zn基氧化物、In-Ti-Zn基氧化物、In-Sc-Zn基氧化物、In-Y-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物或In-Lu-Zn基氧化物之类的三元金属氧化物；以及诸如In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物或In-Hf-Al-Zn基氧化物之类的四元金属氧化物。
在这里，“In-Ga-Zn-O基氧化物”表示包含In、Ga和Zn作为其主要成分的氧化物，而对In:Ga:Zn的比率没有具体限制。In-Ga-Zn-O基氧化物可包含除了In、Ga和Zn之外的金属元素。
备选地，由InMO3(ZnO)m(满足m>0，并且m不是整数)所表示的材料可用作氧化物半导体。注意，M表示从Ga、Fe、Mn和Co中选取的一个或多个金属元素或者作为稳定剂的上述元素。备选地，作为氧化物半导体，可使用由化学分子式In2SnO5(ZnO)n(n>0，n是自然数)所表达的材料。
例如，能够使用原子比为In:Ga:Zn ＝ 1:1:1、In:Ga:Zn ＝ 3:1:2、In:Ga:Zn ＝1:3:2或In:Ga:Zn ＝ 2:1:3的In-Ga-Zn基氧化物或者原子比接近上述原子比的氧化物。氧化物半导体膜103能够使用上述氧化物半导体材料、采用单层结构或者分层结构来形成。
对于栅极绝缘膜102，优选地使用具有充分耐受电压和充分绝缘性质的氧化物半导体膜。在栅极绝缘膜102具有单层结构的情况下，例如可使用包括包含硅的氧化材料、例如氧化硅的绝缘膜。
备选地，栅极绝缘膜102可具有层叠结构。在栅极绝缘膜102具有层叠结构的情况下，氧化硅可层叠在氧化镓、氧化铝、氮化硅、氧氮化硅铝、氧化钇、氧化镧、氧氮化硅等之上。备选地，氧化硅可层叠在诸如氧化铪、硅酸铪(HfSixOy (x ＞ 0, y ＞ 0))、添加了氮的硅酸铪(HfSiOxNy (x ＞ 0, y ＞ 0))或者铝酸铪(HfAlxOy (x ＞ 0, y ＞ 0))之类的高k材料之上。这类高k材料的使用实现栅泄漏电流的降低。
在使用氧化物绝缘膜作为栅极绝缘膜102的情况下，所含氧的部分在加热氧化物绝缘膜时能够从氧化物绝缘膜释放；因此，氧能够提供给氧化物半导体膜103，并且氧化物半导体膜103中的氧空位能够填充。具体来说，栅极绝缘膜102优选地包含大量氧，其至少超过(块体)膜的化学计量。例如，由分子式SiO2＋α(α>0)所表示的氧化硅膜优选地用作栅极绝缘膜102。当这种氧化硅膜用作栅极绝缘膜102时，氧能够提供给氧化物半导体膜103，使得使用氧化物半导体膜103的晶体管110能够具有有利的晶体管特性。
但是，在使用氧化硅膜作为栅极绝缘膜102的情况下，栅极绝缘膜102中的硅可能作为杂质进入氧化物半导体膜103中。硅等作为杂质进入氧化物半导体膜103，这增加氧化物半导体膜103的电阻。
因此，在这个实施例所示的半导体器件中，杂质、例如硅进入所形成膜表面附近的氧化物半导体膜得到抑制。因此，在氧化物半导体膜103中，形成一个区域，其中从与栅极绝缘膜102的界面到氧化物半导体膜103内部所分布的硅的浓度低于或等于1.0 at.%。该区域称作区域103a，如图1B所示。区域103a中包含的硅的浓度进一步优选地低于或等于0.1at.％。此外，区域103a设置成接触与栅极绝缘膜102的界面，并且具有小于或等于5 nm的厚度。
注意，如图1B中所示，氧化物半导体膜103中与区域103a不同的区域称作区域103b。区域103b中包含的硅的浓度低于区域103a中包含的硅的浓度。
此外，在杂质、例如碳包含在栅极绝缘膜102中的情况下，这类杂质还可能进入氧化物半导体膜103，并且作用杂质，如同硅的情况中一样。在那种情况下，区域103a中包含的碳的浓度低于或等于1.0 × 1020 原子/cm3，优选地低于或等于1.0 × 1019 原子/cm3。
如上所述，进入氧化物半导体膜103的区域103a的杂质、例如硅的量降低，使得包括氧化物半导体膜103的晶体管110的导通态电流的降低能够得到抑制。因此，包括晶体管110的半导体器件能够在操作特性上得到改进。相应地，包括氧化物半导体膜的晶体管或者包括晶体管的半导体器件能够在性能上得到改进。
注意，晶体管的其它组件的细节在以下参照图4A至图4E对用于制造晶体管110的方法的描述中描述。
在晶体管110之上，可进一步形成平面化绝缘膜。此外，开口可在栅极绝缘膜102、保护绝缘膜109等中形成，以便使栅电极101、源电极105a或者漏电极105b等可电连接到布线。此外，第二栅电极还可在氧化物半导体膜103之上设置成与栅电极101重叠。
图2A和图2B示出具有与图1A和图1B所示晶体管110不同的结构的晶体管120。图2A是平面图，以及图2B是沿图2A中的线条C-D所截取的截面图。注意，为了简洁起见，图2A中未示出晶体管120的组件的部分(例如保护绝缘膜109等)。
图2A和图2B所示的晶体管120在具有绝缘表面的衬底100之上包括：栅电极101；栅极绝缘膜102，覆盖栅电极101；氧化物半导体膜103，设置成与栅极绝缘膜102相接触，并且至少与栅电极101重叠；源电极105a和漏电极105b，电连接到氧化物半导体膜103；以及保护绝缘膜109，覆盖氧化物半导体膜103和源电极105a、漏电极105b。晶体管120与晶体管110之间的差别在于，像栅极绝缘膜102那样，包括包含硅的氧化材料的绝缘膜用作保护绝缘膜109，以及区域103c设置在氧化物半导体膜103与保护绝缘膜109之间的界面附近。
晶体管120中的氧化物半导体膜103包括区域103a、区域103b和区域103c。氧化物半导体膜103中的区域103a是一个区域，其中从与栅极绝缘膜102的界面到氧化物半导体膜103内部所分布的硅的浓度低于或等于1.0 at.%。区域103a优选地设置成接触与栅极绝缘膜102的界面，并且具有小于或等于5 nm的厚度。氧化物半导体膜103中的区域103c是一个区域，其中从与保护绝缘膜109的界面到氧化物半导体膜103内部所分布的硅的浓度高于1.0 at.%。区域103c优选地设置成接触与保护绝缘膜109的界面，并且具有小于或等于5 nm的厚度。在氧化物半导体膜103中，区域103a与区域103c之间的区域是区域103b。
注意，区域103b中包含的硅的浓度比区域103a中包含的硅低。区域103a中包含的硅的浓度进一步优选地低于或等于0.1 at.％。
如上所述，在与氧化物半导体膜103的背沟道对应的区域103c中，增加杂质、例如硅的量以增加电阻，使得晶体管120的截止态电流能够降低。此外，像晶体管110那样，进入氧化物半导体膜103的区域103a的杂质、例如硅的量降低，使得包括氧化物半导体膜103的晶体管120的导通态电流的降低能够得到抑制。
其它组件与图1A和图1B所示的半导体器件相同；因此，能够参阅关于图1A和图1B的描述以获得细节。
虽然图1A和图1B以及图2A和图2B所示的晶体管是所谓的沟道蚀刻类型晶体管，但是这个实施例中所示的半导体器件并不局限于此。图3A和图3B示出沟道阻止类型晶体管130，其与图1A和图1B以及图2A和图2B所示的晶体管不同。图3A是平面图，以及图3B是沿图3A中的线条E-F所截取的截面图。注意，图3A中未示出晶体管130的组件的部分(例如保护绝缘膜109等)，以避免复杂性。此外，图3A中，为了易于了解，以三维方式示出沟道保护膜108。
图3A和图3B所示的晶体管130在具有绝缘表面的衬底100之上包括：栅电极101；栅极绝缘膜102，覆盖栅电极101；氧化物半导体膜103，设置成与栅极绝缘膜102相接触，并且至少与栅电极101重叠；沟道保护膜108，设置在氧化物半导体膜103之上并且与其接触；源电极105a和漏电极105b，设置在沟道保护膜108之上并且电连接到氧化物半导体膜103；以及保护绝缘膜109，覆盖氧化物半导体膜103和源电极105a、漏电极105b。另外，如同晶体管110的情况中一样，氧化物半导体膜103包括区域103a和区域103b。换言之，与晶体管110的差别在于，晶体管130包括沟道保护膜108。
作为沟道保护膜108，优选地使用包含氧的无机绝缘膜。例如，能够使用诸如氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化镓膜或者氧化铪膜之类的绝缘膜。沟道保护膜108的优选厚度大于或等于5 nm但小于或等于300 nm。
如所述，沟道保护膜108设置在氧化物半导体膜103之上并且与其接触，由此能够防止对氧化物半导体膜103的背沟道侧的损坏，该损坏通过蚀刻源电极105a和漏电极105b所引起(例如通过蚀刻处理中的等离子体或者蚀刻剂所引起的损坏)。因此，晶体管130能够得到稳定电特性。
此外，沟道保护膜108的端部具有大于或等于10°但小于或等于60°的锥角。沟道保护膜108形成为具有这种形状，使得能够放宽沟道保护膜108的下端部附近的电场集中。
其它组件与图1A和图1B所示的半导体器件相同；因此，能够参阅关于图1A和图1B的描述以获得细节。
<晶体管的制造过程的示例>
下面将参照图4A至图4E和图5A至图5E来描述图1A和图1B、图2A和图2B以及图3A和图3B中的晶体管的制造过程的示例。
<晶体管110的制造过程>
将参照图4A至图4E来描述图1A和图1B中的晶体管110的制造过程的一个示例。
首先，制备具有绝缘表面的衬底100。对于能够用作具有绝缘表面的衬底100的衬底没有具体限制，只要它至少具有耐受以后执行的热处理的耐热性。例如，能够使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底、陶瓷衬底、石英衬底或蓝宝石衬底。只要衬底100具有绝缘表面，则能够使用硅、碳化硅等的单晶半导体衬底或多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等。
柔性衬底备选地可用作衬底100。当使用柔性衬底时，包括氧化物半导体膜103的晶体管可直接在柔性衬底之上形成。备选地，包括氧化物半导体膜103的晶体管可在制造衬底之上形成，并且然后晶体管可被分离并且传递到柔性衬底。注意，为了将晶体管与衬底分离并且将其传递到柔性衬底，分离层可设置在制造衬底与包括氧化物半导体膜103的晶体管之间。
用作基膜的绝缘膜可设置在衬底100与栅电极101之间。基膜具有防止诸如氢或水分之类的杂质从衬底100扩散的功能，并且能够使用从氮化硅膜、氧化硅膜、氧氮化硅膜和氧氮化硅膜中选取的一个或多个膜来形成为具有单层或层叠结构。
随后，用于形成栅电极(以及在与栅电极相同的层中形成的布线)的导电膜在衬底100之上形成。用于栅电极的导电膜例如能够使用诸如钼、钛、铬、钽、钨、铝、铜、钕或钪之类的金属材料或者包含任意这些材料作为主要成分的合金材料来形成。备选地，用于栅电极的导电膜可使用导电金属氧化物来形成。作为导电金属氧化物，能够使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟锡(In2O3-SnO2，在一些情况下缩写成ITO)、氧化铟锌(In2O3-ZnO)或者包含硅或氧化硅的任意这些金属氧化物材料。栅电极能够使用任意上述材料来形成为具有单层或层叠结构。对用于形成导电膜的方法没有具体限制，并且能够采用诸如蒸发方法、CVD方法、溅射方法或者旋涂方法之类的多种膜形成方法。
随后，抗蚀剂掩模通过光刻步骤在导电膜上形成，并且执行选择性蚀刻，使得形成栅电极101。然后，去除抗蚀剂掩模。用于形成栅电极101的抗蚀剂掩模可通过喷墨方法来形成。通过喷墨方法来形成抗蚀剂掩模不需要光掩模；因此，制造成本能够降低。对于蚀刻栅电极101，可采用湿式蚀刻、干式蚀刻或者它们两者。
随后，栅极绝缘膜102形成为覆盖栅电极101(参见图4A)。例如，栅极绝缘膜102能够具有大于或等于1 nm但小于或等于500 nm的厚度。对用于形成栅极绝缘膜102的方法没有具体限制；例如，溅射方法、MBE方法、CVD方法、脉冲激光沉积方法、ALD方法等能够适当地用于形成栅极绝缘膜102。
对于栅极绝缘层102，优选地使用具有充分耐受电压和充分绝缘性质的氧化物绝缘膜。在栅极绝缘膜102具有单层结构的情况下，可使用包括包含硅的氧化材料、例如氧化硅膜的绝缘膜。
备选地，栅极绝缘膜102可具有层叠结构。在栅极绝缘膜102具有层叠结构的情况下，氧化硅可层叠在氧化镓、氧化铝、氮化硅、氧氮化硅铝、氧化钇、氧化镧、氧氮化硅等之上。备选地，氧化硅可层叠在诸如氧化铪、硅酸铪(HfSixOy (x ＞ 0, y ＞ 0))、添加了氮的硅酸铪(HfSiOxNy (x ＞ 0, y ＞ 0))或者铝酸铪(HfAlxOy (x ＞ 0, y ＞ 0))之类的高k材料之上。这类高k材料的使用实现栅泄漏电流的降低。
当氧化物绝缘膜用作栅极绝缘膜102时，氧化物绝缘膜中包含的氧的部分能够通过执行稍后描述的热处理来释放；因此，氧能够提供给氧化物半导体膜103，并且氧化物半导体膜103中的氧空位能够填充。具体来说，栅极绝缘膜102优选地包含大量氧，其至少超过(块体)栅极绝缘膜的化学计量。例如，由分子式SiO2＋α(α>0)所表示的氧化硅膜优选地用作栅极绝缘膜102。当这种氧化硅膜用作栅极绝缘膜102时，氧能够提供给氧化物半导体膜103，使得使用氧化物半导体膜103的晶体管110能够具有有利的晶体管特性。
注意，在形成氧化物半导体膜103之前，优选地通过其中引入氩气体并且生成等离子体的反溅射，去除附于栅极绝缘膜102的表面的粉状物质(又称作微粒或灰尘)。反射溅射指的是一种方法，其中将电压施加到衬底侧，以便在衬底附近生成等离子体，以对表面改性。注意，氮、氦、氧等气体可用来代替氩。
此外，为了在氧化物半导体膜103的形成步骤中使氢或水可尽可能少地包含在氧化物半导体膜103中，优选的是，其上已经形成栅极绝缘膜102的衬底100在溅射设备的预热室中预先加热作为用于形成氧化物半导体膜103的预处理，使得吸附到衬底100和栅极绝缘膜102的诸如氢和水分之类的杂质被去除和排空。作为设置在预热室中的排空单元，低温泵是优选的。
随后，氧化物半导体膜103在栅极绝缘膜102(参见图4B)之上形成为大于5 nm但小于或等于200 nm的厚度。氧化物半导体膜103可具有非晶结构或者具有结晶性的结构，例如单晶结构或者多晶结构。此外，可采用晶体非晶混合相结构。晶体非晶混合相结构包括非晶相中的晶体部分，并且不是完全单晶结构或者完全非晶结构。注意，优选的是，栅极绝缘膜102和氧化物半导体膜103在没有暴露于空气的情况下接连形成。
在这个实施例中，作为氧化物半导体膜103，氧化物半导体膜使用In-Ga-Zn基氧化物靶、通过溅射方法来形成。备选地，氧化物半导体膜103能够通过溅射方法在稀有气体(通常为氩)气氛、氧气氛或者稀有气体和氧的混合气氛中形成。
作为用于通过溅射方法来形成作为氧化物半导体膜103的In-Ga-Zn-O膜的靶，例如，能够使用原子比为In: Ga: Zn ＝ 1:1:1的氧化物靶、原子比为In: Ga: Zn ＝ 3:1:2的氧化物靶或者原子比为In: Ga: Zn ＝ 2:1:3的氧化物靶。但是，用于形成氧化物半导体膜103的靶的材料和组成并不局限于以上所述。
氧化物靶的相对密度高于或等于90%但低于或等于100%，优选地高于或等于95%但低于或等于99.9%。通过使用具有高相对密度的氧化物靶，氧化物半导体膜103能够是致密膜。
优选的是，去除了诸如氢、水、羟基或氢化物之类的杂质的高纯度气体用作用于氧化物半导体膜103的膜形成的溅射气体。
氧化物半导体膜103在衬底100保持在控制为降低压力的沉积室中的状态下沉积。这时，沉积可在衬底100在高于或等于100℃但低于或等于衬底100的应变点的衬底温度下被加热的同时执行。通过在沉积期间加热衬底100，所形成氧化物半导体膜103中的诸如氢或水分之类的杂质的浓度能够降低。另外，通过溅射引起的损坏能够降低，这是优选的。然后，去除了氢和水分的溅射气体被引入沉积室，其中去除剩余水分，以及氧化物半导体膜103借助于上述靶在衬底100之上沉积。为了去除处理室中剩余的水分，优选地使用诸如低温泵、离子泵或钛升华泵之类的捕集真空泵。此外，排气单元可以是提供有冷阱的涡轮泵。从采用低温泵排空的沉积室中，去除氢原子、诸如水(H2O)之类的包含氢原子的化合物(更优选地，还有包含碳原子的化合物)等，由此能够降低沉积室中形成的氧化物半导体膜103中诸如氢和水分之类的杂质的浓度。
注意，在氧化物半导体膜103通过溅射方法来形成的情况下，当用于形成氧化物半导体膜103的微粒与栅极绝缘膜102碰撞时，作为栅极绝缘膜102的组成元素的元素进入氧化物半导体膜103(这种现象称作混合或者混合效应)。这种混合现象在与栅极绝缘膜102的界面附近的氧化物半导体膜103中明显发生，具体来说在上述区域103a中发生。由于在这个实施例所述的晶体管中，沟道区在栅极绝缘膜102附近的氧化物半导体膜103中形成，栅极绝缘膜102的组成元素(其进入该区域并且用作其中的杂质)可以是晶体管的导通态特性(例如导通态电流)的降低的原因。
当氧化物半导体膜103在栅极绝缘膜102之上形成时在栅极绝缘膜102与氧化物半导体膜103之间的界面附近发生混合的可能性通过传统分子动力学计算来检查。在这里描述其结果。注意，由Fujitsu Limited所制造的模拟软件“SCIGRESS ME”用于该计算。
图6所示的模型使用非晶氧化硅(以下称作a-SiO2)膜作为栅极绝缘膜来形成。计算中使用的单位晶格(计算单位晶格)的大小沿x轴方向设置为3 nm，沿y轴方向设置为3nm，以及沿z轴方向设置为7.5 nm。x轴和y轴表示与a-SiO2膜平行的方向，以及z轴表示a-SiO2膜的厚度方向。注意，在计算中，沿x轴方向和y轴方向应用周期边界条件，使得能够取沿x轴方向和y轴方向充分大的膜。
随后，铟原子、镓原子、锌原子和氧原子(其具有1 eV的能量，并且其比率为1:1:1:4(总原子数为840))通过a-SiO2从上部(图6中为原子生成部分)排出到下部，以及传统分子动力学计算在300℃的温度下执行2 nsec(时间步：0.2 fs，步数：1千万)。
图7A至图7C和图8A至图8C示出计算结果。图7A示出在0 sec的氧原子和硅原子的排列；图7B示出在1 nsec之后的氧原子、硅原子、镓原子和锌原子的排列；以及图7C示出在2nsec之后的氧原子、硅原子、镓原子和锌原子的排列。图8A示出在2 nsec之后的氧原子、硅原子、镓原子t锌原子的排列；图8B示出在2 nsec之后的仅硅原子的排列；以及图8C示出在2nsec之后的铟原子、镓原子和锌原子的排列。
通过比较图8B所示的仅硅原子的排列以及图8C所示的铟原子、镓原子和锌原子的排列，证实铟原子、镓原子和锌原子进入了硅原子层。
以上计算结果表明，通过将能量为1 eV的铟原子、镓原子、锌原子和氧原子注入a-SiO2中，混合了硅原子、铟原子、镓原子、锌原子和氧原子的层在a-SiO2膜与IGZO膜之间形成。
按照以上结果，为了防止氧化物半导体膜103与栅极绝缘膜102之间的界面附近的混合的发生，有效的是降低通过用于形成氧化物半导体膜103的微粒与栅极绝缘膜102的碰撞所引起的影响。为了实现上述方面，例如能够使用其中用于沉积氧化物半导体膜103的功能较低的方法以及其中用于沉积氧化物半导体膜103的压力较高的方法。备选地，靶与衬底(其上沉积了膜)之间的距离(以下称作T-S距离)可增加。
注意，溅射所引起的混合可能在与栅极绝缘膜102附近的氧化物半导体膜103中生成，如上所述。因此，界面附近的氧化物半导体膜的部分通过溅射在如下条件下沉积：通过用于形成氧化物半导体膜103的微粒与栅极绝缘膜102的碰撞所引起的影响较低，并且相应地混合效应降低；此后，在执行沉积的其余部分中，碰撞的影响可增加。例如，界面附近的氧化物半导体膜103的部分可在关于用于沉积氧化物半导体膜103的功率较低的条件下沉积，并且然后氧化物半导体膜的沉积可在关于沉积功率增加的条件下进行。备选地，界面附近的氧化物半导体膜103的部分可在关于用于沉积氧化物半导体膜103的压力较高的条件下沉积，并且然后氧化物半导体膜的沉积可在关于沉积压力降低的条件下进行。进一步备选地，界面附近的氧化物半导体膜103的部分可在关于T-S距离较大的条件下沉积，并且然后氧化物半导体膜的沉积可在关于T-S距离减小的条件下进行。
沉积功率的特定值为10 kW或更低，优选地为1 kW或更低，进一步优选地为500 W或更低，更优选地为200 W或更低。但是，当沉积功率降低时，氧化物半导体膜103的沉积速率降低。此外，在沉积功率相当低的情况下，等离子体不太可能在溅射设备中生成，并且无法执行正常沉积处理的可能性增加。因此，优选的是，沉积功率为溅射设备中能够施加的最大功率的5%(或更高)。考虑沉积功率的降低，从业者可根据溅射设备的性能或者氧化物半导体膜103的厚度来适当地选择最佳功率值，使得沉积通常正常执行，只要晶体管110的制造过程(循环时间)不受沉积时间显著影响。
沉积功率的特定值为0.4 Pa或更高，优选地为1.0 Pa或更高，进一步优选地为2.0Pa或更高，更优选地为5.0 Pa或更高。但是，当沉积压力增加时，将要沉积的膜的质量趋向于退化(例如，膜是稀疏的)。因此，优选的是，沉积压力为100 Pa或更低。考虑沉积压力的增加，从业者可根据氧化物半导体膜103所需的特性(例如，场效应迁移率等)来适当地选择最佳压力值。
T-S距离的特定值为300 mm或以上，优选地为50 mm或以上，进一步优选地为100mm或以上，更优选地为300 mm或以上。注意，当T-S距离极大增加时，氧化物半导体膜103的沉积速率降低。因此，优选的是，T-S距离为500 mm或以上。考虑T-S距离的增加，从业者可适当地选择最佳T-S距离，只要晶体管110的制造过程(循环时间)不受沉积时间显著影响。
注意，为了降低用于形成氧化物半导体膜103的微粒(其与栅极绝缘膜102碰撞)的影响，氧化物半导体膜103可在沉积功率、沉积压力和T-S距离的条件的一个或多个设置在上述范围之内的状态中沉积。
在使用磁控管类型溅射设备(其中，靶以及其上将要沉积膜的衬底设置成基本上相互平行)(该设备简单地称作磁控管溅射设备)作为溅射设备的情况下，除了用于形成氧化物半导体膜103的微粒之外，等离子体、二次电子等与栅极绝缘膜102碰撞；因此，栅极绝缘膜102中包含的元素更可能进入氧化物半导体膜103。因此，作为用于沉积氧化物半导体膜103的溅射设备，可使用对置靶型溅射设备(又称作镜控管(mirrortron)溅射设备)。在该设备中，两个靶设置成彼此相向，其上将要沉积膜的衬底在与夹合在两个靶之间的空间不同的一部分中设置为沿基本上垂直于靶的方向。然后，高密度等离子体在彼此相向的两个靶之间生成，以及靶的表面(其用于沉积氧化物半导体膜103)通过等离子体来溅射，由此氧化物半导体膜103沉积在衬底之上。因此，将要沉积膜的衬底没有(或者几乎没有)直接暴露于等离子体或二次电子。
此外，在氧化物半导体膜103通过溅射在稀有气体气氛中来沉积的情况下，氦可用来代替氩。当使用其原子量比氩小的氦时，用于形成氧化物半导体膜103的微粒(其与栅极绝缘膜102碰撞)的影响能够降低。此外，在与栅极绝缘膜102的界面附近的氧化物半导体膜103的部分在氦气氛中沉积之后，沉积室中的气氛切换为氩气氛，由此氧化物半导体膜103的沉积速率能够增加。
备选地，氧化物半导体膜103可通过对栅极绝缘膜102的影响较小的方法、例如原子层沉积(ALD)方法、蒸发方法或者涂层方法来沉积。
如上所述，氧化物半导体膜103在如下条件来沉积：用于形成氧化物半导体膜103的微粒(其与栅极绝缘膜102碰撞)的影响被降低，使得在氧化物半导体膜103中，形成区域103a(其中从与栅极绝缘膜102的界面到氧化物半导体膜103内部所分布的硅的浓度低于或等于1.0 at.%)和区域103b(其中硅比区域103a中低)。在这里，区域103b表示氧化物半导体膜103中与区域103a不同的区域。此外，区域103a中包含的硅的浓度优选地低于或等于0.1at.％。
此外，当氧化物半导体膜103按照这种方式来沉积时，栅极绝缘膜102中包含的杂质、例如碳进入氧化物半导体膜103也能够降低。因此，区域103a中包含的碳的浓度低于或等于1.0 × 1020 原子/cm3，优选地低于或等于1.0 × 1019 原子/cm3。
如上所述，进入氧化物半导体膜103的区域103a的杂质、例如硅的量降低，使得包括氧化物半导体膜103的晶体管110的导通态电流的降低能够得到抑制。
此外，当氧化物半导体膜103在关于用于形成氧化物半导体膜103的微粒(其与栅极绝缘膜102碰撞)的影响被降低的条件下沉积时，氧化物半导体膜103的组成元素进入栅极绝缘膜102能够得到抑制。因此，氧化物半导体膜103的具有高导电率的组成元素、例如金属元素进入栅极绝缘膜102能够得到抑制，以及相应地能够防止栅极绝缘膜102的电阻率的降低。
在沉积氧化物半导体膜103之后，可对氧化物半导体膜103执行热处理。热处理的温度高于或等于300℃但低于或等于700℃，或者低于衬底的应变点。当执行热处理时，能够去除多余氢(包括水和羟基)。
热处理能够按照如下方式来执行：例如，将待处理对象引入其中使用电阻加热器等的电炉中，并且在氮气氛中以450℃加热一小时。在热处理期间，氧化物半导体膜103没有暴露于空气，以便防止水和氢进入。
热处理设备并不局限于电炉，而可以是用于通过来自介质、例如加热气体的热辐射或热传导来加热对象的设备。例如，能够使用诸如气体快速热退火(GRTA)设备或灯快速热退火(LRTA)设备之类的快速热退火(RTA)设备。LRTA设备是用于通过从诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压水银灯之类的灯泡所发射的光(电磁波)的辐射来加热待处理对象的设备。GRTA设备是用于使用高温气体来执行热处理的设备。作为气体，使用诸如氮之类的不会通过热处理来与待处理对象发生反应的惰性气体或者诸如氩之类的稀有气体。
例如，作为热处理，GRTA过程可按如下所述来执行。将对象放进加热惰性气体气氛，加热数分钟，并且从惰性气体气氛中取出。GRTA过程实现短时间的高温热处理。此外，GRTA过程甚至在温度超过对象的温度上限时也能够采用。注意，惰性气体可在过程期间切换到包含氧的气体。
注意，作为惰性气体气氛，优选地使用包含氮或稀有气体(例如氦、氖或氩)作为其主要成分但没有包含水、氢等的气氛。例如，引入热处理设备中的氮或者诸如氦、氖或氩之类的稀有气体的纯度大于或等于6N(99.9999%)，优选地大于或等于7N(99.99999%)(即，杂质浓度小于或等于1 ppm，优选地小于或等于0.1 ppm)。
另外，在氧化物半导体膜103通过热处理来加热之后，可将高纯度氧气体、一氧化二氮气体、高纯度一氧化二氮气体或者超干空气(在测量借助于腔衰荡激光谱(CRDS)系统的露点计来执行的情况下，水分含量小于或等于20 ppm(转换成露点为-55℃)，优选地小于或等于1 ppm，或者进一步优选地小于或等于10 ppb)引入同一电炉中。优选的是，水、氢等没有包含在氧气体或者一氧化二氮气体中。备选地，引入热处理设备中的氧气体或者一氧化二氮气体的纯度优选地大于或等于6N，进一步优选地大于或等于7N(即，氧气体或者一氧化二氮气体中的杂质浓度优选地低于或等于1 ppm，进一步优选地低于或等于0.1 ppm)。通过氧气体或者一氧化二氮气体的作用，提供作为氧化物半导体的主要成分并且在与热处理相同的时间被降低的氧，使得氧化物半导体膜能够是高纯度并且电气上i型(本征)的氧化物半导体膜。
注意，在这里描述其中在氧化物半导体膜处理成具有岛状之前执行热处理的情况；但是，所公开的本发明的一个实施例并不是被理解为局限于此。热处理可在氧化物半导体膜处理成具有岛状之后执行。
随后，优选地通过光刻步骤将氧化物半导体膜103处理为岛状氧化物半导体膜103(参见图4C)。在形成岛状氧化物半导体膜103中使用的抗蚀剂掩模可通过喷墨方法来形成。通过喷墨方法来形成抗蚀剂掩模不需要光掩模；因此，制造成本能够降低。注意，氧化物半导体膜103的蚀刻可以是干式蚀刻、湿式蚀刻或者干式蚀刻和湿式蚀刻两者。
在这里，如图4C所示，氧化物半导体膜103的端部优选地具有20°至50°的锥角。当氧化物半导体膜103具有垂直端部时，氧易于从氧化物半导体膜103中释放。当氧化物半导体膜103具有逐渐变细的端部时，氧空位的生成被抑制，并且因此晶体管110的泄漏电流的生成能够降低。
随后，用于源电极和漏电极(以及在与栅电极相同的层中形成的布线)的导电膜在氧化物半导体膜103之上形成。作为用于源电极和漏电极的导电膜，例如，能够使用包含从铝、铬、铜、钽、钛、钼或钨中选取的元素的金属膜或者包含任意上述元素作为其成分的金属氮化物膜(例如氮化钛膜、氮化钼膜或者氮化钨膜)。备选地，导电膜可具有一种结构，其中诸如钛、钼或钨之类的高熔点金属的膜或者任意这些金属的氮化物膜(例如氮化钛膜、氮化钼膜或者氮化钨膜)层叠在铝、铜等的金属膜的底面和顶面的任一个或者两者之上。此外，用于源电极和漏电极的导电膜可使用导电金属氧化物来形成。作为导电金属氧化物，能够使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟锡(In2O3-SnO2，在一些情况下缩写成ITO)或者氧化铟锌(In2O3-ZnO)。用于源电极和漏电极的导电膜能够使用任意上述材料来形成为具有单层或层叠结构。对用于形成导电膜的方法没有具体限制，并且能够采用诸如蒸发方法、CVD方法、溅射方法或者旋涂方法之类的多种膜形成方法。
抗蚀剂掩模通过光刻步骤在导电膜之上形成，执行选择性蚀刻，使得形成源电极105a和漏电极105b，并且此后去除抗蚀剂掩模(参见图4D)。对于在光刻步骤中用于形成抗蚀剂掩模的曝光，优选地使用紫外线、KrF激光器或者ArF激光器。在这个步骤中，将要在后一步骤完成的晶体管的沟道长度L通过在氧化物半导体膜103上彼此相邻的源电极105a的下端与漏电极105b的下端之间的距离来确定。当曝光对于小于25 nm的沟道长度L来执行时，在光刻步骤中用于形成抗蚀剂掩模的曝光可使用例如具有数纳米至数十纳米的极短波长的远紫外光来执行。在通过远紫外光的曝光中，分辨率较高，并且焦深较大。因此，后来形成的晶体管的沟道长度L能够减小，由此电路的操作速度能够增加。
为了减少光刻步骤中使用的光掩模的数量并且减少光刻步骤的数量，蚀刻步骤可借助于多色调掩模(其作为可透射光线以具有多个强度的曝光掩模)来执行。借助于多色调掩模所形成的抗蚀剂掩模具有多个厚度并且还能够通过蚀刻来改变形状，因此，抗蚀剂掩模能够在多个蚀刻步骤中用于处理为不同图案。因此，与至少两种或更多种不同图案对应的抗蚀剂掩模能够通过一个多色调掩模来形成。因此，曝光掩模的数量能够减少，并且对应光刻步骤的数量也能够减少，由此能够实现过程的简化。
注意，优选的是，优化蚀刻条件，以便在蚀刻导电膜时没有蚀刻和分割氧化物半导体膜103。但是，难以得到仅蚀刻导电膜但是根本不蚀刻氧化物半导体膜103的蚀刻条件。在一些情况下，仅蚀刻氧化物半导体膜103的一部分、例如氧化物半导体膜103的厚度的5%至50%，使得氧化物半导体膜103在蚀刻导电膜时具有沟槽部分(或者凹陷部分)。
随后，形成保护绝缘膜109，其覆盖源电极105a和漏电极105b，并且与氧化物半导体膜103的部分相接触(参见图4E)。保护绝缘膜109可使用无机绝缘膜来形成为诸如氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化镓膜和氧化铪膜之类的氧化物绝缘膜中的任意的单层或者层叠层。此外，在上述氧化物绝缘膜之上，可形成诸如氮化硅膜、氧氮化硅膜、氮化铝膜和氧氮化铝膜之类的氮化物绝缘膜中的任意的单层或者层叠层例如，氧化硅膜和氧化铝膜通过溅射方法依次形成为层叠在源电极105a和漏电极105b侧上。
注意，在这个过程中，包括作为保护绝缘膜109的氧化硅的绝缘膜通过溅射方法来沉积，以及使硅进入氧化物半导体膜103，使得区域103c在与保护绝缘膜109的界面附近的氧化物半导体膜103中形成。因此，能够形成图2A和图2B所示的晶体管120。在这里，氧化物半导体膜103中的区域103c是一个区域，其中从与保护栅极绝缘膜109的界面到氧化物半导体膜103内部所分布的硅的浓度高于1.0 at.%。区域103c优选地设置成与保护绝缘膜109相接触，并且具有小于或等于5 nm的厚度。
在这里，作为保护绝缘膜109，能够使用与栅极绝缘膜102相似的绝缘膜。为了使硅进入氧化物半导体膜103，可在氧化物半导体膜103与保护绝缘膜109之间的界面附近生成混合；因此，保护绝缘膜109中包含的硅与氧化物半导体膜103碰撞的影响可增加。例如，作为可适用方法，用于沉积保护绝缘膜109的功率增加，用于沉积保护绝缘膜109的压力降低，或者T-S距离减小。
如上所述，在与氧化物半导体膜103的背沟道对应的区域103c中，增加杂质、例如硅的量以增加电阻，使得晶体管120的截止态电流能够降低。此外，像晶体管110那样，进入氧化物半导体膜103的区域103a的杂质、例如硅的量降低，使得包括氧化物半导体膜103的晶体管120的导通态电流的降低能够得到抑制。
在上述步骤之后，晶体管110的制造方法和晶体管120的制造方法彼此相似。
在形成保护绝缘膜109之后，热处理优选地对氧化物半导体膜103来执行。热处理的温度高于或等于300℃但低于或等于700℃，或者低于衬底的应变点。
热处理可在氮、氧、超干空气(水分含量小于或等于20 ppm，优选地小于或等于1ppm，进一步优选地小于或等于10 ppb)或者稀有气体(例如氩或氦)的气氛中执行。注意，优选的是，水、氢等没有包含在氮、氧、超干空气、稀有气体等的气氛中。还优选的是，引入热处理设备中的氮、氧或者稀有气体的纯度设置为大于或等于6N(99.9999%)，优选地大于或等于7N(99.99999%)(即，杂质浓度低于或等于1 ppm，优选地低于或等于0.1 ppm)。
在形成氧化物半导体膜之后执行热处理的情况下，作为氧化物半导体中包含的主要成分材料之一的氧可能降低。但是，在这个步骤的热处理期间，氧能够从栅极绝缘膜102(其使用包含硅的氧化材料来形成)提供给氧化物半导体膜103；因此，氧化物半导体膜103中的氧空位能够填充。
通过执行如上所述的热处理，氧化物半导体膜103能够高度纯化，以包含尽可能少的除了主要成分之外的杂质。另外，高度纯化氧化物半导体膜103包括从施主所得出的极少(接近零)载流子，以及其载流子浓度低于1 × 1014 /cm3，优选地低于1 × 1012 /cm3，进一步优选地低于1 × 1011 /cm3。按照这种方式，能够形成成为i型(本征)氧化物半导体的氧化物半导体膜103。
通过上述步骤，形成晶体管110(参见图4E)。在晶体管110中，进入氧化物半导体膜103的区域103a中的杂质、例如硅的浓度较小。因此，晶体管110的导通态电流的降低能够得到抑制。
平面化绝缘膜可在晶体管110之上形成。对于平面化绝缘膜，能够使用诸如丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯基树脂、聚酰胺树脂或者环氧树脂之类的耐热有机材料。除了这类有机材料，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅酸玻璃)、BPSG(硼磷硅玻璃)等。注意，可通过层叠由任意这些材料所形成的多个绝缘膜，来形成平面化绝缘膜。
<晶体管130的制造过程>
接下来将参照图5A至图5E来描述图3A和图3B中的晶体管130的制造过程的一个示例。
首先，在衬底100之上，栅电极101、栅极绝缘膜102以及包括区域103a和区域103b的氧化物半导体膜103通过与晶体管110的步骤(一直到图4C所示的步骤)相似的步骤来形成(参见图5A)。关于衬底100、栅电极101、栅极绝缘膜102和氧化物半导体膜103的细节，能够参阅参照图4A至图4C的描述。
随后，用于沟道保护膜的绝缘膜107形成为大于或等于5 nm但小于或等于300 nm的厚度(图5B)。作为绝缘膜107，优选地使用包含氧的无机绝缘膜。例如，能够使用诸如氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化镓膜或者氧化铪膜之类的绝缘膜。对用于形成绝缘膜107的方法没有具体限制；例如，能够适当地使用溅射方法、MBE方法、CVD方法、脉冲激光沉积方法、ALD方法等。
随后，抗蚀剂掩模通过光刻步骤在绝缘膜107之上形成，沟道保护膜108通过蚀刻来形成，并且然后去除抗蚀剂掩模(参见图5C)。注意，用于形成沟道保护膜108的抗蚀剂掩模可通过喷墨方法来形成。通过喷墨方法来形成抗蚀剂掩模不需要光掩模；因此，制造成本能够降低。注意，沟道保护膜108的蚀刻可使用干式蚀刻或者湿式蚀刻的任一个或者使用干式蚀刻和湿式蚀刻两者来执行。
如图5C所示，沟道保护膜108的端部优选地具有大于或等于10℃但小于或等于60℃的锥角。沟道保护膜108形成为具有这种形状，使得能够放宽沟道保护膜108的下端部附近的电场集中。
如上所述，沟道保护膜108设置在氧化物半导体膜103之上并且与其接触，使得能够防止对氧化物半导体膜103的背沟道侧的损坏，该损坏通过蚀刻源电极105a和漏电极105b所引起(例如通过蚀刻步骤中的等离子体或者蚀刻剂所引起的损坏)。相应地，能够提供包括氧化物半导体并且具有稳定电特性的半导体器件。
随后，用于源电极和漏电极(以及在与栅电极相同的层中形成的布线)的导电膜在沟道保护膜108和氧化物半导体膜103之上形成。然后，导电膜通过光刻步骤有选择地蚀刻，使得形成源电极105a和漏电极105b(参见图5D)。这个步骤能够按照与图4D所示步骤相似的方式来执行；因此，关于源电极105a和漏电极105b的细节，能够参阅参照图4D的描述。
随后，保护绝缘膜109形成为覆盖源电极105a、漏电极105b和沟道保护膜108(参见图5E)。这个步骤能够按照与图4E所示步骤相似的方式来执行；因此，关于保护绝缘膜109的细节，能够参阅参照图4E的描述。
如上所述，按照所公开的本发明的一个实施例，在包括氧化物半导体膜的半导体器件中，所形成膜表面附近包含的杂质的浓度能够降低。此外，按照所公开的本发明的一个实施例，包括氧化物半导体的半导体器件中的导通态电流的降低能够得到抑制。因此，包括晶体管的半导体器件能够在操作特性上得到改进。
另外，按照所公开的本发明的一个实施例，包括氧化物半导体膜的晶体管或者包括晶体管的半导体器件能够在性能上得到改进。
这个实施例中所述的方法和结构能够与任意其它实施例中所述的方法和结构适当组合。
(实施例2)
具有显示功能的半导体器件(又称作显示装置)能够使用晶体管来制造，其一个示例在实施例1中描述。此外，包括晶体管的驱动器电路的部分或全部能够在形成像素部分的衬底之上形成，由此能够得到面板上系统。
图9A中，密封剂4005设置成使得包围设置在第一衬底4001之上的像素部分4002，以及像素部分4002通过使用第二衬底4006来密封。图9A中，各使用单晶半导体膜或者多晶半导体膜在单独制备的衬底之上形成的信号线驱动器电路4003和扫描线驱动器电路4004安装在与第一衬底4001之上的密封剂4005所包围的区域不同的区域中。此外，多种信号和电位从柔性印刷电路(FPC)4018a和4018b提供给单独形成的信号线驱动器电路4003和扫描线驱动器电路4004或者像素部分4002。
图9B和图9C中，密封剂4005设置成使得包围设置在第一衬底4001之上的像素部分4002和扫描线驱动器电路4004。第二衬底4006设置在像素部分4002和扫描线驱动器电路4004之上。因此，像素部分4002和扫描线驱动器电路4004连同显示元件一起由第一衬底4001、密封剂4005和第二衬底4006来密封。图9B和图9C中，使用单晶半导体膜或多晶半导体膜在单独制备的衬底之上形成的信号线驱动器电路4003安装在与第一衬底4001之上的密封剂4005所包围的区域不同的区域中。图9B和图9C中，各种信号和电位从FPC 4018提供给单独形成的信号线驱动器电路4003、扫描线驱动器电路4004和像素部分4002。
虽然图9B和图9C各示出其中信号线驱动器电路4003单独形成并且安装在第一衬底4001之上的示例，但是本发明的一个实施例并不局限于这种结构。扫描线驱动器电路可单独形成并且然后再安装，或者只有信号线驱动器电路的部分或者扫描线驱动器电路的部分可单独形成并且然后再安装。
注意，单独形成的驱动器电路的连接方法不受具体限制，并且能够使用玻璃上芯片(COG)方法、丝焊方法、带式自动接合(TAB)方法等。图9A示出其中信号线驱动器电路4003和扫描线驱动器电路4004通过COG方法来安装的一个示例。图9B示出其中信号线驱动器电路4003通过COG方法来安装的一个示例。图9C示出其中信号线驱动器电路4003通过TAB方法来安装的一个示例。
另外，显示装置包括其中密封了显示元件的面板以及其中包括控制器的IC等安装到面板上的模块。
此外，显示装置在其范畴内还包括下列模块：诸如FPC、TAB带或TCP之类的连接器与其附连的模块；具有TAB带或TCP的模块，在其尖部设置了印刷线路板；以及其中集成电路(IC)通过COG方法直接安装在显示元件上的模块。
设置在第一衬底之上的像素部分和扫描线驱动器电路包括多个晶体管，以及实施例1中所述的晶体管能够应用于此。
作为设置在显示装置中的显示元件，能够使用液晶元件(又称作液晶显示元件)或发光元件(又称作发光显示元件)。发光元件在其范畴内包括其亮度通过电流或电压来控制的元件，并且在其范畴内具体包括无机电致发光(EL)元件、有机EL元件等等。此外，能够使用其对比度通过电效应、如电子墨水来改变的显示介质。
将参照图10、图11和图12来描述半导体器件的实施例。图10、图11和图12对应于沿图9B中的线条M-N所截取的截面图。
如图10、图11和图12所示，半导体器件包括连接端电极4015和端电极4016。连接端电极4015和端电极4016通过各向异性导电膜4019电连接到FPC 4018中包含的端子。
连接端电极4015使用与第一电极层4030相同的导电膜来形成。端电极4016由与晶体管4010和4011的源电极和漏电极相同的导电膜来形成。
此外，设置在第一衬底4001之上的像素部分4002和扫描线驱动器电路4004各包括多个晶体管。图10、图11和图12各示出像素部分4002中包含的晶体管4010以及扫描线驱动器电路4004中包含的晶体管4011。
在这个实施例中，实施例1中所述的晶体管的任一个能够用于晶体管4010和4011。晶体管4010和4011的电特性的变化得到抑制，并且晶体管4010和4011是电气稳定的。因此，作为图10、图11和图12所示的这个实施例的半导体器件，能够提供极可靠半导体器件。
扫描线驱动器电路4004中包含的晶体管4011具有一种结构，其中第二栅电极在绝缘膜4034之上形成。控制施加到第二栅电极的电压，由此能够控制晶体管4011的阈值电压。
像素部分4002中包含的晶体管4010电连接到显示元件，以便构成显示面板。多种显示元件能够用作显示元件，只要能够执行显示。
使用液晶元件作为显示元件的液晶显示装置的示例在图10中示出。图10中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031和液晶层4008。注意，用作取向膜的绝缘膜4032和4033设置成使得液晶层4008插入它们之间。第二电极层4031设置在第二衬底4006侧上，并且隔着液晶层4008来层叠第一电极层4030和第二电极层4031。
隔离片4035是柱状隔离片，其通过有选择地蚀刻绝缘膜来得到，并且设置成以便控制液晶层4008的厚度(单元间隙)。备选地，可使用球形隔离片。
在液晶元件用作显示元件的情况下，能够使用热致液晶、低分子液晶、高分子液晶、聚合物扩散液晶、铁电液晶、反铁电液晶等。这种液晶材料根据条件而呈现胆甾相、近晶相、立方相、手性向列相、各向同性相等等。
备选地，可使用对其不需要取向膜的呈现蓝相的液晶。蓝相是就在胆甾型相在胆甾型液晶的温度增加的同时变成各向同性相之前生成的液晶相位之一。由于蓝相仅在窄温度范围中出现，所以混合了若干重量百分点或更大的手性材料的液晶组成用于液晶层，以便改进温度范围。包括呈现蓝相的液晶和手性材料的液晶组成具有1毫秒或以下的短响应时间，并且具有光学各向异性，其有助于取向过程的排除以及视角相关性的降低。另外，由于无需设置取向膜并且研磨处理也是不必要的，所以能够防止研磨处理所引起的静电放电损坏，并且能够降低制造过程中的液晶显示装置的缺陷和损坏。因此，液晶显示装置的产率能够提高。
液晶材料的比电阻为1 × 109 Ω·cm或以上，优选地为1 × 1011 Ω·cm或以上，更优选地为1 × 1012 Ω·cm或以上。本说明书中的比电阻的值在20℃下测量。
考虑像素部分中设置的晶体管的泄漏电流等，来设置液晶显示装置中形成的存储电容器的大小，使得电荷能够保持预定期间。通过使用包括高纯度氧化物半导体膜的晶体管，提供具有各像素的液晶电容的1/3或以下、优选地为1/5或以下的电容的存储电容器是足够的。
在这个实施例所使用的晶体管(其包括高度纯化氧化物半导体膜)中，能够使截止态的电流(截止态电流)较小。相应地，电信号、例如图像信号能够在像素中保持较长期间，并且写入间隔能够在导通态中设置为更长。因此，刷新操作的频率能够降低，这引起抑制功率消耗的效果。
另外，这个实施例所使用的包括高度纯化氧化物半导体膜的晶体管能够具有较高场效应迁移率，并且因而能够高速操作。因此，通过在液晶显示装置的像素部分中使用晶体管，能够提供高质量图像。另外，由于晶体管能够单独设置在一个衬底之上的驱动器电路部分和像素部分中，所以液晶显示装置的组件数量能够减少。
对于液晶显示装置，能够使用扭转向列(TN)模式、共面转换(IPS)模式、边缘场转换(FFS)模式、轴向对称取向微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)模式、反铁电液晶(AFLC)模式等。
诸如利用垂直取向(VA)模式的透射液晶显示装置之类的常黑型液晶显示装置是优选的。垂直取向模式是控制液晶显示面板的液晶分子的取向的方法，其中液晶分子在没有施加电压时与面板表面垂直地取向。给出作为垂直取向模式的一些示例；例如，能够采用多畴垂直取向(MVA)模式、图案垂直取向(PVA)模式、高级超视图(ASV)模式等。此外，有可能使用称作多畴化或多畴设计的方法，其中像素分为一些区域(子像素)，并且分子在其相应区域中沿不同方向取向。
在显示装置中，适当地设置黑矩阵(挡光层)、诸如起偏振构件之类的光学构件(光学衬底)、相位差构件或者抗反射构件等。例如，可通过使用起偏振衬底和相位差衬底来得到圆偏振。另外，背光、侧光等可用作光源。
另外，有可能采用时分显示方法(又称作场序驱动方法)，其中多个发光二极管(LED)用作背光。通过采用场序驱动方法，能够无需使用滤色片而执行彩色显示。
作为像素部分中的显示方法，能够采用渐进式方法、隔行扫描方法等。此外，在彩色显示时的像素中控制的彩色元件并不局限于三种颜色：R、G和B(R、G和B分别对应于红色、绿色和蓝色)。例如，能够使用R、G、B和W(W对应于白色)，R、G、B和黄色、青色、品红等中的一个或多个，等等。此外，显示区的大小在彩色元件的相应点之间可以是不同的。但是，本发明的一个实施例并不局限于彩色显示装置，而是能够适用于单色显示装置。
备选地，作为显示装置中包含的显示元件，能够使用利用电致发光的发光元件。利用电致发光的发光元件按照发光材料是有机化合物还是无机化合物来分类。一般来说，前一种称作有机EL元件，而后一种称作无机EL元件。
在有机EL元件中，通过向发光元件施加电压，电子和空穴从一对电极单独注入包含发光有机化合物的层，并且电流流动。载流子(即电子和空穴)复合，并且因而激发发光有机化合物。发光有机化合物从激发状态返回到基态，由此发光。由于这种机制，这个发光元件称作电流激发发光元件。
无机EL元件按照其元件结构分为分散类型无机EL元件和薄膜无机EL元件。晶体管和发光元件在衬底之上形成。分散类型无机EL元件具有发光层，其中发光材料的微粒在粘合剂中分散，并且其发光机制是利用施主能级和受主能级的施主-受主体复合类型光发射。薄膜无机EL元件具有一种结构，其中发光层夹合在介电层(其又夹合在电极之间)之间，并且其光发射机制是利用金属离子的内壳电子过渡的局部类型光发射。注意，在这里描述作为发光元件的有机EL元件的示例。
为了抽取从发光元件所发射的光线，只要一对电极中的至少一个是透明的，则是可接受的。发光元件能够具有：顶部发光结构，其中光发射通过与衬底相对的表面来抽取；底部发光结构，其中光发射通过衬底侧上的表面来抽取；或者双重发光结构，其中光发射通过与衬底相对的表面和衬底侧上的表面来抽取，并且能够使用具有任意这些发光结构的发光元件。
使用发光元件作为显示元件的发光装置的示例在图11中示出。作为显示元件的发光元件4513电连接到设置在像素部分4002中的晶体管4010。发光元件4513的结构并不局限于所示层叠层结构(其包括第一电极层4030、电致发光层4511和第二电极层4031)。发光元件4513的结构能够根据从发光元件4513抽取光线的方向等适当地改变。
间隔壁4510能够使用有机绝缘材料或无机绝缘材料来形成。特别优选的是，间隔壁4510使用光敏树脂材料来形成为在第一电极层4030之上具有开口，使得开口的侧壁作为具有连续曲率的斜面来形成。
电致发光层4511可使用单层或者层叠的多层来形成。
保护膜可在第二电极层4031和间隔壁4510之上形成，以便防止氧、氢、水分、二氧化碳等进入发光元件4513。作为保护膜，能够形成氮化硅膜、氮化氧化硅膜、DLC膜等。另外，在采用第一衬底4001、第二衬底4006和密封剂4005来形成的空间中，设置填充剂4514以用于密封。优选的是，按照这种方式，面板采用保护膜(例如层压膜或紫外线固化树脂膜)或者具有高气密和极小除气的覆盖材料来封装(密封)，使得面板没有暴露于外部空气。
作为填充剂4514，能够使用紫外线固化树脂或热固树脂以及诸如氮或氩之类的惰性气体。这种树脂的示例包括聚氯乙烯(PVC)、丙烯酸树脂、聚酰亚胺树脂、环氧树脂、硅树脂、聚乙烯醇缩丁醛(PVB)和乙烯醋酸乙烯酯(EVA)。例如，氮用于填充剂。
另外，在需要时，诸如起偏振片、圆偏振片(包括椭圆偏振片)、相位差板(四分之一波片或半波片)和滤色片之类的光学膜可适当地设置在发光元件的发光表面上。此外，起偏振片或圆偏振片可提供有抗反射膜。例如，能够执行防眩光处理，通过该处理，反射光能够经由表面的凸缘和凹陷来扩散，以便降低眩光。
此外，其中驱动电子墨水的电子纸能够作为显示装置来提供。电子纸又称作电泳显示装置(电泳显示器)，并且是有利的，因为它具有与普通纸张相同等级的可读性，具有比其它显示装置更低的功率消耗，并且能够使它细小轻便。
电泳显示装置能够具有各种模式。电泳显示装置包含散布于溶剂或溶解物中的多个微囊，并且每个微囊包含带正电的第一微粒和带负电的第二微粒。通过将电场施加到微囊，微囊中的微粒沿彼此相反的方向移动，并且仅显示在一侧所采集的微粒的颜色。注意，第一微粒和第二微粒各包含着色剂，并且在没有电场时不移动。此外，第一微粒和第二微粒具有不同颜色(它们可以是无色的)。
因此，电泳显示装置是利用所谓的介电泳效应的显示装置，通过介电泳效应，具有高介电常数的物质移动到高电场区域。
其中上述微囊散布于溶剂中的溶液称作电子墨水。电子墨水能够印刷到玻璃、塑料、布匹、纸张等之上。此外，通过使用滤色片或者包括着色剂的微粒，还能够实现彩色显示器。
注意，微囊中的第一微粒和第二微粒可以各由从导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料和磁泳材料中选取的单一材料来形成，或者由任意这些材料的合成材料来形成。
作为电子纸，能够使用采用扭转球显示系统的显示装置。扭转球显示系统指的是一种方法，其中，各以黑色和白色着色的球形微粒设置在作为用于显示元件的电极层的第一电极层与第二电极层之间，并且电位差在第一电极层与第二电极层之间生成，以便控制球形微粒的取向，从而进行显示。
图12示出作为半导体器件的一个实施例的有源矩阵电子纸。图12的电子纸是使用扭转球显示系统的显示装置的一个示例。
在连接到晶体管4010的第一电极层4030与设置在第二衬底4006上的第二电极层4031之间，设置球形微粒4613，其各包括黑色区域4615a、白色区域4615b以及围绕黑色区域4615a和白色区域4615b、填充有液体的空腔4612。球形粒子4613周围的空间填充有填充剂4614、例如树脂。第二电极层4031对应于公共电极(对电极)。第二电极层4031电连接到公共电位线。
注意，在图10、图11和图12中，柔性衬底以及玻璃衬底能够用作第一衬底4001和第二衬底4006。例如，能够使用透光塑料衬底。作为塑料，能够使用玻璃纤维增强塑料(FRP)板、聚氟乙烯膜、聚酯膜或丙烯酸树脂膜。另外，能够使用具有铝箔夹合在PVF膜或聚酯膜之间的结构的薄片。
绝缘层4021能够使用无机绝缘材料或者有机绝缘材料来形成。注意，使用诸如丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚酰胺树脂或者环氧树脂之类的耐热有机绝缘材料所形成的绝缘层4021优选地用作平面化绝缘膜。除了这类有机绝缘材料之外，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、磷硅酸玻璃(PSG)、硼磷硅玻璃(BPSG)等。绝缘层可通过层叠由这些材料所形成的多个绝缘膜来形成。
对用于形成绝缘层4021的方法没有具体限制，以及能够根据材料，通过溅射方法、旋涂方法、浸渍方法、喷涂、微滴排放方法(例如喷墨方法等)、印刷方法(例如丝网印刷、胶印等)、辊涂、幕涂、刮刀式涂层等，来形成绝缘层。
显示装置通过透射来自光源或显示元件的光线来显示图像。因此，衬底和薄膜、例如透射光线的像素部分中设置的绝缘膜和导电膜相对于可见光波长范围中的光线具有透光性质。
用于将电压施加到显示元件的第一电极层4030和第二电极层4031(其各可称作像素电极层、公共电极层、对电极层等)可具有透光性质或反光性质，这取决于抽取光线的方向、设置电极层的位置、电极层的图案结构等。
能够使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌或者添加了氧化硅的氧化铟锡之类的透光导电材料来形成第一电极层4030和第二电极层4031。
第一电极层4030和第二电极层4031能够由从诸如钨(W)、钼(Mo)、锆(Zr)、铪(Ht)、钒(V)、钕(Nd)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)和银(Ag)之类的金属、这些金属的合金以及这些金属的氮化物中选取的一种或多种材料来形成。
包含导电高分子(又称作导电聚合物)的导电组成能够用于第一电极层4030和第二电极层4031。作为导电高分子，能够使用所谓的π电子共轭导电聚合物。例如，能够给出聚苯胺或者其衍生物、聚吡咯或者其衍生物、聚噻吩或者其衍生物以及苯胺、吡咯和噻吩中的两种或更多的共聚物或者其衍生物。
由于晶体管因静电等而易于被破坏，所以优选地设置用于保护驱动器电路的保护电路。保护电路优选地使用非线性元件来形成。
如上所述，通过使用实施例1中所述的晶体管的任一个，能够提供具有高可靠性的半导体器件。注意，实施例1中所述的晶体管能够不仅适用于具有上述显示功能的半导体器件，而且还适用于具有多种功能的半导体器件，例如安装在电源电路上的功率装置、例如LSI等半导体集成电路以及具有读取对象的信息的图像传感器功能的半导体器件。
这个实施例中所述的方法和结构能够与任意其它实施例中所述的方法和结构适当组合。
(实施例3)
本说明书等中公开的半导体器件可适用于各种电子装置(包括游戏机)。电子装置的示例是电视机(又称作电视或电视接收器)、计算机等的监视器、诸如数码相机或数码摄像机之类的照相装置、数码相框、移动电话手机(又称作移动电话或移动电话装置)、便携游戏机、便携信息终端、音频再现装置、诸如弹球盘机之类的大型游戏机等。描述各包括以上实施例中所述的液晶显示器的电子装置的示例。
图13A示出膝上型个人计算机，其包括主体3001、壳体3002、显示部分3003、键盘3004等。通过应用实施例1或2中所述的半导体器件，膝上型个人计算机能够具有高可靠性。
图13B示出个人数字助理(PDA)，其在主体3021中包括显示部分3023、外部接口3025、操作按钮3024等。作为配件包括用于操作的触控笔3022。通过应用实施例1或2中所述的半导体器件，便携数字助理(PDA)能够具有较高可靠性。
图13C示出电子书阅读器的一个示例。例如，电子书阅读器2700包括两个壳体，即壳体2701和壳体2703。壳体2701和壳体2703与铰链2711相结合，使得电子书阅读器2700能够采用铰链2711作为轴来开启和闭合。通过这种结构，电子书阅读器2700能够像纸书一样进行操作。
显示部分2705和显示部分2707分别结合在壳体2701和壳体2703中。显示部分2705和显示部分2707可显示一个图像或者不同图像。在显示部分2705和显示部分2707显示不同图像的情况下，例如右侧的显示部分(图13C中的显示部分2705)能够显示文本，而左侧的显示部分(图13C中的显示部分2707)能够显示图像。通过应用实施例1或2中所述的半导体器件，电子书阅读器2700能够具有高可靠性。
图13C中，作为一个示例，壳体2701包括操作部分等。例如，壳体2701提供有电源开关2721、操作按键2723、扬声器2725等。通过操作按键2723能够翻页。注意，键盘、指针装置等也可设置在壳体的表面(其上设置显示部分)。此外，外部连接端子(耳机端子、USB端子等)、记录介质插入部分等可设置在壳体的背面或侧表面上。此外，电子书阅读器2700可具有电子词典的功能。
电子书阅读器2700可具有能够无线传送和接收数据的配置。通过无线通信，预期书籍数据等等能够从电子书籍服务器购买和下载。
图13D示出智能电话，其包括壳体2800、按钮2801、话筒2802、提供有触摸面板的显示部分2803、扬声器2804和相机镜头2805，并且用作移动电话。通过应用实施例1或2中所述的半导体器件，智能电话能够具有高可靠性。
显示部分2803的显示方向能够根据使用模式来改变。由于相机镜头2805设置在与显示部分2803相同的平面上，所以视频电话是可能的。扬声器2804和话筒2802能够用于诸如视频呼叫、录音和回放之类的操作，而并不局限于语音呼叫功能。
外部连接端子2806能够连接到AC适配器以及诸如USB缆线之类的各种类型的缆线，并且充电以及与个人计算机的数据通信是可能的。此外，大量数据能够通过将存储介质插入外部存储器插槽(未示出)来存储和移动。
此外，除了上述功能之外，还可提供红外通信功能、电视接收功能等。
图13E示出数码摄像机，其包括主体3051、显示部分A 3057、目镜3053、操作开关3054、显示部分B 3055、电池3056等。通过应用实施例1或2中所述的半导体器件，数字摄像机能够具有高可靠性。
图13F示出电视机的一个示例。在电视机9600中，显示部分9603结合在壳体9601中。显示部分9603能够显示图像。在这里，壳体9601由支架9605来支承。通过应用实施例1或2中所述的半导体器件，电视机9600能够具有高可靠性。
电视机9600能够通过壳体9601的操作开关或者独立遥控器来操作。此外，遥控器可提供有显示部分，用于显示从遥控器输出的数据。
注意，电视机9600提供有接收器、调制解调器等。借助于接收器，能够接收一般电视广播。此外，当显示装置通过有线或无线经由调制解调器连接到通信网络时，能够执行单向(从发送器到接收器)或双向(在发送器与接收器之间或者在接收器之间)信息通信。
这个实施例中所述的方法和结构能够与任意其它实施例中所述的方法和结构适当组合。
[示例1]
在这个示例中，将描述氧化物靶中包含的硅的浓度的SIMS测量的结果。
首先，描述这个示例中使用的氧化物靶。
作为样本A，使用In-Ga-Zn基氧化物靶(原子比：In:Ga:Zn=2:1:3)。作为样本B，使用In-Ga-Zn基氧化物靶(原子比：In:Ga:Zn=3:1:2)。作为样本C，使用In-Sn-Zn基氧化物(原子比：In:Sn:Zn=2:1:3)。另外，作为标准样本D，使用添加了硅的In-Ga-Zn基氧化物靶(原子比：In:Ga:Zn=1:1:1)。
SIMS测量对样本A、样本B、样本C和标准样本D来执行，使得测量各样本中包含的硅的浓度。
图14示出样本A至C和标准样本D的SIMS测量的结果。
如在图14中看到，样本A中的硅的浓度为4 × 1018 原子/cm3，样本B中的硅的浓度为3 × 1017 原子/cm3，样本C中的硅的浓度为2 × 1017 原子/cm3，以及标准样本D中的硅的浓度为2 × 1018 原子/cm3。注意，这个示例中的样本A至C的SIMS测量的结果使用标准样本D来量化。
在氧化物半导体膜使用样本A至C和标准样本D的任一个来沉积的情况下，上述数据能够用作用于估计与硅中的硅(例如，通过混合从绝缘膜进入氧化物半导体膜的硅)不同的硅是否包含在氧化物半导体膜中的材料。
例如，在氧化物半导体膜使用样本A(氧化物靶，其中In:Ga:Zn=2:1:3[原子比])作为靶来沉积的情况下，膜中的硅的浓度高于4 × 1018 原子/cm3，发现硅从与靶不同的部分进入氧化物半导体膜。
[示例2]
以上实施例描述作为绝缘膜的组成元素的元素进入氧化物半导体膜是通过在氧化物半导体膜的沉积中发生的混合所引起的。但是，作为另一个原因，能够考虑，作为绝缘膜的组成元素的元素通过在氧化物半导体膜的沉积之后加热衬底来扩散到氧化物半导体膜中。因此，在这个示例中，描述用于检查作为绝缘膜的组成元素的元素进入氧化物半导体膜是否通过热扩散来引起的实验。
为了实验，首先制备三个衬底(在每个衬底之上，形成绝缘膜和氧化物半导体膜)。然后，制造没有经过热处理的样本(以下称作样本E)、经过450℃下的热处理的样本(以下称作样本F)以及经过650℃下的热处理的样本(以下称作样本G)。此后，在各样本中，与栅极绝缘膜的界面附近的氧化物半导体膜中的硅的浓度使用飞行时间二次离子质谱仪(ToF-SIMS)来测量。
用于ToF-SIMS测量的样本的结构在图15中示出。
通过在硅衬底200之上沉积氧化硅膜，借助于化学机械抛光(CMP)设备来改进表面平坦度，沉积IGZO膜204，并且执行热处理，来得到图15所示的样本。
氧化硅膜202采用溅射设备来沉积。用于沉积氧化硅膜202的条件如下：衬底温度为100℃；气体流率为Ar/O2 ＝ 25 sccm/25 sccm；沉积功率为1.5 kW(RF电源)；沉积压力为0.4 Pa；以及厚度为300 nm。作为溅射靶，使用氧化硅靶。注意，在形成氧化硅膜202之前，在硅衬底200的表面之上形成的氧化物膜使用稀释氢氟酸被去除。
IGZO膜204采用溅射设备来沉积。用于沉积IGZO膜204的条件如下：衬底温度为200℃；气体流率为Ar/O2 = 30 sccm/15 sccm；沉积功率为0.5 kW(DC电源)；沉积压力为0.4Pa；以及厚度为15 nm。注意，作为溅射靶，使用氧化物靶(In:Ga:Zn ＝ 3:1:2 [原子比])。
将衬底引入使用电阻加热器等的电炉，并且然后执行热处理。样本F的处理条件如下：加热温度为450℃；以及加热时间为1小时。样本G的处理条件如下：加热温度为650℃；以及加热时间为1小时。注意，两种样本的加热气氛为氮和氧的混合气氛。样本E没有经过热处理。
随后，样本E至G经过从衬底表面侧(在IGZO膜204侧)的ToF-SIMS测量，使得测量与氧化硅膜的界面附近的IGZO膜中的硅的浓度。图16示出其结果。
图16所示的结果表明，在所有样本中，与氧化硅膜的界面附近的氧化物半导体膜中的硅的浓度高于3 × 1017 原子/cm3，其值是示例1中所述的In-Ga-Zn基氧化物靶(In:Ga:Zn ＝ 3:1:2 [原子比])中包含的硅的浓度。因此发现，在与氧化硅膜的界面附近的氧化物半导体膜中测量的硅不是从In-Ga-Zn基氧化物靶来得出。
另外，如在图16中看到，界面附近的IGZO膜中的硅浓度的倾斜度的显著差异在没有经过热处理的样本(样本E)与经过热处理的样本(样本F和样本G)之间没有观测到。因此，作为绝缘膜的组成元素的元素进入氧化物半导体膜不是通过热扩散而是通过混合而引起。
[示例3]
进行实验以检查绝缘膜的组成元素进入氧化物半导体膜(这通过混合而引起)是否能够通过降低用于沉积氧化物半导体膜的功率来抑制。在这个示例中，将描述该实验。
在该实验中，四个样本控制如下方式来制造：绝缘膜沉积在衬底之上，氧化物半导体膜按照四种功率条件(1 kW、5 kW、9 kW和1 kW + 5 kW)沉积在相应绝缘膜上，以及对衬底执行热处理。然后，与各样本的栅极绝缘膜的界面附近的氧化物半导体膜中的硅浓度采用ToF-SIMS方法来测量。
首先，用于ToF-SIMS测量的样本的结构在图17中示出。
图17所示的样本按照如下方式来得到：氧氮化硅膜302沉积在玻璃衬底300之上，形成IGZO膜304，并且执行热处理。
氧氮化硅膜302借助于高密度等离子体(CVD)设备来沉积。用于沉积氧氮化硅膜302的条件如下：衬底温度为325℃；气体流率为SiH4/N2O/Ar ＝ 250 sccm/2500 sccm/2500sccm；沉积功率为5 kW(通过使用四个微波电源)；沉积压力为30 Pa；以及厚度为100 nm。注意，在形成氧氮化硅膜302之前，清洁玻璃衬底300的表面以去除微粒等。
IGZO膜304借助于溅射设备来沉积。用于沉积IGZO膜304的条件如下：衬底温度为170℃；气体流率为Ar/O2 ＝ 100 sccm/100 sccm；沉积压力为0.6 Pa；厚度为35 nm；以及沉积功率为1 kW、5 kW、9 kW和1 kW + 5 kW(在每一种条件下使用AC电源)。注意，作为溅射靶，使用氧化物靶(In:Ga:Zn ＝ 1:1:1 [原子比])。
注意，上述沉积功率“1 kW + 5 kW”表示1 kW的功率用于5 nm厚的膜沉积，并且5kW的功率则用于30 nm厚的膜沉积。另外，在以下描述中，氧化物半导体膜采用5 kW来沉积的样本称作样本H，氧化物半导体膜采用9 kW来沉积的样本称作样本I，氧化物半导体膜采用1 kW来沉积的样本称作样本J，以及氧化物半导体膜采用1 kW + 5 kW来沉积的样本称作样本K。
作为热处理，将衬底引入使用电阻加热器等的电炉中。首先，按照如下条件执行加热1小时：加热温度为450℃；以及加热气氛为N2，并且然后按照如下条件执行加热1小时：加热温度为650℃；以及加热气氛为N2+O2。
随后，ToF-SIMS测量从衬底表面侧(IGZO膜304侧)对样本H至样本K来执行，以便测量与氧氮化硅膜的界面附近的IGZO膜中的硅浓度。结果在图18A和图18B中示出。注意，图18B示出图18A中经过放大的部分。
从图18A和图18B能够发现，在所有样本中，与氧氮化硅膜的界面附近的IGZO膜中的硅浓度高于2 × 1018 原子/cm3，其值是示例1中所述的In-Ga-Zn基氧化物靶(In:Ga:Zn＝ 1:1:1 [原子比])的硅浓度。因此，在与氧氮化硅膜的界面附近的IGZO膜中测量的硅不是从In-Ga-Zn基氧化物靶来得出。
另外，如从图18A和图18B能够看到，发现与氧氮化硅膜的界面附近的IGZO膜中的硅浓度趋向于随沉积功率降低而降低。相应地发现，作为绝缘膜的组成元素的元素进入氧化物半导体膜(这通过混合而引起)能够通过降低用于沉积氧化物半导体膜的功率来抑制。
另外发现，甚至当氧化物半导体膜在沉积的初始阶段采用低功率来沉积并且然后沉积功率在沉积中增加时，作为绝缘膜的组成元素的元素进入氧化物半导体膜(这通过混合而引起)能够得到抑制，因为样本J和样本K的硅浓度基本上相同。
[示例4]
形成包含硅的氧化物半导体膜，测量氧化物半导体膜的表面电阻，以及氧化物半导体膜的组成分析通过使用X射线光电子谱(XPS)来执行。在这个示例中描述其结果。
在这个示例中，通过借助于添加了不同浓度(0 wt.％、2 wt.％和5 wt.％)的SiO2的靶、以不同气流比例(包含33%的氧的气体以及包含100%的氧的气体)、经由溅射方法在玻璃衬底之上沉积半导体膜，来制造样本。
作为溅射靶，使用IGZO靶(In:Ga:Zn ＝ 1:1:1 [原子比])、添加了2 wt.%的SiO2的IGZO靶(In:Ga:Zn ＝ 1:1:1 [原子比])以及添加了5 wt.%的SiO2的IGZO靶(In:Ga:Zn＝ 1:1:1 [原子比])。
通过靶，氧化物半导体膜通过溅射采用O2 气体＝ 10 sccm 或 Ar/O2 ＝ 10sccm/ 5 sccm的流率来沉积。其它条件在所有样本中是相同的，并且如下所述：衬底温度为200℃；沉积功率为100 W(DC电源)；沉积压力为0.4 Pa；以及厚度为100 nm。
也就是说，制造下列样本：样本L，其中氧化物半导体膜在包含100%的氧的气氛中借助于添加了SiO2的靶来沉积；样本M，其中氧化物半导体膜在包含100%的氧的气氛中借助于添加了2 wt.%的SiO2的靶来沉积；样本N，其中氧化物半导体膜在包含100%的氧的气氛中借助于添加了5 wt.%的SiO2的靶来沉积；样本O，其中氧化物半导体膜在包含33%的氧的气氛中借助于没有添加SiO2的靶来沉积；样本P，其中氧化物半导体膜在包含33%的氧的气氛中借助于添加了2 wt.%的SiO2的靶来沉积；以及样本Q，其中氧化物半导体膜在包含33%的氧的气氛中借助于添加了5 wt.%的SiO2的靶来沉积。
此外，通过将样本L至样本Q引入使用电阻加热器等的电炉中，对其执行热处理。热处理在N2气氛中以450℃执行1小时，并且然后在O2气氛中以450℃执行1小时。
测量样本L至样本Q(对其执行了上述处理)的表面电阻。样本L至样本Q的表面电阻的测量结果在图19的图表中示出。图19的图表的垂直轴表示表面电阻(Ω/□)。其水平轴表示靶中的SiO2的浓度(wt.%)。
从图19的图表中，随着靶中的SiO2浓度增加，氧化物半导体膜的表面电阻趋向于增加。样本L和样本O(其各使用没有添加SiO2的靶来制造)的表面电阻大约为1 × 106 Ω/□，其是晶体管等的活性层的表面电阻适用值。另外，样本M和样本P(其各使用添加了2wt.%的SiO2的靶来制造)的表面电阻大约为1 × 106 Ω/□至3 × 106 Ω/□，其是晶体管等的活性层的优选值。但是，样本N和样本Q(其各使用添加了5 wt.%的SiO2的靶来制造)的表面电阻大于测量极限；因此，当样本N和样本Q的氧化物半导体膜用作晶体管等的活性层时，导通态电流可能降低。
按照以上所述，沉积晶体管的氧化物半导体膜中使用的靶中的SiO2浓度优选地较小，并且例如可大约为2 wt.%或以下。
此外，在这个示例中，通过按照与样本M和样本N中相似的条件、在硅衬底之上沉积氧化物半导体膜，来制造样本，以及样本的组成通过XPS来分析。
作为溅射靶，使用添加了2 wt.%的SiO2的IGZO靶(In:Ga:Zn ＝ 1:1:1 [原子比])和添加了5 wt.%的SiO2的IGZO靶(In:Ga:Zn ＝ 1:1:1 [原子比])。
沉积条件如下：气体流率为O2 ＝ 10 sccm；衬底温度为200℃；沉积功率为100 W(DC电源)；沉积压力为0.4 Pa；以及厚度为15 nm。
也就是说，制造下列样本：样本R，其中氧化物半导体膜在包含100%的氧的气氛中借助于添加了2 wt.%的SiO2的靶来沉积；以及样本S，其中氧化物半导体膜在包含100%的氧的气氛中借助于添加了5 wt.%的SiO2的靶来沉积。
样本R和样本S通过XPS的组成分析的结果如下：样本R和样本S的氧化物半导体膜的硅浓度分别为1.1 at.%和2.6 at.%。也就是说，通过使用添加了2 wt.%的SiO2的靶所沉积的氧化物半导体膜的硅浓度为1.1 at.%，以及通过使用添加了5 wt.%的SiO2的靶所沉积的氧化物半导体膜的硅浓度为2.6 at.%。
如上所述，当杂质、例如硅通过混合等而进入与栅极绝缘膜的界面附近的氧化物半导体膜时，沟道形成区的电阻增加，并且因此晶体管的导通态电流可能降低。相应地，重要的是降低与栅极绝缘膜的界面附近的氧化物半导体膜中的硅浓度。
附图标记说明
100：衬底，101：栅电极，102：栅极绝缘膜，103：氧化物半导体膜，103a：区域，103b：区域，103c：区域，105a：源电极，105b：漏电极，107：绝缘膜，108：沟道保护膜，109：保护绝缘膜，110：晶体管，120：晶体管，130：晶体管，200：硅衬底，202：氧化硅膜，204：IGZO膜，300：玻璃衬底，302：氧氮化硅膜，304：IGZO膜，2700：电子书阅读器，2701：壳体，2703：壳体，2705：显示部分，2707：显示部分，2711：铰链，2721：电源开关，2723：操作按键，2725：扬声器，2800：壳体，2801：按钮，2802：话筒，2803：显示部分，2804：扬声器，2805：相机镜头，2806：外部连接端子，3001：主体，3002：壳体，3003：显示部分，3004：键盘，3021：主体，3022：触控笔，3023：显示部分，3024：操作按钮，3025：外部接口，3051：主体，3053：目镜，3054：操作开关，3056：电池，4001：衬底，4002：像素部分，4003：信号线驱动器电路，4004：扫描线驱动器电路，4005：密封剂，4006：衬底，4008：液晶层，4010：晶体管，4011：晶体管，4013：液晶元件，4015：连接端电极，4016：端电极，4019：各向异性导电膜，4021：绝缘层，4030：电极层，4031：电极层，4032：绝缘膜，4033：绝缘膜，4034：绝缘膜，4510：间隔壁，4511：电致发光层，4513：发光元件，4514：填充剂，4612：空腔，4613：球形微粒，4614：填充剂，4615a：黑色区域，4615b：白色区域，9600：电视机，9601：壳体，9603：显示部分，9605：支架。
本申请基于29.09.11向日本专利局提交的日本专利申请序号2011-215740，通过引用将其完整内容结合于此。

Claims (3)

1.一种半导体器件，包括：
栅电极；
绝缘膜，在所述栅电极之上，所述绝缘膜包含硅；以及
氧化物半导体膜，在所述绝缘膜之上，所述氧化物半导体膜包含沟道形成区和第一区域；
其中，所述氧化物半导体膜包含铟和锌，
在所述第一区域中一定浓度的硅从所述氧化物半导体膜与所述绝缘膜之间的界面到所述氧化物半导体膜内部分布，以及
在所述第一区域中的硅的浓度低于或等于1.0 at.%。
2.如权利要求1所述的半导体器件，
其中，所述氧化物半导体膜进一步包含第二区域，
并且在所述第二区域中的硅的浓度低于在所述第一区域中的硅的浓度。
3.一种半导体器件，包括：
栅电极；
绝缘膜，在所述栅电极之上，所述绝缘膜包含硅；以及
氧化物半导体膜，在所述绝缘膜之上，所述氧化物半导体膜包含沟道形成区、第一区域和第二区域；
其中，从所述第一区域到所述绝缘膜的距离小于从所述第二区域到所述绝缘膜的距离，
在所述第一区域中的硅的浓度低于或等于1.0 at.%，
在所述第二区域中的硅的浓度低于在所述第一区域中的硅的浓度，以及
所述氧化物半导体膜包含铟和锌。
CN201610085679.8A 2011-09-29 2012-09-20 半导体器件 Active CN105702741B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011215740 2011-09-29
JP2011-215740 2011-09-29
CN201280047630.3A CN103843146B (zh) 2011-09-29 2012-09-20 半导体器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280047630.3A Division CN103843146B (zh) 2011-09-29 2012-09-20 半导体器件

Publications (2)

Publication Number Publication Date
CN105702741A CN105702741A (zh) 2016-06-22
CN105702741B true CN105702741B (zh) 2019-01-01

Family

ID=47991725

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201610085692.3A Active CN105514174B (zh) 2011-09-29 2012-09-20 半导体器件
CN201610085679.8A Active CN105702741B (zh) 2011-09-29 2012-09-20 半导体器件
CN201280047630.3A Active CN103843146B (zh) 2011-09-29 2012-09-20 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610085692.3A Active CN105514174B (zh) 2011-09-29 2012-09-20 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280047630.3A Active CN103843146B (zh) 2011-09-29 2012-09-20 半导体器件

Country Status (8)

Country Link
US (2) US9219160B2 (zh)
JP (9) JP5279940B2 (zh)
KR (2) KR20140056392A (zh)
CN (3) CN105514174B (zh)
DE (2) DE112012007294B3 (zh)
SG (1) SG11201505099TA (zh)
TW (3) TWI550876B (zh)
WO (1) WO2013047631A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10434804B2 (en) 2008-06-13 2019-10-08 Kateeva, Inc. Low particle gas enclosure systems and methods
KR20140056392A (ko) * 2011-09-29 2014-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102447866B1 (ko) * 2011-09-29 2022-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012007290B3 (de) 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014104267A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102036908B1 (ko) * 2013-04-19 2019-10-28 삼성디스플레이 주식회사 유기발광 표시장치
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105900258A (zh) * 2013-12-26 2016-08-24 科迪华公司 电子装置的热加工
KR101604812B1 (ko) 2014-01-15 2016-03-18 삼성전자주식회사 의료 영상 처리 장치 및 그에 따른 의료 영상 처리 방법
KR102307190B1 (ko) 2014-01-21 2021-09-30 카티바, 인크. 전자 장치 인캡슐레이션을 위한 기기 및 기술
CN110265326B (zh) 2014-04-30 2024-03-08 科迪华公司 用于衬底涂覆的气垫设备和技术
JP6357664B2 (ja) * 2014-09-22 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
US9704704B2 (en) * 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR102222131B1 (ko) * 2014-11-28 2021-03-04 삼성전자주식회사 디스플레이를 제어하는 전자 장치의 케이스 및 방법
JP6500202B2 (ja) * 2014-12-08 2019-04-17 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US10147823B2 (en) * 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI578546B (zh) * 2015-05-28 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體的製造方法
US10115900B2 (en) 2015-11-16 2018-10-30 Kateeva, Inc. Systems and methods for thermal processing of a substrate
CN105355802B (zh) * 2015-11-26 2018-04-13 昆山国显光电有限公司 顶发光器件及其制备方法
JP2018157167A (ja) * 2017-03-21 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム
CN107123671B (zh) * 2017-05-19 2019-10-29 电子科技大学 基于有机绝缘层的梯度掺杂igzo薄膜晶体管及其制备方法
KR102348115B1 (ko) 2017-05-25 2022-01-07 현대자동차주식회사 하이브리드 차량의 엔진 시동 방법
KR102351372B1 (ko) 2017-07-06 2022-01-14 삼성전자주식회사 디스플레이를 구비한 전자장치
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
JP7111920B1 (ja) 2022-02-18 2022-08-02 株式会社フジクラ デジタル移相器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794820A (zh) * 2009-01-16 2010-08-04 株式会社半导体能源研究所 半导体装置及其制造方法
US20110003428A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102160105A (zh) * 2008-09-19 2011-08-17 株式会社半导体能源研究所 显示装置及其制造方法

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625330B2 (ja) 1995-12-26 2005-03-02 フィガロ技研株式会社 ガスセンサ
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3355949B2 (ja) * 1996-08-16 2002-12-09 日本電気株式会社 プラズマｃｖｄ絶縁膜の形成方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001077443A (ja) * 1999-09-07 2001-03-23 Hitachi Ltd 積層膜成膜装置、これを用いた磁気抵抗センサの製法および磁気抵抗センサ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004266263A (ja) * 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7105889B2 (en) 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP2009085944A (ja) 2007-09-11 2009-04-23 Yamaha Motor Co Ltd ガスセンサ、空燃比制御装置および輸送機器
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JPWO2010047063A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
US8445903B2 (en) * 2008-10-23 2013-05-21 Idemitsu Kosan Co., Ltd. Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same
TWI508304B (zh) 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
CN102227814B (zh) * 2008-11-28 2013-07-10 日产化学工业株式会社 薄膜晶体管用栅极绝缘膜形成用组合物
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011037010A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
US20120184066A1 (en) * 2009-09-30 2012-07-19 Idemitsu Kosan Co., Ltd. SINTERED In-Ga-Zn-O-TYPE OXIDE
WO2011043163A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101376461B1 (ko) * 2009-10-08 2014-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5237917B2 (ja) 2009-10-30 2013-07-17 スタンレー電気株式会社 ＺｎＯ系化合物半導体の製造方法
KR20170072965A (ko) * 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
KR102304078B1 (ko) * 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065244A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011070887A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR101117727B1 (ko) * 2009-12-16 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
KR20240016443A (ko) 2010-02-05 2024-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2011169757A (ja) 2010-02-18 2011-09-01 Taiyo Yuden Co Ltd 抵抗型酸素センサ素子
JP2011205017A (ja) 2010-03-26 2011-10-13 Dainippon Printing Co Ltd 薄膜トランジスタ、薄膜集積回路装置及びそれらの製造方法
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) * 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR20140056392A (ko) * 2011-09-29 2014-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102447866B1 (ko) * 2011-09-29 2022-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112012007290B3 (de) * 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6082562B2 (ja) * 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN108305895B (zh) * 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102099261B1 (ko) * 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014046222A1 (en) * 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160105A (zh) * 2008-09-19 2011-08-17 株式会社半导体能源研究所 显示装置及其制造方法
CN101794820A (zh) * 2009-01-16 2010-08-04 株式会社半导体能源研究所 半导体装置及其制造方法
US20110003428A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TW201727924A (zh) 2017-08-01
TWI550876B (zh) 2016-09-21
SG11201505099TA (en) 2015-08-28
WO2013047631A9 (en) 2014-01-03
JP5395973B2 (ja) 2014-01-22
KR20140056392A (ko) 2014-05-09
KR101424799B1 (ko) 2014-08-01
JP2020038990A (ja) 2020-03-12
JP5279940B2 (ja) 2013-09-04
DE112012004076T5 (de) 2014-07-03
JP2013219368A (ja) 2013-10-24
US9219160B2 (en) 2015-12-22
CN105702741A (zh) 2016-06-22
WO2013047631A1 (en) 2013-04-04
JP6125398B2 (ja) 2017-05-10
JP2023155305A (ja) 2023-10-20
KR20140015624A (ko) 2014-02-06
TW201635556A (zh) 2016-10-01
JP2021071730A (ja) 2021-05-06
JP2022024000A (ja) 2022-02-08
CN105514174B (zh) 2019-03-08
TWI587525B (zh) 2017-06-11
TW201316518A (zh) 2013-04-16
CN105514174A (zh) 2016-04-20
JP2018174348A (ja) 2018-11-08
US20130082263A1 (en) 2013-04-04
JP6374562B2 (ja) 2018-08-15
JP2013084946A (ja) 2013-05-09
JP2017157839A (ja) 2017-09-07
JP6975838B2 (ja) 2021-12-01
CN103843146A (zh) 2014-06-04
JP2014053629A (ja) 2014-03-20
US20160056299A1 (en) 2016-02-25
JP6818114B2 (ja) 2021-01-20
DE112012007294B3 (de) 2019-05-29
CN103843146B (zh) 2016-03-16
JP6619482B2 (ja) 2019-12-11
TWI626751B (zh) 2018-06-11

Similar Documents

Publication Publication Date Title
CN105702741B (zh) 半导体器件
CN103843145B (zh) 半导体装置
CN104992980B (zh) 逻辑电路和半导体器件
CN102844872B (zh) 半导体装置
TWI816470B (zh) 液晶顯示裝置
CN104867982B (zh) 半导体装置及其制造方法
CN102959713B (zh) 半导体装置
CN104465318B (zh) 制造半导体器件的方法
CN101764091B (zh) 半导体设备及其制造方法
CN102598279B (zh) 半导体装置
CN107403808A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant