CN107403808A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN107403808A
CN107403808A CN201710588496.2A CN201710588496A CN107403808A CN 107403808 A CN107403808 A CN 107403808A CN 201710588496 A CN201710588496 A CN 201710588496A CN 107403808 A CN107403808 A CN 107403808A
Authority
CN
China
Prior art keywords
film
electrode layer
oxide semiconductor
semiconductor film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710588496.2A
Other languages
English (en)
Other versions
CN107403808B (zh
Inventor
山崎舜平
早川昌彦
本田达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN107403808A publication Critical patent/CN107403808A/zh
Application granted granted Critical
Publication of CN107403808B publication Critical patent/CN107403808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/01—Function characteristic transmissive
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/64—Normally black display, i.e. the off state being black

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本公开涉及半导体装置及半导体装置的制造方法。当制造具有层叠有栅电极层、栅极绝缘膜以及氧化物半导体膜并设置有与氧化物半导体膜接触的源电极层及漏电极层的晶体管的半导体装置时，在通过蚀刻工序形成栅电极层或源电极层及漏电极层之后，进行去除由蚀刻工序残留在栅电极层表面或氧化物半导体膜表面及其附近的残留物的工序。氧化物半导体膜或栅电极层的表面上的残留物的面密度可以为1×1013atoms/cm2以下。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。
注意，本说明书中的半导体装置是指能够通过利用半导体特性而工作的所有装置，电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
通过利用形成在具有绝缘表面的衬底上的半导体薄膜来形成晶体管(也称为薄膜晶体管(TFT))的技术引人注目。该晶体管被广泛地应用于如集成电路(IC)或图像显示装置(显示装置)等的电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。此外，作为其他材料氧化物半导体受到关注。
例如，已经公开了一种使用包含铟(In)、镓(Ga)及锌(Zn)的非晶(amorphous)氧化物(1n-Ga-Zn-O类非晶氧化物)的半导体层的晶体管(参照专利文献1)。
[专利文献1]日本专利申请公开2011-181801号公报
另外，为了实现商品化，需要提高具有使用氧化物半导体的晶体管的半导体装置的可靠性。
另外，半导体装置包括复杂地层叠的多个薄膜，并且利用各种材料、方法及工序制造。因此，制造工序会导致所得到的半导体装置的形状不良或电特性劣化。
发明内容
鉴于上述问题，本发明的一个方式的目的之一是提供具有使用氧化物半导体的晶体管且可靠性高的半导体装置。
本发明的一个方式的另一个目的之一是通过提高可靠性高的半导体装置的成品率来提高生产率。
在具有底栅结构的反交错(inverted staggered)晶体管的半导体装置中，防止由形成金属层(栅电极层或源电极层及漏电极层)的蚀刻工序残留的残留物污染氧化物半导体膜或栅电极层表面及其附近。
在形成栅电极层或源电极层及漏电极层等金属层的蚀刻工序中，蚀刻材料(蚀刻气体或蚀刻溶液)的残留物残留在金属层表面或氧化物半导体膜表面及其附近。上述残留物会导致晶体管的电特性的降低或变动如栅极绝缘膜对电压的耐受性的降低或泄漏电流。
残留物包括蚀刻材料(蚀刻气体或蚀刻溶液)、被进行加工的金属层、包含在暴露于蚀刻材料的氧化物半导体膜中的元素以及该元素的化合物。例如，在形成栅电极层或源电极层及漏电极层等金属层的蚀刻工序中适当地使用包含卤素的气体，此时，残留物是卤素类杂质(卤素或卤化物)。
作为残留物，例如可以举出氯、氟、硼、磷、铝、铁或碳等。另外，残留物有时含有包含在氧化物半导体膜中的金属元素(例如，铟、镓或锌)等。
在本说明书所公开的发明的结构的一个方式中，在形成源电极层及漏电极层之后，进行去除源电极层与漏电极层之间的氧化物半导体膜表面及其附近的残留物的工序(残留物去除工序)。
在本说明书所公开的发明的结构的另一个方式中，在形成栅电极层之后，进行去除栅电极层表面的残留物的工序(残留物去除工序)。
上述残留物去除工序可以通过使用水或碱性溶液的处理或者等离子体处理进行。具体而言，可以适当地采用使用水或TMAH(Tetra Methyl Ammonium Hydroxide：四甲基氢氧化铵)溶液的处理或者使用氧、一氧化二氮或稀有气体(典型为氩)的等离子体处理。另外，也可以进行使用稀释氢氟酸(氟化氢酸)的处理。
由于可以防止氧化物半导体膜或栅电极层表面及其附近被残留物污染，所以可以在具有底栅结构的反交错晶体管的半导体装置中将氧化物半导体膜(或栅电极层)表面的残留物(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的面密度设定为1×1013atoms/cm2以下(优选设定为1×1012atoms/cm2以下)。另外，可以将氧化物半导体膜(或栅电极层)表面的残留物(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。
因此，可以提供包括使用氧化物半导体膜的具有稳定电特性的晶体管且可靠性高的半导体装置。另外，可以通过提高可靠性高的半导体装置的成品率来提高生产率。
本说明书所公开的发明的结构的一个方式是一种半导体装置，包括：绝缘表面上的栅电极层；栅电极层上的栅极绝缘膜；栅极绝缘膜上的氧化物半导体膜；氧化物半导体膜上的源电极层及漏电极层；以及接触于与栅电极层重叠的氧化物半导体膜的区域并覆盖源电极层及漏电极层的绝缘膜，其中，氧化物半导体膜的表面与绝缘膜接触，并且，表面的卤素的面密度为1×1013atoms/cm2以下。
本说明书所公开的发明的结构的一个方式是一种半导体装置，包括：绝缘表面上的栅电极层；栅电极层上的栅极绝缘膜；栅极绝缘膜上的氧化物半导体膜；氧化物半导体膜上的源电极层及漏电极层；以及接触于与栅电极层重叠的氧化物半导体膜的区域并覆盖源电极层及漏电极层的绝缘膜，其中，栅电极层表面的卤素的面密度为1×1013atoms/cm2以下。
本说明书所公开的发明的结构的一个方式是一种半导体装置，包括：绝缘表面上的栅电极层；栅电极层上的栅极绝缘膜；栅极绝缘膜上的氧化物半导体膜；氧化物半导体膜上的源电极层及漏电极层；以及接触于与栅电极层重叠的氧化物半导体膜的区域并覆盖源电极层及漏电极层的绝缘膜，其中，氧化物半导体膜的表面与绝缘膜接触，氧化物半导体膜的表面的卤素的面密度为1×1013atoms/cm2以下，并且，栅电极层的表面的卤素的面密度为1×1013atoms/cm2以下。
本说明书所公开的发明的结构的一个方式是一种半导体装置的制造方法，包括如下步骤：在绝缘表面上形成栅电极层；在栅电极层上形成栅极绝缘膜；在栅极绝缘膜上形成氧化物半导体膜；在氧化物半导体膜上形成导电膜；通过使用包含卤素的气体对导电膜进行蚀刻，来形成源电极层及漏电极层；以及对氧化物半导体膜进行残留物去除工序。
本说明书所公开的发明的结构的一个方式是一种半导体装置的制造方法，包括如下步骤：在绝缘表面上形成导电膜；通过使用包含卤素的气体对导电膜进行蚀刻，来形成栅电极层；对栅电极层进行残留物去除工序；在对栅电极层进行残留物去除工序之后在栅电极层上形成栅极绝缘膜；在栅极绝缘膜上形成氧化物半导体膜；以及在氧化物半导体膜上形成源电极层及漏电极层。
本说明书所公开的发明的结构的一个方式是一种半导体装置的制造方法，包括如下步骤：在绝缘表面上形成第一导电膜；通过使用包含卤素的气体对第一导电膜进行蚀刻，来形成栅电极层；对栅电极层进行残留物去除工序；在对栅电极层进行残留物去除工序之后在栅电极层上形成栅极绝缘膜；在栅极绝缘膜上形成氧化物半导体膜；在氧化物半导体膜上形成第二导电膜；通过使用包含卤素的气体对第二导电膜进行蚀刻，来形成源电极层及漏电极层；以及对氧化物半导体膜进行残留物去除工序。
本发明的一个方式涉及一种半导体装置，该半导体装置具有晶体管或包括晶体管的电路。例如，本发明的一个方式涉及一种半导体装置，该半导体装置具有沟道形成区由氧化物半导体形成的晶体管或包括该晶体管的电路。例如，本发明的一个方式涉及：LSI；CPU；安装在电源电路中的功率器件；包括存储器、晶闸管、转换器以及图像传感器等的半导体集成电路；以及作为部件安装有以液晶显示面板为代表的电光装置或具有发光元件的发光显示装置的电子设备。
本发明的一个方式提供一种具有使用氧化物半导体的晶体管且可靠性高的半导体装置。
另外，根据本发明的一个方式，通过提高可靠性高的半导体装置的成品率来提高生产率。
附图说明
图1A至图1E是说明半导体装置及半导体装置的制造方法的一个方式的截面图；
图2A至图2E是说明半导体装置及半导体装置的制造方法的一个方式的截面图；
图3A至图3F是说明半导体装置及半导体装置的制造方法的一个方式的截面图；
图4A至图4C是说明半导体装置的一个方式的平面图；
图5A和图5B是说明半导体装置的一个方式的平面图及截面图；
图6A和图6B是示出半导体装置的一个方式的截面图；
图7A和图7B是示出半导体装置的一个方式的电路图及截面图；
图8A至图8C是示出电子设备的图；
图9A至图9C是示出电子设备的图。
具体实施方式
下面，参照附图详细地说明本说明书所公开的发明的实施方式。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本说明书所公开的发明的方式及详细内容可以被变换为各种各样的形式而不局限于以下说明。并且，本说明书所公开的发明不应被看作仅限定于以下实施方式的描述内容。另外，为了方便起见附加了第一、第二等序数词，其并不表示工序顺序或叠层顺序。此外，本说明书中的序数词不表示特定发明的事项的固有名称。
实施方式1
在本实施方式中，参照图1A至图1E对半导体装置及半导体装置的制造方法的一个方式进行说明。在本实施方式中，作为半导体装置的一个例子示出包括具有氧化物半导体膜的晶体管的半导体装置。
晶体管既可以采用形成一个沟道形成区的单栅结构，又可以采用形成两个沟道形成区的双栅(double-gate)结构，还可以采用形成三个沟道形成区的三栅(triple-gate)结构。此外，还可以采用在沟道形成区的上下隔着栅极绝缘膜设置有两个栅电极层的两栅(dual-gete)结构。
图1E所示的晶体管440是底栅晶体管之一，该晶体管也被称为反交错晶体管。另外，图1A至图1E是晶体管440的沟道长度方向的截面图。
如图1E所示，包括晶体管440的半导体装置在具有绝缘表面的衬底400上具有栅电极层401、栅极绝缘膜402、氧化物半导体膜403、源电极层405a及漏电极层405b。另外，设置有覆盖晶体管440的绝缘膜407。
用作氧化物半导体膜403的氧化物半导体优选至少包含铟(In)。尤其是优选包含In及锌(Zn)。此外，作为用来降低使用该氧化物半导体膜的晶体管的电特性偏差的稳定剂，除了上述元素以外优选还包含镓(Ga)。此外，作为稳定剂优选包含锡(Sn)。另外，作为稳定剂优选包含铪(Hf)。此外，作为稳定剂优选包含铝(Al)。另外，作为稳定剂优选包含锆(Zr)。
此外，作为其他稳定剂，也可以包含镧系元素的镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)中的一种或多种。
例如，作为氧化物半导体可以使用氧化铟、氧化锡、氧化锌、In-Zn类氧化物、In-Mg类氧化物、In-Ga类氧化物、In-Ga-Zn类氧化物(也称为IGZO)、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物以及In-Hf-Al-Zn类氧化物。
在此，例如，“In-Ga-Zn类氧化物”是指以In、Ga、Zn为主要成分的氧化物，对In、Ga、Zn的比率没有限制。另外，也可以含有In、Ga、Zn以外的金属元素。
另外，作为氧化物半导体，也可以使用表示为InMO3(ZnO)m(m＞0且m不是整数)的材料。注意，M表示选自Ga、Fe、Mn和Co中的一种或多种金属元素。此外，作为氧化物半导体，也可以使用表示为In2SnO5(ZnO)n(n＞0且n是整数)的材料。
例如，可以使用原子数比为In∶Ga∶Zn＝1∶1∶1(＝1/3∶1/3∶1/3)、In∶Ga∶Zn＝2∶2∶1(＝2/5∶2/5∶1/5)或In∶Ga∶Zn＝3∶1∶2(＝1/2∶1/6∶1/3)的In-Ga-Zn类氧化物或与其类似的组成的氧化物。或者，优选使用原子数比为In∶Sn∶Zn＝1∶1∶1(＝1/3∶1/3∶1/3)、In∶Sn∶Zn＝2∶1∶3(＝1/3∶1/6∶1/2)或In∶Sn∶Zn＝2∶1∶5(＝1/4∶1/8∶5/8)的In-Sn-Zn类氧化物或与其类似的组成的氧化物。
但是，含有铟的氧化物半导体不局限于此，可以根据所需要的电特性(迁移率、阈值、偏差等)而使用适当的组成的材料。另外，优选采用适当的载流子浓度、杂质浓度、缺陷密度、金属元素及氧的原子数比、原子间距离以及密度等，以得到所需要的电特性。
例如，In-Sn-Zn类氧化物比较容易得到高迁移率。但是，当使用In-Ga-Zn类氧化物时，也可以通过降低块体内缺陷密度而提高迁移率。
在此，例如当In、Ga、Zn的原子数比为In∶Ga∶Zn＝a∶b∶c(a+b+c＝1)的氧化物的组成与原子数比为In∶Ga∶Zn＝A∶B∶C(A+B+C＝1)的氧化物的组成类似时，a、b、c满足(a-A)2+(b-B)2+(c-C)2≤r2的状态。r例如可以为0.05。其他氧化物也是同样的。
氧化物半导体膜403有可能处于单晶、多晶(polycrystal)或非晶等状态。
氧化物半导体膜403优选为CAAC-OS(C Axis Aligned Crystalline OxideSemiconductor：c轴取向结晶氧化物半导体)膜。
CAAC-OS膜不是完全的单晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有结晶部及非晶部的结晶-非晶混合相结构的氧化物半导体膜。另外，一般该结晶部的尺寸为能够容纳于一个边长小于100nm的立方体内的尺寸。在使用透射电子显微镜(TEM：Transmission Electron Microscope)观察时的图像中，包含于CAAC-OS膜中的非晶部与结晶部的边界未必明确。另外，在CAAC-OS膜中利用TEM观察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因于晶界的电子迁移率的降低得到抑制。
包含于CAAC-0S膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致，在从垂直于ab面的方向看时具有三角形或六角形的原子排列，且在从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。另外，不同结晶部的a轴及b轴的方向也可以彼此不同。在本说明书中，在只记载“垂直”时，包括85°以上且95°以下的范围。另外，当只记载“平行”时，包括-5°以上且5°以下的范围。另外，构成氧化物半导体膜的氧的一部分也可以用氮取代。
另外，在CAAC-OS膜中，结晶部的分布也可以不均匀。例如，在CAAC-OS膜的形成过程中，当从氧化物半导体膜的表面一侧进行结晶生长时，有时与被形成面附近相比表面附近的结晶部所占的比例更高。另外，通过对CAAC-OS膜添加杂质，有时在该杂质添加区中结晶部发生非晶化。
由于包含于CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致，所以有时其根据CAAC-OS膜的形状(被形成面的截面形状或膜表面的截面形状)而朝向不同的方向。另外，结晶部的c轴方向是平行于形成CAAC-OS膜时的被形成面的法线向量或表面的法线向量的方向。结晶部是通过成膜或通过在成膜之后进行加热处理等的晶化处理而形成的。
使用CAAC-OS膜的晶体管能够降低由可见光或紫外光的照射引起的电特性变动。因此，该晶体管的可靠性高。
另外，也可以用氮取代构成氧化物半导体膜的氧的一部分。
另外，像CAAC-OS膜那样的具有结晶部的氧化物半导体可以进一步降低块体内缺陷，通过提高表面的平坦性，可以得到处于非晶状态的氧化物半导体的迁移率以上的迁移率。为了提高表面的平坦性，优选在平坦的表面上形成氧化物半导体，具体地，优选在平均面粗糙度(Ra)为1nm以下，优选为0.3nm以下，更优选为0.1nm以下的表面上形成氧化物半导体。
注意，Ra是将JIS B601∶2001(ISO4287∶1997)中定义的算术平均粗糙度扩大为三维以使其能够应用于曲面，可以以“将从基准面到指定面的偏差的绝对值平均而得的值”表示，以如下算式定义。
[算式1]
这里，指定面是指成为测量粗糙度对象的面，并且是以坐标(x1，y1，f(x1，y1))、(x1，y2，f(x1，y2))、(x2，y1，f(x2，y1))及(x2，y2，f(x2，y2))的四点表示的四角形的区域，指定面投影在xy平面的长方形的面积为S0，基准面的高度(指定面的平均高度)为Z0。可以利用原子力显微镜(AFM：Atomic Force Microscope)测量Ra。
另外，基准面是指指定面的平均高度中的平行于XY平面的面。也就是说，当将指定面的高度的平均值设定为Z0时，也将基准面的高度表示为Z0。
注意，由于在本实施方式中说明的晶体管440为底栅型，所以衬底400、栅电极层401和栅极绝缘膜402位于氧化物半导体膜的下方。因此，为了得到上述平坦的表面，可以在形成栅电极层401及栅极绝缘膜402之后进行化学机械抛光(CMP：Chemical MechanicalPolishing)处理等的平坦化处理。
将氧化物半导体膜403的厚度设定为1nm以上且30nm以下(优选为5nm以上且10nm以下)，可以适当地利用溅射法、MBE(Molecular Beam Epitaxy：分子束外延)法、CVD法、脉冲激光淀积法、ALD(Atomic Layer Depesition：原子层淀积)法等。此外，氧化物半导体膜403可以使用在以大致垂直于溅射靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置形成。
图1A至图1E示出具有晶体管440的半导体装置的制造方法的一个例子。
对可用作具有绝缘表面的衬底400的衬底没有很大的限制，但是衬底400需要至少具有能够承受在后面进行的热处理的程度的耐热性。例如，可以使用玻璃衬底如硼硅酸钡玻璃和硼硅酸铝玻璃等、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，作为衬底400，也可以采用以硅或碳化硅等为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI衬底等，还可以使用在这些衬底上设置有半导体元件的衬底。
此外，作为衬底400也可以使用柔性衬底制造半导体装置。在制造具有柔性的半导体装置时，既可以在柔性衬底上直接形成包含氧化物半导体膜403的晶体管440，也可以在其他制造衬底上形成包含氧化物半导体膜403的晶体管440，然后从制造衬底将其剥离并转置到柔性衬底上。注意，为了从制造衬底剥离晶体管并转置到柔性衬底上，优选在制造衬底与包含氧化物半导体膜的晶体管440之间设置剥离层。
也可以在衬底400上作为基底膜设置绝缘膜。作为绝缘膜，可以通过等离子体CVD法或溅射法等并使用如下材料形成：氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化铪、氧化镓等氧化物绝缘膜；氮化硅、氮氧化硅、氮化铝、氮氧化铝等氮化物绝缘膜；它们的混合材料。
也可以对衬底400(或者，衬底400及绝缘膜)进行加热处理。例如，可以采用使用高温气体进行加热处理的GRTA(Gas Rapid Thermal Anneal；气体快速热退火)装置，以650℃进行1分钟至5分钟的加热处理。另外，作为GRTA中的高温气体，使用氩等稀有气体或氮等即使进行加热处理也不与被处理物起反应的惰性气体。另外，也可以利用电炉以500℃进行30分钟至1小时的加热处理。
接着，在衬底400上形成导电膜，对该导电膜进行蚀刻形成栅电极层401。作为导电膜的蚀刻，可以使用干蚀刻和湿蚀刻中的一方或双方。
栅电极层401可以使用钼、钛、钽、钨、铝、铜、铬、钕、钪等的金属材料或以这些材料为主要成分的合金材料形成。此外，作为栅电极层401，可以使用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜、镍硅化物等硅化物膜。栅电极层401既可以是单层结构，又可以是叠层结构。
另外，栅电极层401可以使用包含氧化钨的铟氧化物、包含氧化钛的铟氧化物、铟锡氧化物、包含氧化钛的铟锡氧化物、添加有氧化硅的铟锡氧化物、铟锌氧化物或包含氧化钨的铟锌氧化物等导电材料。此外，也可以采用上述导电材料与上述金属材料的叠层结构。
此外，作为与栅极绝缘膜402接触的栅电极层401，可以使用包含氮的金属氧化物，具体地说，包含氮的In-Ga-Zn类氧化物膜、包含氮的In-Sn类氧化物膜、包含氮的In-Ga类氧化物膜、包含氮的In-Zn类氧化物膜、包含氮的氧化锡膜、包含氮的氧化铟膜或金属氮化物膜(InN、SnN等)。这些膜具有5eV(电子伏特)以上，优选具有5.5eV(电子伏特)以上的功函数，并且当将它们用作栅电极层时，可以使晶体管的电特性的阈值电压成为正值。
在本实施方式中，通过溅射法形成100nm厚的钨膜。
另外，也可以在形成栅电极层401之后对衬底400及栅电极层401进行加热处理。例如，可以使用GRTA装置以650℃进行1分钟至5分钟的加热处理。另外，也可以利用电炉以500℃进行30分钟至1小时的加热处理。
接着，在栅电极层401上形成栅极绝缘膜402。
另外，为了提高栅极绝缘膜402的覆盖性，也可以对栅电极层401表面进行平坦化处理。尤其是，当作为栅极绝缘膜402使用较薄的绝缘膜时，优选栅电极层401的表面具有良好的平坦性。
将栅极绝缘膜402的厚度设定为1nm以上且20nm以下，并可以适当地利用溅射法、MBE法、CVD法、脉冲激光淀积法、ALD法等。此外，栅极绝缘膜402也可以使用在以大致垂直于溅射靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置形成。
作为栅极绝缘膜402的材料可以使用如下材料形成：氧化硅膜；氧化镓膜；氧化铝膜；氮化硅膜；氧氮化硅膜；氧氮化铝膜；氮氧化硅膜。
此外，通过作为栅极绝缘膜402的材料使用氧化铪、氧化钇、硅酸铪(HfSixOy(x＞0，y＞0))、添加有氮的硅酸铪(HfSiOxNy(x＞0、y＞0))、铝酸铪(HfAlxOy(x＞0、y＞0))以及氧化镧等high-k材料，可以降低栅极泄漏电流。另外，栅极绝缘膜402既可以采用单层结构，又可以采用叠层结构。
优选栅极绝缘膜402的与氧化物半导体膜403接触的部分含有氧。尤其是，优选栅极绝缘膜402的膜中(块体中)至少含有超过化学计量组成中的含有量的氧。例如，当将氧化硅膜用于栅极绝缘膜402时，栅极绝缘膜402的组成通式为SiO2+α(注意，α＞0)。
通过以接触于氧化物半导体膜403的方式形成成为氧的供应源的包含多量的(过剩的)氧的栅极绝缘膜402，可以从该栅极绝缘膜402对氧化物半导体膜403供应氧。也可以通过在氧化物半导体膜403与栅极绝缘膜402至少部分接触的状态下进行加热处理来对氧化物半导体膜403供应氧。
通过对氧化物半导体膜403供应氧，可以填补膜中的氧缺损。再者，优选考虑到所制造的晶体管的尺寸和栅极绝缘膜402的台阶覆盖性而形成栅极绝缘膜402。
在本实施方式中，通过高密度等离子体CVD法形成200nm厚的氧氮化硅膜。
另外，也可以在形成栅极绝缘膜402之后对衬底400、栅电极层401及栅极绝缘膜402进行加热处理。例如，可以使用GRTA装置以650℃进行1分钟至5分钟的加热处理。另外，也可以利用电炉以500℃进行30分钟至1小时的加热处理。
接着，在栅极绝缘膜402上形成氧化物半导体膜403(参照图1A)。
在形成氧化物半导体膜403的工序中，为了尽量不使氧化物半导体膜403包含氢或水，优选作为形成氧化物半导体膜403的预处理，在溅射装置的预热室中对形成有栅极绝缘膜402的衬底进行预热，使附着于衬底及栅极绝缘膜402的氢或水分等杂质脱离而排出。另外，作为设置在预热室中的排气单元优选使用低温泵。
也可以对栅极绝缘膜402中的与氧化物半导体膜403接触的区域进行平坦化处理。对平坦化处理没有特别的限制，而作为平坦化处理可以使用抛光处理(例如，CMP处理)、干蚀刻处理及等离子体处理。
作为等离子体处理，例如可以进行引入氩气来产生等离子体的反溅射。反溅射是指使用RF电源在氩气氛下对衬底一侧施加电压，来在衬底附近形成等离子体以进行表面改性的方法。另外，也可以使用氮、氦、氧等代替氩气氛。通过进行反溅射，可以去除附着于栅极绝缘膜402表面的粉状物质(也称为微粒、尘屑)。
作为平坦化处理，既可以多次进行抛光处理、干蚀刻处理及等离子体处理，又可以组合上述处理而进行。此外，当组合上述处理而进行时，对工序顺序也没有特别的限制，可以根据栅极绝缘膜402表面的凹凸状态适当地设定。
此外，优选在成膜时包含多量的氧的条件(例如，在氧比率为100％的气氛下利用溅射法进行成膜等)下形成氧化物半导体膜403，使其成为包含多量的氧(优选为包含与氧化物半导体处于结晶状态时的化学计量组成相比氧含量过剩的区域)的膜。
另外，在本实施方式中，作为氧化物半导体膜403通过利用装有AC电源装置的溅射装置的溅射法形成35nm厚的In-Ga-Zn类氧化物膜(IGZO膜)。在本实施方式中，使用原子数比为In∶Ga∶Zn＝1∶1∶1(1/3∶1/3∶1/3)的In-Ga-Zn类氧化物靶材。另外，成膜条件如下：氧及氩气氛下(氧流量比率为50％)；压力为0.6Pa；电源功率为5kW；衬底温度为170℃。该成膜条件下的成膜速度为16nm/min。
作为形成氧化物半导体膜403时使用的溅射气体，优选使用去除了氢、水、羟基或氢化物等杂质的高纯度气体。
在保持为减压状态的成膜室中保持衬底。然后，在去除残留在成膜室内的水分的同时引入去除了氢和水分的溅射气体，使用上述靶材在衬底400上形成氧化物半导体膜403。为了去除残留在成膜室内的水分，优选使用吸附型的真空泵，例如低温泵、离子泵、钛升华泵。此外，作为排气单元，也可以使用添加有冷阱的涡轮分子泵。因为在使用低温泵进行排气的成膜室中，例如氢原子、水(H2O)等包含氢原子的化合物等被排出(更优选的是，包含碳原子的化合物也被排出)，所以可以降低包含在该成膜室中形成的氧化物半导体膜403中的杂质的浓度。
另外，优选以不使栅极绝缘膜402暴露于大气的方式连续形成栅极绝缘膜402和氧化物半导体膜403。通过以不使栅极绝缘膜402暴露于大气的方式连续形成栅极绝缘膜402和氧化物半导体膜403，可以防止氢或水分等杂质附着于栅极绝缘膜402表面。
通过对膜状的氧化物半导体膜进行光刻工序而加工为岛状可以形成氧化物半导体膜403。
另外，也可以通过喷墨法形成用来形成岛状的氧化物半导体膜403的抗蚀剂掩模。在通过喷墨法形成抗蚀剂掩模时不需要光掩模，由此可以降低制造成本。
另外，氧化物半导体膜的蚀刻可以采用干蚀刻和湿蚀刻中的一方或双方。例如，作为用于氧化物半导体膜的湿蚀刻的蚀刻液，可以使用混合有磷酸、醋酸及硝酸的溶液等。此外，也可以使用ITO-07N(由日本关东化学株式会社制造)。另外，也可以通过利用ICP(Inductively Coupled Plasma，感应耦合等离子体)蚀刻法的干蚀刻进行蚀刻加工。
另外，也可以对氧化物半导体膜403进行用来去除过剩的氢(包括水或羟基)(脱水化或脱氢化)的加热处理。将加热处理的温度设定为300℃以上且700℃以下或低于衬底的应变点。加热处理可以在减压下或氮气氛下等进行。
此外，当作为氧化物半导体膜403使用结晶氧化物半导体膜时，也可以进行用于晶化的加热处理。
在本实施方式中，将衬底引入到加热处理装置之一的电炉中，在氮气氛下以450℃对氧化物半导体膜403进行1小时的加热处理，并且在包含氮及氧的气氛下以450℃对其进行1小时的加热处理。
另外，加热处理装置不局限于电炉，也可以使用利用电阻发热体等的发热体所产生的热传导或热辐射对被处理物进行加热的装置。例如，可以使用6RTA装置、LRTA(LampRapid Thermal Anneal，灯快速热退火)装置等RTA(Rapid Thermal Anneal，快速热退火)装置。LRTA装置是通过利用从卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光(电磁波)的辐射来加热被处理物的装置。GRTA装置是使用高温气体进行加热处理的装置。作为高温的气体，使用氩等稀有气体或氮等不因加热处理而与被处理物发生反应的惰性气体。
例如，作为加热处理，也可以进行如下6RTA，即将衬底放入加热为650℃至700℃的高温的惰性气体中，在加热几分钟之后，将衬底从惰性气体中取出。
另外，在加热处理中，氮或氦、氖、氩等稀有气体优选不包含水、氢等。另外，优选将引入到加热处理装置中的氮或氦、氖、氩等稀有气体的纯度设定为6N(99.9999％)以上，优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。
此外，也可以在通过加热处理加热氧化物半导体膜403之后，对同一炉中引入高纯度的氧气体、高纯度的一氧化二氮气体或超干燥空气(使用CRDS(cavity ring-down laserspectroscopy，光腔衰荡光谱法)方式的露点仪进行测定时的水分量是20ppm(露点换算，-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)。氧气体或一氧化二氮气体优选不包含水、氢等。另外，优选将引入加热处理装置中的氧气体或一氧化二氮气体的纯度设定为6N以上，优选设定为7N以上(即，将氧气体或一氧化二氮气体中的杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。通过利用氧气体或一氧化二氮气体的作用供应氧，该氧是利用脱水化或脱氢化处理进行杂质排除工序的同时减少的氧化物半导体的主要成分材料，可以使氧化物半导体膜403高纯度化及I型(本征)化。
另外，用来脱水化或脱氢化的加热处理既可以在形成膜状的氧化物半导体膜之后进行，又可以在形成岛状的氧化物半导体膜403之后进行。
另外，用来脱水化或脱氢化的加热处理既可以进行多次，又可以兼作其他加热处理。
通过在将氧化物半导体膜加工为岛状的氧化物半导体膜403之前且在膜状的氧化物半导体膜覆盖栅极绝缘膜402的状态下进行用来脱水化或脱氢化的加热处理，可以防止因加热处理而释放包含在栅极绝缘膜402中的氧，所以是优选的。
另外，也可以对进行了脱水化或脱氢化处理的氧化物半导体膜403引入氧(至少包含氧自由基、氧原子和氧离子中的任何一个)来对其供应氧。
此外，由于脱水化或脱氢化处理，有可能构成氧化物半导体的主要成分材料的氧也同时发生脱离而减少。在氧脱离的部分中存在氧缺损，并且因该氧缺损而产生导致晶体管的电特性变动的施主能级。
由此，优选在进行了脱水化或脱氢化处理的氧化物半导体膜中供应氧(至少包含氧自由基、氧原子和氧离子中的任一种)。通过向氧化物半导体膜供应氧，可以填补膜中的氧缺损。
通过对进行了脱水化或脱氢化处理的氧化物半导体膜403引入氧而对其供应氧，可以使氧化物半导体膜403高纯度化且i型(本征)化。具有高纯度化且i型(本征)化的氧化物半导体膜403的晶体管的电特性变动被抑制，所以该晶体管在电性上稳定。
作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。
当对氧化物半导体膜403引入氧时，既可以对氧化物半导体膜403直接引入氧，又可以透过绝缘膜407等其他膜对氧化物半导体膜403引入氧。当透过其他膜引入氧时，使用离子注入法、离子掺杂法、等离子体浸没式离子注入法等即可，但是当对被露出的氧化物半导体膜403直接引入氧时，也可以使用等离子体处理等。
优选在进行脱水化或脱氢化处理之后对氧化物半导体膜403引入氧，但是不局限于此。此外，也可以多次进行对进行了上述脱水化或脱氢化处理的氧化物半导体膜403的氧的引入。
优选的是，使设置在晶体管中的氧化物半导体膜为如下膜，即氧化物半导体包括其氧含量超过氧化物半导体处于结晶状态时的化学计量组成的氧含量的区域。此时，氧含量超过氧化物半导体的化学计量组成。或者，氧含量超过单晶时的氧含量。有时氧存在于氧化物半导体的晶格之间。
通过去除氧化物半导体中的氢或水分来使其尽量不包含杂质而高纯度化，并通过对其供应氧来填补氧缺损，可以形成i型(本征)的氧化物半导体或无限趋近于i型(本征)的氧化物半导体。由此，可以使氧化物半导体的费米能级(Ef)成为与本征费米能级(Ei)相同的程度。由此，通过将该氧化物半导体膜用于晶体管，可以降低因氧缺损而产生的晶体管的阈值电压Vth的偏差、阈值电压的漂移ΔVth。
接着，在栅电极层401、栅极绝缘膜402及氧化物半导体膜403上形成成为源电极层和漏电极层(包括由与此相同的层形成的布线)的导电膜445(参照图1B)。
导电膜445使用能够承受在后面进行的加热处理的材料来形成。作为用于源电极层及漏电极层的导电膜445，例如可以使用含有选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。此外，还可以采用在Al、Cu等的金属膜的下侧和上侧的一方或双方层叠Ti、Mo、W等高熔点金属膜或它们的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)的结构。另外，作为用于源电极层及漏电极层的导电膜445，也可以使用导电金属氧化物。作为导电金属氧化物，可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、铟锡氧化物(In2O3-SnO2，简单地称为ITO)、铟锌氧化物(In2O3-ZnO)或使它们的金属氧化物材料包含氧化硅的材料。
通过光刻工序在导电膜445上形成抗蚀剂掩模448a、448b，并且选择性地进行蚀刻，该蚀刻使用包含卤素的气体447，来形成源电极层405a及漏电极层405b(参照图1C)。在形成源电极层405a及漏电极层405b之后去除抗蚀剂掩模448a、448b。
作为形成抗蚀剂掩模448a、448b时的曝光，可以使用紫外线、KrF激光或ArF激光。在后面形成的晶体管440的沟道长度L取决于在氧化物半导体膜403上相邻的源电极层405a的下端部与漏电极层405b的下端部之间的间隔宽度。另外，当进行曝光以使沟道长度L短于25nm时，优选使用波长极短即几nm至几十nm的超紫外线(Extreme Ultraviolet)进行形成抗蚀剂掩模448a、448b时的曝光。利用超紫外线的曝光的分辨率高且聚焦深度大。因此，也可以将后面形成的晶体管的沟道长度L设定为10nm以上且1000nm以下，这样可以实现电路的工作速度的高速化。
此外，为了缩减用于光刻工序的光掩模数及工序数，也可以使用通过透过的光成为多种强度的曝光掩模的多级灰度掩模形成的抗蚀剂掩模进行蚀刻工序。由于使用多级灰度掩模形成的抗蚀剂掩模成为具有多种厚度的形状，且通过进行蚀刻进一步改变形状，因此可以用于加工为不同图案的多个蚀刻工序。由此，可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。从而，可以减少光掩模数，并且还可以减少与其对应的光刻工序数，所以能够实现工序的简化。
在本实施方式中，使用包含卤素的气体447进行导电膜445的蚀刻。作为包含卤素的气体447可以使用含有氯的气体，例如可以使用含有氯(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)、四氯化碳(CCl4)等的气体。另外，作为包含卤素的气体447可以使用含有氟的气体，例如可以使用含有四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等的气体。另外，可以使用对上述气体添加有氦(He)或氩(Ar)等的稀有气体的气体等。
作为蚀刻方法，可以使用平行平板型RIE(Reactive Ion Etching，反应离子蚀刻)法或ICP蚀刻法。适当地调节蚀刻条件(施加到线圈型电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，以便能够蚀刻为所希望的加工形状。
在本实施方式中，作为导电膜445使用通过溅射法形成的100nm厚的钛膜、400nm厚的铝膜及100nm厚的钛膜的叠层。通过利用干蚀刻法对作为导电膜445的钛膜、铝膜及钛膜的叠层进行蚀刻，形成源电极层405a及漏电极层405b。
在本实施方式中，在以第一蚀刻条件对上层的钛膜及铝膜的两层进行蚀刻之后，以第二蚀刻条件对下层的钛膜进行蚀刻。注意，第一蚀刻条件为：利用蚀刻气体(BCl3∶Cl2＝750sccm∶150sccm)；偏压功率为1500W；ICP电源功率为0W；压力为2.0Pa。第二蚀刻条件为：利用蚀刻气体(BCl3∶Cl2＝700sccm∶100sccm)；偏压功率为750W；ICP电源功率为0W；压力为2.0Pa。
在形成源电极层405a及漏电极层405b的蚀刻工序中，蚀刻材料(蚀刻气体或蚀刻溶液)的残留物残留在氧化物半导体膜表面及其附近。上述残留物会导致泄漏电流等晶体管的电特性的劣化或变动。另外，有如下担忧：包含在蚀刻材料中的元素混入到氧化物半导体膜403中，或者附着到氧化物半导体膜403上，从而对晶体管的特性有不良影响。
残留物包括蚀刻材料(蚀刻气体或蚀刻溶液)、被进行加工的导电膜445、包含在暴露于蚀刻材料的氧化物半导体膜403中的元素以及该元素的化合物。例如，在形成源电极层及漏电极层的蚀刻工序中适当地使用包含卤素的气体，此时，残留物包含卤素类杂质(卤素或卤化物)。
作为残留物，例如可以举出氯、氟、硼、磷、铝、铁或碳等。另外，残留物有时也包括导电膜445、包含在暴露于蚀刻材料的氧化物半导体膜403中的金属元素(例如，铟、镓或锌)、金属元素的卤化物以及金属元素的氧化物等。另外，残留物有时也包括包含在抗蚀剂掩模448a、448b中的元素。
在本实施方式中，在形成源电极层405a及漏电极层405b的蚀刻工序中使用包含卤素的气体447，由此所残留的残留物是卤素(本实施方式中的氯)类杂质(卤素或卤化物)。另外，当如本实施方式那样作为包含卤素的气体447还使用硼时，所残留的残留物还包含硼或含有硼的化合物。另外，当作为蚀刻材料使用将磷酸、醋酸及硝酸混合而成的溶液时，残留物包含磷等。
因此，在形成源电极层405a及漏电极层405b之后，进行去除源电极层405a与漏电极层405b之间的氧化物半导体膜403表面及其附近的残留物的工序(参照图1D)。残留物去除工序可以通过使用水或碱性溶液的处理或者等离子体处理进行。例如，可以适当地采用使用水或TMAH溶液的处理或者使用氧、一氧化二氮或稀有气体(典型为氩)的等离子体处理等。另外，也可以进行使用稀释氢氟酸的处理。另外，去除残留物的工序有如下效果：去除附着到氧化物半导体膜403表面的残留物(在本实施方式中，主要是指卤素或卤化物)。
另外，优选的是，当进行导电膜445的蚀刻工序及残留物去除工序时，使蚀刻条件最适化以防止氧化物半导体膜403被蚀刻而被分断。但是，很难获得仅对导电膜445进行蚀刻而完全不对氧化物半导体膜403进行蚀刻的条件，当对导电膜445进行蚀刻时，也有时氧化物半导体膜403的只有一部分被蚀刻，而氧化物半导体膜403成为具有槽部(凹部)的氧化物半导体膜。
通过上述工序，可以制造本实施方式的晶体管440。
在本实施方式中，在源电极层405a、漏电极层405b上形成与氧化物半导体膜403接触的成为保护绝缘膜的绝缘膜407(参照图1E)。
作为绝缘膜407，至少将其厚度形成为1nm以上，并可以适当地采用溅射法等的不使水、氢等杂质混入到绝缘膜407的方法来形成。当绝缘膜407包含氢时，有如下忧虑：因该氢侵入到氧化物半导体膜403或该氢抽出氧化物半导体膜中的氧而发生氧化物半导体膜403的背沟道的低电阻化(n型化)，而形成寄生沟道。因此，为了使绝缘膜407成为尽量不包含氢的膜，在成膜方法中不使用氢是十分重要的。
作为绝缘膜407，典型地可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镓膜、氮化硅膜、氮化铝膜、氮氧化硅膜或氮氧化铝膜等无机绝缘膜的单层或叠层。
当作为脱水化或脱氢化处理进行加热工序时，优选对氧化物半导体膜403供应氧。通过对氧化物半导体膜403供应氧，可以填补膜中的氧缺损。
在本实施方式中，将绝缘膜407用作供应源而进行向氧化物半导体膜403的氧供应，因此示出作为绝缘膜407使用包含氧的氧化物绝缘膜(例如，氧化硅膜、氧氮化硅膜)的例子。当将绝缘膜407用作氧的供应源时，通过绝缘膜407采用包含大量(过剩)的氧的膜(优选为包括与结晶状态时的化学计量组成相比氧含量过剩的区域的膜)，可以将氧绝缘膜407适当地用作氧的供应源。
在本实施方式中，作为绝缘膜407，通过溅射法形成300nm厚的氧化硅膜。将成膜时的衬底温度设定为室温以上且300℃以下，即可。在本实施方式中设定为100℃。可以在稀有气体(典型的是氩)气氛下、氧气气氛下或稀有气体和氧的混合气氛下，通过溅射法形成氧化硅膜。此外，作为靶材可以使用氧化硅靶材或硅靶材。例如，可以在包含氧的气氛下使用硅靶材并通过溅射法来形成氧化硅膜。
与形成氧化物半导体膜403时同样，为了去除残留在绝缘膜407的成膜室内的水分，优选使用吸附型的真空泵(低温泵等)。可以降低在使用低温泵排气的成膜室中形成的绝缘膜407所包含的杂质的浓度。此外，作为用来去除残留在绝缘膜407的成膜室内的水分的排气装置，也可以采用配备有冷阱的涡轮分子泵。
作为当形成绝缘膜407时使用的溅射气体，优选使用去除了氢、水等杂质的高纯度气体。
接着，在其一部分(沟道形成区)接触于绝缘膜407的状态下，对氧化物半导体膜403进行加热工序。
将加热工序的温度设定为250℃以上且700℃以下、400℃以上且700℃以下或者低于衬底的应变点。例如，将衬底放进加热处理装置的一种的电炉中，且在氮气气氛下以250℃对氧化物半导体膜进行1小时的加热工序。
该加热工序可以使用与进行脱水化或脱氢化处理的加热工序相同的加热方法及加热装置。
在减压、氮、氧、超干燥空气(使用CRDS(cavity ring-down laser spectroscopy：光腔衰荡光谱法)方式的露点仪来测定时的水分量为20ppm(露点换算为-55℃)以下，优选为1ppm以下，更优选为10ppb以下的空气)、或者稀有气体(氩、氦等)的气氛下进行加热工序，即可。但是，上述氮、氧、超干燥空气、稀有气体等的气氛优选不包含水、氢等。此外，优选将引入到加热处理装置中的氮、氧、稀有气体的纯度设定为6N(99.9999％)以上，优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。
此外，因为在氧化物半导体膜403和包含氧的绝缘膜407接触的状态下进行加热工序，所以可以从包含氧的绝缘膜407将由于杂质的排除工序而同时减少的构成氧化物半导体膜403的主要成分材料之一的氧供给到氧化物半导体膜403。
另外，还可以在绝缘膜407上设置高致密度的无机绝缘膜。例如，利用溅射法在绝缘膜407上形成氧化铝膜。通过提高氧化铝膜的致密度(膜密度为3.2g/cm3以上，优选为3.6g/cm3以上)，可以对晶体管440赋予稳定的电特性。膜密度可以利用卢瑟福背散射分析(RBS，Rutherford Backscattering Spectrometry)或X射线反射(XRR，X-Ray reflection)等测定。
可用于设置在晶体管440上的保护绝缘膜的氧化铝膜具有高遮断效果(阻挡效果)，即，不使氢、水分等杂质及氧这两者透过膜的效果。
因此，氧化铝膜用作一种保护膜，该保护膜防止在制造工序中及制造工序后导致电特性变动的氢、水分等杂质混入到氧化物半导体膜403并且防止从氧化物半导体膜403释放氧化物半导体的主要构成材料的氧。
此外，为了降低起因于晶体管440的表面凹凸，也可以形成平坦化绝缘膜。作为平坦化绝缘膜，可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂等的有机材料。此外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)等。另外，也可以层叠多个由上述材料形成的绝缘膜来形成平坦化绝缘膜。
例如，作为平坦化绝缘膜可以形成1500nm厚的丙烯酸树脂膜。丙烯酸树脂膜可以利用涂布法涂布丙烯酸树脂之后进行烧结(例如在氮气氛下以250℃进行1小时的烧结)来形成。
可以在形成平坦化绝缘膜之后进行加热处理。例如，在氮气氛下以250℃进行1小时的加热处理。
如此，可以在形成晶体管440之后进行加热处理。另外，加热处理可以多次进行。
如上所述，由于通过进行去除残留物的工序可以防止氧化物半导体膜403表面及其附近被残留物污染，所以可以在具有底栅结构的反交错晶体管的晶体管440的半导体装置中将氧化物半导体膜403表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的面密度设定为1×1013atoms/cm2以下(优选设定为1×1012atoms/cm2以下)。另外，可以将氧化物半导体膜403表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。
另外，起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的浓度可以利用SIMS(Secondary Ion Mass Spectrometry：二次离子质谱分析技术)等方法估计。
由此，可以提供包括使用氧化物半导体膜403的具有稳定电特性的晶体管440且可靠性高的半导体装置。另外，可以通过提高可靠性高的半导体装置的成品率来提高生产率。
实施方式2
在本实施方式中，参照图2A至图2E说明半导体装置及半导体装置的制造方法的其他方式。与上述实施方式相同的部分或者具有与上述实施方式类似的功能的部分可以用上述实施方式类似的方法形成。与上述实施方式相同或类似的工序可以用上述实施方式类似的方法进行。因此，省略其反复说明。此外，省略相同部分的详细说明。
图2E所示的晶体管430是底栅结构的晶体管之一，该晶体管也被称为反交错晶体管。另外，图2A至图2E是晶体管430的沟道长度方向的截面图。
如图2E所示，包括晶体管430的半导体装置在具有绝缘表面的衬底400上具有栅电极层401、栅极绝缘膜402、氧化物半导体膜403、源电极层405a及漏电极层405b。另外，设置有覆盖晶体管430的绝缘膜407。
图2A至图2E示出具有晶体管430的半导体装置的制造方法的一个例子。
在衬底400上形成导电膜441(参照图2A)。导电膜441可以使用钼、钛、钽、钨、铝、铜、铬、钕、钪等的金属材料或以这些材料为主要成分的合金材料形成。此外，作为导电膜441，可以使用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜、镍硅化物等硅化物膜。导电膜441既可以是单层结构，又可以是叠层结构。
另外，作为导电膜441的材料可以使用包含氧化钨的铟氧化物、包含氧化钛的铟氧化物、铟锡氧化物、包含氧化钛的铟锡氧化物、添加有氧化硅的铟锡氧化物、铟锌氧化物或包含氧化钨的铟锌氧化物等导电材料。此外，也可以采用上述导电材料与上述金属材料的叠层结构。
在本实施方式中，作为导电膜441通过溅射法形成100nm厚的钨膜。
利用光刻工序在导电膜441上形成抗蚀剂掩模442，对该抗蚀剂掩模442选择性地进行蚀刻来形成栅电极层401(参照图2B)。在形成栅电极层401之后，去除抗蚀剂掩模442。导电膜441的蚀刻可以采用干蚀刻和湿蚀刻中的一方或双方。
在本实施方式中，使用包含卤素的气体443进行导电膜441的蚀刻。作为包含卤素的气体443可以使用含有氯的气体，例如可以使用含有氯(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)、四氯化碳(CCl4)等的气体。另外，作为包含卤素的气体443可以使用含有氟的气体，例如可以使用含有四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等的气体。另外，可以使用对上述气体添加有氦(He)或氩(Ar)等的稀有气体的气体等。
作为蚀刻方法，可以使用平行平板型RIE法或ICP蚀刻法。适当地调节蚀刻条件(施加到线圈型电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，以便能够蚀刻为所希望的加工形状。
在本实施方式中，利用干蚀刻对导电膜441进行蚀刻工序，并采用如下条件：作为包含卤素的气体443使用包含四氟化碳、氯及氧的气体(CF4∶Cl2∶O2＝25sccm∶25sccm∶10sccm)；偏置功率为150W；ICP电源功率为500W；以及压力为1.0Pa。
在形成栅电极层401的蚀刻工序中，蚀刻材料(蚀刻气体或蚀刻溶液)的残留物残留在栅电极层401表面及其附近。栅电极层表面的包含在上述残留物中的杂质会导致栅极绝缘膜402对电压的耐受性的劣化(耐压下降)，从而在栅电极层401与源电极层405a或漏电极层405b之间产生泄漏电流。由此，导致晶体管的电特性的变动及劣化。
残留物包括蚀刻材料(蚀刻气体或蚀刻溶液)、包含在被进行加工的导电膜441中的元素以及该元素的化合物。例如，在形成栅电极层401的蚀刻工序中适当地使用包含卤素的气体，此时，残留物包含卤素类杂质(卤素或卤化物)。
作为残留物，例如可以举出氯、氟、硼、磷、铝、铁或碳等。另外，残留物有时也包括包含在导电膜441中的金属元素、金属元素的卤化物以及金属元素的氧化物等。另外，残留物有时也包括包含在抗蚀剂掩模442中的元素。
在本实施方式中，在形成栅电极层401的蚀刻工序中使用包含卤素的气体443，由此所残留的残留物是卤素(本实施方式中的氯)类杂质(卤素或卤化物)。另外，当作为蚀刻材料使用将磷酸、醋酸及硝酸混合而成的溶液时，残留物包含磷等。
因此，在形成栅电极层401之后，进行去除栅电极层401表面及其附近的残留物的工序(参照图2C)。残留物去除工序可以通过使用水或碱性溶液的处理或者等离子体处理进行。例如，可以适当地采用使用水或TMAH溶液的处理或者使用氧、一氧化二氮或稀有气体(典型为氩)的等离子体处理等。另外，也可以进行使用稀释氢氟酸的处理。
接着，在栅电极层401上形成栅极绝缘膜402。在本实施方式中，通过高密度等离子体CVD法形成200nm厚的氧氮化硅膜。
在栅极绝缘膜402上形成氧化物半导体膜403(参照图2D)。在本实施方式中，作为氧化物半导体膜403通过利用装有AC电源的溅射装置的溅射法形成35nm厚的In-Ga-Zn类氧化物膜(IGZO膜)。在本实施方式中，使用原子数比为In∶Ga∶Zn＝1∶1∶1(1/3∶1/3∶1/3)的In-Ga-Zn类氧化物靶材。另外，成膜条件如下：氧及氩气氛下(氧流量比率为50％)；压力为0.6Pa；电源功率为5kW；衬底温度为170℃。该成膜条件下的成膜速度为16nm/min。
也可以对氧化物半导体膜403进行用来去除过剩的氢(包括水或羟基)(脱水化或脱氢化)的加热处理。在本实施方式中，将衬底引入到加热处理装置之一的电炉中，在氮气氛下以450℃对氧化物半导体膜403进行1小时的加热处理，并且在氮及氧气氛下以450℃对其进行1小时的加热处理。
接着，在栅电极层401、栅极绝缘膜402及氧化物半导体膜403上形成导电膜，并对该导电膜进行蚀刻来形成源电极层405a及漏电极层405b。作为导电膜的蚀刻，可以使用干蚀刻和湿蚀刻中的一方或双方。
在本实施方式中，通过溅射法层叠100nm厚的钛膜、400nm厚的铝膜及100nm厚的钛膜，并通过干蚀刻法对钛膜、铝膜及钛膜的叠层进行蚀刻来形成源电极层405a及漏电极层405b。
通过上述工序，制造本实施方式的晶体管430。
在本实施方式中，在源电极层405a、漏电极层405b上形成与氧化物半导体膜403接触的成为保护绝缘膜的绝缘膜407(参照图2E)。例如，通过CVD法形成400nm厚的氧氮化硅膜。另外，也可以在形成保护绝缘膜之后进行加热处理。例如，在氮气氛下以300℃进行1小时的加热处理。
此外，为了降低起因于晶体管430的表面凹凸，也可以形成平坦化绝缘膜。
例如，作为平坦化绝缘膜可以在保护绝缘膜上形成1500nm厚的丙烯酸树脂膜。丙烯酸树脂膜可以利用涂布法涂布丙烯酸树脂之后进行烧结(例如在氮气氛下以250℃进行1小时的烧结)来形成。
可以在形成平坦化绝缘膜之后进行加热处理。例如，在氮气氛下以250℃进行1小时的加热处理。
如上所述，由于可以防止栅电极层401表面及其附近被残留物污染，所以可以在具有底栅结构的反交错晶体管的晶体管420的半导体装置中将栅电极层401表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的面密度设定为1×1013atoms/cm2以下(优选设定为1×1012atoms/cm2以下)。另外，可以将栅电极层401表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。
因此，可以提供包括使用氧化物半导体膜403的具有稳定电特性的晶体管430且可靠性高的半导体装置。另外，可以通过提高可靠性高的半导体装置的成品率来提高生产率。
实施方式3
在本实施方式中，参照图3A至图3F说明半导体装置及半导体装置的制造方法的其他方式。与上述实施方式相同的部分或者具有与上述实施方式类似的功能的部分可以用上述实施方式类似的方法形成。与上述实施方式相同或类似的工序可以用上述实施方式类似的方法进行。因此，省略其反复说明。此外，省略相同部分的详细说明。
图3F所示的晶体管420是底栅结构的晶体管之一，该晶体管也被称为反交错晶体管。另外，图3A至图3F是晶体管420的沟道长度方向的截面图。
如图3F所示，包括晶体管420的半导体装置在具有绝缘表面的衬底400上具有栅电极层401、栅极绝缘膜402、氧化物半导体膜403、源电极层405a及漏电极层405b。另外，设置有覆盖晶体管420的绝缘膜407。
图3A至图3F示出具有晶体管420的半导体装置的制造方法的一个例子。
在具有绝缘表面的衬底400上形成导电膜。导电膜可以使用钼、钛、钽、钨、铝、铜、铬、钕、钪等的金属材料或以这些材料为主要成分的合金材料形成。此外，作为导电膜，可以使用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜、镍硅化物等硅化物膜。导电膜既可以是单层结构，又可以是叠层结构。
另外，作为导电膜的材料可以使用包含氧化钨的铟氧化物、包含氧化钛的铟氧化物、铟锡氧化物、包含氧化钛的铟锡氧化物、添加有氧化硅的铟锡氧化物、铟锌氧化物或包含氧化钨的铟锌氧化物等导电材料。此外，也可以采用上述导电材料与上述金属材料的叠层结构。
在本实施方式中，作为导电膜通过溅射法形成100nm厚的钨膜。
利用光刻工序在导电膜上形成抗蚀剂掩模，对该抗蚀剂掩模选择性地进行蚀刻来形成栅电极层401(参照图3A)。在形成栅电极层401之后，去除抗蚀剂掩模。导电膜的蚀刻可以采用干蚀刻和湿蚀刻中的一方或双方。
在本实施方式中，使用包含卤素的气体进行导电膜的蚀刻。作为包含卤素的气体可以使用含有氯的气体，例如可以使用含有氯(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)、四氯化碳(CCl4)等的气体。另外，作为包含卤素的气体可以使用含有氟的气体，例如可以使用含有四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等的气体。另外，可以使用对上述气体添加有氦(He)或氩(Ar)等的稀有气体的气体等。
作为蚀刻方法，可以使用平行平板型RIE法或ICP蚀刻法。适当地调节蚀刻条件(施加到线圈型电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，以便能够蚀刻为所希望的加工形状。
在本实施方式中，利用干蚀刻对导电膜进行蚀刻工序，并采用如下蚀刻条件：作为包含卤素的气体使用包含四氟化碳、氯及氧的气体(CF4∶Cl2∶O2＝25sccm∶25sccm∶10sccm)；偏置功率为150W；ICP电源功率为500W；以及压力为1.0Pa。
在形成栅电极层401的蚀刻工序中，蚀刻材料(蚀刻气体或蚀刻溶液)的残留物残留在栅电极层401表面及其附近。栅电极层表面的包含在上述残留物中的杂质会导致栅极绝缘膜402的耐压下降，从而在栅电极层401与源电极层405a或漏电极层405b之间产生泄漏电流。由此，导致晶体管的电特性的变动及劣化。
残留物包括蚀刻材料(蚀刻气体或蚀刻溶液)、包含在被进行加工的导电膜中的元素以及该元素的化合物。例如，在形成栅电极层401的蚀刻工序中适当地使用包含卤素的气体，此时，残留物包含卤素类杂质(卤素或卤化物)。
作为残留物，例如可以举出氯、氟、硼、磷、铝、铁或碳等。另外，残留物有时也包括包含在导电膜中的金属元素、金属元素的卤化物以及金属元素的氧化物等。另外，残留物有时也包括包含在抗蚀剂掩模中的元素。
在本实施方式中，在形成栅电极层401的蚀刻工序中使用包含卤素的气体，由此所残留的残留物是卤素(本实施方式中的氯)类杂质(卤素或卤化物)。另外，当作为蚀刻材料使用将磷酸、醋酸及硝酸混合而成的溶液时，残留物包含磷等。
因此，在形成栅电极层401之后，进行去除栅电极层401表面及其附近的残留物的工序(参照图3B)。残留物去除工序可以通过使用水或碱性溶液的处理或者等离子体处理进行。例如，可以适当地采用使用水或TMAH溶液的处理或者使用氧、一氧化二氮或稀有气体(典型为氩)的等离子体处理等。另外，也可以进行使用稀释氢氟酸的处理。
接着，在栅电极层401上形成栅极绝缘膜402。在本实施方式中，通过高密度等离子体CVD法形成200nm厚的氧氮化硅膜。
在栅极绝缘膜402上形成氧化物半导体膜403(参照图3C)。在本实施方式中，作为氧化物半导体膜403通过利用装有AC电源的溅射装置的溅射法形成35nm厚的In-Ga-Zn类氧化物膜(IGZO膜)。在本实施方式中，使用原子数比为In∶Ga∶Zn＝1∶1∶1(1/3∶1/3∶1/3)的In-Ga-Zn类氧化物靶材。另外，成膜条件如下：氧及氩气氛下(氧流量比率为50％)；压力为0.6Pa；电源功率为5kW；衬底温度为170℃。该成膜条件下的成膜速度为16nm/min。
也可以对氧化物半导体膜403进行用来去除过剩的氢(包括水或羟基)(脱水化或脱氢化)的加热处理。在本实施方式中，将衬底引入到加热处理装置之一的电炉中，在氮气氛下以450℃对氧化物半导体膜403进行1小时的加热处理，并且在包含氮及氧的气氛下以450℃对其进行1小时的加热处理。
接着，在栅电极层401、栅极绝缘膜402及氧化物半导体膜403上形成成为源电极层及漏电极层的导电膜。
作为该导电膜，使用能够承受在后面进行的加热处理的材料。作为用于源电极层及漏电极层的导电膜，例如可以使用含有选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。此外，还可以采用在Al、Cu等的金属膜的下侧和上侧的一方或双方层叠Ti、Mo、W等高熔点金属膜或它们的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)的结构。另外，作为用于源电极层及漏电极层的导电膜，也可以使用导电金属氧化物。作为导电金属氧化物，可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、铟锡氧化物(In2O3-SnO2，简单地称为ITO)、铟锌氧化物(In2O3-ZnO)或使它们的金属氧化物材料包含氧化硅的材料。
通过光刻工序在导电膜上形成抗蚀剂掩模，并且选择性地进行蚀刻，来形成源电极层405a及漏电极层405b(参照图3D)。在形成源电极层405a及漏电极层405b之后去除抗蚀剂掩模。
在本实施方式中，使用包含卤素的气体进行导电膜的蚀刻。作为包含卤素的气体可以使用含有氯的气体，例如可以使用含有氯(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)、四氯化碳(CCl4)等的气体。另外，作为包含卤素的气体可以使用含有氟的气体，例如可以使用含有四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等的气体。另外，可以使用对上述气体添加有氦(He)或氩(Ar)等的稀有气体的气体等。
作为蚀刻方法，可以使用平行平板型RIE法或ICP蚀刻法。适当地调节蚀刻条件(施加到线圈型电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，以便能够蚀刻为所希望的加工形状。
在本实施方式中，作为导电膜使用通过溅射法形成的100nm厚的钛膜、400nm厚的铝膜及100nm厚的钛膜的叠层。作为导电膜的蚀刻，利用干蚀刻法对钛膜、铝膜及钛膜的叠层进行蚀刻来形成源电极层405a及漏电极层405b。
在本实施方式中，在以第一蚀刻条件对上层的钛膜及铝膜的两层进行蚀刻之后，以第二蚀刻条件对下层的钛膜进行蚀刻。注意，第一蚀刻条件为：利用蚀刻气体(BCl3∶Cl2＝750sccm∶150sccm)；偏压功率为1500W；ICP电源功率为0W；压力为2.0Pa。第二蚀刻条件为：利用蚀刻气体(BCl3∶Cl2＝700sccm∶100sccm)；偏压功率为750W；ICP电源功率为0W；压力为2.0Pa。
在形成源电极层405a及漏电极层405b的蚀刻工序中，蚀刻材料(蚀刻气体或蚀刻溶液)的残留物残留在氧化物半导体膜表面及其附近。上述残留物会导致泄漏电流等晶体管的电特性的劣化或变动。另外，有如下担忧：包含在蚀刻材料中的元素混入到氧化物半导体膜403中，或者附着到氧化物半导体膜403上，从而对晶体管的特性有不良影响。
残留物包括蚀刻材料(蚀刻气体或蚀刻溶液)、被进行加工的导电膜、包含在暴露于蚀刻材料的氧化物半导体膜403中的元素以及该元素的化合物。例如，在形成源电极层及漏电极层的蚀刻工序中适当地使用包含卤素的气体，此时，残留物包含卤素类杂质(卤素或卤化物)。
作为残留物，例如可以举出氯、氟、硼、磷、铝、铁或碳等。另外，残留物有时也包括导电膜、包含在暴露于蚀刻材料的氧化物半导体膜403中的金属元素(例如，铟、镓或锌)、金属元素的卤化物以及金属元素的氧化物等。另外，残留物有时也包括包含在抗蚀剂掩模中的元素。
在本实施方式中，在形成源电极层405a及漏电极层405b的蚀刻工序中使用包含卤素的气体，由此所残留的残留物是卤素(本实施方式中的氯)类杂质(卤素或卤化物)。另外，当如本实施方式那样作为包含卤素的气体还使用硼时，所残留的残留物还包含硼或含有硼的化合物。另外，当作为蚀刻材料使用将磷酸、醋酸及硝酸混合而成的溶液时，残留物包含磷等。
因此，在形成源电极层405a及漏电极层405b之后，进行去除源电极层405a与漏电极层405b之间的氧化物半导体膜403表面及其附近的残留物的工序(参照图3E)。残留物去除工序可以通过使用水或碱性溶液的处理或者等离子体处理进行。例如，可以适当地采用使用水或TMAH溶液的处理或者使用氧、一氧化二氮或稀有气体(典型为氩)的等离子体处理等。另外，也可以进行使用稀释氢氟酸的处理。另外，去除残留物的工序有如下效果：去除附着到氧化物半导体膜403表面的残留物(在本实施方式中，主要是指卤素或卤化物)。
通过上述工序，制造本实施方式的晶体管420。
在本实施方式中，在源电极层405a、漏电极层405b上形成与氧化物半导体膜403接触的成为保护绝缘膜的绝缘膜407(参照图3F)。例如，通过CVD法形成400nm厚的氧氮化硅膜。另外，也可以在形成保护绝缘膜之后进行加热处理。例如，在氮气氛下以300℃进行1小时的加热处理。
此外，为了降低起因于晶体管430的表面凹凸，也可以形成平坦化绝缘膜。
例如，作为平坦化绝缘膜可以在保护绝缘膜上形成1500nm厚的丙烯酸树脂膜。丙烯酸树脂膜可以利用涂布法涂布丙烯酸树脂之后进行烧结(例如在氮气氛下以250℃进行1小时的烧结)来形成。
可以在形成平坦化绝缘膜之后进行加热处理。例如，在氮气氛下以250℃进行1小时的加热处理。
如上所述，由于可以防止栅电极层401表面、氧化物半导体膜403表面及其附近被残留物污染，所以可以在具有底栅结构的反交错晶体管的晶体管420的半导体装置中将氧化物半导体膜403表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的面密度设定为1×1013atoms/cm2以下(优选设定为1×1012atoms/cm2以下)。另外，将栅电极层401表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的面密度设定为1×1013atoms/cm2以下(优选设定为1×1012atoms/cm2以下)。
另外，可以将氧化物半导体膜403表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。可以将栅电极层401表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。
因此，可以提供包括使用氧化物半导体膜403的具有稳定电特性的晶体管420且可靠性高的半导体装置。另外，可以通过提高可靠性高的半导体装置的成品率来提高生产率。
实施方式4
通过使用实施方式1至3中任一个所示的晶体管可以制造具有显示功能的半导体装置(也称为显示装置)。此外，通过将包括晶体管的驱动电路的一部分或全部与像素部一体地形成在相同的衬底上，可以形成系统整合型面板(system-on-panel)。
在图4A中，以围绕设置在第一衬底4001上的像素部4002的方式设置密封剂4005，使用第二衬底4006进行密封。在图4A中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外，供应到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC(Flexible printed circuit：柔性印刷电路)4018a、4018b供应。
在图4B和图4C中，以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002、扫描线驱动电路4004与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。在图4B和图4C中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003。在图4B和图4C中，供应到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC4018供应。
此外，图4B和图4C示出另行形成信号线驱动电路4003并且将该信号线驱动电路4003安装到第一衬底4001的实例，但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装，又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG(ChipOn Glass，玻璃上芯片)方法、引线键合方法或者TAB(Tape Automated Bonding，卷带式自动接合)方法等。图4A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子，图4B是通过COG方法安装信号线驱动电路4003的例子，而图4C是通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括显示元件为密封状态的面板和在该面板中安装有包括控制器的IC等状态的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。
另外，显示装置还包括：安装有诸如FPC、TAB胶带或TCP的连接器的模块；在TAB胶带或TCP的端部设置有印刷线路板的模块；或者通过COG方式将IC(集成电路)直接安装到显示元件的模块。
此外，设置在第一衬底上的像素部及扫描线驱动电路具有多个晶体管，可以应用实施方式1至3中任一个所示的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件将由电流或电压控制亮度的元件包括在其范畴内，具体而言，包括无机EL(Electro Luminescence，电致发光)、有机EL等。此外，也可以应用电子墨水等由于电作用而改变对比度的显示媒介。
另外，参照图4A至图6B对半导体装置的一个方式进行说明。图6A和图6B相当于沿着图4B的线M-N的截面图。
如图4A、图4B、图4C、图6A及图6B所示，半导体装置包括连接端子电极4015及端子电极4016，连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC4018(FPC4018a、FPC4018b)所具有的端子。
连接端子电极4015由与第一电极层4030相同的导电膜形成，并且，端子电极4016由与晶体管4010、晶体管4011的栅电极层相同的导电膜形成。
此外，设置在第一衬底4001上的像素部4002、扫描线驱动电路4004具有多个晶体管，在图6A及图6B中例示像素部4002所包括的晶体管4010、扫描线驱动电路4004所包括的晶体管4011。在图6A中，在晶体管4010、晶体管4011上设置有绝缘膜4020，在图6B中还设置有绝缘膜4021。
作为晶体管4010、晶体管4011，可以使用实施方式1至3中任一个所示的晶体管。在本实施方式中示出应用晶体管的例子，该晶体管使用与实施方式1所示的晶体管440相同的结构及制造方法而得到。
在与实施方式1所示的晶体管440同样的结构及制造方法的晶体管4010、晶体管4011的制造中，在形成源电极层及漏电极层之后，进行去除源电极层与漏电极层之间的氧化物半导体膜表面及其附近的残留物的工序。残留物去除工序可以通过使用水或碱性溶液的处理或者等离子体处理进行。例如，可以适当地采用使用水或TMAH溶液的处理或者使用氧、一氧化二氮或稀有气体(典型为氩)的等离子体处理等。另外，也可以进行使用稀释氢氟酸的处理。
另外，如实施方式2所示，也可以在形成栅电极层之后进行去除栅电极层表面及其附近的起因于蚀刻工序的残留物的工序。另外，如实施方式3所示，也可以在形成栅电极层之后进行去除栅电极层表面及其附近的残留物的工序，在形成源电极层及漏电极层之后进行去除氧化物半导体膜表面及其附近的残留物的工序。
由于可以防止氧化物半导体膜表面及其附近被残留物污染，所以可以在晶体管4010、晶体管4011中将氧化物半导体膜表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的面密度设定为1×1013atoms/cm2以下(优选设定为1×1012atoms/cm2以下)。另外，可以将氧化物半导体膜表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。
因此，作为图4A至图4C及图6A和图6B所示的本实施方式的使用氧化物半导体膜且具有稳定的电特性的晶体管4010、晶体管4011的半导体装置，可以提供可靠性高的晶体管。另外，可以通过提高可靠性高的半导体装置的成品率来提高生产率。
此外，也可以在与驱动电路用晶体管4011的氧化物半导体膜的沟道形成区重叠的位置还设置导电层。通过将导电层设置在与氧化物半导体膜的沟道形成区重叠的位置，可以进一步降低偏压温度(BT)试验前后的晶体管4011的阈值电压的变化量。此外，导电层的电位既可以与晶体管4011的栅电极层的电位相同，又可以不同，并且，该导电层还可以用作第二栅电极层。此外，导电层的电位也可以为GND或0V，或者该导电层还可以处于浮动状态。
此外，该导电层还具有遮蔽外部的电场的功能，即不使外部的电场作用到内部(包括晶体管的电路部)的功能(尤其是，遮蔽静电的静电遮蔽功能)。利用导电层的遮蔽功能，可以防止由于静电等外部的电场的影响而使晶体管的电特性变动。
设置在像素部4002中的晶体管4010电连接到显示元件，而构成显示面板。显示元件只要能够进行显示就没有特别的限制，而可以使用各种各样的显示元件。
图6A示出作为显示元件使用液晶元件的液晶显示装置的例子。在图6A中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。另外，以夹持液晶层4008的方式设置有用作取向膜的绝缘膜4032、绝缘膜4033。第二电极层4031设置在第二衬底4006一侧，第一电极层4030和第二电极层4031夹着液晶层4008而层叠。
此外，间隔物4035是通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制液晶层4008的膜厚(液晶盒间隙(cell gap))而设置的。另外，也可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料(液晶组成物)根据条件而呈现胆甾相、近晶相、立方相、手征向列相、均质相等。
另外，也可以作为液晶层4008使用不使用取向膜的呈现蓝相的液晶组成物。此时，液晶层4008与第一电极层4030及第二电极层4031接触。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。蓝相可以使用混合液晶及手性试剂的液晶组成物呈现。此外，为了扩大呈现蓝相的温度范围，对呈现蓝相的液晶组成物添加聚合性单体及聚合引发剂等，进行高分子稳定化的处理来可以形成液晶层。由于呈现蓝相的液晶组成物的响应时间短，并且其具有光学各向同性，所以不需要取向处理，且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。从而，可以提高液晶显示装置的生产率。在使用氧化物半导体膜的晶体管中，晶体管的电特性因静电的影响而有可能显著地变动而越出设计范围。因此，将呈现蓝相的液晶组成物用于具有使用氧化物半导体膜的晶体管的液晶显示装置是更有效的。
此外，液晶材料的固有电阻为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。另外，本说明书中的固有电阻的值为在20℃测量的值。
考虑到配置在像素部中的晶体管的漏电流等而设定设置在液晶显示装置中的存储电容器的大小使得能够在所定的期间中保持电荷。可以考虑到晶体管的截止电流等设定存储电容器的大小。通过使用具有本说明书所公开的氧化物半导体膜的晶体管，设置具有各像素中的液晶电容的1/3以下，优选为1/5以下的电容大小的存储电容器，就足够了。
使用本说明书所公开的氧化物半导体膜的晶体管可以降低截止状态下的电流值(截止电流值)。因此，可以延长图像信号等电信号的保持时间，在电源的导通状态下也可以延长写入间隔。因此，可以降低刷新工作的频度，所以可以达到抑制耗电量的效果。
此外，使用本说明书所公开的氧化物半导体膜的晶体管可以得到较高的场效应迁移率，所以能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于液晶显示装置，可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以可以缩减半导体装置的部件数。另外，在像素部中也通过使用能够进行高速驱动的晶体管，可以提供高质量的图像。
液晶显示装置可以采用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面内转换)模式、FFS(Fringe Field Switching，边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell，轴对称排列微单元)模式、OCB(OpticalCompensated Birefringence，光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal，铁电性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal，反铁电性液晶)模式等。
此外，也可以使用常黑型液晶显示装置，例如采用垂直配向(VA)模式的透过型液晶显示装置。作为垂直配向模式，列举几个例子，例如可以使用MVA(Multi-DomainVertical Alignment：多象限垂直取向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV(Advanced Super View)模式等。另外，也可以用于VA型液晶显示装置。VA型液晶显示装置是控制液晶显示面板的液晶分子的排列的一种方式。VA型液晶显示装置是在不被施加电压时液晶分子朝向垂直于面板的方向的方式。此外，也可以使用将像素(pixel)分成几个区域(子像素)且使分子分别倒向不同方向的被称为多畴化或多畴设计的方法。
此外，在显示装置中，适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，作为当进行彩色显示时在像素中控制的颜色因素，不局限于RGB(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，也可以采用RGBW(W表示白色)或对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种颜色以上的颜色。另外，也可以按每个颜色因素的点使其显示区的大小不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于单色显示的显示装置。
此外，作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区分，一般地，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括具有发光性的有机化合物的层，以使电流流过。并且，通过这些载流子(电子及空穴)重新结合，具有发光性的有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。本实施方式示出作为发光元件使用有机EL元件的例子。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主重新结合型发光。薄膜型无机EL元件具有一种结构，其中，发光层夹在介电层之间，并且该夹着发光层的介电层由电极夹住，其发光机理是利用金属离子的内壳层电子跃迁的定域型发光(localized type light emission)。另外，这里作为发光元件使用有机EL元件进行说明。
为了取出发光，使发光元件的一对电极中的至少一个具有透光性即可。并且，在衬底上形成晶体管及发光元件，作为发光元件，有：从与衬底相反一侧的表面取出发光的顶部发射；从衬底一侧的表面取出发光的底部发射；以及从衬底一侧及与衬底相反一侧的表面取出发光的双面发射结构的发光元件，可以应用上述任一种发射结构的发光元件。
图5A、图5B及图6B示出作为显示元件使用发光元件的发光装置的例子。
图5A是发光装置的平面图，图5B是沿着图5A中的锁链线V1-W1、V2-W2及V3-W3切断的截面。另外，在图5A的平面图中，未图示电致发光层542及第二电极层543。
图5A和图5B所示的发光装置在衬底500上具有晶体管510、电容元件520及布线层交叉部530，其中晶体管510与发光元件540电连接。另外，图5A和图5B示出经过衬底500提出发光元件540所发射的光的下面发射型结构的发光装置。
作为晶体管510，可以使用实施方式1至实施方式3中任一个所示的晶体管。在本实施方式中示出使用与实施方式1所示的晶体管440相同的结构及制造方法的晶体管的例子。
晶体管510包含栅电极层511a、511b、栅极绝缘膜502、氧化物半导体膜512以及用作源电极层或漏电极层的导电层513a、513b。
在与实施方式1所示的晶体管440同样的结构及制造方法的晶体管510的制造中，在形成用作源电极层及漏电极层的导电层513a、513b之后，进行去除用作源电极层及漏电极层的导电层513a、513b之间的氧化物半导体膜512表面及其附近的残留物的工序。残留物去除工序可以通过使用水或碱性溶液的处理或者等离子体处理进行。例如，可以适当地采用使用水或TMAH溶液的处理或者使用氧、一氧化二氮或稀有气体(典型为氩)的等离子体处理等。另外，也可以进行使用稀释氢氟酸的处理。
另外，如实施方式2所示，也可以在形成栅电极层511a、511b之后进行去除栅电极层511a、511b表面及其附近的起因于蚀刻工序的残留物的工序。另外，如实施方式3所示，也可以在形成栅电极层511a、511b之后进行去除栅电极层511a、511b表面及其附近的残留物的工序，在形成导电层513a、513b之后进行去除氧化物半导体膜512表面及其附近的残留物的工序。
由于可以防止氧化物半导体膜512表面及其附近被残留物污染，所以可以在晶体管510中将氧化物半导体膜512表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的面密度设定为1×1013atoms/cm2以下(优选设定为1×1012atoms/cm2以下)。另外，可以将氧化物半导体膜512表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。
因此，作为图5A和图5B所示的本实施方式的使用氧化物半导体膜512且具有稳定的电特性的晶体管510的半导体装置，可以提供可靠性高的半导体装置。另外，可以通过提高可靠性高的半导体装置的成品率来提高生产率。
电容元件520包含导电层521a、521b、栅极绝缘膜502、氧化物半导体膜522及导电层523，其中由导电层521a、521b及导电层523夹持栅极绝缘膜502及氧化物半导体膜522。
布线层交叉部530是栅电极层511a、511b与导电层533的交叉部，栅电极层511a、511b与导电层533隔着栅极绝缘膜502交叉。
在本实施方式中，作为栅电极层511a及导电层521a使用30nm厚的钛膜，作为栅电极层511b及导电层521b使用200nm厚的铜薄膜。由此，栅电极层为钛膜与铜薄膜的叠层结构。
氧化物半导体膜512、522使用25nm厚的IGZO膜。
在晶体管510、电容元件520及布线层交叉部530上形成有层间绝缘膜504，并且在层间绝缘膜504上的与发光元件540重叠的区域中设置有滤色片层505。在层间绝缘膜504及滤色片层505上设置有用作平坦化绝缘膜的绝缘膜506。
在绝缘膜506上设置有包含依次叠层第一电极层541、电致发光层542及第二电极层543的叠层结构的发光元件540。在到达导电层513a的形成在绝缘膜506及层间绝缘膜504中的开口中第一电极层541与导电层513a接触，由此实现发光元件540与晶体管510的电连接。另外，以覆盖第一电极层541的一部分及该开口的方式设置有隔壁507。
层间绝缘膜504可以使用利用等离子体CVD法形成的200nm以上且600nm以下厚的氧氮化硅膜。另外，绝缘膜506可以使用1500nm厚的光敏丙烯酸树脂膜，隔壁507可以使用1500nm厚的光敏聚酰亚胺膜。
作为滤色片层505，例如可以使用彩色的透光树脂。作为彩色的透光树脂，可以使用感光或非感光有机树脂。优选使用感光有机树脂层，因为可以缩减抗蚀剂掩模的数量来简化工序。
彩色是指除了黑、灰、白等的无彩色之外的颜色，滤色片层使用只透过被着色的彩色光的材料来形成。至于彩色，可以使用红色、绿色、蓝色等。另外，还可以使用青色(cyan)、品红色(magenta)、黄色(yellow)等。只透过被着色的彩色光意味着滤色片层中的透过光在彩色光的波长中具有峰值。滤色层片考虑所包含的着色材料的浓度与光的透过率的关系以适当地控制最适合的膜厚度即可。例如，可以滤色片层505的膜厚度为1500nm以上且2000nm以下。
在图6B所示的发光装置中，作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。另外，发光元件4513的结构是第一电极层4030、场致发光层4511、第二电极层4031的叠层结构，但是，不局限于所示结构。根据从发光元件4513取出的光的方向等，可以适当地改变发光元件4513的结构。
隔壁4510、507使用有机绝缘材料或无机绝缘材料形成。尤其是，优选使用感光树脂材料，在第一电极层4030、541上形成开口部，并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511、542可以使用一个层构成，也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513、540中，也可以在第二电极层4031、543及隔壁4510、507上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
也可以使用蒸镀法形成覆盖发光元件4513、540的包含有机化合物的层，以防止氧、氢、水分、二氧化碳等侵入到发光元件4513、540中。
此外，在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充材料4514并被密封。如此，为了不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。
作为填充材料4514，除了氮或氩等惰性气体以外，也可以使用紫外线固化树脂、热固化树脂，可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作为填充材料使用氮，即可。
另外，如果需要，则也可以在发光元件的射出表面上适当地设置诸如偏振片、或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板，λ/2板)、滤色片等的光学薄膜。此外，也可以在偏振片或者圆偏振片上设置防反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光而可以降低眩光的处理。
此外，作为显示装置，也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优势：与纸同样的易读性；其耗电量比其他显示装置的耗电量低；形状薄且轻。
作为电泳显示装置，可以想到各种各样的形式，但是它是包括具有正电荷的第一粒子和具有负电荷的第二粒子的多个微胶囊分散在溶剂或溶质中，并且，通过对微胶囊施加电场，使微胶囊中的粒子彼此移动到相对方向，以只显示集合在一侧的粒子的颜色的装置。另外，第一粒子或第二粒子包括染料，当没有电场时不移动。此外，第一粒子的颜色和第二粒子的颜色不同(包括无色)。
这样，电泳显示装置是利用介电常数高的物质移动到高电场区域，即所谓的介电泳效应(dielectrophoretic effect)的显示器。
分散有上述微囊的溶剂被称为电子墨水，并且该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色片、具有色素的粒子来进行彩色显示。
此外，作为微囊中的第一粒子及第二粒子，使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料或这些材料的复合材料即可。
此外，作为电子纸，也可以应用使用旋转球(twisting ball)显示方式的显示装置。旋转球显示方式是如下方法，即将分别涂为白色和黑色的球形粒子配置在作为用于显示元件的电极层的第一电极层与第二电极层之间，使第一电极层与第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
另外，在图4A至图6B中，作为第一衬底4001、500、第二衬底4006，除了玻璃衬底以外，也可以使用柔性的衬底。例如，可以使用具有透光性的塑料衬底等。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纤维强化塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，若不需要透光性，则也可以使用铝或不锈钢等的金属衬底(金属薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄片。
在本实施方式中，作为绝缘膜4020使用氧化铝膜。绝缘膜4020可以通过溅射法或等离子体CVD法形成。
在氧化物半导体膜上作为绝缘膜4020设置的氧化铝膜具有高遮断效果(阻挡效果)，即不使氢、水分等杂质及氧这两者透过膜的效果。
因此，氧化铝膜用作保护膜，而防止在制造工序中及制造之后成为变动的主要原因的氢、水分等杂质混入到氧化物半导体膜，并防止从氧化物半导体膜释放作为构成氧化物半导体的主要成分材料的氧。
另外，作为用作平坦化绝缘膜的绝缘膜4021、506，可以使用丙烯酸树脂、聚酰亚胺、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等具有耐热性的有机材料。此外，除了上述有机材料以外，也可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜来形成绝缘膜。
对绝缘膜4021、506的形成方法没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)、刮刀、辊涂机、幕式涂布机、刮刀式涂布机等来形成绝缘膜4021、506。
显示装置通过使来自光源或显示元件的光透过来进行显示。因此，设置在光透过的像素部中的衬底、绝缘膜、导电膜等薄膜全都对可见光的波长区域的光具有透光性。
关于对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等)，可以根据取出光的方向、设置电极层的地方以及电极层的图案结构选择透光性、反射性。
作为第一电极层4030、541、第二电极层4031、543，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物(以下表示为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物、石墨烯等具有透光性的导电材料。
此外，第一电极层4030、541、第二电极层4031、543可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、其合金或其金属氮化物中的一种或多种来形成。
在本实施方式中，图5A和图5B所示的发光装置具有下面发射型结构，所以第一电极层541具有透光性，而第二电极层543具有反射性。因此，当将金属膜用于第一电极层541时，优选将金属膜形成得薄，以并使其具有透光性。另外，当将具有透光性的导电膜用于第二电极层543时，优选将具有反射性的导电膜层叠在其上。
此外，第一电极层4030、541、第二电极层4031、543可以使用包括导电高分子(也称为导电聚合体)的导电组成物来形成。作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的两种以上构成的共聚物或其衍生物等。
此外，由于晶体管容易被静电等破坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
如上所述，通过应用实施方式1至3中任一个所示的晶体管，可以提供具有各种各样的功能的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式5
通过使用实施方式1至3中任一个所示的晶体管，可以制造具有读取对象物的信息的图像传感器功能的半导体装置。
图7A示出具有图像传感器功能的半导体装置的一个例子。图7A是光电传感器的等效电路，而图7B是示出光电传感器的一部分的截面图。
光电二极管602的一个电极电连接到光电二极管复位信号线658，而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器参考信号线672，而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659，晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意，在本说明书的电路图中，为了使使用氧化物半导体膜的晶体管一目了然，将使用氧化物半导体膜的晶体管的符号表示为“OS”。在图7A中，晶体管640和晶体管656可以应用实施方式1至3中任一个所示的晶体管，是使用氧化物半导体膜的晶体管。在本实施方式中示出应用晶体管的例子，该晶体管使用与实施方式1所示的晶体管440相同的结构及制造方法而得到。
图7B是示出光电传感器中的光电二极管602和晶体管640的截面图，其中在具有绝缘表面的衬底601(TFT衬底)上设置有用作传感器的光电二极管602和晶体管640。通过使用粘合层608，在光电二极管602和晶体管640上设置有衬底613。
在晶体管640上设置有绝缘膜631、层间绝缘膜633以及层间绝缘膜634。光电二极管602设置在层间绝缘膜633上，并且光电二极管602具有如下结构：在形成于层间绝缘膜633上的电极层641a、641b和设置在层间绝缘膜634上的电极层642之间从层间绝缘膜633一侧按顺序层叠有第一半导体膜606a、第二半导体膜606b及第三半导体膜606c。
电极层641b与形成在层间绝缘膜634中的导电层643电连接，并且电极层642通过电极层641a与导电层645电连接。导电层645与晶体管640的栅电极层电连接，并且光电二极管602与晶体管640电连接。
在此，例示一种pin型光电二极管，其中层叠用作第一半导体膜606a的具有p型导电型的半导体膜、用作第二半导体膜606b的高电阻的半导体膜(i型半导体膜)、用作第三半导体膜606c的具有n型导电型的半导体膜。
第一半导体膜606a是p型半导体膜，而可以由包含赋予p型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第13族的杂质元素(例如，硼(B))的半导体材料气体通过等离子体CVD法来形成第一半导体膜606a。作为半导体材料气体，可以使用硅烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散法或离子注入法将杂质元素引入到该非晶硅膜。优选在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、气相生长法或溅射法等。优选将第一半导体膜606a的厚度设定为10nm以上且50nm以下。
第二半导体膜606b是i型半导体膜(本征半导体膜)，而可以由非晶硅膜形成。为了形成第二半导体膜606b，通过等离子体CVD法使用半导体材料气体来形成非晶硅膜。作为半导体材料气体，可以使用硅烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相生长法、溅射法等形成第二半导体膜606b。优选将第二半导体膜606b的厚度设定为200nm以上且1000nm以下。
第三半导体膜606c是n型半导体膜，而可以由包含赋予n型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第15族的杂质元素(例如，磷(P))的半导体材料气体通过等离子体CVD法形成第三半导体膜606c。作为半导体材料气体，可以使用硅烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散法或离子注入法将杂质元素引入到该非晶硅膜。优选在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、气相生长法或溅射法等。优选将第三半导体膜606c的厚度设定为20nm以上且200nm以下。
此外，第一半导体膜606a、第二半导体膜606b以及第三半导体膜606c也可以不使用非晶半导体形成，而使用多晶半导体或微晶半导体(Semi Amorphous Semiconductor：SAS)形成。
此外，由于光电效应生成的空穴的迁移率低于电子的迁移率，因此当p型半导体膜侧的表面用作光接收面时，pin型光电二极管具有较好的特性。这里示出将光电二极管602从形成有pin型光电二极管的衬底601的面接收的光转换为电信号的例子。此外，来自其导电型与用作光接收面的半导体膜一侧相反的半导体膜一侧的光是干扰光，因此，电极层优选使用具有遮光性的导电膜。另外，也可以将n型半导体膜侧的表面用作光接收面。
通过使用绝缘材料且根据材料使用溅射法、等离子体CVD法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)等，来可以形成绝缘膜631、层间绝缘膜633及层间绝缘膜634。
作为绝缘膜631，可以使用无机绝缘材料，诸如氧化硅层、氧氮化硅层、氧化铝层、氧氮化铝层等氧化物绝缘膜、氮化硅层、氮氧化硅层、氮化铝层、氮氧化铝层等氮化物绝缘膜的单层或叠层。
在本实施方式中，作为绝缘膜631使用氧化铝膜。绝缘膜631可以通过溅射法或等离子体CVD法形成。
在氧化物半导体膜上作为绝缘膜631设置的氧化铝膜具有高遮断效果(阻挡效果)，即不使氢、水分等杂质及氧的双方透过膜的效果。
因此，氧化铝膜用作保护膜，而防止在制造工序中及制造之后成为变动原因的氢、水分等杂质混入到氧化物半导体膜，并防止从氧化物半导体膜释放作为构成氧化物半导体的主要成分材料的氧。
作为层间绝缘膜633、层间绝缘膜634，优选采用用作减少表面凹凸的平坦化绝缘膜的绝缘膜。作为层间绝缘膜633、层间绝缘膜634，例如可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂、聚酰胺或环氧树脂等具有耐热性的有机绝缘材料。除了上述有机绝缘材料之外，也可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等的单层或叠层。
通过检测入射到光电二极管602的光，可以读取检测对象的信息。另外，在读取检测对象的信息时，可以使用背光灯等的光源。
在与实施方式1所示的晶体管440同样的结构及制造方法的晶体管640的制造中，在形成源电极层及漏电极层之后，进行去除源电极层与漏电极层之间的氧化物半导体膜表面及其附近的残留物的工序。残留物去除工序可以通过使用水或碱性溶液的处理或者等离子体处理进行。例如，可以适当地采用使用水或TMAH溶液的处理或者使用氧、一氧化二氮或稀有气体(典型为氩)的等离子体处理等。另外，也可以进行使用稀释氢氟酸的处理。
另外，如实施方式2所示，也可以在形成栅电极层之后进行去除栅电极层表面及其附近的起因于蚀刻工序的残留物的工序。另外，如实施方式3所示，也可以在形成栅电极层之后进行去除栅电极层表面及其附近的残留物的工序，在形成源电极层及漏电极层之后进行去除氧化物半导体膜表面及其附近的残留物的工序。
由于可以防止氧化物半导体膜表面及其附近被残留物污染，所以可以在晶体管640中将氧化物半导体膜表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的面密度设定为1×1013atoms/cm2以下(优选设定为1×1012atoms/cm2以下)。另外，可以将氧化物半导体膜表面的起因于蚀刻工序的杂质(典型为卤素(例如氯、氟)、硼、磷、铝、铁或碳)的浓度设定为5×1018atoms/cm3以下(优选设定为1×1018atoms/cm3以下)。
因此，作为本实施方式的使用氧化物半导体膜且具有稳定的电特性的晶体管640的半导体装置，可以提供可靠性高的晶体管。另外，可以通过提高可靠性高的半导体装置的成品率来提高生产率。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式6
可以将本说明书所公开的半导体装置应用于多种电子设备(包括游戏机)。作为电子设备，可以举出电视装置(也称为电视或电视接收机)、用于计算机等的显示器、数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、移动信息终端、声音再现装置、游戏机(弹子机、投币机等)、框体游戏机等。图8A至图8C示出这些电子设备的具体例子。
图8A示出具有显示部的桌子9000。在桌子9000中，框体9001组装有显示部9003，利用显示部9003可以显示图像。另外，在此示出利用四个腿部9002支撑框体9001的结构。另外，框体9001具有用来供应电力的电源供应线9005。
将实施方式1至实施方式5中的任一所示的半导体装置可以应用于显示部9003，由此可以对电子设备赋予高可靠性。
显示部9003具有触屏输入功能。当用指头等接触显示于桌子9000的显示部9003中的显示按钮9004时，可以进行屏面操作或信息输入。并且当使桌子具有能够与其他家电产品进行通讯的功能或能够控制其他家电产品的功能时，可以将显示部9003用作通过屏面操作控制其他家电产品的控制装置。例如，通过使用实施方式5所示的具有图像传感器功能的半导体装置，可以使显示部9003具有触屏输入功能。
另外，利用设置于框体9001的铰链也可以将显示部9003的屏面以垂直于地板的方式立起来，从而也可以将桌子9000用作电视装置。虽然如果在小房间里设置大屏面的电视装置则自由使用的空间变小，然而，如果在桌子内安装有显示部则可以有效地利用房间的空间。
图8B示出电视装置9100。在电视装置9100中，框体9101组装有显示部9103。利用显示部9103可以显示图像。此外，在此示出利用支架9105支撑框体9101的结构。
可以通过利用框体9101所具备的操作开关、另外提供的遥控操作机9110进行电视装置9100的操作。通过利用遥控操作机9110所具备的操作键9109，可以进行频道及音量的操作，并可以对在显示部9103上显示的映像进行操作。此外，也可以采用在遥控操作机9110中设置显示从该遥控操作机9110输出的信息的显示部9107的结构。
图8B所示的电视装置9100具备接收机及调制解调器等。电视装置9100可以利用接收机接收一般的电视广播。再者，电视装置9100通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
将实施方式1至实施方式5中的任一所示的半导体装置可以应用于显示部9103、9107，由此可以对电视装置及遥控操作机赋予高可靠性。
图8C示出计算机，该计算机包括主体9201、框体9202、显示部9203、键盘9204、外部连接端口9205、定位装置9206等。
将实施方式1至实施方式5中的任一所示的半导体装置可以应用于显示部9203，由此可以提供高可靠性计算机。
图9A和图9B是能够进行折叠的平板终端。图9A示出打开的状态。平板终端包含框体9630、显示部9631a、显示部9631b、显示模式切换开关9034、电源开关9035、省电模式切换开关9036、卡子9033以及操作开关9038。
将实施方式1至实施方式5中的任一所示的半导体装置可以应用于显示部9631a及显示部9631b，由此可以对平板终端赋予高可靠性。
在显示部9631a中，可以将其一部分用作触摸屏的区域9632a，并且可以通过接触所显示的操作键9638来输入数据。此外，作为一个例子，显示部9631a的一半只具有显示的功能，并且另一半具有触摸屏的功能，但是不局限于该结构。也可以采用显示部9631a的整个区域具有触摸屏的功能的结构。例如，可以使显示部9631a的全面显示键盘按钮来将其用作触摸屏，并且将显示部9631b用作显示画面。
此外，在显示部9631b中与显示部9631a同样，也可以将其一部分用作触摸屏的区域9632b。此外，通过使用指头或触屏笔等接触触摸屏上的键盘显示切换按钮9639的位置上，可以在显示部9631b上显示键盘按钮。
此外，也可以对触摸屏的区域9632a和触摸屏的区域9632b同时进行触摸输入。
另外，显示模式切换开关9034能够进行竖屏显示和横屏显示等显示的方向的切换以及黑白显示和彩色显示的切换等。根据通过平板终端所内置的光传感器所检测的使用时的外光的光量，省电模式切换开关9036可以使显示的亮度设定为最适合的亮度。平板终端除了光传感器以外还可以内置陀螺仪和加速度传感器等检测倾斜度的传感器等的其他检测装置。
此外，图9A示出显示部9631b的显示面积与显示部9631a的显示面积相同的例子，但是不局限于此，既可以一方的尺寸和另一方的尺寸不同又可以它们的显示质量有差异。例如可以使用显示部9631a和9631b中的一方能够进行比另一方更高精细度的显示的显示面板。
图9B示出合上的状态，并且平板终端包括框体9630、太阳能电池9633、充放电控制电路9634、电池9635以及DCDC转换器9636。此外，在图9B中，作为充放电控制电路9634的一个例子示出具有电池9635和DCDC转换器9636的结构。
此外，平板终端能够进行折叠，因此不使用时可以合上框体9630。因此，可以保护显示部9631a和显示部9631b，而可以提供一种具有良好的耐久性且从长期使用的观点来看具有良好的可靠性的平板终端。
此外，图9A和图9B所示的平板终端还可以具有如下功能：显示各种各样的信息(静态图像、动态图像、文字图像等)；将日历、日期或时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑的触摸输入；通过各种各样的软件(程序)控制处理等。
通过利用安装在平板终端的表面上的太阳能电池9633，可以将电力供应到触摸屏、显示部或图像信号处理部等。注意，由于可以将太阳能电池9633设置在框体9630的一面或双面，所以可以高效地对电池9635进行充电。另外，当作为电池9635使用锂离子电池时，有可以实现小型化等的优点。
另外，参照图9C所示的方框图对图9B所示的充放电控制电路9634的结构和工作进行说明。图9C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部9631，电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应图9B所示的充放电控制电路9634。
首先，说明在利用外光使太阳能电池9633发电时的工作的例子。使用DCDC转换器9636对太阳能电池所产生的电力进行升压或降压以使它成为用来对电池9635进行充电的电压。并且，当利用来自太阳能电池9633的电力使显示部9631工作时使开关SW1导通，并且，利用转换器9637将其升压或降压到显示部9631所需要的电压。另外，可以采用当不进行显示部9631中的显示时，使开关SW1截止且使开关SW2导通来对电池9635进行充电的结构。
注意，作为发电单元的一个例子示出太阳能电池9633，但是不局限于此，也可以使用压电元件(piezoelectric element)或热电转换元件(珀耳帖元件(Peltier element))等其他发电单元进行电池9635的充电。例如，也可以使用以无线(不接触)的方式能够收发电力来进行充电的无线电力传输模块或组合其他充电方法进行充电。
本实施方式所示的结构或方法等可以与其他的实施方式所示的结构或方法等适当地组合而实施。
实施例1
在本实施例中，示出对金属膜表面及氧化物半导体膜表面进行残留物去除工序的结果。
作为样品的氧化物半导体膜，通过使用In∶Ga∶Zn＝3∶1∶2[原子数比]的氧化物靶材的溅射法，在硅衬底上形成厚度为50nm的IGZO膜。成膜条件为如下：氩气及氧气(氩∶氧＝30sccm∶15sccm)气氛；压力为0.4Pa；电源功率为0.5kW；以及衬底温度为200℃。
接着，利用干蚀刻法对氧化物半导体膜进行蚀刻处理(蚀刻条件：蚀刻气体(BCl3∶Cl2＝60seem∶20sccm)；ICP电源功率为450W；偏置功率为100W；以及压力为1.9Pa)来制造样品A-1。
在进行蚀刻处理之后还进行水处理，来制造样品A-2。
通过对水处理之后的IGZO膜进行使用氧的等离子体处理(条件：气体(02＝300sccm)；电源功率为1800W；压力为66.5Pa；以及3分钟)，来制造样品B-1。通过对水处理之后的IGZO膜进行使用一氧化二氮的等离子体处理(条件：气体(N2O＝200sccm)；电源功率为100W；电源频率为27MHz；压力为40Pa；衬底温度为350℃；以及25分钟)，来制造样品B-2。通过对水处理之后的IGZO膜进行使用TMAH溶液的处理(条件：50℃；以及60秒钟)，来制造样品B-3。通过对水处理之后的IGZO膜进行使用过氧化氢氨水(H2O∶氨∶过氧化氢水＝2∶2∶5)的处理(条件：室温；以及10秒钟)，来制造样品B-4。通过对水处理之后的IGZO膜进行使用氧的等离子体处理(条件：气体(02＝200sccm)；电源功率为100W；电源频率为27MHz；压力为40Pa；衬底温度为350℃；以及2分钟)，来制造样品B-5。注意，样品B-1与样品B-5是处理条件彼此不同的使用氧的等离子体处理。
表1及表2示出通过全反射X射线荧光(Total Reflection X-ray Fluorescence)分析测量A-1、A-2、B-1至B-5的样品的膜表面的氯的面密度的结果。
[表1]
[表2]
从表1及表2可以确认到：在进行干蚀刻之后不进行残留物去除工序的A-1中，IGZO膜的表面的氯的面密度大幅度增加，但是在进行干蚀刻之后进行水处理的A-2中，减轻IGZO膜表面的氯的面密度的增加。
再者，从表1及表2可以确认到：在作为残留物去除工序分别进行使用一氧化二氮的等离子体处理、使用TMAH溶液的处理、使用过氧化氢氨水的处理或使用氧的等离子体处理的B-1至B-5中，在进行残留物去除工序之后，IGZO膜表面的氯的面密度低于1×1013atoms/cm2，从而进一步去除氯而抑制氯的面密度的增加。
接着，作为样品的金属膜，利用溅射法在玻璃衬底上形成厚度为200nm的钨(W)膜(成膜条件：在氩(80sccm)气氛下；压力为0.8Pa；电源功率为1kW；以及衬底温度为230℃)。
接着，利用干蚀刻法对钨膜进行大约50nm厚的蚀刻处理(蚀刻条件：蚀刻气体(CF4∶Cl2∶O2＝25sccm∶25sccm∶10sccm)；ICP电源功率为500W；偏置功率为100W；以及压力为1.0Pa)。
在进行蚀刻处理之后进行水处理。
通过对水处理之后的钨膜进行使用氧的等离子体处理(条件：气体(O2＝300sccm)；电源功率为1800W；压力为66.5Pa；以及3分钟)，来制造样品C-1。通过对水处理之后的钨膜进行使用一氧化二氮的等离子体处理(条件：气体(N2O＝200sccm)；电源功率为100W；电源频率为27MHz；压力为40Pa；衬底温度为350℃；以及25分钟)，来制造样品C-2。通过对水处理之后的钨膜进行使用TMAH溶液的处理(条件：50℃；以及60秒钟)，来制造样品C-3。通过对水处理之后的钨膜进行使用过氧化氢氨水(H2O∶氨∶过氧化氢水＝2∶2∶5)的处理(条件：室温；以及10秒钟)，来制造样品C-4。通过对水处理之后的钨膜进行使用氧的等离子体处理(条件：气体(O2＝200sccm)；电源功率为100W；电源频率为27MHz；压力为40Pa；衬底温度为350℃；以及2分钟)，来制造样品C-5。注意，样品C-1与样品C-5是处理条件彼此不同的使用氧的等离子体处理。
表3示出通过全反射X射线荧光分析测量C-1至C-5的样品的膜表面的氯的面密度的结果。
[表3]
从表3可以确认到：在进行干蚀刻、水处理之后作为残留物去除工序分别进行使用一氧化二氮的等离子体处理、使用TMAH溶液的处理、使用过氧化氢氨水的处理或使用氧的等离子体处理的C-1至C-5中，在进行残留物去除工序之后，钨膜表面的氯的面密度低于1×1013atoms/cm2，从而去除氯而抑制氯的面密度的增加。
从上述结果可以确认到：水处理、使用一氧化二氮的等离子体处理、使用TMAH溶液的处理、使用过氧化氢氨水的处理或使用氧的等离子体处理等的残留物去除工序有可以降低起因于蚀刻工序的膜表面的杂质浓度的效果。
符号说明
400 衬底
401 栅电极层
402 栅极绝缘膜
403 氧化物半导体膜
405a 源电极层
405b 漏电极层
407 绝缘膜
420 晶体管
430 晶体管
440 晶体管
441 导电膜
442 抗蚀剂掩模
443 气体
445 导电膜
447 气体
448a 抗蚀剂掩模
448b 抗蚀剂掩模
500 衬底
502 栅极绝缘膜
504 层间绝缘膜
505 滤色片层
506 绝缘膜
507 隔壁
510 晶体管
511a 栅电极层
511b 栅电极层
512 氧化物半导体膜
513a 导电层
513b 导电层
520 电容元件
521a 导电层
521b 导电层
522 氧化物半导体膜
523 导电层
530 布线层交叉部
533 导电层
540 发光元件
541 电极层
542 电致发光层
543 电极层
601 衬底
602 光电二极管
606a 半导体膜
606b 半导体膜
606c 半导体膜
608 粘合层
613 衬底
631 绝缘膜
633 层间绝缘膜
634 层间绝缘膜
640 晶体管
641a 电极层
641b 电极层
642 电极层
643 导电层
645 导电层
656 晶体管
658 光电二极管复位信号线
659 栅极信号线
671 光电传感器输出信号线
672 光电传感器参考信号线
4001 衬底
4002 像素部
4003 信号线驱动电路
4004 扫描线驱动电路
4005 密封剂
4006 衬底
4008 液晶层
4010 晶体管
4011 晶体管
4013 液晶元件
4015 连接端子电极
4016 端子电极
4018 FPC
4019 各向异性导电膜
4020 绝缘膜
4021 绝缘膜
4024 绝缘膜
4030 电极层
4031 电极层
4032 绝缘膜
4033 绝缘膜
4035 间隔物
4040 晶体管
4510 隔壁
4511 场致发光层
4513 发光元件
4514 填充材料
9000 桌子
9001 框体
9002 腿部
9003 显示部
9004 显示按钮
9005 电源供应线
9033 卡子
9034 开关
9035 电源开关
9036 开关
9038 操作开关
9100 电视装置
9101 框体
9103 显示部
9105 支架
9107 显示部
9109 操作键
9110 遥控操作机
9201 主体
9202 框体
9203 显示部
9204 键盘
9205 外部连接端口
9206 定位装置
9630 框体
9631 显示部
9631a 显示部
9631b 显示部
9632a 区域
9632b 区域
9633 太阳能电池
9634 充放电控制电路
9635 电池
9636 DCDC转换器
9637 转换器
9638 操作键
9639 按钮

Claims (5)

1.一种半导体装置，包括：
具有绝缘表面的衬底；
所述绝缘表面上的栅电极层；
所述栅电极层上的栅极绝缘膜；
所述栅极绝缘膜上的氧化物半导体膜；
所述氧化物半导体膜上的源电极层和漏电极层；以及
在与所述栅电极层重叠的所述氧化物半导体膜的区域上的并且接触于与所述栅电极层重叠的所述氧化物半导体膜的区域的绝缘膜，
其中，硼存在于所述氧化物半导体膜的表面上，所述表面与所述绝缘膜接触，并且
其中，所述硼的浓度为5×1018atoms/cm3以下。
2.根据权利要求1所述的半导体装置，其中，所述硼的所述浓度为1×1018atoms/cm3以下。
3.一种半导体装置，包括：
具有绝缘表面的衬底；
所述绝缘表面上的栅电极层；
所述栅电极层上的栅极绝缘膜；
所述栅极绝缘膜上的氧化物半导体膜；
所述氧化物半导体膜上的源电极层和漏电极层；以及
在与所述栅电极层重叠的所述氧化物半导体膜的区域上的并且接触于与所述栅电极层重叠的所述氧化物半导体膜的区域的绝缘膜，
其中，铝存在于所述氧化物半导体膜的表面上，所述表面与所述绝缘膜接触，并且
其中，所述铝的浓度为5×1018atoms/cm3以下。
4.根据权利要求3所述的半导体装置，其中，所述铝的所述浓度为1×1018atoms/cm3以下。
5. 根据权利要求1或3所述的半导体装置，
其中，所述氧化物半导体膜的侧表面与所述源电极层和所述漏电极层中的一个接触，并且
其中，所述绝缘膜位于所述源电极层和所述漏电极层上。
CN201710588496.2A 2011-10-19 2012-10-19 半导体装置及半导体装置的制造方法 Active CN107403808B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011230126 2011-10-19
JP2011-230126 2011-10-19
CN201210401500.7A CN103066112B (zh) 2011-10-19 2012-10-19 半导体装置及半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210401500.7A Division CN103066112B (zh) 2011-10-19 2012-10-19 半导体装置及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN107403808A true CN107403808A (zh) 2017-11-28
CN107403808B CN107403808B (zh) 2021-07-20

Family

ID=48108662

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710588496.2A Active CN107403808B (zh) 2011-10-19 2012-10-19 半导体装置及半导体装置的制造方法
CN201210401500.7A Active CN103066112B (zh) 2011-10-19 2012-10-19 半导体装置及半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210401500.7A Active CN103066112B (zh) 2011-10-19 2012-10-19 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (6) US8809855B2 (zh)
JP (5) JP6154596B2 (zh)
KR (5) KR20130043063A (zh)
CN (2) CN107403808B (zh)
TW (2) TWI669823B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190063A (zh) * 2018-07-02 2019-08-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
CN105702741B (zh) * 2011-09-29 2019-01-01 株式会社半导体能源研究所 半导体器件
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9029228B2 (en) 2011-10-19 2015-05-12 SunEdision Semiconductor Limited (UEN201334164H) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
US8884310B2 (en) * 2011-10-19 2014-11-11 Sunedison Semiconductor Limited (Uen201334164H) Direct formation of graphene on semiconductor substrates
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6045285B2 (ja) 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5933895B2 (ja) 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI621185B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2014175505A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP6106024B2 (ja) * 2013-05-21 2017-03-29 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法及び薄膜トランジスタ
TWI674671B (zh) * 2013-05-28 2019-10-11 日商新力股份有限公司 顯示裝置及電子機器
KR102511354B1 (ko) * 2015-06-16 2023-03-21 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법
WO2017058928A1 (en) 2015-10-01 2017-04-06 Sunedison Semiconductor Limited Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
JP2017085093A (ja) 2015-10-29 2017-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP4131339A3 (en) 2016-05-12 2023-02-15 GlobalWafers Co., Ltd. Direct formation of hexagonal boron nitride on silicon based dielectrics
KR102580063B1 (ko) * 2016-07-21 2023-09-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10062626B2 (en) 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP6805074B2 (ja) * 2017-05-12 2020-12-23 株式会社東芝 半導体装置の製造方法
DE112018004715T5 (de) * 2017-08-25 2020-06-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigefeld und Anzeigevorrichtung
FR3074608B1 (fr) * 2017-12-05 2019-12-06 Soitec Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat
KR102448843B1 (ko) * 2017-12-29 2022-09-28 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
CN110854304B (zh) * 2019-11-20 2021-03-26 云谷（固安）科技有限公司 显示面板的制备方法
DE102020132373A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Ferroelektrische speichervorrichtung und deren ausbildungsverfahren
JP2023036399A (ja) * 2021-09-02 2023-03-14 キオクシア株式会社 半導体装置及び半導体記憶装置と半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979800A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 集成电路中厚金属电感的制作方法
US20090047759A1 (en) * 2007-08-17 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102117767A (zh) * 2010-12-29 2011-07-06 上海大学 基于溶胶式全透明tft有源矩阵制造方法
TW201133788A (en) * 2009-08-07 2011-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Family Cites Families (191)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS60218847A (ja) * 1984-04-13 1985-11-01 Matsushita Electric Ind Co Ltd プラズマ処理方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585442B2 (ja) 1989-11-02 1997-02-26 株式会社日立製作所 被処理物の連続処理方法
EP0809283A3 (en) * 1989-08-28 1998-02-25 Hitachi, Ltd. Method of treating wafers
JP3170791B2 (ja) * 1990-09-11 2001-05-28 ソニー株式会社 Ａｌ系材料膜のエッチング方法
TW237562B (zh) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
JPH04261018A (ja) * 1990-12-27 1992-09-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH11224877A (ja) 1998-02-06 1999-08-17 Matsushita Electric Ind Co Ltd 基板処理方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6291085B1 (en) 1998-08-03 2001-09-18 The Curators Of The University Of Missouri Zinc oxide films containing P-type dopant and process for preparing same
US6342313B1 (en) 1998-08-03 2002-01-29 The Curators Of The University Of Missouri Oxide films and process for preparing same
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002110658A (ja) 2000-10-04 2002-04-12 Hitachi Ltd 半導体装置の製造方法及びその装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002185000A (ja) * 2000-12-15 2002-06-28 Casio Comput Co Ltd 薄膜トランジスタパネルの製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
TWI232991B (en) 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
JP4651929B2 (ja) 2002-11-15 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
US6956237B2 (en) * 2002-12-28 2005-10-18 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4399217B2 (ja) * 2003-09-10 2010-01-13 三菱電機株式会社 Ｔｆｔアレイ基板の製造方法
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
JP2005167019A (ja) 2003-12-03 2005-06-23 Sharp Corp トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US20060175290A1 (en) 2005-02-09 2006-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist stripping and de-charge method for metal post etching to prevent metal corrosion
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP3945782B2 (ja) 2005-09-06 2007-07-18 シチズン東北株式会社 半導体発光素子及びその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1764770A3 (en) 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
JP5057731B2 (ja) 2005-09-16 2012-10-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JPWO2007074775A1 (ja) * 2005-12-26 2009-06-04 日本電気株式会社 Ｎｍｏｓｆｅｔ及びその製造方法並びにｃｍｏｓｆｅｔ及びその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8242477B2 (en) 2007-01-12 2012-08-14 Synergx Technologies Inc. Bright field and dark field channels, used for automotive glass inspection systems
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
WO2008139859A1 (en) 2007-04-27 2008-11-20 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20100098409A (ko) 2007-11-22 2010-09-06 간또 가가꾸 가부시끼가이샤 에칭액 조성물
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8143093B2 (en) 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI508282B (zh) 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101499239B1 (ko) 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101827333B1 (ko) 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101760341B1 (ko) * 2008-09-19 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101740631B (zh) 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
JP2010128323A (ja) * 2008-11-28 2010-06-10 Sharp Corp アクティブマトリクス基板及び液晶表示装置
WO2010071183A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010245118A (ja) 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP5751762B2 (ja) * 2009-05-21 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
EP2445011B1 (en) 2009-06-18 2018-01-10 Sharp Kabushiki Kaisha Semiconductor device
KR101600887B1 (ko) 2009-07-06 2016-03-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI604594B (zh) * 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
CN102484140B (zh) 2009-09-04 2015-04-22 株式会社半导体能源研究所 半导体器件的制造方法
JP2011077116A (ja) * 2009-09-29 2011-04-14 Sharp Corp 配線構造およびそれを備えた表示装置
CN102549757A (zh) 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
KR20110037220A (ko) 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR102145488B1 (ko) 2009-10-09 2020-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101847656B1 (ko) 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102598285B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011068032A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20110066370A (ko) 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
US8119473B2 (en) * 2009-12-31 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature anneal for aluminum surface protection
SG182272A1 (en) * 2010-01-20 2012-08-30 Semiconductor Energy Lab Semiconductor device
KR20190038687A (ko) 2010-02-05 2019-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP5740169B2 (ja) * 2010-02-19 2015-06-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
KR102011259B1 (ko) 2010-02-26 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9000438B2 (en) 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
WO2011108382A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101929190B1 (ko) 2010-03-05 2018-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5209146B2 (ja) 2010-03-11 2013-06-12 シャープ株式会社 半導体装置およびその製造方法
KR101050466B1 (ko) 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 커패시터 및 그것을 구비한 유기 발광 표시 장치
JP5731244B2 (ja) 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5744366B2 (ja) * 2010-04-12 2015-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979800A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 集成电路中厚金属电感的制作方法
US20090047759A1 (en) * 2007-08-17 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TW201133788A (en) * 2009-08-07 2011-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
CN102117767A (zh) * 2010-12-29 2011-07-06 上海大学 基于溶胶式全透明tft有源矩阵制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190063A (zh) * 2018-07-02 2019-08-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US9620623B2 (en) 2017-04-11
KR20200125563A (ko) 2020-11-04
US11271115B2 (en) 2022-03-08
KR20220024320A (ko) 2022-03-03
US20220293794A1 (en) 2022-09-15
US8809855B2 (en) 2014-08-19
TWI578535B (zh) 2017-04-11
US20130099230A1 (en) 2013-04-25
JP2013102154A (ja) 2013-05-23
US20170213914A1 (en) 2017-07-27
US20240072172A1 (en) 2024-02-29
KR102174289B1 (ko) 2020-11-04
JP2021114615A (ja) 2021-08-05
TW201724526A (zh) 2017-07-01
KR20230034264A (ko) 2023-03-09
US20200194593A1 (en) 2020-06-18
US11817505B2 (en) 2023-11-14
JP2019165238A (ja) 2019-09-26
JP6154596B2 (ja) 2017-06-28
CN107403808B (zh) 2021-07-20
KR102505110B1 (ko) 2023-02-28
JP6867434B2 (ja) 2021-04-28
CN103066112B (zh) 2017-08-15
JP7467576B2 (ja) 2024-04-15
CN103066112A (zh) 2013-04-24
TWI669823B (zh) 2019-08-21
JP2023029921A (ja) 2023-03-07
KR20190100145A (ko) 2019-08-28
KR20130043063A (ko) 2013-04-29
US10535776B2 (en) 2020-01-14
US20140332807A1 (en) 2014-11-13
JP7187602B2 (ja) 2022-12-12
KR102363257B1 (ko) 2022-02-14
TW201324779A (zh) 2013-06-16
JP2017191946A (ja) 2017-10-19

Similar Documents

Publication Publication Date Title
CN103066112B (zh) 半导体装置及半导体装置的制造方法
JP6995936B2 (ja) 半導体装置
CN103065969B (zh) 半导体装置以及半导体装置的制造方法
JP6457573B2 (ja) 半導体装置
CN103066126B (zh) 半导体装置
CN103137496B (zh) 半导体装置及半导体装置的制造方法
CN103066128B (zh) 半导体装置以及半导体装置的制造方法
CN103035735B (zh) 半导体装置及半导体装置的制造方法
CN103178118B (zh) 半导体装置的制造方法
CN103035736B (zh) 半导体装置及其制造方法
CN103187262B (zh) 半导体装置及其制造方法
CN103107200B (zh) 半导体装置
TWI570925B (zh) 半導體裝置以及半導體裝置的製造方法
CN107068766A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant