CN103187262B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103187262B
CN103187262B CN201210577095.4A CN201210577095A CN103187262B CN 103187262 B CN103187262 B CN 103187262B CN 201210577095 A CN201210577095 A CN 201210577095A CN 103187262 B CN103187262 B CN 103187262B
Authority
CN
China
Prior art keywords
film
dielectric film
grid dielectric
oxide semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210577095.4A
Other languages
English (en)
Other versions
CN103187262A (zh
Inventor
肥塚纯
肥塚纯一
冈崎健
冈崎健一
保坂泰靖
池山辉正
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201710363391.7A priority Critical patent/CN107452751B/zh
Publication of CN103187262A publication Critical patent/CN103187262A/zh
Application granted granted Critical
Publication of CN103187262B publication Critical patent/CN103187262B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

本发明的课题之一是对使用氧化物半导体膜的晶体管赋予稳定的电特性，来制造一种可靠性高的半导体装置。在包括设置在具有绝缘表面的衬底上的底栅结构的反交错型晶体管的半导体装置中，在栅电极层与氧化物半导体膜之间至少设置第一栅极绝缘膜和第二栅极绝缘膜，进行450℃以上，优选为650℃以上的加热处理，然后形成氧化物半导体膜。通过在形成氧化物半导体膜之前进行450℃以上，优选为650℃以上的加热处理，可以抑制成为导致晶体管的电特性的降低或变动的主要原因的氢元素扩散到氧化物半导体膜中，所以可以对晶体管赋予稳定的电特性。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种使用氧化物半导体的半导体装置及其制造方法。
注意，在本说明书中，半导体装置是指能够通过利用半导体特性而工作的所有装置，因此，电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
如以液晶显示装置为代表那样，形成在玻璃衬底等上的晶体管多由非晶硅、多晶硅等构成。使用非晶硅的晶体管虽然其场效应迁移率低，但是可以对应于玻璃衬底的大面积化。另外，使用多晶硅的晶体管虽然其场效应迁移率高，但是具有不合适于玻璃衬底的大面积化的缺点。
近年来，除了使用硅的晶体管之外，使用氧化物半导体制造晶体管，并将其应用于电子装置和光装置的技术受到注目。例如，专利文献1及专利文献2公开了作为氧化物半导体使用氧化锌、In-Ga-Zn类氧化物来制造晶体管，并将该晶体管用于显示装置的像素的开关元件等的技术。
在氧化物半导体中，氢的一部分成为施主而释放出作为载流子的电子。当氧化物半导体中的载流子浓度高时，即使不对栅极施加电压，沟道也形成在晶体管中。也就是说，阈值电压向负方向漂移，难以控制阈值电压。
专利文献3公开了如下现象：当对氧化物半导体膜中添加氢时，导电率增高4至5位数左右。另外，也公开了如下现象：氢从与氧化物半导体膜接触的绝缘膜扩散到氧化物半导体膜中。
[专利文献1]日本专利申请公开2007-123861号公报；
[专利文献2]日本专利申请公开2007-96055号公报；
[专利文献3]日本专利申请公开2008-141119号公报。
发明内容
本发明的课题之一是对使用氧化物半导体膜的晶体管赋予稳定的电特性，来制造一种可靠性高的半导体装置。
在包括设置在具有绝缘表面的衬底上的底栅结构的反交错型晶体管的半导体装置中，在栅电极层与氧化物半导体膜之间至少设置第一栅极绝缘膜和第二栅极绝缘膜，进行450℃以上，优选为650℃以上的加热处理，然后形成氧化物半导体膜。
作为第一栅极绝缘膜，可以使用氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。第一栅极绝缘膜可以具有单层结构或叠层结构。将第一栅极绝缘膜的厚度设定为20nm以上且350nm以下。当作为衬底使用玻璃衬底时，第一栅极绝缘膜用作防止包含在玻璃衬底中的杂质的扩散的阻挡膜。另外，当作为栅电极层的材料使用铜等时，第一栅极绝缘膜用作抑制铜元素的扩散的阻挡膜。注意，氮化物绝缘膜包含氢元素，当由于形成氧化物半导体膜之后的加热处理等而氢元素从氮化物绝缘膜被释放，该氢元素扩散到氧化物半导体膜中时，该氢元素与氧化物半导体膜中的氧结合，成为H2O等而被释放，由此产生氧化物半导体膜中的氧缺损，有导致晶体管的电特性的降低或变动的忧虑。具体而言，有成为具有常导通的电特性的晶体管的忧虑。
通过在形成氧化物半导体膜之前进行450℃以上，优选为650℃以上的加热处理，可以抑制成为导致晶体管的电特性的降低或变动的主要原因的氢元素扩散到氧化物半导体膜中，所以可以对晶体管赋予稳定的电特性。
优选以刚成膜之后的第一栅极绝缘膜的膜中的氢浓度少的方式调节成膜条件。另外，优选以刚成膜之后的第二栅极绝缘膜的膜中的氢浓度也少的方式调节成膜条件。此外，优选在形成第二栅极绝缘膜之后进行450℃以上，优选为650℃以上的加热处理，来减少从膜中被释放的氢气体量。
另外，当形成氧化物半导体膜时，优选采用如下条件：使用多晶且相对密度（填充率）高的溅射靶材；当成膜时，将溅射靶材充分冷却到室温；将被成膜衬底的被成膜面的温度设定为室温以上；以及在成膜处理室内的气氛下几乎没有水分或氢。
溅射靶材的密度越高越优选。通过将溅射靶材的密度设定为高，也可以增高所形成的膜的密度。具体而言，将靶材的相对密度（填充率）设定为90%以上且100%以下，优选为95%以上，更优选为99.9%以上。另外，溅射靶材的相对密度是指溅射靶材的密度和与溅射靶材同一组成材料的没有气孔状态下的密度之比。
另外，从得到致密的膜的观点来看，减少残存在成膜处理室内的杂质也是重要的。将成膜处理室内的背压（极限真空度（ultimate degree of vacuum）：引入反应气体之前的真空度）设定为5×10-3Pa以下，优选为6×10-5Pa，将成膜时的压力设定为低于2Pa，优选为0.4Pa以下。通过降低背压，减少成膜处理室内的杂质。
另外，从得到致密的膜的观点来看，减少引入到成膜处理室内的气体，即减少当成膜时使用的气体中的杂质也是重要的。此外，增高成膜气体中的氧比例并对电力进行最优化也是重要的。通过增高成膜气体中的氧比例（上限的氧比例为100%）并对电力进行最优化，可以减轻成膜时的等离子体损伤。由此，容易得到致密的膜。
另外，在氧化物半导体膜的成膜之前或成膜中，为了监视成膜处理室内的水分量等，优选在使四极质谱分析器（quadrupole mass analyzer，以下，称为Q-mass）始终工作的状态下进行成膜。
另外，将形成氧化物半导体膜时的被成膜衬底的温度加热为不产生水的吸附的温度，优选加热为150℃以上且500℃以下。
本说明书所公开的发明的结构的一个方式是一种半导体装置的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极层，在栅电极层上形成第一栅极绝缘膜；在第一栅极绝缘膜上形成第二栅极绝缘膜；在形成第二栅极绝缘膜之后以650℃以上的温度进行第一加热处理；在第一加热处理之后，在第二栅极绝缘膜上形成氧化物半导体膜；以及在形成氧化物半导体膜之后进行第二加热处理。
在上述结构中，第一栅极绝缘膜是通过等离子体CVD法得到的氮化硅膜，第二栅极绝缘膜是通过等离子体CVD法得到的氧氮化硅膜。
另外，在对氧化物半导体膜进行蚀刻的前后进行第二加热处理，即可，其温度范围为350℃以上，优选为450℃以上，且第一加热处理的温度以下。
本发明提供一种具有使用氧化物半导体的晶体管的可靠性高的半导体装置。
附图说明
图1A和图1B是说明半导体装置的一个方式的平面图及截面图；
图2A至图2E是说明半导体装置的制造方法的一个方式的截面图；
图3A和图3B是说明半导体装置的一个方式的平面图及截面图；
图4A和图4B是说明半导体装置的一个方式的平面图及截面图；
图5A至图5C是说明半导体装置的一个方式的平面图；
图6A和图6B是说明半导体装置的一个方式的平面图及截面图；
图7A和图7B是示出半导体装置的一个方式的截面图；
图8A和图8B是示出半导体装置的一个方式的电路图及截面图；
图9A至图9C是示出电子设备的图；
图10A至图10C是示出电子设备的图；
图11是示出TDS分析的结果的图表；
图12A至图12C是示出TDS分析的结果的图表；
图13是示出晶体管的初期特性的图；
图14A和图14B是示出晶体管的可靠性的结果的图表。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种形式。另外，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
实施方式1
在本实施方式中，使用图1A和图1B对半导体装置及半导体装置的制造方法的一个方式进行说明。在本实施方式中，作为半导体装置的一个例子示出具有氧化物半导体膜的晶体管。
晶体管既可以采用形成一个沟道形成区的单栅结构，又可以采用形成两个沟道形成区的双栅（double-gate）结构，还可以采用形成三个沟道形成区的三栅结构。或者，也可以是具有隔着栅极绝缘膜配置在沟道形成区上下的两个栅电极层的双栅（dual-gate）型。
图1A和图1B所示的晶体管440是底栅结构的一种的被称为反交错型晶体管的晶体管的一个例子。图1A是平面图，沿着图1A中的链式线V-Z截断的截面相当于图1B。
如晶体管440的沟道长度方向的截面图的图1B所示那样，在包括晶体管440的半导体装置中，在衬底400上设置有栅电极层401以及覆盖栅电极层401的第一栅极绝缘膜436，在第一栅极绝缘膜436上包括第二栅极绝缘膜402、氧化物半导体膜403、源电极层405a以及漏电极层405b。此外，设置有覆盖晶体管440的绝缘膜407。
作为衬底400，可以举出具有绝缘表面的衬底诸如玻璃衬底、在表面具有绝缘膜的半导体衬底（单晶硅衬底等）。
另外，作为玻璃衬底，可以使用铝硅酸盐玻璃、钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等用于电子工业的各种玻璃衬底。另外，作为衬底，优选使用热膨胀系数为25×10-7/℃以上且50×10-7/℃以下（优选为30×10-7/℃以上且40×10-7/℃以下），应变点为650℃以上且750℃以下（优选为700℃以上且740℃以下）的衬底。
在使用第五代（1000mm×1200mm或1300mm×1500mm）、第六代（1500mm×1800mm）、第七代（1870mm×2200mm）、第八代（2200mm×2500mm）、第九代（2400mm×2800mm）、第十代（2880mm×3130mm）等大型玻璃衬底的情况下，由于半导体装置的制造工序中的加热处理等导致衬底的收缩，有时难以进行微细的加工。因此，在作为衬底使用上述大型玻璃衬底的情况下，优选使用收缩少的衬底。例如，作为衬底，使用如下大型玻璃衬底，即可：以450℃，优选为500℃的温度进行1小时的加热处理之后的收缩量为20ppm以下，优选为10ppm以下，更优选为5ppm以下。
在栅电极层401与氧化物半导体膜403之间至少设置第一栅极绝缘膜436和第二栅极绝缘膜402。使设置在栅电极层401一侧的第一栅极绝缘膜436与设置在氧化物半导体膜403一侧的第二栅极绝缘膜402的组成不同。
作为第一栅极绝缘膜436，使用通过等离子体CVD法得到的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜或金属氮化物绝缘膜（氮化铝膜、氮氧化铝膜）等。可以将第一栅极绝缘膜436的厚度设定为20nm以上且350nm以下。第一栅极绝缘膜436可以具有单层结构或叠层结构。
另外，作为第二栅极绝缘膜402，使用通过等离子体CVD法得到的氧化物绝缘膜。例如，可以举出氧化硅膜或氧氮化硅膜等。除此之外，作为第二栅极绝缘膜402可以使用包含选自钛（Ti）、钼（Mo）、钨（W）、铪（Hf）、钽（Ta）、镧（La）、锆（Zr）、镍（Ni）、镁（Mg）、钡（Ba）和铝（Al）的金属元素中的任何一种以上的金属氧化物绝缘膜（例如，氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镁膜、氧化锆膜、氧化镧膜、氧化钡膜）等。
另外，可以将第二栅极绝缘膜402的厚度设定为50nm以上且300nm以下。第二栅极绝缘膜402可以具有单层结构或叠层结构。
作为用于氧化物半导体膜403的氧化物半导体，可以使用氧化铟；氧化锡；氧化锌；二元金属氧化物的In-Zn类氧化物、In-Mg类氧化物、In-Ga类氧化物；三元金属氧化物的In-Ga-Zn类氧化物（也称为IGZO）、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物；以及四元金属氧化物的In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
另外，在此，例如，“In-Ga-Zn类氧化物”是指以In、Ga、Zn为主要成分的氧化物，对In、Ga、Zn的比率没有限制。另外，也可以含有In、Ga、Zn以外的金属元素。
另外，作为氧化物半导体，也可以使用以InMO3（ZnO）m（m＞0且m不是整数）表示的材料。注意，M表示选自Ga、Fe、Mn和Co中的一种或多种金属元素。此外，作为氧化物半导体，也可以使用以In2SnO5（ZnO）n（n＞0且n是整数）表示的材料。
例如，可以使用原子数比为In:Ga:Zn=1:1:1（=1/3:1/3:1/3）、In:Ga:Zn=2:2:1（=2/5:2/5:1/5）、In:Ga:Zn＝3:1:2(＝1/2:1/6:1/3)的In-Ga-Zn类氧化物或该组成附近的氧化物。或者，优选使用原子数比为In:Sn:Zn=1:1:1（=1/3:1/3:1/3）、In:Sn:Zn=2:1:3（=1/3:1/6:1/2）或In:Sn:Zn=2:1:5（=1/4:1/8:5/8）的In-Sn-Zn类氧化物或该组成附近的氧化物。
但是，含有铟的氧化物半导体不局限于此，可以根据所需要的半导体特性（迁移率、阈值、偏差等）而使用适当的组成的材料。另外，为了获得所需要的半导体特性，优选采用适当的载流子浓度、杂质浓度、缺陷密度、金属元素及氧的原子数比、原子间距离、密度等。
例如，在In-Sn-Zn类氧化物中比较容易得到高迁移率。但是，在In-Ga-Zn类氧化物中也可以通过减少块内缺陷密度提高迁移率。
例如，In、Ga、Zn的原子数比为In:Ga:Zn=a:b:c（a＋b＋c＝1）的氧化物的组成在原子数比为In:Ga:Zn=A:B:C（A＋B＋C＝1）的氧化物的组成的附近是指a、b、c满足（a-A）2＋（b-B）2＋（c-C）2≤r2的状态。r例如可以为0.05。其他氧化物也是同样的。
将氧化物半导体膜403的厚度设定为1nm以上且50nm以下（优选为5nm以上且40nm以下），可以适当地利用溅射法、MBE（Molecular Beam Epitaxy：分子束外延）法、CVD法、脉冲激光淀积法、ALD（Atomic Layer Deposition：原子层淀积）法等。此外，氧化物半导体膜403可以使用在以大致垂直于溅射靶材表面的方式设置有多个衬底表面的状态下进行成膜的溅射装置形成。
氧化物半导体膜403有可能处于单晶、多晶（也称为polycrystal）或非晶等状态。
氧化物半导体膜403优选为CAAC-OS（C Axis Aligned Crystalline OxideSemiconductor：c轴取向结晶氧化物半导体）膜。
CAAC-OS膜不是完全的单晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有结晶部的结晶-非晶混合相结构的氧化物半导体膜。另外，一般该结晶部的尺寸为能够容纳于一个边长小于100nm的立方体内的尺寸。另外，在使用透射电子显微镜（TEM:TransmissionElectron Microscope）观察时的图像中，包含于CAAC-OS膜中的非晶部与结晶部的边界不明确。另外，在CAAC-OS膜中利用TEM观察不到晶界（grain boundary）。因此，在CAAC-OS膜中，起因于晶界的电子迁移率的降低得到抑制。
包含于CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致，在从垂直于ab面的方向看时具有三角形或六角形的原子排列，且在从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。另外，不同结晶部的a轴及b轴的方向也可以彼此不同。在本说明书中，在只记载“垂直”时，包括85°以上且95°以下的范围。另外，当只记载“平行”时，包括-5°以上且5°以下的范围。
另外，在CAAC-OS膜中，结晶部的分布也可以不均匀。例如，在CAAC-OS膜的形成过程中，当从氧化物半导体膜的表面一侧进行结晶生长时，有时与被形成面附近相比表面附近的结晶部所占的比例更高。另外，通过对CAAC-OS膜添加杂质，有时在该杂质添加区域中结晶部产生非晶化。
由于包含于CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致，所以有时根据CAAC-OS膜的形状（被形成面的截面形状或表面的截面形状）朝向彼此不同的方向。另外，结晶部的c轴方向是平行于形成CAAC-OS膜时的被形成面的法线向量或表面的法线向量的方向。通过进行成膜或在成膜之后进行加热处理等的晶化处理来形成结晶部。
在使用CAAC-OS膜的晶体管中，由可见光或紫外光的照射导致的电特性变动小。因此，该晶体管的可靠性高。
图2A至图2E示出具有晶体管440的半导体装置的制造方法的一个例子。
首先，作为衬底400使用玻璃衬底，在玻璃衬底上形成导电膜，对该导电膜进行蚀刻来形成栅电极层401（参照图2A）。另外，导电膜的蚀刻，干蚀刻也可以湿蚀刻也可以，使用两者也可以。
栅电极层401可以使用钼、钛、钽、钨、铝、铜、铬、钕及钪等金属材料或以上述金属材料为主要成分的合金材料形成。
在本实施方式中，利用溅射法形成厚度为100nm的钨膜。
接着，以覆盖栅电极层401的方式设置第一栅极绝缘膜436（参照图2B）。
作为第一栅极绝缘膜436，可以使用通过等离子体CVD法等形成的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。第一栅极绝缘膜436可以具有单层结构或叠层结构。
在本实施方式中，作为第一栅极绝缘膜436使用利用等离子体CVD法形成的厚度为50nm的氮化硅膜。
因为由第一栅极绝缘膜436覆盖栅电极层401，所以即使在形成栅电极层401的蚀刻工序中包含在衬底400中的金属元素附着在栅电极层401的表面，也可以防止其扩散到第二栅极绝缘膜402中。
接着，在第一栅极绝缘膜436上形成第二栅极绝缘膜402。
将第二栅极绝缘膜402的厚度设定为50nm以上且300nm以下，在此使用利用等离子体CVD法形成的厚度为200nm的氧氮化硅膜。
另外，在形成第二栅极绝缘膜402之后，对衬底400、栅电极层401、第一栅极绝缘膜436及第二栅极绝缘膜402进行加热处理。例如，可以使用利用高温气体进行加热处理的GRTA（Gas Rapid Thermal Anneal；气体快速热退火）装置以650℃进行1分至6分的加热处理。另外，作为GRTA中的高温气体使用如氩等稀有气体或氮那样的即使进行加热处理也不与被处理物产生反应的惰性气体。另外，也可以利用电炉以450℃以上进行30分至1小时的加热处理。
在此，进行如下所示的实验。
在单晶硅衬底上形成具有与第一栅极绝缘膜436相同的厚度的第一绝缘膜和具有与第二栅极绝缘膜402相同的厚度的第二绝缘膜，通过TDS（Thermal DesorptionSpectroscopy：热脱附谱分析法）分析来测量氢（H2）的释放量。
作为第一绝缘膜的成膜条件，将硅烷气体流量设定为90sccm，将氮气体流量设定为4000sccm，将NH3气体流量设定为2700sccm，将RF功率设定为2000W，将成膜压力设定为200Pa，将衬底温度设定为350℃，来形成氮化硅膜。另外，作为第二绝缘膜的成膜条件，将硅烷气体流量设定为20sccm，将N2O气体流量设定为3000sccm，将RF功率设定为100W，将成膜压力设定为40Pa，将衬底温度设定为350℃，来形成氧氮化硅膜。
样品1是没有进行加热处理的样品，样品2是在氮气氛下以350℃进行1小时的加热处理的样品，样品3是在氮气氛下以450℃进行1小时的加热处理的样品，样品4是在氮气氛下以650℃进行6分的加热处理的样品。
图11示出各样品1至4的衬底温度到650℃为止进行TDS分析的结果。
由图11可知：通过在形成第二绝缘膜之后以450℃进行1小时的加热处理，可以减少氢气体的释放量。另外，通过在形成第二绝缘膜之后以650℃进行6分的加热处理，可以大幅度地减少氢气体的释放量。
从这实验结果可以说：通过在形成第二栅极绝缘膜402之后进行450℃以上，优选为650℃的加热处理，可以大幅度地减少膜中的氢浓度，而减少被释放的氢气体量。
另外，进行改变第一绝缘膜的成膜条件对被释放的氢气体量进行比较的实验。
在此，在单晶硅衬底上只形成氮化硅膜，进行TDS分析。样品5是如下样品：将硅烷气体流量设定为90sccm，将氮气体流量设定为4000sccm，将NH3气体流量设定为2700sccm，将RF功率设定为2000W，将成膜压力设定为200Pa，将衬底温度设定为350℃，来形成厚度为50nm的氮化硅膜。样品6是如下样品：将硅烷气体流量设定为30sccm，将氮气体流量设定为1500sccm，将NH3气体流量设定为1500sccm，将RF功率设定为150W，将成膜压力设定为40Pa，将衬底温度设定为350℃，来形成厚度为50nm的氮化硅膜。样品7是如下样品：将硅烷气体流量设定为30sccm，将氮气体流量设定为900sccm，将NH3气体流量设定为900sccm，将RF功率设定为150W，将成膜压力设定为40Pa，将衬底温度设定为350℃，来形成厚度为50nm的氮化硅膜。样品8是如下样品：将硅烷气体流量设定为30sccm，将氮气体流量设定为300sccm，将NH3气体流量设定为300sccm，将RF功率设定为150W，将成膜压力设定为40Pa，将衬底温度设定为350℃，来形成厚度为50nm的氮化硅膜。
各样品5至8的衬底温度到650℃为止进行TDS分析。根据其结果可知：样品6的氢气体释放量最少。
在本实施方式中，作为第一栅极绝缘膜436使用在样品6的成膜条件下形成的氮化硅膜。另外，作为第二栅极绝缘膜402，使用在如下条件下形成的氧氮化硅膜：将硅烷气体流量设定为20sccm，将N2O气体流量设定为3000sccm，将RF功率设定为100W，将成膜压力设定为40Pa，将衬底温度设定为350℃。并且，在形成第二栅极绝缘膜402之后进行450℃以上，优选为650℃的加热处理。
在上述加热处理之后，在第二栅极绝缘膜402上形成氧化物半导体膜403（参照图2C）。
在形成氧化物半导体膜403的工序中，为了尽量不使氧化物半导体膜403包含氢或水，优选作为形成氧化物半导体膜403的预处理，在溅射装置的预热室中对形成有第二栅极绝缘膜402的衬底进行预热，使附着于衬底及第二栅极绝缘膜402的氢、水分等杂质脱离而排出。另外，作为设置在预热室中的排气单元优选使用低温泵。
也可以对第二栅极绝缘膜402上的与氧化物半导体膜403接触的区域进行平坦化处理。对平坦化处理没有特别的限制，可以使用抛光处理（例如，化学机械抛光法（ChemicalMechanical Polishing：CMP））、干蚀刻处理及等离子体处理。
作为等离子体处理，例如可以进行引入氩气体来产生等离子体的反溅射。反溅射是指使用RF电源在氩气氛下对衬底一侧施加电压，来在衬底附近形成等离子体以进行表面改性的方法。另外，也可以使用氮、氦、氧等代替氩气氛。通过进行反溅射，可以去除附着于第二栅极绝缘膜402表面的粉状物质（也称为微粒、尘屑）。
作为平坦化处理，既可以多次进行抛光处理、干蚀刻处理及等离子体处理，又可以组合上述处理而进行。此外，当组合上述处理而进行时，对工序顺序也没有特别的限制，可以根据第二栅极绝缘膜402表面的凹凸状态适当地设定。
此外，优选在成膜时包含多量的氧的条件（例如，在氧为100%的气氛下利用溅射法进行成膜等）下形成氧化物半导体膜403，使其成为包含多量的氧（优选包括与氧化物半导体处于结晶状态时的化学计量组成相比氧含量过剩的区域）的膜。
另外，在本实施方式中，作为氧化物半导体膜403通过使用具有AC电源装置的溅射装置的溅射法形成厚度为35nm的In-Ga-Zn类氧化物膜（IGZO膜）。在本实施方式中，使用原子数比为In:Ga:Zn=1:1:1（1/3:1/3:1/3）的In-Ga-Zn类氧化物靶材。另外，作为成膜条件采用如下条件：氧及氩气氛下（氧流量比率为50%）；将压力设定为0.6Pa；将电源功率设定为5kW；将衬底温度设定为170℃。该成膜条件下的成膜速度为16nm/min。
作为当形成氧化物半导体膜403时使用的溅射气体，优选使用去除了氢、水、羟基或氢化物等杂质的高纯度气体。
在保持为减压状态的成膜室中保持衬底。然后，在去除残留在成膜室内的水分的同时引入去除了氢和水分的溅射气体，使用上述靶材在衬底400上形成氧化物半导体膜403。为了去除残留在成膜室内的水分，优选使用吸附型的真空泵，例如低温泵、离子泵、钛升华泵。此外，作为排气单元，也可以使用设置有冷阱的涡轮泵。因为在使用低温泵进行排气的成膜室中，例如氢原子、水（H2O）等包含氢原子的化合物等被排出（更优选的是，包含碳原子的化合物也被排出），所以可以降低包含在该成膜室中形成的氧化物半导体膜403中的杂质的浓度。
通过对膜状的氧化物半导体膜进行光刻工序而加工为岛状可以形成氧化物半导体膜403。
另外，也可以通过喷墨法形成用来形成岛状的氧化物半导体膜403的抗蚀剂掩模。在通过喷墨法形成抗蚀剂掩模时不需要光掩模，由此可以降低制造成本。
另外，氧化物半导体膜的蚀刻，干蚀刻也可以湿蚀刻也可以，使用两者也可以。例如，作为用于氧化物半导体膜的湿蚀刻的蚀刻剂，可以使用混合有磷酸、醋酸及硝酸的溶液等。此外，也可以使用ITO-07N（由日本关东化学株式会社制造）。另外，也可以通过利用ICP（Inductively Coupled Plasma：感应耦合等离子体）蚀刻法的干蚀刻进行蚀刻加工。
另外，也可以对氧化物半导体膜403进行用来去除过剩的氢（包括水或羟基）（脱水化或脱氢化）的加热处理。将加热处理的温度设定为300℃以上且700℃以下，或者设定为低于衬底的应变点。加热处理可以在减压下或氮气氛下等进行。
另外，当作为氧化物半导体膜403使用结晶氧化物半导体膜时，也可以进行用于晶化的加热处理。
在本实施方式中，将衬底引入到加热处理装置之一的电炉中，在氮气氛下以350℃对氧化物半导体膜403进行1小时的加热处理，并且在氮及氧的混合气氛下以350℃对其进行1小时的加热处理。
另外，加热处理装置不局限于电炉，也可以使用利用电阻发热体等的发热体所产生的热传导或热辐射对被处理物进行加热的装置。例如，可以使用GRTA装置、LRTA（LampRapid Thermal Anneal：灯快速热退火）装置等RTA（Rapid Thermal Anneal：快速热退火）装置。LRTA装置是通过利用从卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光（电磁波）的辐射来加热被处理物的装置。
另外，在加热处理中，氮或氦、氖、氩等稀有气体优选不包含水、氢等。或者，优选将引入到加热处理装置中的氮或氦、氖、氩等稀有气体的纯度设定为6N（99.9999%）以上，优选设定为7N（99.99999%）以上（即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下）。
此外，也可以在通过加热处理加热氧化物半导体膜403之后，对相同的炉中引入高纯度的氧气体、高纯度的一氧化二氮气体或超干燥空气（使用CRDS（cavity ring-downlaser spectroscopy：腔衰荡激光谱法）方式的露点仪进行测定时的水分量是20ppm（露点换算，-55℃）以下，优选的是1ppm以下，更优选的是10ppb以下的空气）。氧气体或一氧化二氮气体优选不包含水、氢等。或者，优选将引入到加热处理装置中的氧气体或一氧化二氮气体的纯度设定为6N以上，优选设定为7N以上（即，将氧气体或一氧化二氮气体中的杂质浓度设定为1ppm以下，优选设定为0.1ppm以下）。
另外，用来脱水化或脱氢化的加热处理既可以进行多次，又可以兼作其他加热处理。此外，用来脱水化或脱氢化的加热处理既可以在形成膜状的氧化物半导体膜之后进行，又可以在形成岛状的氧化物半导体膜403之后进行，还可以在两个时机进行。
另外，在形成氧化物半导体膜403之后进行加热处理的情况下，氢从氮化硅膜的第一栅极绝缘膜436被释放，当该氢经过氧化物半导体膜403时，与氧化物半导体膜403中的氧结合，作为H2O而被释放到氧化物半导体膜403的外部。这由如下所示的实验可知。
对样品9进行TDS分析，该样品9是在硅衬底上层叠厚度为50nm的氮化硅膜、厚度为200nm的氧氮化硅膜、厚度为35nm的IGZO膜的样品，图12A至图12C示出其结果。另外，样品9包含Zn，为了防止Zn的升华导致TDS装置的损伤，只示出到400℃为止的测量结果。此外，为了进行比较，图12A示出样品1的氢释放量，图12B示出样品1的H2O释放量。
作为样品9的氮化硅膜的成膜条件，将硅烷气体流量设定为90sccm，将氮气体流量设定为4000sccm，将NH3气体流量设定为2700sccm，将RF功率设定为2000W，将成膜压力设定为200Pa，将衬底温度设定为350℃。另外，作为样品9的氧氮化硅膜的成膜条件，将硅烷气体流量设定为20sccm，将N2O气体流量设定为3000sccm，将RF功率设定为100W，将成膜压力设定为40Pa，将衬底温度设定为350℃。此外，作为样品9的IGZO膜的成膜条件，采用如下条件：氧及氩气氛下（氧流量比率为50%）；将压力设定为0.6Pa；将电源功率设定为5kW；将衬底温度设定为170℃。
如图12A所示，样品9的氢的释放量比样品1少。另外，如图12B所示，样品9的H2O的释放量比样品1多。此外，图12C是重叠这些分析结果的图表。在图12C中，样品1的氢的释放量的分布与样品9的H2O的释放量的分布大致一致。由这实验可知：在形成氧化物半导体膜403之后进行加热处理的情况下，氢从氮化硅膜的第一栅极绝缘膜436被释放，当该氢经过氧化物半导体膜403时，与氧化物半导体膜403中的氧结合，作为H2O而被释放到氧化物半导体膜403的外部。由此，可以说：对使用氧化物半导体膜403的晶体管来说，减少包含在第一栅极绝缘膜436中的氢量或减少从第一栅极绝缘膜436被释放的氢量是重要，通过该减少可以实现可靠性的提高。
接着，在栅电极层401、第二栅极绝缘膜402及氧化物半导体膜403上形成成为源电极层和漏电极层（包括由与此相同的层形成的布线）的导电膜。
作为导电膜，使用能够承受在后面进行的加热处理的材料。作为用于源电极层及漏电极层的导电膜，例如可以使用含有选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或以上述元素为成分的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）等。此外，还可以采用在Al、Cu等金属膜的下侧和上侧的一方或双方层叠Ti、Mo、W等高熔点金属膜或它们的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）的结构。另外，作为用于源电极层及漏电极层的导电膜，也可以使用导电金属氧化物。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟-氧化锡（In2O3-SnO2，简称为ITO）、氧化铟-氧化锌（In2O3-ZnO）或使它们的金属氧化物材料包含氧化硅的材料。
通过光刻工序在导电膜上形成抗蚀剂掩模，并且选择性地进行蚀刻来形成源电极层405a、漏电极层405b（参照图2D）。在形成源电极层405a、漏电极层405b之后去除抗蚀剂掩模。
此外，为了缩减用于光刻工序的光掩模数及工序数，也可以使用通过透射的光为具有多种强度的曝光掩模的多级灰度掩模形成的抗蚀剂掩模进行蚀刻工序。由于使用多级灰度掩模形成的抗蚀剂掩模成为具有多种厚度的形状，且通过进行蚀刻进一步改变形状，因此可以用于加工为不同图案的多个蚀刻工序。由此，可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。由此，可以缩减曝光掩模数，并还可以缩减与其对应的光刻工序，从而可以实现工序的简化。
在本实施方式中，作为导电膜的蚀刻，可以使用含有氯的气体，例如，可以使用含有氯（Cl2）、三氯化硼（BCl3）、四氯化硅（SiCl4）、四氯化碳（CCl4）等的气体。另外，可以使用含有氟的气体，例如，含有四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3))等的气体。或者，对上述气体添加了氦（He）、氩（Ar）等稀有气体的气体等。
作为蚀刻方式，可以使用平行平板型RIE（Reactive Ion Etching，反应离子蚀刻）法或ICP（Inductively Coupled Plasma：感应耦合等离子体）蚀刻法。为了能够蚀刻为所希望的加工形状，适当地调节蚀刻条件（施加到线圈型电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等）。
在本实施方式中，作为导电膜使用通过溅射法形成的厚度为100nm的钛膜、厚度为400nm的铝膜及厚度为100nm的钛膜的叠层。作为导电膜的蚀刻，利用干蚀刻法对钛膜、铝膜及钛膜的叠层进行蚀刻来形成源电极层405a、漏电极层405b。
在本实施方式中，在第一蚀刻条件下对上层的钛膜和铝膜的两层进行蚀刻，然后在第二蚀刻条件下去除下层的钛膜的单层。注意，作为第一蚀刻条件，采用如下条件：利用蚀刻气体（BCl3：Cl2=750sccm:150sccm）；将偏压功率设定为1500W；将ICP电源功率设定为0W；将压力设定为2.0Pa。作为第二蚀刻条件，采用如下条件：利用蚀刻气体（BCl3：Cl2=700sccm:100sccm）；将偏压功率设定为750W；将ICP电源功率设定为0W；将压力设定为2.0Pa。
另外，优选的是，当对导电膜进行蚀刻工序时，使蚀刻条件最适化以防止氧化物半导体膜403被蚀刻而分断。但是，由于很难仅对导电膜进行蚀刻而完全不使氧化物半导体膜403被蚀刻，因此有时当对导电膜进行蚀刻时只有氧化物半导体膜403的一部分被蚀刻，氧化物半导体膜403成为具有槽部（凹部）的氧化物半导体膜。
通过上述工序，制造根据本实施方式的晶体管440。
在本实施方式中，在源电极层405a、漏电极层405b上以与氧化物半导体膜403接触的方式形成绝缘膜407（参照图2E）。在形成绝缘膜407之前，在氮气氛下以300℃进行1小时的加热处理。
将绝缘膜407的厚度至少设定为1nm以上，并且可以适当地利用溅射法等的不使水、氢等杂质混入到绝缘膜407中的方法形成。当绝缘膜407包含氢时，有如下忧虑：因氢侵入到氧化物半导体膜403或者氢抽出氧化物半导体膜403中的氧而使氧化物半导体膜的背沟道低电阻化（N型化），形成寄生沟道。因此，为了使绝缘膜407成为尽量不包含氢的膜，在成膜方法中不使用氢是十分重要的。
作为绝缘膜407，典型地可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镓膜、氮化硅膜、氮化铝膜、氮氧化硅膜、氮氧化铝膜等无机绝缘膜的单层或叠层。
因此，当作为脱水化或脱氢化处理进行加热工序时，优选对氧化物半导体膜403供应氧。通过对氧化物半导体膜403供应氧，可以填补膜中的氧缺损。
在本实施方式中，以绝缘膜407为供应源对氧化物半导体膜403供应氧，因此示出绝缘膜407为含有氧的氧化物绝缘膜（例如，氧化硅膜、氧氮化硅膜）的例子。当以绝缘膜407为氧供应源时，优选绝缘膜407为包含较多（过剩）氧的膜（优选为包括与氧化物半导体处于结晶状态时的化学计量组成相比氧含量过剩的区域的膜），由此可以有效地发挥氧供应源的作用。
在本实施方式中，作为绝缘膜407利用溅射法形成厚度为400nm的氧化硅膜。将成膜时的衬底温度设定为室温以上且300℃以下，即可。在本实施方式中将其设定为室温。可以在稀有气体（典型的是氩）气氛下、氧气氛下或稀有气体和氧的混合气氛下，利用溅射法形成氧化硅膜。此外，作为靶材，可以使用氧化硅靶材或硅靶材。例如，可以在包含氧的气氛下使用硅靶材并通过溅射法来形成氧化硅膜。
与形成氧化物半导体膜403时同样，为了去除残留在绝缘膜407的成膜室内的水分，优选使用吸附型的真空泵（低温泵等）。可以降低在使用低温泵排气的成膜室中形成的绝缘膜407所包含的杂质的浓度。此外，作为用来去除残留在绝缘膜407的成膜室内的水分的排气单元，也可以使用设置有冷阱的涡轮泵。
作为当形成绝缘膜407时使用的溅射气体，优选使用去除了氢、水等杂质的高纯度气体。
接着，在其一部分（沟道形成区）接触于绝缘膜407的状态下，对氧化物半导体膜403进行加热工序。
将加热工序的温度设定为250℃以上且700℃以下，或者设定为400℃以上且700℃以下，或者设定为低于衬底的应变点。在本实施方式中，将衬底引入到加热处理装置之一的电炉中，在氮气氛下以300℃对氧化物半导体膜403进行1小时的加热处理。
此外，因为在使氧化物半导体膜403和含有氧的绝缘膜407接触的状态下进行加热工序，所以在氧化物半导体膜403的膜中具有氧缺损的情况下，可以从含有氧的绝缘膜407对氧化物半导体膜403供应构成氧化物半导体膜403的主要成分材料之一的氧。
另外，还可以在绝缘膜407上设置高致密度的无机绝缘膜。例如，利用溅射法在绝缘膜407上形成氧化铝膜。通过提高氧化铝膜的致密度（膜密度为3.2g/cm3以上，优选为3.6g/cm3以上），可以对晶体管440赋予稳定的电特性。膜密度可以利用卢瑟福背散射分析（RBS，Rutherford Backscattering Spectrometry)或X射线反射（XRR，X-Ray Reflection）等测定。
可用于设置在晶体管440上的绝缘膜407的氧化铝膜具有高遮断效果（阻挡效果），即，不使氢、水分等杂质及氧的双方透过膜的效果。
因此，氧化铝膜用作一种保护膜，该保护膜防止在制造工序中及制造之后导致电特性变动的氢、水分等杂质混入到氧化物半导体膜403并且防止从氧化物半导体膜403释放作为构成氧化物半导体的主要成分材料的氧。
此外，为了降低起因于晶体管440的表面凹凸，也可以形成平坦化绝缘膜。作为平坦化绝缘膜，可以使用聚酰亚胺树脂、丙烯酸树脂、苯并环丁烯类树脂等有机材料。此外，除了上述有机材料之外，还可以使用低介电常数材料（low-k材料）等。另外，也可以层叠多个由上述材料形成的绝缘膜来形成平坦化绝缘膜。
在本实施方式中，作为平坦化绝缘膜可以形成厚度为1500nm的丙烯酸树脂膜。可以在利用涂敷法的涂敷之后，进行焙烧（例如在氮气氛下以250℃进行1小时的焙烧）来形成丙烯酸树脂膜。
可以在形成平坦化绝缘膜之后进行加热处理。例如，在氮气氛下以250℃进行1小时的加热处理。
如此，可以在形成晶体管440之后进行加热处理。另外，也可以多次进行加热处理。
通过抑制成为导致晶体管440的电特性的降低或变动的主要原因的来自第一栅极绝缘膜436的氢气体的释放量，可以对晶体管440赋予稳定的电特性。
实际上，使用通过上述工序顺序制造的晶体管，图13示出其初期特性。如图13所示，可以实现具有常截止的电特性的晶体管。另外，为了对晶体管的可靠性进行评价进行BT测试，图14A和图14B示出其结果。
BT试验是加速试验的一种，它可以在短时间内评价由于使用很长时间而发生的薄膜晶体管的特性变化。尤其是，BT试验前后的薄膜晶体管的阈值电压的变化量是用于检查可靠性的重要的指标。可以说，在BT试验前后，阈值电压的变化量越少，是可靠性越高的薄膜晶体管。
具体而言，将形成有薄膜晶体管的衬底的温度（衬底温度）维持为恒定，使薄膜晶体管的源极及漏极成为相同的电位，并且在一定期间内对栅极施加与源极及漏极不同的电位。根据试验的目的而适当地设定衬底温度即可。另外，将施加到栅极的电位比源极及漏极的电位高的情况称为＋BT试验，并且将施加到栅极的电位比源极及漏极的电位低的情况称为-BT试验。
BT试验的试验强度可以根据衬底温度、施加到栅极绝缘膜的电场强度、电场施加时间而决定。施加到栅极绝缘膜的电场强度通过使栅极、源极及漏极之间的电位差除以栅极绝缘膜的厚度来决定。例如，在想要将施加到厚度为100nm的栅极绝缘膜的电场强度设定为2MV/cm的情况下，将电位差设定为20V，即可。
注意，电压是指两点之间的电位差，并且电位是指某一点处的静电场中的单位电荷所具有的静电能（电位能）。但是，一般来说，将某一点的电位与标准的电位（例如接地电位）之间的电位差简单地称为电位或电压，通常，电位和电压是同义词。因此，在本说明书中，除了特别指定的情况以外，既可将“电位”称为“电压”，又可将“电压”称为“电位”。
使用L/W为6μm/50μm的尺寸的晶体管，作为黑暗环境下的应力强度采用如下条件：Vg＝-30至+30V（电场强度为3MV/cm），Vd＝Vs＝0V，将应力温度设定为80℃，将施加时间（也称为应力时间）设定为2000秒。
另外，作为比较例子，使用没有进行形成第二栅极绝缘膜之后的第一加热处理（650℃的加热处理）且除此之外通过相同的制造工序制造的晶体管，图14A和图14B示出对其可靠性进行测量的结果。图14A示出Vd＝5V时的应力施加时间为2000秒之后的阈值变动（ΔVth），图14B示出Vd＝5V时的应力施加时间为2000秒之后的移值变动（Δshift）。另外，移值（Shift）的定义是如下电压：在以栅极电压（Vg[V]）为横轴，以漏极电流（Id[A]）的对数为纵轴的Vg-Id曲线中，当外推最大倾斜度的Id的接线时接线与直线Id＝1.0×10-12[A]交叉的点的栅极电压。
在进行了第一加热处理的晶体管中，与初期特性相比，黑暗环境下的+BT试验之后的阈值电压在正方向上偏移2.7V，这与3.8V的比较例子相比较小。另外，与初期特性相比，黑暗环境下的-BT试验之后的阈值电压在正方向上偏移0.34V，这与0.62V的比较例子相比较小。由这些结果，可以说：在黑暗环境下的BT试验中，进行了第一加热处理的晶体管的可靠性比没有进行第一加热处理的晶体管高。
此外，图14A及图14B示出使用LED光源（照度大约为3000勒克斯的白色光），在照射光的同时进行的+BT试验和-BT试验的结果。
在进行了第一加热处理的晶体管中，与初期特性相比，在照射光的同时进行的+BT试验之后的阈值电压在正方向上偏移1.58V，这与3.01V的比较例子相比较小。另外，与初期特性相比，在照射光的同时进行的-BT试验之后的阈值电压在正方向上偏移0.06V，这与0.79V的比较例子相比较小。由这些结果，可以说：在照射光的同时进行的BT试验中，进行了第一加热处理的晶体管的可靠性比没有进行第一加热处理的晶体管高。
另外，图14B示出比较Vg-Id曲线时的尤其是Vg-Id曲线的上升部分的大差异（Δshift）。该上升部分的晶体管特性在重视截止电流值的装置中是重要的。此外，上升部分的晶体管特性值之一的shift值示出Vg-Id曲线的上升的电压值，相当于Id为1×10-12A以下时的电压。关于Δshift，也可以说：进行了第一加热处理的晶体管的可靠性比没有进行第一加热处理的晶体管高。
实施方式2
在本实施方式中，使用图3A和图3B说明半导体装置及半导体装置的制造方法的其他一个方式。与上述实施方式相同的部分或者具有与上述实施方式类似的功能的部分可以用上述实施方式类似的方法形成。与上述实施方式相同或类似的工序可以用与上述实施方式类似的方法进行。因此，省略其反复说明。此外，省略相同部分的详细说明。
图3A和图3B所示的晶体管430是被称为沟道保护型（也称为沟道停止型）的底栅结构的一种的也称为反交错型晶体管的晶体管的一个例子。图3A是平面图，沿着图3A中的链式线X1-Y1截断的截面相当于图3B。
如晶体管430的沟道长度方向的截面图的图3B所示那样，在包括晶体管430的半导体装置中，在衬底400上设置有栅电极层401且以覆盖栅电极层401的方式设置有第一栅极绝缘膜436。该半导体装置在第一栅极绝缘膜436上包括第二栅极绝缘膜402、氧化物半导体膜403、源电极层405a以及漏电极层405b。此外，设置有与氧化物半导体膜403接触的绝缘层413。
在栅电极层401与氧化物半导体膜403之间至少设置第一栅极绝缘膜436和第二栅极绝缘膜402。使设置在栅电极层401一侧的第一栅极绝缘膜436与设置在氧化物半导体膜403一侧的第二栅极绝缘膜402的组成不同。
作为第一栅极绝缘膜436，使用通过等离子体CVD法得到的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜或金属氮化物绝缘膜（氮化铝膜、氮氧化铝膜）等。可以将第一栅极绝缘膜436的厚度设定为20nm以上且350nm以下。第一栅极绝缘膜436可以具有单层结构或叠层结构。
接触于氧化物半导体膜403的绝缘层413设置在与栅电极层401重叠的氧化物半导体膜403的沟道形成区上，并用作沟道保护膜。
通过花费工夫设定在沟道形成区上重叠的绝缘层413的截面形状，具体地说通过花费工夫设定端部的截面形状（锥角和厚度等），可以缓和有可能发生在漏电极层405b的端部附近的电场集中，并且可以抑制晶体管430的开关特性的劣化。
具体地说，在沟道形成区上重叠的绝缘层413的截面形状为梯形或三角形，并且将截面形状的下端部的锥角设定为60°以下，优选为45°以下，更优选为30°以下。通过采用上述角度范围，当将高的栅极电压施加到栅电极层401时，可以缓和有可能发生在漏电极层405b的端部附近的电场集中。
此外，将在沟道形成区上重叠的绝缘层413的厚度设定为0.3μm以下，优选为5nm以上且0.1μm以下。通过采用上述厚度范围，可以减少电场强度的峰值或者电场集中被分散而产生多个电场集中的部分，其结果是可以缓和有可能发生在漏电极层405b的端部附近的电场集中。
以下，示出具有晶体管430的半导体装置的制造方法的一个例子。
在具有绝缘表面的衬底400上形成导电膜，并对该导电膜进行蚀刻，来形成栅电极层401。在本实施方式中，利用溅射法形成厚度为100nm的钨膜。
接着，以覆盖栅电极层401的方式设置第一栅极绝缘膜436。
作为第一栅极绝缘膜436，可以使用通过等离子体CVD法或溅射法等形成的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。第一栅极绝缘膜436可以具有单层结构或叠层结构。
在本实施方式中，作为第一栅极绝缘膜436使用通过等离子体CVD法形成的厚度为30nm的氮化硅膜。
接着，在第一栅极绝缘膜436上形成第二栅极绝缘膜402。在本实施方式中，利用等离子体CVD法形成厚度为300nm的氧氮化硅膜。
在形成第二栅极绝缘膜402之后且在形成氧化物半导体膜之前进行加热处理。在此，使用GRTA装置以650℃进行6分钟的加热处理，使第一栅极绝缘膜436中的氢被释放。
在进行加热处理之后，在第二栅极绝缘膜402上形成氧化物半导体膜403。此外，在本实施方式中，作为氧化物半导体膜403，通过使用具有AC电源装置的溅射装置的溅射法，形成厚度为35nm的IGZO膜。
也可以对氧化物半导体膜403进行用来去除过剩的氢（包括水及羟基）（脱水化或脱氢化）的加热处理。在本实施方式中，将衬底引入到加热处理装置之一的电炉中，在氮气氛下以450℃对氧化物半导体膜403进行1小时的加热处理，并且在氮及氧气氛下以450℃对氧化物半导体膜403进行1小时的加热处理。
接着，在与栅电极层401重叠的氧化物半导体膜403的沟道形成区上形成绝缘层413。
可以通过对利用等离子体CVD法、溅射法形成的绝缘膜进行蚀刻加工来形成绝缘层413。作为绝缘层413，典型地可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜、氧化镓膜、氮化硅膜、氮化铝膜、氮氧化硅膜和氮氧化铝膜等无机绝缘膜的单层或叠层。
当使接触于氧化物半导体膜403的绝缘层413（当绝缘层413具有叠层结构时，与氧化物半导体膜403接触的膜）处于包含大量的氧的状态时，可以将绝缘层413适当地用作对氧化物半导体膜403供应氧的供应源。
也可以在形成绝缘层413之后进行加热处理。在本实施方式中，在氮气氛下以300℃进行1小时的加热处理。
接着，在栅电极层401、第一栅极绝缘膜436、第二栅极绝缘膜402、氧化物半导体膜403以及绝缘层413上形成成为源电极层以及漏电极层的导电膜。
在本实施方式中，作为导电膜使用通过溅射法形成的厚度为100nm的钛膜、厚度为400nm的铝膜和厚度为100nm的钛膜的叠层的导电膜。作为导电膜的蚀刻，利用干蚀刻法对钛膜、铝膜和钛膜的叠层进行蚀刻来形成源电极层405a和漏电极层405b。
通过上述工序，制造本实施方式的晶体管430。
也可以在源电极层405a、漏电极层405b上形成绝缘膜。
绝缘膜可以使用与绝缘层413相同的材料及方法形成。例如，利用CVD法形成厚度为400nm的氧氮化硅膜。此外，也可以在形成绝缘膜之后进行加热处理。例如，在氮气氛下以300℃进行1小时的加热处理。
此外，为了降低起因于晶体管430的表面凹凸，也可以形成平坦化绝缘膜。
例如，作为平坦化绝缘膜在绝缘膜上可以形成厚度为1500nm的丙烯酸树脂膜。可以在利用涂敷法的涂敷之后，进行焙烧（例如在氮气氛下以250℃进行1小时的焙烧）来形成丙烯酸树脂膜。
也可以在形成平坦化绝缘膜之后进行加热处理。例如，在氮气氛下以250℃进行1小时的加热处理。
如此，可以在形成晶体管430之后进行加热处理。此外，也可以多次进行加热处理。
通过减少导致晶体管430的电特性的降低或变动的主要原因的来自第一栅极绝缘膜436的氢气体的释放量，可以对晶体管430赋予稳定的电特性。
因此，可以提供一种包括使用氧化物半导体膜403的具有稳定的电特性的晶体管430的可靠性高的半导体装置。此外，也可以以高成品率制造可靠性高的半导体装置，而可以实现高生产化。
实施方式3
在本实施方式中，使用图4A和图4B说明半导体装置及半导体装置的制造方法的其他一个方式。与上述实施方式相同的部分或者具有与上述实施方式类似的功能的部分可以用上述实施方式类似的方法形成。与上述实施方式相同或类似的工序可以用上述实施方式类似的方法进行。因此，省略其反复说明。此外，省略相同部分的详细说明。
图4A和图4B所示的晶体管420是被称为沟道保护型（也称为沟道停止型）的底栅结构的一种的也称为反交错型晶体管的晶体管的一个例子。图4A是平面图，沿着图4A中的链式线X2-Y2截断的截面相当于图4B。
如沟道长度方向的截面图的图4B所示那样，在包括晶体管420的半导体装置中，在衬底400上设置有栅电极层401且以覆盖栅电极层401的方式设置有第一栅极绝缘膜436。该半导体装置在第一栅极绝缘膜436上包括第二栅极绝缘膜402、氧化物半导体膜403、绝缘层423、源电极层405a以及漏电极层405b。
绝缘层423设置在至少包括重叠于栅电极层401的氧化物半导体膜403的沟道形成区的氧化物半导体膜403上，并且该绝缘层423用作沟道保护膜。再者，绝缘层423具有到达氧化物半导体膜403且以源电极层405a或漏电极层405b覆盖其内壁的方式设置的开口425a、425b。因此，氧化物半导体膜403的边缘部被绝缘层423覆盖，并该绝缘层423也用作层间绝缘膜。通过在栅极布线和源极布线的交叉部中，除了第二栅极绝缘膜402以外还配置绝缘层423作为层间绝缘膜，可以降低寄生电容。
在晶体管420中，氧化物半导体膜403被绝缘层423、源电极层405a以及漏电极层405b覆盖。
可以通过对利用等离子体CVD法、溅射法形成的绝缘膜进行蚀刻加工来形成绝缘层423。此外，绝缘层423的开口425a、425b的内壁具有锥形形状。
绝缘层423设置在至少包括重叠于栅电极层401的氧化物半导体膜403的沟道形成区的氧化物半导体膜403上，并且其一部分用作沟道保护膜。
在栅电极层401与氧化物半导体膜403之间至少设置第一栅极绝缘膜436和第二栅极绝缘膜402。使设置在栅电极层401一侧的第一栅极绝缘膜436与设置在氧化物半导体膜403一侧的第二栅极绝缘膜402的组成不同。
作为第一栅极绝缘膜436，使用通过等离子体CVD法得到的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜或金属氮化物绝缘膜（氮化铝膜、氮氧化铝膜）等。可以将第一栅极绝缘膜436的厚度设定为20nm以上且350nm以下。第一栅极绝缘膜436可以具有单层结构或叠层结构。
另外，将在沟道形成区上重叠的绝缘层423的厚度设定为0.3μm以下，优选为5nm以上且0.1μm以下。通过采用上述厚度范围，可以减少电场强度的峰值或者电场集中被分散而产生多个电场集中的部分，其结果是可以缓和有可能发生在漏电极层405b的端部附近的电场集中。
通过减少导致晶体管420的电特性的降低或变动的主要原因的来自第一栅极绝缘膜436的氢气体的释放量，可以对晶体管420赋予稳定的电特性。
因此，可以提供一种包括使用氧化物半导体膜403的具有稳定的电特性的晶体管420的可靠性高的半导体装置。此外，也可以以高成品率制造可靠性高的半导体装置，而可以实现高生产化。
实施方式4
通过使用实施方式1至3中的任一个所示的晶体管可以制造具有显示功能的半导体装置（也称为显示装置）。此外，通过将包括晶体管的驱动电路的一部分或整个部分与像素部一体地形成在相同的衬底上，可以形成系统整合型面板（system-on-panel）。
在图5A中，以围绕设置在玻璃衬底的衬底4001上的像素部4002的方式设置密封材料4005，使用衬底4006进行密封。在图5A中，在衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在IC芯片或另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外，供应到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC（Flexible printedcircuit，柔性印刷电路）4018a、4018b供应。
在图5B和图5C中，以围绕设置在衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有衬底4006。因此，像素部4002及扫描线驱动电路4004与显示元件一起由衬底4001、密封材料4005以及衬底4006密封。在图5B和图5C中，在衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在IC芯片或另行准备的衬底上的信号线驱动电路4003。在图5B和图5C中，供应到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC 4018供应。
此外，图5B和图5C示出另行形成信号线驱动电路4003并且将其安装到衬底4001的例子，但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装，又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG（ChipOn Glass，玻璃覆晶封装）方法、引线接合方法或者TAB（Tape Automated Bonding，带式自动接合）方法等。图5A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子，图5B是通过COG方法安装信号线驱动电路4003的例子，而图5C是通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源（包括照明装置）。另外，显示装置还包括：安装有诸如FPC、TAB胶带或TCP的连接器的模块；在TAB胶带或TCP的端部设置有印刷线路板的模块；或者通过COG方式将IC（集成电路）直接安装到显示元件的模块。
此外，设置在衬底上的像素部及扫描线驱动电路具有多个晶体管，可以应用实施方式1至3中的任一个所示的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件（也称为液晶显示元件）、发光元件（也称为发光显示元件）。发光元件将由电流或电压控制亮度的元件包括在其范畴内，具体而言，包括无机EL（Electro Luminescence，电致发光）、有机EL等。此外，也可以应用如电子墨水等的因电作用而对比度发生变化的显示媒介。
参照图5A至图7B对半导体装置的一个方式进行说明。图7A和图7B是沿着图5B的M-N的截面图。
如图5A至图5C及图7A和图7B所示，半导体装置包括连接端子电极4015及端子电极4016，连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC 4018、4018a、4018b所具有的端子。
连接端子电极4015由与第一电极层4030相同的导电膜形成，并且，端子电极4016由与晶体管4040、4011的源电极层及漏电极层相同的导电膜形成。
此外，设置在衬底4001上的像素部4002、扫描线驱动电路4004具有多个晶体管，在图7A和图7B中例示出像素部4002所包含的晶体管4010、扫描线驱动电路4004所包含的晶体管4011。在图7A中，在晶体管4010、4011上设置有绝缘膜4020，在图7B中还设置有绝缘膜4021。
作为晶体管4010、4011，可以使用实施方式1至3中的任一个所示的晶体管。在本实施方式中示出使用具有与实施方式2所示的晶体管430相同的结构的晶体管的例子。晶体管4010、4011是在氧化物半导体膜上设置有用作沟道保护膜的绝缘层的底栅结构的反交错型晶体管。
晶体管4010、4011的栅电极层被第一栅极绝缘膜4023覆盖，并且晶体管4010、4011的第二栅极绝缘膜及氧化物半导体膜被保护免受包含在衬底4001中的金属元素造成的污染。另外，通过减少导致晶体管4010、4011的电特性的降低或变动的主要原因的来自第一栅极绝缘膜436的氢气体的释放量，可以对晶体管4010、4011赋予稳定的电特性。
作为第一栅极绝缘膜4023，可以使用氮化物绝缘膜。在本实施方式中，作为第一栅极绝缘膜4023使用氮化硅膜。
因此，作为包括图7A和图7B所示的本实施方式的使用氧化物半导体膜且具有稳定的电特性的晶体管4010、4011的半导体装置，可以提供可靠性高的半导体装置。另外，可以高成品率地制造上述可靠性高的半导体装置，由此实现高生产化。
此外，也可以在与驱动电路用晶体管4011的氧化物半导体膜的沟道形成区重叠的位置还设置导电层。通过将导电层设置在与氧化物半导体膜的沟道形成区重叠的位置，可以进一步降低偏压-热应力试验（BT试验）前后的晶体管4011的阈值电压的变化量。此外，导电层的电位既可以与晶体管4011的栅电极层的电位相同，又可以不同，并且，该导电层还可以用作第二栅电极层。此外，导电层的电位也可以为GND、0V或者也可以为浮动状态。
此外，该导电层还具有遮蔽外部的电场的功能，即不使外部的电场作用到内部（包括晶体管的电路部）的功能（尤其是，遮蔽静电的静电遮蔽功能）。利用导电层的遮蔽功能，可以防止由于静电等外部的电场的影响而使晶体管的电特性变动。
设置在像素部4002中的晶体管4010电连接到显示元件，而构成显示面板。显示元件只要能够进行显示就没有特别的限制，而可以使用各种各样的显示元件。
图7A示出作为显示元件使用液晶元件的液晶显示装置的例子。在图7A中，作为显示元件的液晶元件4013包含第一电极层4030、第二电极层4031以及液晶层4008。另外，以夹持液晶层4008的方式设置有用作取向膜的绝缘膜4032、4033。第二电极层4031设置在衬底4006一侧，第一电极层4030和第二电极层4031夹着液晶层4008而层叠。
此外，间隔物4035是通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为了控制液晶层4008的厚度（单元间隙（cell gap））而设置的。另外，也可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料（液晶组成物）根据条件而呈现胆甾相、近晶相、立方相、手性向列相、各向同性相等。
另外，也可以将不使用取向膜的呈现蓝相的液晶组成物用于液晶层4008。在此情况下，液晶层4008与第一电极层4030及第二电极层4031接触。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时从胆甾相转变到各向同性相之前出现的相。蓝相可以使用混合液晶及手性试剂的液晶组成物呈现。此外，为了扩大呈现蓝相的温度范围，对呈现蓝相的液晶组成物添加聚合性单体及聚合引发剂等，进行高分子稳定化的处理来可以形成液晶层。由于呈现蓝相的液晶组成物的响应时间短，并且其具有光学各向同性，所以不需要取向处理，且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。从而，可以提高液晶显示装置的生产率。在使用氧化物半导体膜的晶体管中，晶体管的电特性因静电的影响而有可能显著地变动而越出设计范围。因此，将呈现蓝相的液晶组成物用于具有使用氧化物半导体膜的晶体管的液晶显示装置是更有效的。
此外，液晶材料的固有电阻为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。另外，本说明书中的固有电阻的值为以20℃测量的值。
考虑到配置在像素部中的晶体管的泄漏电流等而以能够在指定期间中保持电荷的方式设定设置在液晶显示装置中的存储电容器的大小。可以考虑到晶体管的截止电流等设定存储电容器的大小。通过使用具有本说明书所公开的氧化物半导体膜的晶体管，设置具有各像素中的液晶电容的1/3以下，优选为1/5以下的电容大小的存储电容器，就足够了。
使用本说明书所公开的使用氧化物半导体膜的晶体管可以抑制截止状态下的电流值（截止电流值）。因此，可以延长图像信号等电信号的保持时间，并且，还可以延长电源导通状态下的写入间隔。因此，可以降低刷新工作的频度，所以可以发挥抑制耗电量的效果。
此外，使用本说明书所公开的氧化物半导体膜的晶体管可以得到比较高的场效应迁移率，所以能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于液晶显示装置，可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以可以缩减半导体装置的部件数。另外，在像素部中也通过使用能够进行高速驱动的晶体管，可以提供高质量的图像。
液晶显示装置可以采用TN（Twisted Nematic，扭曲向列）模式、IPS（In-Plane-Switching，平面内转换）模式、FFS（Fringe Field Switching，边缘电场转换）模式、ASM（Axially Symmetric aligned Micro-cell，轴对称排列微单元）模式、OCB（OpticalCompensated Birefringence，光学补偿弯曲）模式、FLC（Ferroelectric Liquid Crystal，铁电性液晶）模式、AFLC（Anti Ferroelectric Liquid Crystal，反铁电性液晶）模式等。
此外，也可以使用常黑型液晶显示装置，例如采用垂直取向（VA）模式的透射型液晶显示装置。作为垂直取向模式，可以列举几个例子，例如可以使用MVA（Multi-DomainVertical Alignment，多畴垂直取向）模式、PVA（Patterned Vertical Alignment，垂直取向构型）模式、ASV（Advanced Super View，高级超视觉）模式等。另外，也可以将本实施方式应用于VA型液晶显示装置。VA型液晶显示装置是控制液晶显示面板的液晶分子的排列的方式之一。VA型液晶显示装置是在不被施加电压时液晶分子朝向垂直于面板的方向的方式。此外，也可以使用被称为多畴化或多畴设计的方法，即将像素（pixel）分成几个区域（子像素）且使分子分别倒向不同方向的方法。
此外，在显示装置中，适当地设置黑矩阵（遮光层）、偏振构件、相位差构件、抗反射构件等的光学构件（光学衬底）等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，作为当进行彩色显示时在像素中控制的颜色因素，不局限于RGB（R表示红色，G表示绿色，B表示蓝色）这三种颜色。例如，也可以采用RGBW（W表示白色）或对RGB追加黄色（yellow）、青色（cyan）、品红色（magenta）等中的一种以上的颜色。另外，也可以按每个颜色因素的点使其显示区的大小不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于单色显示的显示装置。
此外，作为显示装置所包含的显示元件，可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区分，一般地，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包含发光性的有机化合物的层，以使电流流过。并且，通过这些载流子（电子及空穴）复合，发光性的有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。在本实施方式中，示出作为发光元件使用有机EL元件的例子。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有一种结构，其中，发光层夹在介电层之间，并且由电极夹持该夹着发光层的介电层，其发光机理是利用金属离子的内壳层电子跃迁的定域型发光（localized type light emission）。另外，这里作为发光元件使用有机EL元件进行说明。
为了取出发光，使发光元件的一对电极中的至少一个具有透光性即可。并且，在衬底上形成晶体管及发光元件。发光元件可以采用下述结构中的任何一个：从与衬底相反一侧的表面取出发光的顶部发射结构；从衬底一侧的表面取出发光的底部发射结构；以及从衬底一侧的表面及与衬底相反一侧的表面取出发光的双面发射结构。
图6A、图6B及图7B示出作为显示元件使用发光元件的发光装置的例子。
图6A是发光装置的平面图，图6B是沿着图6A中的链式线V1-W1、V2-W2及V3-W3截断的截面。另外，在图6A的平面图中，未图示电致发光层542及第二电极层543。
图6A和图6B所示的发光装置在衬底500上具有晶体管510、电容元件520及布线层交叉部530，其中晶体管510与发光元件540电连接。另外，图6A和图6B示出经过衬底500提出发光元件540所发射的光的下面发射型结构的发光装置。
作为晶体管510，可以使用实施方式1至3中的任一个所示的晶体管。在本实施方式中示出使用具有与实施方式3所示的晶体管420相同的结构的晶体管的例子。晶体管510是在氧化物半导体膜上设置有用作沟道保护膜的绝缘层的底栅结构的反交错型晶体管。
晶体管510包括栅电极层511a、511b、第一栅极绝缘膜501、第二栅极绝缘膜502、氧化物半导体膜512以及用作源电极层或漏电极层的导电层513a、513b。
晶体管510的栅电极层被第一栅极绝缘膜501覆盖，并且晶体管510的第二栅极绝缘膜502及氧化物半导体膜512被保护免受包含在衬底500中的金属元素造成的污染。
作为第一栅极绝缘膜501，使用通过等离子体CVD法得到的氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜或金属氮化物绝缘膜（氮化铝膜、氮氧化铝膜）等。可以将第一栅极绝缘膜501的厚度设定为20nm以上且350nm以下。第一栅极绝缘膜501可以具有单层结构或叠层结构。在本实施方式中，作为第一栅极绝缘膜501使用通过等离子体CVD法得到的氮化硅膜。
因此，作为包括图6A和图6B所示的本实施方式的使用氧化物半导体膜512且具有稳定的电特性的晶体管510的半导体装置，可以提供可靠性高的半导体装置。另外，可以高成品率地制造上述可靠性高的半导体装置，由此实现高生产化。
电容元件520包括导电层521a、521b、第二栅极绝缘膜502、氧化物半导体膜522及导电层523，其中由导电层521a、521b及导电层523夹持第二栅极绝缘膜502及氧化物半导体膜522来形成电容。
布线层交叉部530是栅电极层511a、511b与导电层533的交叉部，栅电极层511a、511b与导电层533隔着第二栅极绝缘膜502及第一栅极绝缘膜501交叉。当采用实施方式3所示的结构时，布线层交叉部530在栅电极层511a、511b和导电层533之间不仅可以设置第二栅极绝缘膜502而且可以设置第一栅极绝缘膜501，由此可以降低在栅电极层511a、511b和导电层533之间产生的寄生电容。
在本实施方式中，作为栅电极层511a及导电层521a使用厚度为30nm的钛膜，作为栅电极层511b及导电层521b使用厚度为200nm的铜薄膜。由此，栅电极层为钛膜与铜薄膜的叠层结构。
氧化物半导体膜512、522使用厚度为25nm的IGZO膜。
在晶体管510、电容元件520及布线层交叉部530上形成有层间绝缘膜504，并且在层间绝缘膜504上的与发光元件540重叠的区域中设置有滤色片层505。在层间绝缘膜504及滤色片层505上设置有用作平坦化绝缘膜的绝缘膜506。
在绝缘膜506上设置有包含依次层叠第一电极层541、电致发光层542及第二电极层543的叠层结构的发光元件540。在到达导电层513a的形成在绝缘膜506及层间绝缘膜504中的开口中第一电极层541与导电层513a接触，由此实现发光元件540与晶体管510的电连接。另外，以覆盖第一电极层541的一部分及该开口的方式设置有分隔壁507。
层间绝缘膜504可以使用利用等离子体CVD法形成的厚度为200nm以上且600nm以下的氧氮化硅膜。另外，绝缘膜506可以使用厚度为1500nm的感光丙烯酸树脂膜，分隔壁507可以使用厚度为1500nm的感光聚酰亚胺膜。
作为滤色片层505，例如可以使用彩色的透光树脂。作为彩色的透光树脂，可以使用感光或非感光有机树脂。优选使用感光有机树脂层，因为可以缩减抗蚀剂掩模的数量来简化工序。
彩色是指除了黑、灰、白等的无彩色之外的颜色，滤色片层使用只透射被着色的彩色光的材料来形成。至于彩色，可以使用红色、绿色、蓝色等。另外，还可以使用青色（cyan）、品红色（magenta）、黄色（yellow）等。只透射被着色的彩色光意味着滤色片层中的透射光在彩色光的波长具有峰值。滤色层片考虑所包含的着色材料的浓度与光的透射率的关系以适当地控制最合适的厚度即可。例如，可以设滤色片层505的厚度为1500nm以上且2000nm以下。
在图7B所示的发光元件中，作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。另外，发光元件4513的结构是第一电极层4030、场致发光层4511、第二电极层4031的叠层结构，但是，不局限于所示结构。根据从发光元件4513取出的光的方向等，可以适当地改变发光元件4513的结构。
分隔壁4510、507使用有机绝缘材料或无机绝缘材料形成。尤其是，优选使用感光树脂材料，在第一电极层4030、541上形成开口部，并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511、542可以使用一个层构成，也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513、540中，也可以在第二电极层4031、543及分隔壁4510、507上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513、540中，也可以通过蒸镀法形成覆盖发光元件4513、540的包含有机化合物的层。
此外，在由衬底4001、衬底4006以及密封材料4005密封的空间中设置有填充材料4514并被密封。如此，为了不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜（粘合薄膜、紫外线固化树脂薄膜等）、覆盖材料进行封装（封入）。
作为填充材料4514，除了氮或氩等惰性气体以外，也可以使用紫外线固化树脂或热固化树脂，例如可以使用PVC（聚氯乙烯）、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB（聚乙烯醇缩丁醛）或EVA（乙烯-醋酸乙烯酯）。例如，作为填充材料使用氮，即可。
另外，如果需要，则也可以在发光元件的射出表面上适当地设置诸如偏振片或者圆偏振片（包括椭圆偏振片）、相位差板（l/4板，l/2板）、滤色片等的光学薄膜。此外，也可以在偏振片或者圆偏振片上设置防反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来漫射反射光而可以降低眩光的处理。
此外，作为显示装置，也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置（电泳显示器），并具有如下优点：与纸同样的易读性；其耗电量比其他显示装置的耗电量低；形状薄且轻。
电泳显示装置可以采用各种各样的形式。电泳显示装置是如下装置，即在溶剂或溶质中分散有包含具有正电荷的第一粒子和具有负电荷的第二粒子的多个微囊，并且通过对微囊施加电场使微囊中的粒子向相互相反的方向移动，以仅显示集中在一方的粒子的颜色。另外，第一粒子或第二粒子包含染料，当没有电场时不移动。此外，第一粒子的颜色和第二粒子的颜色不同（该颜色包括无色）。
这样，电泳显示装置是利用介电常数高的物质移动到高电场区域，即所谓的介电泳效应（dielectrophoretic effect）的显示器。
分散有上述微囊的溶剂被称为电子墨水，并且该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色片、具有色素的粒子来进行彩色显示。
此外，微囊中的第一粒子及第二粒子可以使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料或这些材料的复合材料。
此外，作为电子纸，也可以应用使用扭转球（twisting ball）显示方式的显示装置。扭转球显示方式是如下方法，即将分别涂为白色和黑色的球形粒子配置在作为用于显示元件的电极层的第一电极层与第二电极层之间，使第一电极层与第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
另外，在图5A至图7B中，作为衬底4001、500、4006，除了玻璃衬底以外，也可以使用柔性的衬底。例如，可以使用具有透光性的塑料衬底等。作为塑料，可以使用FRP（Fiberglass-Reinforced Plastics，玻璃纤维强化塑料）板、PVF（聚氟乙烯）薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，若不需要透光性，则也可以使用以铝或不锈钢等为材料的金属衬底（金属薄膜）。例如，也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄片。
在本实施方式中，作为绝缘膜4020使用氧化铝膜。绝缘膜4020可以利用溅射法或等离子体CVD法等形成。
在氧化物半导体膜上作为绝缘膜4020设置的氧化铝膜具有高遮断效果（阻挡效果），即，不使氢、水分等杂质以及氧这两者透过膜的效果。
因此，氧化铝膜用作保护膜，而防止在制造工序中及制造之后导致晶体管的特性变动的氢、水分等杂质混入到氧化物半导体膜，并且防止从氧化物半导体膜释放氧化物半导体的主要构成材料的氧。
另外，作为用作平坦化绝缘膜的绝缘膜4021、506，可以使用丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等具有耐热性的有机材料。此外，除了上述有机材料以外，也可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、PSG（磷硅玻璃）、BPSG（硼磷硅玻璃）等。另外，也可以通过层叠多个由这些材料形成的绝缘膜来形成绝缘膜。
对绝缘膜4021、506的形成方法没有特别的限制，可以根据其材料利用如溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法（喷墨法等）、印刷法（丝网印刷、胶版印刷等）等的方法以及如刮刀、辊涂机、幕式涂布机、刮刀式涂布机等的器具来形成绝缘膜4021、506。
显示装置通过使来自光源或显示元件的光透射来进行显示。因此，设置在光透射的像素部中的衬底、绝缘膜、导电膜等薄膜全都对可见光的波长区域的光具有透光性。
关于对显示元件施加电压的第一电极层及第二电极层（也称为像素电极层、公共电极层、对置电极层等），可以根据取出光的方向、设置电极层的地方以及电极层的图案结构选择透光性或反射性。
作为第一电极层4030、541及第二电极层4031、543，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物（以下称为ITO）、铟锌氧化物、添加有氧化硅的铟锡氧化物、石墨烯等具有透光性的导电材料。
此外，第一电极层4030、541、第二电极层4031及543可以使用钨（W）、钼（Mo）、锆（Zr）、铪（Hf）、钒（V）、铌（Nb）、钽（Ta）、铬（Cr）、钴（Co）、镍（Ni）、钛（Ti）、铂（Pt）、铝（Al）、铜（Cu）、银（Ag）等金属、其合金或其金属氮化物中的一种或多种来形成。
在本实施方式中，图6A和图6B所示的发光装置具有下面发射型结构，所以第一电极层541具有透光性，而第二电极层543具有反射性。因此，当将金属膜用于第一电极层541时，优选将金属膜形成得较薄，以保持透光性。当将具有透光性的导电膜用于第二电极层543时，优选将具有反射性的导电膜层叠在其上。
此外，第一电极层4030、541、第二电极层4031及543可以使用包括导电高分子（也称为导电聚合体）的导电组成物来形成。作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的两种以上构成的共聚物或其衍生物等。
此外，由于晶体管容易因静电等而损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
如上所述，通过应用实施方式1至3中的任一个所示的晶体管，可以提供具有各种各样的功能的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式5
通过使用实施方式1至3中的任一个所示的晶体管，可以制造具有读取对象物的信息的图像传感器功能的半导体装置。
图8A示出具有图像传感器功能的半导体装置的一个例子。图8A是光电传感器的等效电路，而图8B是示出光电传感器的一部分的截面图。
光电二极管602的一个电极电连接到光电二极管复位信号线658，而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器参考信号线672，而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659，晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意，在本说明书的电路图中，为了使使用氧化物半导体膜的晶体管一目了然，将使用氧化物半导体膜的晶体管的符号表示为“OS”。在图8A中，晶体管640、晶体管656可以应用实施方式1至3中的任一个所示的晶体管，是使用氧化物半导体膜的晶体管。在本实施方式中示出使用具有与实施方式2所示的晶体管430相同的结构的晶体管的例子。晶体管640是在氧化物半导体膜上设置有用作沟道保护膜的绝缘层的底栅结构的反交错型晶体管。
图8B是示出光电传感器中的光电二极管602和晶体管640的截面图，其中在玻璃衬底的衬底601上设置有用作传感器的光电二极管602和晶体管640。在光电二极管602和晶体管640上使用粘合层608设置有衬底613。
晶体管640的栅电极层被第一栅极绝缘膜636覆盖，作为第一栅极绝缘膜636可以使用氮化物绝缘膜。例如，可以举出氮化硅膜、氮氧化硅膜等。可以将第一栅极绝缘膜636的厚度设定为20nm以上且350nm以下。第一栅极绝缘膜636可以具有单层结构或叠层结构。在本实施方式中，作为第一栅极绝缘膜636使用通过等离子体CVD法得到的氮化硅膜。
在晶体管640上设置有绝缘膜631、层间绝缘膜633以及层间绝缘膜634。光电二极管602设置在层间绝缘膜633上，并且光电二极管602具有如下结构：在形成于层间绝缘膜633上的电极层641a、641b与设置在层间绝缘膜634上的电极层642之间从层间绝缘膜633一侧依次层叠有第一半导体膜606a、第二半导体膜606b及第三半导体膜606c。
电极层641b与形成在层间绝缘膜634中的导电层643电连接，并且电极层642通过电极层641a与导电层645电连接。导电层645与晶体管640的栅电极层电连接，并且光电二极管602与晶体管640电连接。
在此，例示出一种pin型光电二极管，其中层叠用作第一半导体膜606a的具有p型导电型的半导体膜、用作第二半导体膜606b的高电阻的半导体膜（I型半导体膜）、用作第三半导体膜606c的具有n型导电型的半导体膜。
第一半导体膜606a是p型半导体膜，可以由包含赋予p型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第13族的杂质元素（例如，硼（B））的半导体材料气体通过等离子体CVD法来形成第一半导体膜606a。作为半导体材料气体，可以使用硅烷（SiH4）。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散法或离子注入法将杂质元素引入到该非晶硅膜。优选在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、气相生长法或溅射法等。优选将第一半导体膜606a的厚度设定为10nm以上且50nm以下。
第二半导体膜606b是I型半导体膜（本征半导体膜），而可以由非晶硅膜形成。为了形成第二半导体膜606b，通过等离子体CVD法使用半导体材料气体来形成非晶硅膜。作为半导体材料气体，可以使用硅烷（SiH4）。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相生长法、溅射法等形成第二半导体膜606b。优选将第二半导体膜606b的厚度设定为200nm以上且1000nm以下。
第三半导体膜606c是n型半导体膜，而可以由包含赋予n型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第15族的杂质元素（例如，磷（P））的半导体材料气体通过等离子体CVD法来形成第三半导体膜606c。作为半导体材料气体，可以使用硅烷（SiH4）。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散法或离子注入法将杂质元素引入到该非晶硅膜。优选在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、气相生长法或溅射法等。优选将第三半导体膜606c的厚度设定为20nm以上且200nm以下。
此外，第一半导体膜606a、第二半导体膜606b以及第三半导体膜606c也可以不使用非晶半导体形成，而使用多晶半导体或微晶半导体（Semi Amorphous Semiconductor，SAS）形成。
此外，由于光电效应生成的空穴的迁移率低于电子的迁移率，因此当p型半导体膜一侧的表面用作光接收面时，pin型光电二极管具有良好的特性。这里示出将光电二极管602从形成有pin型光电二极管的衬底601的面接收的光622转换为电信号的例子。此外，来自其导电型与用作光接收面的半导体膜一侧相反的半导体膜一侧的光是干扰光，因此，电极层优选使用具有遮光性的导电膜。另外，也可以将n型半导体膜一侧的表面用作光接收面。
通过使用绝缘材料且根据材料使用溅射法、等离子体CVD法、旋涂法、浸渍法、喷涂法、液滴喷射法（喷墨法等）、印刷法（丝网印刷、胶版印刷等）等，来可以形成绝缘膜631、层间绝缘膜633、层间绝缘膜634。
作为绝缘膜631，可以使用无机绝缘材料，诸如氧化硅层、氧氮化硅层、氧化铝层、氧氮化铝层等氧化物绝缘膜、氮化硅层、氮氧化硅层、氮化铝层、氮氧化铝层等氮化物绝缘膜的单层或叠层。
在本实施方式中，作为绝缘膜631使用氧化铝膜。绝缘膜631可以通过溅射法或等离子体CVD法形成。
在氧化物半导体膜上作为绝缘膜631设置的氧化铝膜具有高遮断效果（阻挡效果），即不使氢、水分等杂质及氧的双方透过膜的效果。
因此，氧化铝膜用作保护膜，而防止在制造工序中及制造之后导致晶体管的特性变动的氢、水分等杂质混入到氧化物半导体膜，并且防止从氧化物半导体膜释放氧化物半导体的主要构成材料的氧。
作为层间绝缘膜633、634，优选采用用作减少表面凹凸的平坦化绝缘膜的绝缘膜。作为层间绝缘膜633、634，例如可以使用聚酰亚胺树脂、丙烯酸树脂、苯并环丁烯类树脂、聚酰胺树脂或环氧树脂等具有耐热性的有机绝缘材料。除了上述有机绝缘材料之外，也可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、PSG（磷硅玻璃）、BPSG（硼磷硅玻璃）等的单层或叠层。
通过检测入射到光电二极管602的光，可以读取检测对象的信息。另外，在读取检测对象的信息时，可以使用背光灯等的光源。
晶体管640的栅电极层被第一栅极绝缘膜636覆盖，并且晶体管640的第二栅极绝缘膜及氧化物半导体膜被保护免受包含在衬底601中的金属元素造成的污染。
因此，可以提供包括使用本实施方式的氧化物半导体膜且具有稳定的电特性的晶体管640的可靠性高的半导体装置。另外，可以高成品率地制造可靠性高的半导体装置，由此可以实现高生产化。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式6
可以将本说明书所公开的半导体装置应用于多种电子设备（包括游戏机）。作为电子设备，可以举出电视装置（也称为电视或电视接收机）、用于计算机等的显示器、数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、移动信息终端、声音再现装置、游戏机（弹子机、投币机等）、游戏机框体等。图9A至图9C示出这些电子设备的具体例子。
图9A示出具有显示部的桌子9000。在桌子9000中，框体9001组装有显示部9003，利用显示部9003可以显示图像。另外，在此示出利用四个腿部9002支撑框体9001的结构。另外，框体9001具有用来供应电力的电源供应线9005。
实施方式1至5中的任一个所示的半导体装置可以应用于显示部9003，由此可以对具有显示部的桌子9000赋予高可靠性。
显示部9003具有触屏输入功能。当用指头等接触显示于桌子9000的显示部9003中的显示按钮9004时，可以进行屏面操作或信息输入。并且当使桌子具有能够与其他家电产品进行通讯的功能或能够控制其他家电产品的功能，可以将桌子用作通过屏面操作控制其他家电产品的控制装置。例如，通过使用实施方式5所示的具有图像传感器功能的半导体装置，可以使显示部9003具有触屏输入功能。
另外，利用设置于框体9001的铰链也可以将显示部9003的屏面以垂直于地板的方式立起来，从而也可以将桌子用作电视装置。虽然如果在小房间里设置大屏面的电视装置则自由使用的空间变小，然而，如果在桌子内安装有显示部则可以有效地利用房间的空间。
图9B示出电视装置9100的一个例子。在电视装置9100中，框体9101组装有显示部9103。利用显示部9103可以显示图像。此外，在此示出利用支架9105支撑框体9101的结构。
可以通过利用框体9101所具备的操作开关、另外提供的遥控操作器9110进行电视装置9100的操作。通过利用遥控操作器9110所具备的操作键9109，可以进行频道及音量的操作，并可以对在显示部9103上显示的影像进行操作。此外，也可以采用在遥控操作器9110中设置显示从该遥控操作器9110输出的信息的显示部9107的结构。
图9B所示的电视装置9100具备接收机及调制解调器等。电视装置9100可以利用接收机接收一般的电视广播。再者，电视装置通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向（从发送者到接收者）或双向（在发送者和接收者之间或在接收者之间等）的信息通信。
实施方式1至5中的任一个所示的半导体装置可以应用于显示部9103、9107，由此可以对电视装置及遥控操作机赋予高可靠性。
图9C示出计算机，该计算机包含主体9201、框体9202、显示部9203、键盘9204、外部连接端口9205、指向装置9206等。
实施方式1至5中的任一个所示的半导体装置可以应用于显示部9203，由此可以对计算机赋予高可靠性。
图10A和图10B是能够进行折叠的平板终端。图10A是打开的状态，并且平板终端包括框体9630、显示部9631a、显示部9631b、显示模式切换开关9034、电源开关9035、省电模式切换开关9036、卡子9033以及操作开关9038。
实施方式1至5中的任一个所示的半导体装置可以应用于显示部9631a、显示部9631b，而可以提供可靠性高的平板终端。
在显示部9631a中，可以将其一部分用作触摸屏的区域9632a，并且可以通过接触所显示的操作键9638来输入数据。此外，作为一个例子示出显示部9631a的一半只具有显示的功能，并且另一半具有触摸屏的功能的结构，但是不局限于该结构。也可以采用使显示部9631a的所有的区域具有触摸屏的功能的结构。例如，可以使显示部9631a的整个面显示键盘按钮来将其用作触摸屏，并且将显示部9631b用作显示屏面。
此外，在显示部9631b中，与显示部9631a同样，也可以将其一部分用作触摸屏的区域9632b。此外，通过使用手指或触屏笔等接触触摸屏上的键盘显示切换按钮9639的位置上，可以在显示部9631b上显示键盘按钮。
此外，也可以对触摸屏的区域9632a和触摸屏的区域9632b同时进行触摸输入。
另外，显示模式切换开关9034能够切换竖屏显示和横屏显示等显示的方向并选择黑白显示或彩色显示等的切换。省电模式切换开关9036可以根据平板终端所内置的光传感器所检测的使用时的外光的光量，将显示的亮度设定为最合适的亮度。平板终端除了光传感器以外还可以内置陀螺仪和加速度传感器等检测倾斜度的传感器等的其他检测装置。
此外，图10A示出显示部9631b的显示面积与显示部9631a的显示面积相同的例子，但是不局限于此，可以使一方的尺寸和另一方的尺寸不同，也可以使它们的显示质量有差异。例如可以采用显示部9631a和9631b中的一方与另一方相比可以进行高精细的显示的结构。
图10B是合上的状态，并且平板终端包括框体9630、太阳能电池9633、充放电控制电路9634、电池9635以及DCDC转换器9636。此外，在图10B中，作为充放电控制电路9634的一个例子示出具有电池9635和DCDC转换器9636的结构。
此外，平板终端能够进行折叠，因此不使用时可以合上框体9630。因此，可以保护显示部9631a和显示部9631b，而可以提供一种具有良好的耐久性且从长期使用的观点来看具有良好的可靠性的平板终端。
此外，图10A和图10B所示的平板终端还可以具有如下功能：显示各种各样的信息（静态图像、动态图像、文字图像等）；将日历、日期或时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑的触摸输入；通过各种各样的软件（程序）控制处理等。
通过利用安装在平板终端的表面上的太阳能电池9633，可以将电力供应到触摸屏、显示部或图像信号处理部等。另外，可以通过将太阳能电池9633设置在框体9630的单面或双面，来高效地对电池9635进行充电。另外，当作为电池9635使用锂离子电池时，有可以实现小型化等的优点。
另外，参照图10C所示的方框图对图10B所示的充放电控制电路9634的结构和工作进行说明。图10C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部9631，电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应于图10B所示的充放电控制电路9634。
首先，说明在利用外光使太阳能电池9633发电时的工作的例子。使用DCDC转换器9636对太阳能电池9633所产生的电力进行升压或降压以使它成为用来对电池9635进行充电的电压。并且，当利用来自太阳能电池9633的电力使显示部9631工作时使开关SW1导通，并且，利用转换器9637将该电力升压或降压到显示部9631所需要的电压。另外，可以采用当不进行显示部9631中的显示时，使开关SW1关断且使开关SW2导通来对电池9635进行充电的结构。
注意，作为发电单元的一个例子示出太阳能电池9633，但是不局限于此，也可以使用压电元件（piezoelectric element）或热电转换元件（珀耳帖元件（Peltier element））等其他发电单元进行电池9635的充电。例如，也可以使用以无线（不接触）的方式能够收发电力来进行充电的无线电力传输模块或组合其他充电方法进行充电。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
附图标记说明
400 衬底；401 栅电极层；402 栅极绝缘膜；403 氧化物半导体膜；405a 源电极层；405b 漏电极层；407 绝缘膜；413 绝缘层；420 晶体管；423 绝缘层；425a 开口；430 晶体管；436 栅极绝缘膜；440 晶体管；500 衬底；501 栅极绝缘膜；502 栅极绝缘膜；504 层间绝缘膜；505 滤色片层；506 绝缘膜；507 分隔壁；510 晶体管；511a 栅电极层；511b 栅电极层；512 氧化物半导体膜；513a 导电层；513b 导电层；520 电容元件；521a 导电层；521b 导电层；522 氧化物半导体膜；523 导电层；530 布线层交叉部；540 发光元件；541电极层；542 电致发光层；543 电极层；601 衬底；602 光电二极管；606a 半导体膜；606b半导体膜；606c 半导体膜；608 粘合层；613 衬底；622 光；631 绝缘膜；633 层间绝缘膜；634 层间绝缘膜；636 栅极绝缘膜；640 晶体管；641a 电极层；641b 电极层；642 电极层；643 导电层；645 导电层；656 晶体管；658 光电二极管复位信号线；659 栅极信号线；671光电传感器输出信号线；672 光电传感器参考信号线；4001 衬底；4002 像素部；4003 信号线驱动电路；4004 扫描线驱动电路；4005 密封材料；4006 衬底；4008 液晶层；4010 晶体管；4011 晶体管；4013 液晶元件；4015 连接端子电极；4016 端子电极；4019 各向异性导电膜；4020 绝缘膜；4021 绝缘膜；4023 栅极绝缘膜；4030 电极层；4031 电极层；4032 绝缘膜；4035 间隔物；4040 晶体管；4510 分隔壁；4511 场致发光层；4513 发光元件；4514填充材料；9000 桌子；9001 框体；9002 腿部；9003 显示部；9004 显示按钮；9005 电源供应线；9033 卡子；9034 开关；9035 电源开关；9036 开关；9038 操作开关；9100 电视装置；9101 框体；9103 显示部；9105 支架；9107 显示部；9109 操作键；9110 遥控操作器；9201主体；9202 框体；9203 显示部；9204 键盘；9205 外部连接端口；9206 指向装置；9630 框体；9631 显示部；9631a 显示部；9631b 显示部；9632a 区域；9632b 区域；9633 太阳能电池；9634 充放电控制电路；9635 电池；9636 DCDC转换器；9637 计算机；9638 操作键；9639按钮。

Claims (22)

1.一种半导体装置的制造方法，该方法包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成第一栅极绝缘膜；
在所述第一栅极绝缘膜上形成第二栅极绝缘膜；
在形成所述第二栅极绝缘膜之后以450℃以上的温度进行第一加热处理；
在所述第一加热处理之后，在所述第二栅极绝缘膜上形成氧化物半导体膜；以及
在形成所述氧化物半导体膜之后进行第二加热处理，
其中，通过等离子体CVD法使用第一RF功率、硅烷气体、氮气体和氨气体来形成所述第一栅极绝缘膜，
其中，通过等离子体CVD法使用第二RF功率、硅烷气体和一氧化二氮气体来形成所述第二栅极绝缘膜，
其中，所述第一RF功率高于所述第二RF功率。
2.一种半导体装置的制造方法，该方法包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成第一栅极绝缘膜；
在所述第一栅极绝缘膜上形成第二栅极绝缘膜；
在形成所述第二栅极绝缘膜之后以450℃以上的温度进行第一加热处理；
在所述第一加热处理之后，在所述第二栅极绝缘膜上形成氧化物半导体膜；
在形成所述氧化物半导体膜之后进行第二加热处理；
在所述第二加热处理之后，在所述氧化物半导体膜上形成与该氧化物半导体膜电接触的源电极层和漏电极层；以及
在形成所述源电极层和所述漏电极层之后进行第三加热处理，
其中通过等离子体CVD法使用第一RF功率、硅烷气体、氮气体和氨气体来形成所述第一栅极绝缘膜，
其中通过等离子体CVD法使用第二RF功率、硅烷气体和一氧化二氮气体来形成所述第二栅极绝缘膜，
其中所述第一RF功率高于所述第二RF功率。
3.根据权利要求1所述的半导体装置的制造方法，其中所述温度为650℃以上。
4.根据权利要求2所述的半导体装置的制造方法，其中所述温度为650℃以上。
5.根据权利要求1所述的半导体装置的制造方法，
其中用于形成所述第一栅极绝缘膜的所述硅烷气体的流量为20sccm，以及用于形成所述第二栅极绝缘膜的所述硅烷气体的流量为90sccm。
6.根据权利要求2所述的半导体装置的制造方法，
其中用于形成所述第一栅极绝缘膜的所述硅烷气体的流量为20sccm，以及用于形成所述第二栅极绝缘膜的所述硅烷气体的流量为90sccm。
7.根据权利要求1所述的半导体装置的制造方法，
其中所述第一栅极绝缘膜在200Pa的压力下形成，以及所述第二栅极绝缘膜在40Pa的压力下形成，并且
其中所述第一栅极绝缘膜是氮化硅膜，且所述第二栅极绝缘膜是氧氮化硅膜。
8.根据权利要求2所述的半导体装置的制造方法，
其中所述第一栅极绝缘膜在200Pa的压力下形成，以及所述第二栅极绝缘膜在40Pa的压力下形成，并且
其中所述第一栅极绝缘膜是氮化硅膜，且所述第二栅极绝缘膜是氧氮化硅膜。
9.根据权利要求1所述的半导体装置的制造方法，
其中所述第一栅极绝缘膜是氮化硅膜，且所述第二栅极绝缘膜是氧氮化硅膜，并且
所述第二栅极绝缘膜的厚度大于所述第一栅极绝缘膜的厚度。
10.根据权利要求2所述的半导体装置的制造方法，
其中所述第一栅极绝缘膜是氮化硅膜，且所述第二栅极绝缘膜是氧氮化硅膜，并且
所述第二栅极绝缘膜的厚度大于所述第一栅极绝缘膜的厚度。
11.根据权利要求1所述的半导体装置的制造方法，还包括如下步骤：在所述氧化物半导体膜之上形成与该氧化物半导体膜接触的氧化物层。
12.根据权利要求2所述的半导体装置的制造方法，还包括如下步骤：在所述氧化物半导体膜之上形成与该氧化物半导体膜接触的氧化物层。
13.根据权利要求1所述的半导体装置的制造方法，其中所述氧化物半导体膜是c轴取向结晶氧化物半导体膜。
14.根据权利要求2所述的半导体装置的制造方法，其中所述氧化物半导体膜是c轴取向结晶氧化物半导体膜。
15.根据权利要求1所述的半导体装置的制造方法，其中TDS测量表明当进行所述第一加热处理时所述第一栅极绝缘膜中的氢浓度减少。
16.根据权利要求2所述的半导体装置的制造方法，其中TDS测量表明当进行所述第一加热处理时所述第一栅极绝缘膜中的氢浓度减少。
17.根据权利要求1所述的半导体装置的制造方法，其中TDS测量表明由于所述第一加热处理，氢的释放减少。
18.根据权利要求2所述的半导体装置的制造方法，其中TDS测量表明由于所述第一加热处理，氢的释放减少。
19.根据权利要求1所述的半导体装置的制造方法，其中作为有源层包含所述氧化物半导体膜的晶体管是常截止的晶体管。
20.根据权利要求2所述的半导体装置的制造方法，其中作为有源层包含所述氧化物半导体膜的晶体管是常截止的晶体管。
21.一种包括根据权利要求1所述的半导体装置的制造方法的显示装置的制造方法。
22.一种包括根据权利要求2所述的半导体装置的制造方法的显示装置的制造方法。
CN201210577095.4A 2011-12-27 2012-12-27 半导体装置及其制造方法 Expired - Fee Related CN103187262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710363391.7A CN107452751B (zh) 2011-12-27 2012-12-27 半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011285559 2011-12-27
JP2011-285559 2011-12-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710363391.7A Division CN107452751B (zh) 2011-12-27 2012-12-27 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN103187262A CN103187262A (zh) 2013-07-03
CN103187262B true CN103187262B (zh) 2017-06-20

Family

ID=48654953

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710363391.7A Active CN107452751B (zh) 2011-12-27 2012-12-27 半导体装置及其制造方法
CN201210577095.4A Expired - Fee Related CN103187262B (zh) 2011-12-27 2012-12-27 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710363391.7A Active CN107452751B (zh) 2011-12-27 2012-12-27 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US8809154B2 (zh)
JP (4) JP6145267B2 (zh)
KR (1) KR101981338B1 (zh)
CN (2) CN107452751B (zh)
TW (1) TWI584383B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI678740B (zh) 2013-09-23 2019-12-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102270823B1 (ko) * 2013-10-22 2021-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6676990B2 (ja) * 2016-02-01 2020-04-08 株式会社リコー 電界効果型トランジスタの製造方法
US20180026055A1 (en) * 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
CN107464850B (zh) * 2017-08-01 2020-05-15 上海天马微电子有限公司 一种薄膜晶体管及其制造方法、显示面板和显示装置
KR102550633B1 (ko) 2018-05-04 2023-07-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR20200011025A (ko) * 2018-07-23 2020-01-31 가부시키가이샤 리코 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
US11276569B2 (en) 2018-07-31 2022-03-15 Applied Materials, Inc. On stack overlay improvement for 3D NAND
CN113382949B (zh) 2019-02-14 2023-09-05 株式会社多田野 外伸支腿控制装置
KR20200115061A (ko) * 2019-03-27 2020-10-07 고려대학교 세종산학협력단 박막 트랜지스터 및 박막 트랜지스터의 제조방법
CN113314424B (zh) * 2021-05-27 2022-09-02 惠科股份有限公司 薄膜晶体管及其制备方法和阵列基板、显示器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369541A (zh) * 2007-08-17 2009-02-18 株式会社半导体能源研究所 半导体器件的制造方法
CN101447412A (zh) * 2007-11-27 2009-06-03 株式会社半导体能源研究所 半导体装置的制造方法
CN101901838A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6900084B1 (en) * 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
TWI251348B (en) 2004-04-13 2006-03-11 Toppoly Optoelectronics Corp Thin film transistor and its manufacturing method
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070296003A1 (en) 2006-06-08 2007-12-27 Samsung Electronics Co., Ltd. Thin Film Transistor Substrate and Method for Manufacturing the Same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101243809B1 (ko) 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7998800B2 (en) * 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI464510B (zh) * 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
KR101009646B1 (ko) * 2007-08-01 2011-01-19 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 구비한 표시 장치
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8049215B2 (en) * 2008-04-25 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101457837B1 (ko) 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN104934483B (zh) * 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
KR102219095B1 (ko) * 2009-09-24 2021-02-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011043206A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20170143023A (ko) 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011070900A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104600105B (zh) * 2009-12-11 2018-05-08 株式会社半导体能源研究所 半导体装置
US8476744B2 (en) * 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
JP5419730B2 (ja) * 2010-01-27 2014-02-19 三菱電機株式会社 薄膜トランジスタ
CN105405747B (zh) 2010-02-05 2020-03-13 株式会社半导体能源研究所 半导体装置和制造半导体装置的方法
KR101906151B1 (ko) * 2010-02-19 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101942701B1 (ko) * 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
TWI541904B (zh) * 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
JP6226518B2 (ja) 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
JP6125211B2 (ja) * 2011-11-25 2017-05-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2786404A4 (en) 2011-12-02 2015-07-15 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369541A (zh) * 2007-08-17 2009-02-18 株式会社半导体能源研究所 半导体器件的制造方法
CN101447412A (zh) * 2007-11-27 2009-06-03 株式会社半导体能源研究所 半导体装置的制造方法
CN101901838A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法

Also Published As

Publication number Publication date
TWI584383B (zh) 2017-05-21
JP6145267B2 (ja) 2017-06-07
CN103187262A (zh) 2013-07-03
CN107452751B (zh) 2021-06-01
JP2019024145A (ja) 2019-02-14
KR20130075671A (ko) 2013-07-05
JP2013153160A (ja) 2013-08-08
US8809154B2 (en) 2014-08-19
TW201332023A (zh) 2013-08-01
US20130164899A1 (en) 2013-06-27
CN107452751A (zh) 2017-12-08
JP2017157853A (ja) 2017-09-07
JP2020115566A (ja) 2020-07-30
JP6686111B2 (ja) 2020-04-22
KR101981338B1 (ko) 2019-05-22

Similar Documents

Publication Publication Date Title
CN103187262B (zh) 半导体装置及其制造方法
JP6995936B2 (ja) 半導体装置
JP6867434B2 (ja) 半導体装置
CN103137496B (zh) 半导体装置及半导体装置的制造方法
CN103178118B (zh) 半导体装置的制造方法
JP6457573B2 (ja) 半導体装置
CN103066126B (zh) 半导体装置
CN103065969B (zh) 半导体装置以及半导体装置的制造方法
CN103035735B (zh) 半导体装置及半导体装置的制造方法
CN103066128B (zh) 半导体装置以及半导体装置的制造方法
JP2020167419A (ja) 半導体装置の作製方法
CN104380473B (zh) 半导体装置
CN103035736B (zh) 半导体装置及其制造方法
CN103107200B (zh) 半导体装置
JP2014045173A (ja) 半導体装置及びその作製方法
JP2013038401A (ja) 半導体装置及び半導体装置の作製方法
JP6199583B2 (ja) 半導体装置
JP2013149953A (ja) 半導体装置及び半導体装置の作製方法
JP5873324B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170620

Termination date: 20211227