CN107464850B - 一种薄膜晶体管及其制造方法、显示面板和显示装置 - Google Patents
一种薄膜晶体管及其制造方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN107464850B CN107464850B CN201710648117.4A CN201710648117A CN107464850B CN 107464850 B CN107464850 B CN 107464850B CN 201710648117 A CN201710648117 A CN 201710648117A CN 107464850 B CN107464850 B CN 107464850B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- thin film
- film transistor
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 128
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 118
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 118
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 238000002161 passivation Methods 0.000 claims abstract description 89
- 238000000034 method Methods 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 40
- 238000000137 annealing Methods 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 72
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 72
- 238000005530 etching Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 20
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 18
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 9
- 229910052738 indium Inorganic materials 0.000 claims description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 9
- 239000011787 zinc oxide Substances 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 34
- 239000001301 oxygen Substances 0.000 abstract description 34
- 229910052760 oxygen Inorganic materials 0.000 abstract description 34
- 230000007547 defect Effects 0.000 abstract description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 7
- 239000001257 hydrogen Substances 0.000 abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000012466 permeate Substances 0.000 abstract description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 230000000903 blocking effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Abstract
本发明实施例提供一种薄膜晶体管及其制造方法、显示面板和显示装置。该制造方法包括：在源漏金属层远离基板的一侧形成钝化层后，将钝化层的第一部分中的氮化硅层去除，第一部分在基板上的正投影覆盖沟道区在基板上的正投影，其中，钝化层包括至少一层氮化硅层，最后再利用高温退火工艺，对所述薄膜晶体管进行处理。在本发明实施例中，由于钝化层的第一部分中的氮化硅层被去除，因此在利用高温退火工艺对薄膜晶体管进行处理时，氮化硅层中的氢不会渗透至有源层，有源层仍为半导体，使得薄膜晶体管能够行使其开关功能的同时，还更好的改善了薄膜晶体管的氧缺陷。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制造方法、显示面板和显示装置。
背景技术
在现有技术中，为了保护氧化物薄膜晶体管中的结构不被水氧侵蚀，需要在氧化物薄膜晶体管的最外侧设置钝化层，该钝化层中包括氮化硅层和氧化硅层，且氮化硅层相比氧化硅层具有更好的阻水氧能力，在采用上述设计制造氧化物薄膜晶体管时，需要对氧化物薄膜晶体管进行高温退火工艺处理，其中，高温退火工艺相对于低温退火工艺而言更有助于改善氧化物薄膜晶体管的氧缺陷，但在对上述结构的氧化物薄膜晶体管进行高温退火工艺处理时，氧化物薄膜晶体管易丧失开关功能。
发明内容
本发明实施例提供一种薄膜晶体管及其制造方法、显示面板和显示装置，用于解决现有技术中，在采用高温退火工艺对氧化物薄膜晶体管进行处理时后，氧化物薄膜晶体管丧失开关功能的问题。
一方面，本发明实施例提供了一种薄膜晶体管的制造方法，所述方法包括：
在一基板上形成栅极；
在所述栅极远离所述基板的一侧形成绝缘层；
在所述绝缘层远离所述基板的一侧形成有源层，其中，所述有源层由氧化物材料制成，所述有源层包括沟道区；
在所述有源层远离所述基板的一侧形成源漏金属层，所述源漏金属层包括源极和漏极；
在所述源漏金属层远离所述基板的一侧形成钝化层，所述钝化层包括至少一层氮化硅层；
将所述钝化层的第一部分中的氮化硅层去除，所述第一部分在所述基板上的正投影覆盖所述沟道区在所述基板上的正投影；
利用高温退火工艺，对所述薄膜晶体管进行处理。
可选地，所述钝化层还包括至少一层氧化硅层，所述至少一层氮化硅层和所述至少一层氧化硅层层叠形成。
可选地，所述将所述钝化层中的第一部分中的氮化硅层去除，包括：
在所述氮化硅层远离所述基板的一侧形成光刻胶膜层；
所述光刻胶膜层远离所述基板的一侧覆盖半透掩膜板；
对所述光刻胶膜层进行曝光；
移除所述半透掩膜板；
对所述光刻胶层进行显影处理，以使所述光刻胶膜层形成指定图案；
利用具有指定图案的所述光刻胶膜层，采用反应离子刻蚀工艺，对所述氮化硅层进行处理，以将所第一部分中的所述氮化硅层去除，以及形成贯穿所述钝化层的过孔，所述过孔在所述基板上的正投影位于所述漏极在所述基板上的正投影内；
将具有指定图案的所述光刻胶膜层移除。
可选地，所述利用高温退火工艺，对所述薄膜晶体管进行处理，包括：
在300℃-500℃的温度条件下，对所述薄膜晶体管进行处理。
可选地，在所述有源层远离所述基板的一侧形成源漏金属层后，且在所述源漏金属层远离所述基板的一侧形成钝化层之前，所述方法还包括：
在所述源漏金属层远离所述基板的一侧形成刻蚀阻挡层；
对所述刻蚀阻挡层进行图案化，使图案化的刻蚀阻挡层在所述基板上的正投影覆盖所述沟道区在所述基板上的正投影；
其中，所述刻蚀阻挡层的材料由氧化硅和/或氧化铝构成。
可选地，制成所述有源层的材料包括铟镓锌氧化物。
另一方面，本发明实施例还提供了一种薄膜晶体管，所述薄膜晶体管包括：
位于一基板上的栅极；
绝缘层，所述绝缘层位于所述栅极远离所述基板的一侧；
有源层，所述有源层位于所述绝缘层远离所述基板的一侧，其中，所述有源层由氧化物材料制成，所述有源层包括沟道区；
源漏金属层，所述源漏金属层位于所述有源层远离所述基板的一侧，所述源漏金属层包括源极和漏极；
钝化层，所述钝化层位于所述源漏金属层远离所述基板的一侧，所述钝化层包括至少一层氮化硅层，所述钝化层的第一部分中不包括所述氮化硅层，所述第一部分在所述基板上的正投影完全覆盖所述的沟道区在所述基板上的正投影。
可选地，所述钝化层包括一层所述氮化硅层。
可选地，所述钝化层还包括至少一层氧化硅层，所述至少一层氮化硅层和所述至少一层氧化硅层层叠设置。
可选地，所述薄膜晶体管还包括：
刻蚀阻挡层，所述刻蚀阻挡层位于所述有源层和所述钝化层之间，且所述刻蚀阻挡层在所述基板上的正投影覆盖所述沟道区在所述基板上的正投影；
其中，所述刻蚀阻挡层的材料由氧化硅和/或氧化铝构成。
可选地，所述有源层的材料包括铟镓锌氧化物。
再一方面，本发明实施例提供了一种显示面板，包括如上述所述的薄膜晶体管。
又一方面，本发明实施例提供了一种显示装置，包括如上述所述的显示面板。
上述技术方案中的任一个技术方案具有如下有益效果：
在本发明实施例中，在形成由氧化物材料制成的有源层后，在有源层上形成源漏金属层，在源漏金属层远离有源层的一侧形成钝化层，其中，该钝化层包括至少一层氮化硅层，然后将该钝化层的第一部分中的氮化硅层去除，该第一部分在基板上的正投影覆盖有源层的沟道区在基板上的正投影，即该至少一层氮化硅层在基板上的正投影与该沟道区在基板上的正投影不交叠，最后再利用高温退火工艺对薄膜晶体管进行处理，由于在薄膜晶体管的最外侧包括由氮化硅材料制成的钝化层，因此降低了薄膜晶体管被水氧侵蚀的速率，并且，由于钝化层的第一部分中的氮化硅层被去除，且氢无法穿透源漏金属层，因此在利用高温退火工艺，对薄膜晶体管进行处理后，氮化硅层中的氢不会渗透至有源层，使得有源层仍为半导体，薄膜晶体管能够行使其开关功能，并且使该薄膜晶体管更好的改善了氧缺陷。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种薄膜晶体管的制造方法流程图；
图2为本发明实施例提供的经过步骤101后形成的结构的截面图；
图3为本发明实施例提供的经过步骤102后形成的结构的截面图；
图4为本发明实施例提供的经过步骤103后形成的结构的截面图；
图5为本发明实施例提供的经过步骤104后形成的结构的截面图；
图6为本发明实施例提供的经过步骤105后形成的结构的一种截面图；
图7为本发明实施例提供的经过步骤106后形成的结构的截面图；
图8为本发明实施例提供的经过步骤105后形成的结构的另一种截面图；
图9为本发明实施例提供的一种薄膜晶体管的截面图；
图10为去除图9中的钝化层中的第一部分中的氮化硅层和形成过孔时对应的方法流程图；
图11为本发明实施例提供的另一种薄膜晶体管的截面图；
图12本发明实施例还提供了一种显示面板的结构示意图；
图13位本发明实施例提供的另一种薄膜晶体管的截面图；
图14为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
如图1所示，图1为本发明实施例提供的一种薄膜晶体管的制造方法流程图，该方法包括以下步骤：
步骤101，在一基板上形成栅极。示例性的，经过步骤101后，形成的结构如图2所示，其中，图2为本发明实施例提供的经过步骤101后形成的结构的截面图。
具体的，如图2所示，该栅极12与薄膜晶体管所在的显示面板中对应的驱动电路(未示出)电连接，例如，在液晶显示面板中，该栅极12与液晶显示面板中的扫描线(未示出)电连接，该扫描线可以为该薄膜晶体管提供扫描信号，使该薄膜晶体管处于导通状态。
步骤102，在栅极远离基板的一侧形成绝缘层。示例性的，经过步骤102后，形成的结构如图3所示，其中，图3为本发明实施例提供的经过步骤102后形成的结构的截面图。
具体的，如图3所示，该绝缘层13能够使栅极12与薄膜晶体管中的其他结构相互绝缘。
步骤103，在绝缘层远离基板的一侧形成有源层，其中，有源层由氧化物材料制成，有源层包括沟道区。示例性的，经过步骤103后，形成的结构如图4所示，其中，图4为本发明实施例提供的经过步骤103后形成的结构的截面图。
具体的，如图4所示，在液晶显示面板中，当薄膜晶体管不工作时，该有源层14处于不导通状态；当薄膜晶体管工作时扫描线(未示出)为薄膜晶体管提供扫描信号后，该有源层14处于导通状态，并且由于有源层14由氧化物材料制成的，因此通过图1的方法制造的薄膜晶体管为氧化物薄膜晶体管，其中，有源层14为半导体层。
步骤104，在有源层远离基板的一侧形成源漏金属层，源漏金属层包括源极和漏极。示例性的，经过步骤104后，形成的结构如图5所示，其中，图5为本发明实施例提供的经过步骤104后形成的结构的截面图。
具体的，以薄膜晶体管位于液晶显示面板中为例，如图5所示，源极151与数据线(未示出)电连接，数据线可以提供数据信号，漏极152可以与像素电极电连接，在扫描线(未示出)为该薄膜晶体管提供扫描信号后，该薄膜晶体管处于导通状态，此时源极151和漏极152通过有源层14电连接，在数据线提供数据信号后，可以通过源极151、有源层14和漏极152为像素电极充电，使像素电极具有一定电势，该像素电极与公共电极(未示出)形成电场驱动液晶层(未示出)中的液晶分子发生旋转，进而使液晶显示面板显示图像。有源层14中的沟道区141在基板11上的正投影位于源极151和漏极152在基板11上的正投影之间。
步骤105，在源漏金属层远离基板的一侧形成钝化层，钝化层包括至少一层氮化硅层。示例性的，经过步骤105后，形成的结构如图6所示(仅示意了氧化硅层位于源漏金属层和氮化硅层之间，且钝化层只有一层氧化硅层和一层氮化硅层的情况)，其中，图6为本发明实施例提供的经过步骤105后形成的结构的一种截面图。
具体的，如图6所示，在源漏金属层15远离基板11的一侧形成的钝化层16中包括至少一层氮化硅层161，该氮化硅层161可以保护薄膜晶体管中的内部结构不被水氧侵蚀，或者降低水氧侵蚀的速度，例如，保护源漏金属层15和有源层14不被水氧侵蚀，或者降低水氧侵蚀源漏金属层15和有源层14的速度，在该钝化层16中还包括氧化硅层162，由于氧化硅层162具有良好的绝缘性，可以保证源漏金属层15与外界绝缘。
该氧化硅层162可以位于源漏金属层15和氮化硅层161之间，或者位于该氮化硅层161远离该基板11的一侧，氮化硅层161和氧化硅层162在薄膜晶体管中的位置可以根据实际需要进行设置，在此不作具体限定，并且由于氧化硅层162也具有一定的阻水氧能力，因此该氧化硅层162进一步加强了薄膜晶体管不被水氧侵蚀的能力。
步骤106，将钝化层的第一部分中的氮化硅层去除，第一部分在基板上的正投影覆盖沟道区在基板上的正投影。示例性的，经过步骤106后，形成的结构如图7所示，其中，图7为本发明实施例提供的经过步骤106后形成的结构的截面图。
具体的，如图7所示，为了避免在对薄膜晶体管进行高温退火工艺处理时，氮化硅层161中的氢通过沟道区141渗透至有源层14中，需要将氮化硅层161中在基板11上的正投影与沟道区141在基板11上的正投影有交叠的部分去除，即将氮化硅层161中的第一部分去除，该第一部分在基板11上的正投影覆盖沟道区141在基板11上的正投影，并且由于有源层14中的非沟道区覆盖有源漏金属层15，氮化硅层161在进行高温退火工艺处理时产生的氢不能穿透该源漏金属层15，因此在将氮化硅层161中的第一部分去除后，可以对薄膜晶体管进行高温退火工艺处理，在对薄膜晶体管进行高温退火处理时，可以使空气中的氧补充到薄膜晶体管中具有氧缺陷的膜层，例如，由于有源层14由氧化物材料制成的，因此在对薄膜晶体管进行高温退火处理之前，该有源层14具有氧缺陷，在对薄膜晶体管进行高温退火处理时，可以使空气中的氧补充到该有源层14中，使得该有源层14的氧缺陷得到改善，当有源层14的氧缺陷得到改善后，使得薄膜晶体管具有更好的高温光照负偏压，从而使得薄膜晶体管具有更好的特性，并且在对薄膜晶体管进行高温退火工艺处理后，该薄膜晶体管依然能够行使其开关功能，同时，由于薄膜晶体管的最外层设置的钝化层16中包括一层氮化硅层161和一层氧化硅层162，该氮化硅层161和氧化硅层162可以为该薄膜晶体管的内部结构起到保护作用，阻止水氧进入薄膜晶体管，或者，降低水氧进入薄膜晶体管的速率，并且，由于氧化硅层162中的第一部分没有被去除，因此，该氧化硅层162可以保护有源层14不被水氧侵蚀，或者，降低水氧侵蚀有源层14的速率。
需要注意的是，在去除的氮化硅层161中第一部分的覆盖面积可以等于该沟道区141的覆盖面积，或者大于该沟道区141的覆盖面积，无论采用哪种方式，均需要保证去除第一部分的氮化硅层161在基板11上的正投影与沟道区141在基板11上的正投影不交叠，去除的第一部分的覆盖面积在此不作具体限定。
步骤107，利用高温退火工艺，对薄膜晶体管进行处理。
具体的，为了改善薄膜晶体管的氧缺陷，需要对薄膜晶体管进行退火处理，在薄膜晶体管进行了退火处理后，该薄膜晶体管可以具有更好的高温光照负偏压，从而使得薄膜晶体管具有更好的特性，并且，在一定温度范围内，在对薄膜晶体管进行退火处理时，使用的退火温度越高，则薄膜晶体管具有的高温光照负偏压越好，进而使得薄膜晶体管具有越好的特性，在现有技术中，由于薄膜晶体管的钝化层由氮化硅层和氧化硅层制成，当薄膜晶体管使用大于300℃的温度对薄膜晶体管进行退火处理时，氮化硅层中的氢会渗透至有源层中，使得有源层的导电能力增强，从而使得氧化物薄膜晶体管丧失其开关功能，因此在现有技术中为了使薄膜晶体管具有相对较好的特性，且薄膜晶体管不丧失开关功能，使用不高于290℃的温度对薄膜晶体管进行退火处理。然而在薄膜晶体管中，有源层为具有氧缺陷的膜层，在使用不高于290℃的温度对薄膜晶体管进行退火处理时，对有源层的氧缺陷的改善相对较小，进而对薄膜晶体管的高温光照负偏压改善较小，为了对有源层的氧缺陷进行较大的改善，在本发明实施例中，将沟道区上方的氮化硅层去除，具体如图7所示，在采用上述设计后，在对如图7所示的薄膜晶体管进行高温退火工艺处理时，可以对薄膜晶体管使用不低于300℃的温度进行退火处理，且不会使有源层中渗入氢，使得有源层仍为半导体，即该薄膜晶体管仍能够行使其开关功能，当薄膜晶体管使用不低于300℃的温度进行退火处理后，可以使空气中的氧补充到有源层中，使得有源层的氧缺陷可以得到很大程度的改善，从而使得薄膜晶体管具有更好的高温光照负偏压，进而使得薄膜晶体管具有更好的特性。
需要说明的是，上述的薄膜晶体管还可以应用在有机发光二极管显示面板中，例如，有机发光二极管显示面板的驱动电路中的驱动薄膜晶体管，或者，有机发光二极管显示面板的驱动电路中的开关薄膜晶体管，关于有机发光二极管显示面板的工作原理在此不再详细赘述。
可选地，如图7所示，该钝化层16包括一层氮化硅层161。
具体的，如图7所示，该钝化层16包括一层氮化硅层161和一层氧化硅层162，由于氮化硅层161具有良好的致密性，能够有效的阻止水氧侵蚀薄膜晶体管的内部结构，或者，降低对薄膜晶体管内部结构的侵蚀速率，因此可以只设置一层氮化硅层161，并且为了保证薄膜晶体管与外部绝缘，在该钝化层16中还需要设置一层氧化硅层162，使得薄膜晶体管与外部绝缘，并且，由于氧化硅层162也具有阻水氧功能，因此该氧化硅层162进一步提高了薄膜晶体管不被水氧侵蚀的能力，同时，由于氮化硅层161中覆盖沟道区141的部分被去除了，因此该氧化硅层162可以对有源层14起到保护作用，即阻止水氧侵蚀有源层14，或者，降低水氧侵蚀有源层14的速率。
需要注意的是，当钝化层16中包括一层氮化硅层161和一层氧化硅层162时，该氧化硅层162可以位于该氮化硅层161靠近基板11的一侧，当采用该设计时，可以在形成完整的钝化层16后，再将钝化层16中的氮化硅层161中的第一部分去除；或者，该氧化硅层162可以位于该氮化硅层161远离基板11的一侧，当采用该设计时，可以在形成氮化硅层161后，就将氮化硅层161中的第一部分去除，然后在再氮化硅层161远离基板11的一侧形成氧化硅层162，具体采用何种膜层结构，可以根据实际需要和工艺进行设置。
需要说明的是，本发明实施例中的薄膜晶体管可以位于液晶显示面板中，或者，可以位于有机发光二极管显示面板中，或者，也可以位于微型发光二极管显示面板中，本发明实施例中仅以薄膜晶体管位于液晶显示面板中为例进行说明，薄膜晶体管位于其他类型的显示面板的情况，在此不再详细赘述。
在本发明其他实施例中，钝化层16还可由更多层氧化硅层和氮化硅层层叠形成。可选地，如图8所示(仅示意了在远离基板的方向上，采用的层叠顺序为：第一氧化硅层-第一氮化硅层-第二氧化硅层-第二氮化硅层的情况)，图8为本发明实施例提供的经过步骤105后形成的结构的另一种截面图。
具体的，如图8所示，钝化层16包括两层氧化硅层和两层氮化硅层，该两层氧化硅层和该两层氮化硅层层叠形成，其中，该两层氧化硅层和该两层氮化硅层的层叠顺序可以根据实际需要和工艺设置，例如，在远离基板11的方向上，采用的层叠顺序可以包括两种，第一种：采用第一氧化硅层1621-第一氮化硅层1611-第二氧化硅层1622-第二氮化硅层1612的层叠顺序，第二种：采用第一氮化硅层1611-第一氧化硅层1621-第二氮化硅层1612-第二氧化硅层1622的层叠顺序。
当采用第一种层叠顺序时，在去除钝化层16的第一部分中的氮化硅层时，可以在上述四层膜层结构都形成后，将钝化层16的第一部分中的两层氮化硅层一起去除，例如，采用反应离子刻蚀工艺将第一氮化硅层1611、第二氧化硅层1622和第二氮化硅层1612一起去除，或者，采用电感耦合等离子体刻蚀工艺将第一氮化硅层1611、第二氧化硅层1622和第二氮化硅层1612一起去除，当采用上述任意一种工艺对钝化层16进行刻蚀后，钝化层16的第一部分中只包括第一氧化硅层1621，以使第一氧化硅层1621对有源层14进行保护；或者，当采用第一种层叠顺序时，在去除钝化层16的第一部分中的氮化硅层时，可以在形成第一氮化硅层1611后，将第一氮化硅层1611中的第一部分去除，在形成第二氮化硅层1612后，再将第二氮化硅层1612中的第一部分去除，在去除第一氮化硅层1611中的第一部分和第二氮化硅层1612中的第一部分时，具体工艺在此不作具体限定，在形成完整的钝化层16后，该钝化层16的第一部分中包括两层氧化硅层，以使该两层氧化硅层可以对有源层14起到更好的保护作用。
当采用第二种层叠顺序时，在去除钝化层16的第一部分中的氮化硅层时，可以在形成第一氮化硅层1611后，将第一氮化硅层1611中的第一部分去除，然后在第一氮化硅层1611上依次形成第一氧化硅层1621、第二氮化硅层1612和第二氧化硅层1622，其中，在去除第二氮化硅层1612的第一部分时，可以在第一氧化硅层1621、第二氮化硅层1612和第二氧化硅层1622都形成后，采用反应离子刻蚀工艺或电感耦合等离子体刻蚀工艺将第二氮化硅层1612和第二氧化硅层1622中的第一部分一起去除，此时钝化层16的第一部分中只有第一氧化硅层1621，以使第一氧化硅层1621对有源层14进行包括，或者，在形成第二氮化硅层1612后，将第二氮化硅层1612中的第一部分去除，然后在第二氮化硅层1612上形成第二氧化硅层1622，此时钝化层16中的第一部分包括两层氧化硅层，使得有源层14得到更好的包括。
同时，如图8所示，图8中的钝化层16中包括两层氧化硅层和两层氮化硅层，因此该钝化层16可以更好的起到阻水氧的作用，使薄膜晶体管中的内部结构得到更好的保护。
可选地，如图9所示，图9为本发明实施例提供的一种薄膜晶体管的截面图，如图10所示，图10为去除图9中的钝化层中的第一部分中的氮化硅层和形成过孔时对应的方法流程图，该方法包括以下步骤：
步骤1001，在氮化硅层161远离基板11的一侧形成光刻胶膜层。
步骤1002，光刻胶膜层远离基板11的一侧覆盖半透掩膜板。
具体的，在使用半透掩膜板后能够使某一膜层的不同位置刻蚀掉的深度不同，例如，如图9所示，钝化层16包括一层氧化硅层162和一层氮化硅层161，在使用半透掩膜板后，可以只将钝化层16的某一位置上的氮化硅层161刻蚀掉，将钝化层16中另一位置上的氮化硅层161和氧化硅层162都刻蚀掉。
步骤1003，对光刻胶膜层进行曝光。
步骤1004，移除半透掩膜板。
步骤1005，对光刻胶层进行显影处理，以使光刻胶膜层形成指定图案。
步骤1006，利用具有指定图案的光刻胶膜层，采用例子刻蚀工艺，对氮化硅层161进行处理，以将所第一部分中的氮化硅层161去除，以及形成贯穿钝化层16的过孔17，过孔17在基板11上的正投影位于漏极152在基板11上的正投影内。
步骤1007，将具有指定图案的光刻胶膜层移除。
具体的，以薄膜晶体管位于液晶显示面板为例，如图9所示，在形成贯穿钝化层16的过孔17后，漏极152可以通过该过孔17与液晶显示面板中的像素电极电连接。如图9所示，去除的钝化层16的第一部分中的氮化硅层161和贯穿钝化层16的过孔17可以采用一次工艺形成，进而降低了工艺复杂度，且节约了制造成本。需要注意的是，去除的钝化层16的第一部分中的氮化硅层161和贯穿钝化层16的过孔17也可以不同时形成，例如，可以先去除钝化层16的第一部分中的氮化硅层161，然后再形成贯穿钝化层16的过孔17，或者，可以先形成贯穿钝化层16的过孔17，然后再去除钝化层16的第一部分中的氮化硅层161，具体采用何种方式形成，可以根据实际需要进行设定。
可选地，在进行图1所示的步骤107时，可以在300℃-500℃的温度条件下，对薄膜晶体管进行处理。
具体的，当退火温度低于300℃时，退火工艺对氧化物薄膜晶体管的氧缺陷改善较小，当退火温度高于500℃时，退火工艺会对氧化物薄膜晶体管中的内部结构造成不可逆的破坏，当采用300℃-500℃的温度条件对氧化物薄膜晶体管进行退火时，可以显著改善氧化物薄膜晶体管的缺陷，且不会对氧化物薄膜晶体管的内部结构造成破坏。
可选地，如图11所示，图11为本发明实施例提供的另一种薄膜晶体管的截面图，在有源层14远离基板11的一侧形成源漏金属层15后，且在源漏金属层15远离基板11的一侧形成钝化层16之前，在源漏金属层15远离基板11的一侧形成刻蚀阻挡层18；对刻蚀阻挡层18进行图案化，使图案化的刻蚀阻挡层18在基板11上的正投影覆盖沟道区141在基板11上的正投影；其中，刻蚀阻挡层18的材料由氧化硅和/或氧化铝构成。
具体的，如图11所示，薄膜晶体管中的刻蚀阻挡层18在形成源漏金属层15后，且在形成钝化层16之前形成，该刻蚀阻挡层18保证在对钝化层16在进行刻蚀工艺时，有源层14不受影响，进一步的，在对钝化层16在进行刻蚀工艺时，需要使用刻蚀液进行刻蚀，刻蚀阻挡层18能够阻挡刻蚀液与有源层14接触，使有源层14不受影响。
可选地，制成有源层的材料包括铟镓锌氧化物。
具体的，铟镓锌氧化物为半导体材料，由铟镓锌氧化物材料制成的有源层在一定电压下能够导通，因此，有源层可以使用铟镓锌氧化物制成，当然有源层还可以使用其他满足上述性质的材料制成，在此不作具体限定。
本发明实施例提供了一种薄膜晶体管，如图7所示，薄膜晶体管包括：位于一基板11上的栅极12；绝缘层13，绝缘层13位于栅极12远离基板11的一侧；有源层14，有源层14位于绝缘层13远离基板11的一侧，其中，有源层14由氧化物材料制成，有源层14包括沟道区141；源漏金属层15，源漏金属层15位于有源层14远离基板11的一侧，源漏金属层15包括源极151和漏极152；钝化层16，钝化层16位于源漏金属层15远离基板11的一侧，钝化层16包括至少一层氮化硅层161，钝化层16的第一部分中不包括氮化硅层161，第一部分在基板11上的正投影完全覆盖的沟道区141在基板11上的正投影。其中，关于薄膜晶体管的工作原理和详细介绍，上述有详细说明，在此不再详细赘述。
可选地，如图7所示，钝化层16包括一层氮化硅层161。
可选地，如图8所示，钝化层16还包括至少一层氧化硅层，至少一层氮化硅层和至少一层氧化硅层层叠设置。
可选地，如图11所示，薄膜晶体管还包括：刻蚀阻挡层18，刻蚀阻挡层18位于有源层14和钝化层16之间，且刻蚀阻挡层18在基板11上的正投影覆盖沟道区141在基板11上的正投影；其中，刻蚀阻挡层18的材料由氧化硅和/或氧化铝构成。
可选地，有源层的材料包括铟镓锌氧化物。
可选地，如图9所示，薄膜晶体管还包括：过孔17，过孔17贯穿钝化层16，过孔17在基板11上的正投影位于漏极152在基板11上的正投影内。
如图12所示，图12本发明实施例还提供了一种显示面板的结构示意图，包括上述的薄膜晶体管(未示出)，以显示面板为液晶显示面板为例，该显示面板包括相对设置的阵列基板19和彩膜基板21，以及位于阵列基板19和彩膜基板21之间的液晶层20，其中，薄膜晶体管位于阵列基板19上，阵列基板19上多条扫描线(未示出)和多条数据线(未示出)，多条数据线和多条扫描线交叉绝缘限定多个像素单元(未示出)，每个像素单元中包括一个薄膜晶体管和一个像素电极(未示出)，薄膜晶体管的源极(未示出)和对应的数据线电连接，薄膜晶体管的栅极(未示出)与对应的扫描线电连接，薄膜晶体管的漏极(未示出)与像素电极电连接，在扫描线在通过扫描信号后，对应的薄膜晶体管处于导通状态，在数据线通过数据信号后，使对应的像素电极具有一定电势，液晶层20中的液晶分子在像素电极和对应的公共电极(未示出)之间的电场作用下发生旋转，显示面板的背光模组(未示出)发出的光线透过，并从彩膜基板21射出，从而使得显示面板显示图像。
可选地，如图13所示，图13位本发明实施例提供的另一种薄膜晶体管的截面图，其中，所述薄膜晶体管包括有源层14、位于有源层14上的刻蚀阻挡层18和位于该刻蚀阻挡层18远离该有源层14一侧的源漏金属层15，其中，刻蚀阻挡层18上设置有两个过孔17，源漏金属层15中的源极151和漏极152分别通过一个过孔与有源层14电连接，在源漏金属层15远离有源层14的一侧设置有氧化硅层162，以及在氧化硅层162远离有源层14的一侧设置有氮化硅层161，其中，氮化硅161的第一部分被去除，该第一部分在基板上的正投影覆盖有源层14中的沟道区在基板上的正投影。
如图14所示，图14为本发明实施例提供的一种显示装置的结构示意图，该显示装置包括上述的显示面板100，其中，该显示面板100的工作原理在上述有详细介绍，在此不再详细赘述。
需要说明的是，本发明实施例中所涉及的显示装置可以包括但不限于个人计算机(Personal Computer，PC)、个人数字助理(Personal Digital Assistant，PDA)、无线手持设备、平板电脑(Tablet Computer)、手机、MP4播放器或电视机等任何具有液晶显示功能的电子设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (13)
1.一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
在一基板上形成栅极；
在所述栅极远离所述基板的一侧形成绝缘层；
在所述绝缘层远离所述基板的一侧形成有源层，其中，所述有源层由氧化物材料制成，所述有源层包括沟道区；
在所述有源层远离所述基板的一侧形成源漏金属层，所述源漏金属层包括源极和漏极，其中，对所述源漏金属层进行图案化处理得到所述源极和所述漏极；
在所述源漏金属层远离所述基板的一侧形成钝化层，所述钝化层包括至少一层氮化硅层；
将所述钝化层的第一部分中的氮化硅层去除，所述第一部分在所述基板上的正投影覆盖所述沟道区在所述基板上的正投影；
利用高温退火工艺，对所述薄膜晶体管进行处理。
2.如权利要求1所述的制造方法，其特征在于，所述钝化层还包括至少一层氧化硅层，所述至少一层氮化硅层和所述至少一层氧化硅层层叠形成。
3.如权利要求1所述的制造方法，其特征在于，所述将所述钝化层中的第一部分中的氮化硅层去除，包括：
在所述氮化硅层远离所述基板的一侧形成光刻胶膜层；
所述光刻胶膜层远离所述基板的一侧覆盖半透掩膜板；
对所述光刻胶膜层进行曝光；
移除所述半透掩膜板；
对所述光刻胶膜层进行显影处理，以使所述光刻胶膜层形成指定图案；
利用具有指定图案的所述光刻胶膜层，采用反应离子刻蚀工艺，对所述氮化硅层进行处理，以将所述第一部分中的所述氮化硅层去除，以及形成贯穿所述钝化层的过孔，所述过孔在所述基板上的正投影位于所述漏极在所述基板上的正投影内；
将具有指定图案的所述光刻胶膜层移除。
4.如权利要求1所述的制造方法，其特征在于，所述利用高温退火工艺，对所述薄膜晶体管进行处理，包括：
在300℃-500℃的温度条件下，对所述薄膜晶体管进行处理。
5.如权利要求1所述的制造方法，其特征在于，在所述有源层远离所述基板的一侧形成源漏金属层后，且在所述源漏金属层远离所述基板的一侧形成钝化层之前，所述方法还包括：
在所述源漏金属层远离所述基板的一侧形成刻蚀阻挡层；
对所述刻蚀阻挡层进行图案化，使图案化的刻蚀阻挡层在所述基板上的正投影覆盖所述沟道区在所述基板上的正投影；
其中，所述刻蚀阻挡层的材料由氧化硅和/或氧化铝构成。
6.如权利要求1所述的制造方法，其特征在于，制成所述有源层的材料包括铟镓锌氧化物。
7.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
位于一基板上的栅极；
绝缘层，所述绝缘层位于所述栅极远离所述基板的一侧；
有源层，所述有源层位于所述绝缘层远离所述基板的一侧，其中，所述有源层由氧化物材料制成，所述有源层包括沟道区；
源漏金属层，所述源漏金属层位于所述有源层远离所述基板的一侧，所述源漏金属层包括源极和漏极；
钝化层，所述钝化层位于所述源漏金属层远离所述基板的一侧，所述钝化层包括至少一层氮化硅层和至少一层氧化硅层，至少一层所述氧化硅层位于所述源漏金属层和所述氮化硅层之间，且覆盖所述沟道区，所述钝化层的第一部分中不包括所述氮化硅层，所述第一部分在所述基板上的正投影完全覆盖所述沟道区在所述基板上的正投影。
8.如权利要求7所述的薄膜晶体管，其特征在于，所述钝化层包括一层所述氮化硅层。
9.如权利要求7所述的薄膜晶体管，其特征在于，所述至少一层氮化硅层和所述至少一层氧化硅层层叠设置。
10.如权利要求7所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
刻蚀阻挡层，所述刻蚀阻挡层位于所述有源层和所述钝化层之间，且所述刻蚀阻挡层在所述基板上的正投影覆盖所述沟道区在所述基板上的正投影；
其中，所述刻蚀阻挡层的材料由氧化硅和/或氧化铝构成。
11.如权利要求7所述的薄膜晶体管，其特征在于，所述有源层的材料包括铟镓锌氧化物。
12.一种显示面板，其特征在于，包括如权利要求7至11中任一项所述的薄膜晶体管。
13.一种显示装置，其特征在于，包括如权利要求12所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710648117.4A CN107464850B (zh) | 2017-08-01 | 2017-08-01 | 一种薄膜晶体管及其制造方法、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710648117.4A CN107464850B (zh) | 2017-08-01 | 2017-08-01 | 一种薄膜晶体管及其制造方法、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107464850A CN107464850A (zh) | 2017-12-12 |
| CN107464850B true CN107464850B (zh) | 2020-05-15 |
Family
ID=60547247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710648117.4A Active CN107464850B (zh) | 2017-08-01 | 2017-08-01 | 一种薄膜晶体管及其制造方法、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107464850B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108183089B (zh) * | 2017-12-28 | 2019-12-31 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
| TWI694521B (zh) * | 2019-03-22 | 2020-05-21 | 友達光電股份有限公司 | 半導體結構及其製作方法 |
| CN113661574B (zh) * | 2020-03-12 | 2024-04-09 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8809154B2 (en) * | 2011-12-27 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN104733539A (zh) * | 2013-12-20 | 2015-06-24 | 株式会社日本显示器 | 薄膜晶体管及使用薄膜晶体管的显示装置 |
-
2017
- 2017-08-01 CN CN201710648117.4A patent/CN107464850B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8809154B2 (en) * | 2011-12-27 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN104733539A (zh) * | 2013-12-20 | 2015-06-24 | 株式会社日本显示器 | 薄膜晶体管及使用薄膜晶体管的显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107464850A (zh) | 2017-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11289553B2 (en) | Display devices and methods of manufacturing display devices | |
| US9991295B2 (en) | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus | |
| JP5361651B2 (ja) | 半導体装置の作製方法 | |
| US9520422B2 (en) | Oxide thin film transistor and manufacturing method thereof, array substrate and display device | |
| US10964790B1 (en) | TFT substrate and manufacturing method thereof | |
| US9904132B2 (en) | Liquid crystal display panel, array substrate and manufacturing method for the same | |
| US9893098B2 (en) | Array substrate and fabrication method thereof, and display device | |
| CN109378326B (zh) | 显示面板及其制作方法 | |
| CN107658345B (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| US11121226B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
| EP3159734B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN107464850B (zh) | 一种薄膜晶体管及其制造方法、显示面板和显示装置 | |
| US11233106B2 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
| US9608118B2 (en) | Array substrate, display device and manufacturing method of array substrate | |
| US20180053788A1 (en) | Backplane for display device and method of manufacturing the same | |
| CN103383945A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| US9812541B2 (en) | Array substrate, method for fabricating the same and display device | |
| CN104392928A (zh) | 薄膜晶体管的制造方法 | |
| JP6440228B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| WO2018090496A1 (zh) | 一种阵列基板及其制备方法、液晶显示面板 | |
| KR101835525B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US9461066B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| US10707240B2 (en) | Display device | |
| JP6482256B2 (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
| US11315953B2 (en) | Substrate and method for manufacturing the same, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |