CN107658345B - 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 - Google Patents

氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN107658345B
CN107658345B CN201710867772.9A CN201710867772A CN107658345B CN 107658345 B CN107658345 B CN 107658345B CN 201710867772 A CN201710867772 A CN 201710867772A CN 107658345 B CN107658345 B CN 107658345B
Authority
CN
China
Prior art keywords
layer
metal layer
thin film
film transistor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710867772.9A
Other languages
English (en)
Other versions
CN107658345A (zh
Inventor
刘晓伟
刘勃
王洋
李梁梁
刘正
吴洪江
袁剑峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Fuzhou BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710867772.9A priority Critical patent/CN107658345B/zh
Publication of CN107658345A publication Critical patent/CN107658345A/zh
Priority to US15/995,706 priority patent/US10559698B2/en
Application granted granted Critical
Publication of CN107658345B publication Critical patent/CN107658345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明提供了一种氧化物薄膜晶体管及其制备方法、阵列基板和显示装置。在本发明提供的氧化物薄膜晶体管制备方法中，通过在形成源极和漏极的构图工艺中，对源极和漏极之间的第一金属层进行氧化处理，形成沟道保护层。使得在构图工艺次数较少的前提下，便可以形成对沟道起到有效保护作用的沟道保护层，有效提升了氧化物薄膜晶体管的电学性能。

Description

氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种氧化物薄膜晶体管及其制备方法、阵列基板和显示装置。
背景技术
氧化物薄膜晶体管(Oxide Thin Film Transistor，Oxide TFT)因为具有高迁移率，低的关态电流且工艺简单，设备和制作成本低，目前在LCD和OLED上的应用越来越多。
具体地，氧化物薄膜晶体管主要分为刻蚀阻挡(Etch Stop Layer，ESL)型和背沟道刻蚀(Back Channel Etch，BCE)型。如图1所示为现有技术中一种刻蚀阻挡型氧化物薄膜晶体管的剖面结构示意图，该ESL型Oxide TFT包括：基板110、栅极120、栅极绝缘层130、沟道140、阻挡层150、过孔151和152、源极161、漏极162，以及钝化层170。ESL型Oxide TFT在源漏极刻蚀的时候，阻挡层150对薄膜晶体管的沟道140有保护作用，但因为过孔151和152的对位问题，导致ESL型Oxide TFT的尺寸无法做小，且比BCE型Oxide TFT多一道构图工艺。如图2所示为现有技术中一种背沟道刻蚀型氧化物薄膜晶体管的剖面结构示意图，该BCE型Oxide TFT包括：基板210、栅极220、栅极绝缘层230、沟道240、源极251、漏极252，以及钝化层260。BCE型Oxide TFT虽然克服了对位的问题，但在源漏极刻蚀的时候薄膜晶体管的沟道240容易受到损伤，即对构成沟道240的材料铟镓锌氧化物(Indium G铝lium Zinc oxide，IGZO)有损伤，导致BCE型Oxide TFT的电学性能下降。因此，在钝化层260形成前需要用N2O等离子体进行处理，以改善沟道损伤，但N2O等离子体处理会影响源漏极金属铜铜的性能，因此，BCE型Oxide TFT的源极251和漏极252一般用三层，即在源漏极金属层的上面覆盖一层顶金属层并在源漏极金属层的下面设置一层底金属层进行保护，如采用MoNb作为制作顶金属层和底金属层的金属材料，但三层金属刻蚀速率不一致，非常容易形成屋檐，倒角等问题，影响氧化物薄膜晶体管的电学性能。
发明内容
本发明要解决的技术问题是提供一种氧化物薄膜晶体管及其制备方法、阵列基板和显示装置，能够在构图工艺次数较少的前提下，防止氧化物薄膜晶体管的沟道被破坏。
一方面，提供了一种氧化物薄膜晶体管，包括基板，以及位于所述基板上的栅极、栅极绝缘层和有源层；
覆盖在所述有源层上的源极、漏极以及位于所述源极和所述漏极之间的沟道保护层；
其中，所述源极和所述漏极均包括层叠设置的第一金属层和第二金属层，所述第一金属层与所述沟道保护层同层设置在所述有源层上，且所述沟道保护层由所述第一金属层的金属氧化形成。
进一步地，所述第一金属层的材质为铝，所述沟道保护层的材质为铝的氧化物。
进一步地，所述氧化物薄膜晶体管还包括：钝化层；其中，所述钝化层覆盖在所述源极、所述漏极以及所述沟道保护层表面。
进一步地，所述底金属层的厚度小于阈值厚度。
另一方面，还提供了一种阵列基板，包括如上所述的氧化物薄膜晶体管。
又一方面，还提供了一种显示装置，包括如上所述的阵列基板。
再一方面，还提供了一种氧化物薄膜晶体管制备方法，包括：
提供基板；
在所述基板上依次形成栅极、栅极绝缘层和有源层；
在所述有源层上依次形成第一金属层和第二金属层；
在所述第二金属层上通过构图工艺，形成源极和漏极；并在所述构图工艺中对所述源极和所述漏极之间的第一金属层进行氧化处理，形成沟道保护层。
进一步地，所述第一金属层的材质为铝，所述沟道保护层的材质为铝的氧化物。
进一步地，所述在所述第二金属层上通过构图工艺，形成源极和漏极；并在所述构图工艺中对所述源极和所述漏极之间的第一金属层进行氧化处理形成沟道保护层，包括：采用刻蚀液对所述第二金属层进行刻蚀形成所述源极和所述漏极，并利用所述刻蚀液对所述源极和所述漏极之间的第一金属层进行氧化处理，形成沟道保护层。
进一步地，所述第二金属层的材质为铜，所述刻蚀液为双氧水。
进一步地，在形成沟道保护层之后，还包括：在所述源极、所述漏极以及所述沟道保护层表面形成钝化层。
与现有技术相比，本发明包括以下优点：
本发明提供了一种氧化物薄膜晶体管及其制备方法、阵列基板和显示装置，在本发明提供的氧化物薄膜晶体管制备方法中，通过在形成源极和漏极的构图工艺中，对源极和漏极之间的第一金属层进行氧化处理，形成沟道保护层。使得在构图工艺次数较少的前提下，便可以形成对沟道起到有效保护作用的沟道保护层。从而相对于ESL型Oxide TFT减少了构图工艺次数，避免了过孔的对位问题对薄膜晶体管尺寸的限制。相对于BCE型OxideTFT增加了沟道保护层，加强了对沟道的保护，而且省去了顶金属层，第一金属层也可以无需刻蚀，从而大幅减少需要刻蚀的金属层数，进而可以有效避免多层金属刻蚀速率不一致导致的屋檐，倒角等问题。因此，不仅通过减少构图工艺次数降低了成本，而且通过对沟道的有效保护，以及避免屋檐，倒角等问题，有效提升了氧化物薄膜晶体管的电学性能。
附图说明
图1是现有技术中一种刻蚀阻挡型氧化物薄膜晶体管的剖面结构示意图；
图2是现有技术中一种背沟道刻蚀型氧化物薄膜晶体管的剖面结构示意图；
图3是本发明实施例提供的一种氧化物薄膜晶体管的剖面结构示意图；
图4是本发明实施例提供的另一种氧化物薄膜晶体管的剖面结构示意图；
图5是本发明实施例提供的一种阵列基板的剖面结构示意图；
图6是本发明实施例提供的一种氧化物薄膜晶体管制备方法的流程图；
图7是本发明实施例提供的一种制备氧化物薄膜晶体管的工艺流程示意图之一；
图8是本发明实施例提供的一种制备氧化物薄膜晶体管的工艺流程示意图之二；
图9是本发明实施例提供的一种制备氧化物薄膜晶体管的工艺流程示意图之三；
图10是本发明实施例提供的一种制备氧化物薄膜晶体管的工艺流程示意图之四。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的机或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
参照图3，示出了本发明实施例提供的一种氧化物薄膜晶体管的剖面结构示意图。该氧化物薄膜晶体管可以应用于显示技术领域，例如，可以应用于液晶显示面板或OLED显示面板等半导体显示装置。
本发明实施例提供的氧化物薄膜晶体管包括：基板310，以及位于该基板310上的栅极320、栅极绝缘层330和有源层340。具体的，该氧化物薄膜晶体管还包括：覆盖在有源层340上的源极361、漏极362以及位于源极361和漏极362之间的沟道保护层3501。其中，源极361和漏极362均包括层叠设置的第一金属层350和第二金属层360，第一金属层350与沟道保护层3501同层设置在有源层340上，且沟道保护层3501由第一金属层350的金属氧化形成。
具体的，有源层340包括源区3401、漏区3403和位于源区3401与漏区3403之间的沟道3402。该沟道保护层3501覆盖在沟道3402表面，该源极361覆盖在源区3401表面，漏极362覆盖在漏区3403表面，且分别设置于沟道3402两侧。该沟道保护层3501为非导电的氧化层，由沟道3402对应区域的第一金属层350的金属经氧化处理形成。源极361和漏极362中未被氧化的第一金属层350可以作为阻挡层3502，用于避免第二金属层的金属离子向有源层扩散。需要说明的是，该沟道保护层3501的形成无需使用构图工艺，只需在形成源极361和漏极362的过程中，对源极361和漏极362之间的第一金属层350进行氧化处理即可。例如，可以在形成源极361和漏极362的刻蚀工艺中，由具有氧化作用的刻蚀液直接对沟道3402对应区域的第一金属层350进行氧化处理即可形成该沟道保护层3501。在实际应用中，也可以采用热氧化等方式对该区域的第一金属层350进行氧化处理。
在实际应用中，当采用IGZO等氧化物半导体制作有源层340时，由于氧化物本身的特点，会和空气中的氢气H2、水H2O等气体中的氢离子，以及钝化层中氢离子发生反应，剥夺氧化物半导体中的氧离子，使氧化物半导体制成的有源层340的阻值发生变化，进而使得阈值电压Vth发生漂移。而Vth的漂移将直接影响到氧化物薄膜晶体管的电学特性。由第一金属层350经氧化处理形成的沟道保护层3501可以有效隔绝外界的氢离子对IGZO的损伤，从而起到保护沟道3402的作用。而且第一金属层350经氧化处理形成的金属氧化物为一层致密的氧化物薄膜，具有较好的绝缘性能，可以有效避免源极361和漏极362在沟道3402处短路。
在氧化物薄膜晶体管中通常采用金属铜制成源极361和漏极362，而铜离子具有较强的扩散性，若源极361和漏极362中的铜离子扩散至氧化物半导体制成的有源层340中，也将使有源层340的阻值发生变化，进而使得阈值电压Vth发生漂移。将源极361和漏极362中未被氧化的第一金属层350作为阻挡层3502，可以有效阻挡铜离子扩散至氧化物半导体。
综上所述，本发明实施例提供的氧化物薄膜晶体管，可以在无需对第一金属层350使用构图工艺的情况下，仅通过氧化处理将沟道对应区域的第一金属层350制成沟道保护层3501，便可以对沟道3402进行有效保护。不仅工艺简单、成本低，而且有效提升了氧化物薄膜晶体管的电学性能。
参照图4，示出了本发明实施例提供的另一种氧化物薄膜晶体管的剖面结构示意图。参考图4可知，本发明实施例提供的氧化物薄膜晶体管还包括钝化层370。该钝化层370覆盖在源极361、漏极362以及沟道保护层3501表面。由于沟道3402可以在沟道保护层3501的保护下避免被钝化层370中的氢离子损伤，也可以避免被形成源极361和漏极362的构图工艺中所使用的刻蚀液损伤。因此，可以无需在钝化层370形成前利用N2O等离子体对IGZO进行处理。也就无需为防止N2O等离子体腐蚀源极361和漏极362，而在源极361和漏极362表面再覆盖一层顶金属层。其中，利用N2O等离子体对IGZO进行处理是指利用N2O等离子体中活跃的氧离子，填补IGZO中被H夺走氧离子后形成的悬挂键，从而修复IGZO作为金属氧化物半导体电学特性的处理方法，由于N2O等离子体的强氧化性会腐蚀源极361和漏极362，因此，现有技术中需要在源极361和漏极362表面再覆盖一层MoNb、Ti等不易被氧化的金属材料制成的顶金属层。
具体的，第一金属层350的材质可以为铝，从而使得沟道保护层3501的材质为铝的氧化物。由于三氧化二铝等铝的氧化物薄膜致密度较高，可以有效隔绝外界的氢离子对有源层340的损伤，从而起到保护沟道3402的作用。而且在沟道3402对应区域形成铝的氧化物的同时，通常在像素区也会形成铝的氧化物，由于铝的氧化物致密度高于氧化硅，因此该沟道保护层3501还可以对像素区起到更有效的保护作用。其中，氧化硅为氧化物薄膜晶体管中构成栅极绝缘层330的一种材料，该氧化硅材料形成的薄膜通常位于栅极绝缘层330的最上层，与有源层340接触，可用于避免构成有源层340的IGZO被构成栅极绝缘层330的氮化硅损伤。
在实际应用中，该沟道保护层3501可以为通过刻蚀液氧化处理形成，其中，该刻蚀液为形成源极361和漏极362的构图工艺中使用的刻蚀液。即通过采用双氧水等具有氧化作用的刻蚀液刻蚀形成源极361和漏极362过程中，直接利用该刻蚀液实现对第一金属层350中沟道3402对应区域的氧化处理。从而可以无需在制成源极361和漏极362后采用其它氧化处理的工艺，便能够形成沟道保护层3501。进而简化了工艺流程，实现了成本降低。具体的，该第一金属层350的厚度可以小于阈值厚度，从而便于沟道3402对应区域的第一金属层350可以彻底被氧化，避免未充分氧化的金属材料使沟道3402短路。
综上所述，本发明实施例提供的氧化物薄膜晶体管，在形成钝化层370之前，无需利用N2O等离子体对有源层340进行处理，也无需在源极361和漏极362表面覆盖一层顶金属层，仅通过氧化处理将沟道对应区域的第一金属层350制成沟道保护层3501，便可以对沟道3402进行有效保护。从而相对于ESL型Oxide TFT减少了构图工艺次数，避免了过孔的对位问题对薄膜晶体管尺寸的限制。相对于BCE型Oxide TFT增加了沟道保护层3501，加强了对沟道3402的保护，而且相对于BCE型Oxide TFT省去了顶金属层，第一金属层350也可以无需构图工艺，从而大幅减少需要刻蚀的金属层数，进而可以有效避免多层金属刻蚀速率不一致导致的屋檐，倒角等问题。因此，不仅通过减少构图工艺次数降低了成本，而且通过对沟道3402的有效保护，以及避免屋檐，倒角等问题，有效提升了氧化物薄膜晶体管的电学性能。
在上述实施例基础上，参照图5，本发明实施例还提供了一种阵列基板，该阵列基板包括以上所述的氧化物薄膜晶体管。本领域技术人员可以知道的是，阵列基板还包括位于钝化层370上的像素电极380，像素电极380通过钝化层370上的过孔与漏极362电连接。其中，像素电极380的材质可以为氧化铟锡(Indium Tin Oxide，ITO)或者氧化铟锌(IndiumZinc Oxide，IZO)等透明导电物，但不限于上述几种。
此外，本发明实施例还提供了一种显示装置，该显示装置包括以上所述的阵列基板。具体地，该显示装置可以为：液晶显示面板、OLED显示面板、电子纸、有机发光显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例还提供了一种氧化物薄膜晶体管制备方法。该制备方法可以用于制备上述的氧化物薄膜晶体管。参照图6，示出了本发明实施例提供的一种氧化物薄膜晶体管制备方法的流程图。
步骤601，提供基板。
具体的，该基板310可以为玻璃基板。
步骤602，在基板上依次形成栅极、栅极绝缘层和有源层。
具体的，可以在该基板310上形成金属薄膜，通过构图工艺形成栅极320。并在基板310上形成绝缘薄膜，覆盖于栅极320上，作为栅极绝缘层330。以及在栅极绝缘层330上形成金属氧化物半导体薄膜，并通过构图工艺形成有源层340。其中，该有源层340包括源区、漏区和沟道。构图工艺包括光刻、刻蚀和剥离等步骤。
步骤603，在有源层上依次形成第一金属层和第二金属层。
在基板310上形成栅极320、栅极绝缘层330和有源层340后，可以在该有源层340上依次形成两层金属薄膜，其中，该两层金属薄膜包括：一层位于紧邻有源层340的第一金属层350，和一层位于远离有源层340的第二金属层360。其中，该第一金属层350的材料可以为铝，或其他通过刻蚀液氧化处理后能转变形成非导电性介质薄膜的金属。
步骤604，在第二金属层上通过构图工艺，形成源极和漏极；并在构图工艺中对源极和漏极之间的第一金属层进行氧化处理，形成沟道保护层。
具体的，在通过构图工艺形成源极361和漏极362过程中，可以采用刻蚀液对第二金属层进行刻蚀形成源极361和漏极362，并利用该刻蚀液对源极361和漏极362之间的第一金属层350进行氧化处理，形成沟道保护层3501。
在实际应用中，该第一金属层350的材质可以为铝，沟道保护层3501的材质为铝的氧化物。该第二金属层的材质可以为铜，该刻蚀液为双氧水等具有氧化性的刻蚀液。即双氧水作为刻蚀液，将沟道对应区域的铜刻蚀掉后，将利用双氧水的氧化性，使该区域的铝转变为非导电的铝的氧化物，从而形成该沟道保护层3501。具体的，在形成沟道保护层3501之后，还可以在源极361、漏极362以及沟道保护层3501表面直接形成钝化层370，而不再制作顶金属层，以避免多层金属刻蚀速率不一致导致的屋檐，倒角等问题。
作为另一种可能的实现方式，也可以在栅极绝缘层330上形成金属氧化物半导体薄膜后，先不通过构图工艺形成有源层340。而是在金属氧化物半导体薄膜上继续形成第一金属层350和第二金属层360后，采用半色调掩膜版(Half Tone Mask，HTM)工艺技术完成构图工艺，形成有源层340、源极361和漏极362。需要说明的是，在利用HTM工艺技术形成有源层340、源极361和漏极362过程中，像素区域的第一金属层350需要随第二金属层360一起被刻蚀掉，再将沟道3402对应区域的第一金属层350进行氧化处理。例如，可以先使用磷酸系刻蚀液刻蚀掉像素区域的第一金属层350，再利用双氧水等刻蚀液将沟道3402对应区域的第一金属层350转变为非导电的金属氧化物。
参照图7-10，示出了本发明实施例提供的一种制备氧化物薄膜晶体管的工艺流程示意图。
如图7所示，在基板310上形成金属铜薄膜，经过构图工艺后形成栅极320。如图8所示，在栅极320所在平面上依次形成氮化硅薄膜和氧化硅薄膜，以形成栅极绝缘层330，覆盖整个栅极320所在平面，然后形成IGZO半导体层，经过构图工艺后形成有源层340。如图9所示，在有源层340上依次形成金属铝薄膜和金属铜薄膜，其中，金属铝薄膜作为第一金属层350，用于形成沟道保护层3501，以及源极361和漏极362的底层金属。金属铜薄膜作为第二金属层360，用于形成源极361和漏极362。如图10所示，通过构图工艺形成源极361和漏极362，并在此过程中，利用刻蚀金属铜薄膜的刻蚀液，直接将沟道3402对应区域的金属铝薄膜氧化处理为铝的氧化物，从而形成沟道保护层3501。
综上所述，本发明实施例提供的氧化物薄膜晶体管制备方法，通过在形成源极361和漏极362的构图工艺中，对源极361和漏极362之间的第一金属层350进行氧化处理，形成沟道保护层3501。使得在构图工艺次数较少的前提下，便可以形成对沟道起到有效保护作用的沟道保护层3501。从而相对于ESL型Oxide TFT减少了构图工艺次数，避免了过孔的对位问题对薄膜晶体管尺寸的限制。相对于BCE型Oxide TFT增加了沟道保护层3501，加强了对沟道3402的保护，而且省去了顶金属层，第一金属层350也可以无需刻蚀，从而大幅减少需要刻蚀的金属层数，进而可以有效避免多层金属刻蚀速率不一致导致的屋檐，倒角等问题。因此，不仅通过减少构图工艺次数降低了成本，而且通过对沟道3402的有效保护，以及避免屋檐，倒角等问题，有效提升了氧化物薄膜晶体管的电学性能。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明所提供的一种曝光装置及曝光方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (3)

1.一种氧化物薄膜晶体管制备方法，包括：
提供基板；
在所述基板上依次形成栅极、栅极绝缘层和有源层；
在所述有源层上依次形成第一金属层和第二金属层；
在所述第二金属层上通过构图工艺，形成源极和漏极；并在所述构图工艺中对所述源极和所述漏极之间的第一金属层进行氧化处理，形成沟道保护层，沟道保护层为非导电的氧化层；
所述第一金属层的材质为铝，所述沟道保护层的材质为铝的氧化物；
所述在所述第二金属层上通过构图工艺，形成源极和漏极；并在所述构图工艺中对所述源极和所述漏极之间的第一金属层进行氧化处理形成沟道保护层，包括：
采用刻蚀液对所述第二金属层进行刻蚀形成所述源极和所述漏极，并利用所述刻蚀液对所述源极和所述漏极之间的第一金属层进行氧化处理，形成沟道保护层。
2.根据权利要求1所述的制备方法，其特征在于，
所述第二金属层的材质为铜，所述刻蚀液为双氧水。
3.根据权利要求1所述的制备方法，其特征在于，在形成沟道保护层之后，还包括：
在所述源极、所述漏极以及所述沟道保护层表面形成钝化层。
CN201710867772.9A 2017-09-22 2017-09-22 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 Active CN107658345B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710867772.9A CN107658345B (zh) 2017-09-22 2017-09-22 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US15/995,706 US10559698B2 (en) 2017-09-22 2018-06-01 Oxide thin film transistor, manufacturing method thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710867772.9A CN107658345B (zh) 2017-09-22 2017-09-22 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN107658345A CN107658345A (zh) 2018-02-02
CN107658345B true CN107658345B (zh) 2020-12-01

Family

ID=61130855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710867772.9A Active CN107658345B (zh) 2017-09-22 2017-09-22 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US10559698B2 (zh)
CN (1) CN107658345B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192739B (zh) * 2018-09-17 2020-12-18 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN109346412B (zh) * 2018-09-30 2022-05-06 南京京东方显示技术有限公司 一种薄膜晶体管的制造方法及薄膜晶体管
CN109638077A (zh) * 2018-10-29 2019-04-16 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管制备方法及薄膜晶体管
CN110085520B (zh) * 2019-05-09 2020-12-08 深圳市华星光电技术有限公司 薄膜电晶体及其制作方法
CN111048523A (zh) * 2019-11-25 2020-04-21 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN113488543B (zh) * 2021-06-29 2022-07-12 惠科股份有限公司 薄膜晶体管及其制备方法、显示面板
CN113594181A (zh) * 2021-07-23 2021-11-02 惠州华星光电显示有限公司 阵列基板及其制备方法
CN113972138B (zh) * 2021-10-09 2023-11-28 Tcl华星光电技术有限公司 一种薄膜晶体管的制作方法及薄膜晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489875A (zh) * 2013-09-25 2014-01-01 京东方科技集团股份有限公司 阵列基板、显示装置及阵列基板的制作方法
CN104617152A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
CN105448938B (zh) * 2016-01-28 2019-06-25 深圳市华星光电技术有限公司 薄膜晶体管基板及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489875A (zh) * 2013-09-25 2014-01-01 京东方科技集团股份有限公司 阵列基板、显示装置及阵列基板的制作方法
CN104617152A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
CN107658345A (zh) 2018-02-02
US20190097058A1 (en) 2019-03-28
US10559698B2 (en) 2020-02-11

Similar Documents

Publication Publication Date Title
CN107658345B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN108493198B (zh) 阵列基板及其制作方法、有机发光二极管显示装置
US10367073B2 (en) Thin film transistor (TFT) with structured gate insulator
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
US9455324B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US9177970B2 (en) Semiconductor device, method of manufacturing the same, method of manufacturing display unit, and method of manufacturing electronic apparatus
US10340389B2 (en) Multi-gate thin film transistors, manufacturing methods thereof, array substrates, and display devices
US11121226B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
US8643010B2 (en) Semiconductor device, method for fabricating the same, active matrix substrate, and display device
US11961848B2 (en) Display substrate and manufacturing method therefor, and display device
US9553176B2 (en) Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same
WO2017008345A1 (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
CN111293127B (zh) 一种显示面板及其制备方法
WO2017008347A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
US20150311345A1 (en) Thin film transistor and method of fabricating the same, display substrate and display device
US20220255025A1 (en) Oled display panel and display device
KR101749265B1 (ko) 어레이 기판 및 그 제조 방법
WO2023226688A1 (zh) 阵列基板及其制造方法、显示装置
US11244965B2 (en) Thin film transistor and manufacturing method therefor, array substrate and display device
WO2021248609A1 (zh) 一种阵列基板及其制备方法以及显示面板
US20240136360A1 (en) Array substrate, manufacturing method thereof, and display panel
WO2022148260A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN117525119A (zh) 薄膜晶体管及阵列基板
CN115911058A (zh) 一种显示面板及其制作方法、显示终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant