CN113488543B - 薄膜晶体管及其制备方法、显示面板 - Google Patents

薄膜晶体管及其制备方法、显示面板 Download PDF

Info

Publication number
CN113488543B
CN113488543B CN202110731961.XA CN202110731961A CN113488543B CN 113488543 B CN113488543 B CN 113488543B CN 202110731961 A CN202110731961 A CN 202110731961A CN 113488543 B CN113488543 B CN 113488543B
Authority
CN
China
Prior art keywords
layer
metal layer
organic material
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110731961.XA
Other languages
English (en)
Other versions
CN113488543A (zh
Inventor
张合静
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202110731961.XA priority Critical patent/CN113488543B/zh
Publication of CN113488543A publication Critical patent/CN113488543A/zh
Application granted granted Critical
Publication of CN113488543B publication Critical patent/CN113488543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请适用于器件工艺技术领域，提供了一种薄膜晶体管及其制备方法、显示面板，通过在沉积第二金属层之前，在有源层中沟道区上设置有机材料层，由有机材料层对沟道区上的刻蚀液进行阻挡，可以避免对第二金属层进行刻蚀的刻蚀液对沟道区造成损伤，提升背沟道刻蚀型薄膜晶体管的性能，解决了目前背沟道刻蚀型薄膜晶体管的制备工艺中，存在薄膜晶体管的背沟道被刻蚀液损坏的问题。

Description

薄膜晶体管及其制备方法、显示面板
技术领域
本发明属于器件工艺技术领域，尤其涉及一种薄膜晶体管及其制备方法、显示面板。
背景技术
以薄膜晶体管(Thin Film Transistor，TFT)驱动的平板显示技术成熟度较高，低辐射等优异特点获得了飞速发展，特别是在便携式电子产品中获得了广泛的应用，霸占了显示市场的主流。针对高分辨率面板的日益需求，薄膜晶体管沟道长度的不断缩小，背沟道刻蚀型薄膜晶体管成为优选结构。
然而，目前背沟道刻蚀型薄膜晶体管的制备工艺中，存在薄膜晶体管的背沟道被刻蚀液损坏的问题。
发明内容
本发明提供一种薄膜晶体管及其制备方法、显示面板，通过在沉积第二金属层之前，在有源层中沟道区上设置有机材料层，由有机材料层对沟道区上的刻蚀液进行阻挡，可以避免对第二金属层进行刻蚀的刻蚀液对沟道区造成损伤的问题。
本发明实施例第一方面提供了一种薄膜晶体管，衬底、第一金属层、第一绝缘层、有源层、有机材料层、第二金属层以及第二绝缘层以及像素电极，所述第一金属层和所述第一绝缘层设于衬底上，所述有源层设于所述第一绝缘层上，所述第二绝缘层覆盖于所述第二金属层，所述有机材料层设于有源层与所述第二金属层之间；
其中，所述有源层包括源极区、漏极区以及沟道区，所述第二金属层包括与所述源极区连接的源极电极、与所述漏极区连接的漏极电极，所述像素电极通过所述第二绝缘层中的沟槽与所述漏极电极或者所述源极电极连接。
在一个实施例中，所述漏极电极、所述源极电极与所述有源层之间设有有机材料层。
在一个实施例中，所述有机材料层还设于所述第二金属层与所述第一金属层之间的跨线重叠区域。
在一个实施例中，所述有机材料层采用光刻胶材料制备。
本发明第二方面提供了一种薄膜晶体管的制备方法，所述制备方法包括：
在衬底上形成第一金属层和第一绝缘层，所述第一金属层包括栅极层、存储电容第一电极板，所述第一绝缘层覆盖于所述衬底、所述栅极层、所述存储电容第一电极板上；
在所述第一绝缘层上形成有源层，所述有源层包括源极区、漏极区以及沟道区；所述有源层与所述栅极层相对设置；
在所述第一绝缘层和所述有源层上形成有机材料层，并裸露出源极引线区域、漏极引线区域以及存储电容第二电极板区域；
沉积第二金属层，并对所述第二金属层进行处理形成源极电极、漏极电极以及存储电容第二电极板，其中，所述存储电容第二电极板与所述存储电容第一电极板相对设置，所述源极电极通过所述源极引线区域与所述源极区连接，所述漏极电极通过所述漏极引线区域与所述漏极区连接；
对裸露在所述第二金属层外的有机材料层进行灰化处理；
沉积第二绝缘层，并在所述第二绝缘层上形成沟槽，以露出所述漏极电极或者所述源极电极；
在所述沟槽上沉积像素电极。
在一个实施例中，所述对裸露在所述第二金属层外的有机材料层进行灰化处理，包括：
保留所述第一金属层与所述第二金属层的跨线重叠区域之间的有机材料层。
在一个实施例中，所述对裸露在所述第二金属层外的有机材料层进行灰化处理，包括：
采用等离子体对所述第二金属层以及所述有机材料层进行溅射，以使所述第二金属层覆盖区域以外的有机材料层灰化。
在一个实施例中，所述对所述第二金属层进行处理形成源极电极、漏极电极以及存储电容第二电极板，包括：
以预设的掩膜版对所述有机材料层上的第二金属层进行刻蚀处理，形成源极电极、漏极电极以及存储电容第二电极板。
在一个实施例中，所述对所述第二金属层进行处理形成源极电极、漏极电极以及存储电容第二电极板，包括：
对有源层上的第二金属层进行刻蚀处理，以使所述源极电极和所述漏极电极之间绝缘隔离；
对所述沟道区上的第二金属层进行刻蚀处理，以去除所述沟道区上的第二金属层。
本发明实施例的第三方面还提供了一种显示面板，所述显示面板包括如上述任一项实施例所述的薄膜晶体管；或者如上述任一项所述的制备方法制备的薄膜晶体管。
本申请实施例提供了一种薄膜晶体管及其制备方法、显示面板，通过在沉积第二金属层之前，在有源层中沟道区上设置有机材料层，由有机材料层对沟道区上的刻蚀液进行阻挡，可以避免对第二金属层进行刻蚀的刻蚀液对沟道区造成损伤，提升背沟道刻蚀型薄膜晶体管的性能，解决了目前背沟道刻蚀型薄膜晶体管的制备工艺中，存在薄膜晶体管的背沟道被刻蚀液损坏的问题。
附图说明
图1为本申请实施例一提供的薄膜晶体管于阵列基板上的剖面结构图；
图2为本申请实施例二提供的一种薄膜晶体管制备方法流程图；
图3为本申请实施例二提供的第一金属层沉积于图案化和第一绝缘层沉积图的示意图；
图4为本申请实施例二提供的有源层沉积与图案化的示意图；
图5为本申请实施例二提供的有机材料层涂布与图案化的示意图；
图6为本申请实施例二提供的第二金属层沉积与图案化的示意图；
图7为本申请实施例二提供的多余有机材料层灰化的示意图；
图8为本申请实施例二提供的第二绝缘层、像素电极的沉积与图案化的示意图；
图9为本申请实施例三提供的显示面板的结构示意图。
衬底：101；
第一金属层：102；
第一绝缘层：103；
有源层：104；
有机材料层：105；
第二金属层：106；
第二绝缘层：107；
像素电极：108；
存储电容第一电极板：109-1；
存储电容第二电极板：109-2；
第一金属走线110-1；
第二金属走线110-2；
栅极层：111；
源极电极：112；
漏极电极：113；
薄膜晶体管阵列基板：41；
彩膜基板：42；
液晶层43。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
实施例一：
如图1所示，本实施例中的薄膜晶体管包括：衬底101、第一金属层102、第一绝缘层103、有源层104、有机材料层105、第二金属层106、第二绝缘层107；具体的，第一金属层102设于衬底101上，第一金属层102包括栅极层111、存储电容第一电极板109-1以及第一金属走线110-1，栅极层111、存储电容第一电极板109-1之间互不接触，第一绝缘层103覆盖于衬底101、栅极层111、存储电容第一电极板109-1以及第一金属走线110-1上，有源层104设于第一绝缘层103上的部分区域，且位于栅极层111的上方，其中，有源层104包括源极区、漏极区以及沟道区。
有机材料层105设于第一绝缘层103和有源层104上，第二金属层106设于有机材料层105上，其中，第二金属层106包括源极电极112、漏极电极113和第二金属走线110-2以及存储电容第二电极板109-2，源极电极112与有源层111中的源极区连接，漏极电极113与有源层111中的漏极区连接，存储电容第二电极板109-2与存储电容第一电极板109-1相对设置，以形成存储电容。
第二绝缘层107覆盖于第二金属层106、第一绝缘层103之上，像素电极108设于第二绝缘层107上，像素电极108通过第二绝缘层107中的沟槽与第二金属层106中的漏极电极或者源极电极连接。
在本实施例中，有源层104上形成有有机材料层105，可以有效避免第二金属层106的刻蚀过程中，由于刻蚀液的腐蚀作用对有源层104中的沟道区造成损坏。
在一个实施例中，参见图1所示，漏极电极113、源极电极112与第一绝缘层103之间设有有机材料层。
在本实施例中，漏极电极113与有源层104中的漏极区连接，源极电极112与有源层104中的源极区连接，有机材料层105包括多块，其中，源极电极112与第一绝缘层103之间设有有机材料层，源极电极112与有源层104之间设有有机材料层，漏极电极113与第一绝缘层103之间设有有机材料层，漏极电极113与有源层104之间设有有机材料层。
在一个实施例中，有机材料层105还设于第二金属层106与第一金属层102之间的跨线重叠区域110。
在本实施例中，由于第一金属层102中的栅极层111、存储电容第一电极板109-1均需要通过金属导线进行信号传输，且第二金属层106中的源极电极112、漏极电极113以及存储电容第二电极板109-2也需要通过金属导线进行信号传输，因此，第一金属层102和第二金属层106之间存在跨线重叠区域。
此时，跨线部分的第一金属层102和第二金属层106之间会形成寄生电容，参见第一金属走线110-1和第二金属走线110-2，为了减小薄膜晶体管中寄生电容对其性能的影响，通过在第一金属层102和第二金属层106之间的跨线重叠区域设置有机材料层，即第一金属走线110-1和第二金属走线110-2之间设置有机材料层，可以增加跨线重叠区域内第一金属层102和第二金属层106之间的距离，减小寄生电容。
具体的，参见图1所示，第二金属层106与第一金属层102之间的跨线重叠区域110中，第一金属层102中的第一金属走线110-1与第二金属层106中的第二金属走线110-2会形成寄生电容110，通过在第一金属走线110-1和第二金属走线110-2之间形成有机材料层，可以增加第一金属走线110-1与第二金属走线110-2的距离，从而减小寄生电容。
在本实施例中，由于有机材料层105覆盖了第一绝缘层103、第一金属层102和有源层104，在对第二金属层106采用刻蚀液进行刻蚀处理的时候，刻蚀液不会对第一绝缘层103、第一金属层102和有源层104造成损伤。第一金属层102和第二金属层106的存储电容位置的有机材料层进行灰化处理，经灰化处理后，此处不再有有机材料层105，之后沉积的第二金属层106与第一金属层102间无有机材料层105存在，间距减小，存储电容增大。
在一个实施例中，参见图1所示，存储电容第二电极板109-2设于第一绝缘层103表面，并与存储电容第一电极板109-1相对设置，以形成存储电容。
在本实施例中，通过掩膜板覆盖存储电容第一电极板109-1，可以消除存储电容第二电极板109-2与存储电容第一电极板109-1之间的有机材料层105，可以消除有机材料层105对存储电容的影响。
在一个实施例中，沟道区与第二绝缘层107接触。
在本实施例中，在有机材料层105的形成过程中，有源层104中的沟道区上可以形成有机材料层，该有机材料层可以用于隔离刻蚀液与沟道区接触，避免用于刻蚀第二金属层106的刻蚀液对沟道区造成损伤。在第二金属层106刻蚀完成后，可以通过灰化处理去除沟道区上的有机材料层，然后覆盖第二绝缘层107，实现对沟道区的保护。
在一个实施例中，有机材料层105是一种有机化合物，主要工作在紫外光下，以液态涂在硅片表面，而后被干燥成胶膜。
在一个实施例中，有机材料层105由光刻胶材料组成。
在一个实施例中，第二绝缘层107由多层绝缘材料组成。
在一个实施例中，有源层104为非晶硅。
在一个实施例中，第一金属层102为金属材料，该金属材料可以为金属铜、金属银、金属金中的任意一项。
实施例二：
本发明实施例还提供了一种薄膜晶体管的制备方法，参见图2所示，该制备方法包括：
S101：在衬底101上沉积第一金属层102和第一绝缘层103，第一金属层102包括栅极层111、存储电容第一电极板109-1，第一绝缘层103覆盖于衬底101、栅极层111、存储电容第一电极板109-1上。
具体的，参见图3所示，对第一金属层102图案化处理，例如，采用掩膜板进行蚀刻处理，形成栅极层111和存储电容第一电极板109-1，第一绝缘层103覆盖于衬底101、栅极层111、存储电容第一电极板109-1上。
在一个实施例中，本实施例中所述的形成是指半导体工艺中常用的利用化学、物理等手段将金属形成在衬底上的技术手段，如化学气象淀积、物理气象淀积等常用手段。
S102：在第一绝缘层103上形成有源层104。
在本实施例中，有源层104中包括源极区、漏极区以及沟道区，且有源层104形成于第一绝缘层103上的部分区域，且位于栅极层104的上方，其中，沟道区位于源极区和漏极区之间，源极区与源极电极112电连接，漏极区与漏极电极113电连接。
参见图4所示，有源层104与栅极层104相对设置，且有源层104与栅极层104之间由第一绝缘层103隔离。
S103：在第一绝缘层103和有源层104上形成有机材料层105，并裸露出源极引线区域、漏极引线区域以及存储电容第二电极板的区域。
具体的，参见图5所示，对有机材料层105进行图案化，定义出源极引线区域、漏极引线区域以及存储电容第二电极板109-2的区域，例如，为了增加存储电容，存储电容第一电极板109-1的上方不设置有机材料层，从而在形成第二金属层时减小了存储电容第一电极板109-1与存储电容第二电极板109-2之间的距离。
在一个实施例中，本实施例中所述的裸露出即采用特定图形的光照射在有机材料层上，有机材料层上即分为有光照区域和无光照区域，有光照区域化学性质或物理性质改变，由于光照区和非光照区的性质不同，采用化学或者物理手段即可将相应区域的有机材料层除去，即可裸露出源极引线区域、漏极引线区域以及存储电容第二电极板109-2区域。
S104：沉积第二金属层106，并对所述第二金属层106进行处理形成源极电极112、漏极电极113以及存储电容第二电极板109-2，其中，存储电容第二电极板109-2与存储电容第一电极板109-1相对设置，源极电极112通过源极引线区域与源极区连接，漏极电极113通过漏极引线区域与漏极区连接。
在本实施例中，参见图6所示，沉积第二金属层106，并对第二金属层进行图案化，例如，对第二金属层106进行刻蚀处理，去除源极引线区域、漏极引线区域以及存储电容第二电极板区域的金属材料，以形成源极电极112、漏极电极113以及存储电容第二电极板109-2。存储电容第二电极板109-2设于第一绝缘层103表面，并与存储电容第一电极板109-1相对设置。由于有机材料层105的存在，从而可以避免对第二金属层106进行刻蚀的刻蚀液对有源层中的沟道的损伤。
在一个实施例中，本实施例中的存储电容的作用主要是让充好电的电压，保持到下一次更新画面。
S105：对裸露在第二金属层106外的有机材料层进行灰化处理。
具体的，图7为灰化处理后的结构示意图，参见图7所示，对第二金属层106以外区域内的有机材料层进行灰化处理，在具体应用中，由于第二金属层106与第一金属层102的走线之间存在重叠区域，该重叠区域会产生寄生电容，此时灰化区域不包括被第二金属层所遮盖的区域，因此，在第二金属层106与第一金属层102的走线之间存在重叠区域内，第二金属层106与第一金属层102的走线之间会存在有机材料层105，有机材料层105增加了上下两层金属之间的距离，从而减小了寄生电容。
S106：沉积第二绝缘层107，并在第二绝缘层107上形成沟槽，沟槽与漏极电极或者源极电极接触。
具体的，参见图8所示，第二绝缘层107覆盖于第二金属层106、第一绝缘层103以之上，通过在源极电极或者漏极电极定义出沟槽的位置，并进行刻蚀形成沟槽。
S107：在沟槽中形成像素电极108。
具体的，参见图8所示，像素电极108通过第二绝缘层107中的沟槽与第二金属层106中的漏极电极或者源极电极接触。
在本实施例中，由于有机材料层105覆盖了第一绝缘层103、第一金属层102和有源层104，在对第二金属层106采用刻蚀液进行刻蚀处理的时候，刻蚀液不会对第一绝缘层103、第一金属层102和有源层104造成损伤。第一金属层102和第二金属层106的存储电容位置的有机材料层进行灰化处理，经灰化处理后，此处不再有有机材料层，之后沉积的第二金属层106与第一金属层102间无有机材料层存在，间距减小，存储电容增大。
在一个实施例中，对裸露在第二金属层106外的有机材料层进行灰化处理，包括：保留第一金属层102与第二金属层106的跨线重叠区域之间的有机材料层105。
在本实施例中，第一金属层102与第二金属层106的跨线重叠区域形成寄生电容，参见第一金属走线110-1和第二金属走线110-2，为了减小薄膜晶体管中寄生电容对其性能的影响，通过在第一金属层102和第二金属层106之间的跨线跨线重叠区域设置有机材料层，即第一金属走线110-1和第二金属走线110-2之间设置有机材料层，可以增加跨线重叠区域内第一金属层102和第二金属层106之间的距离，减小寄生电容。
具体的，参见图1所示，第二金属层106与第一金属层102之间的跨线重叠区域110中，第一金属层102中的第一金属走线110-1与第二金属层106中的第二金属走线110-2会形成寄生电容110，通过在第一金属走线110-1和第二金属走线110-2之间形成有机材料层，可以增加第一金属走线110-1与第二金属走线110-2的距离，从而减小寄生电容。
在一个实施例中，对有机材料层105进行灰化处理，包括：采用等离子体对第二金属层以及有机材料层进行溅射，以使第二金属层覆盖区域以外的有机材料层灰化。
在一个实施例中，对第二金属层106进行图案化处理形成源极电极、漏极电极以及存储电容第二电极板，包括：
以预设的掩膜版对所述有机材料层上的第二金属层进行刻蚀处理，形成源极电极、漏极电极以及存储电容第二电极板。
在本实施例中，通过预设的掩膜版对第二金属层106进行刻蚀前处理，其刻蚀原理可以与第一金属层102的刻蚀原理相同，从而在有机材料层106上形成各电极，具体的，源极电极和漏极电极之间相互绝缘。
在一个实施例中，对所述第二金属层106进行图案化处理形成源极电极、漏极电极以及存储电容第二电极板，包括：对有源层上的第二金属层进行刻蚀处理，以使所述源极电极和所述漏极电极之间绝缘隔离；对所述沟道区上的第二金属层进行刻蚀处理，以去除所述沟道区上的第二金属层。
在本实施例中，通过对有源层104上的第二金属层106进行刻蚀处理，可以使源极电极和漏极电极之间相互绝缘。
进一步地，通过对沟道区上的第二金属层106进行刻蚀处理，可以去除沟道区上方的第二金属，该第二金属与沟道区之间还存在有机材料层，下一步可以通过灰化处理去除沟道区上的有机材料层。
实施例三：
本申请实施例还提供一种显示面板，参见图9所示，该显示面板包括薄膜晶体管阵列基板41、彩膜基板42和液晶层43，薄膜晶体管阵列基板41与彩膜基板42相对设置，液晶层43位于薄膜晶体管阵列基板41和彩膜基板42之间。
需要说明的是，图9只是示出为了方便理解而提供的附图，并不囊括所有的薄膜晶体管阵列基板41和彩膜基板42之间的组合方式。
本申请实施例提供了一种薄膜晶体管及其制备方法、显示面板，通过在沉积第二金属层之前，在有源层中沟道区上设置有机材料层，由有机材料层对沟道区上的刻蚀液进行阻挡，可以避免对第二金属层进行刻蚀的刻蚀液对沟道区造成损伤，提升背沟道刻蚀型薄膜晶体管的性能，解决了目前背沟道刻蚀型薄膜晶体管的制备工艺中，存在薄膜晶体管的背沟道被刻蚀液损坏的问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种薄膜晶体管，应用于显示面板，所述显示面板包括彩膜基板、液晶层以及薄膜晶体管阵列基板，所述薄膜晶体管阵列基板与所述彩膜基板相对设置，所述液晶层位于所述薄膜晶体管阵列基板和所述彩膜基板之间，所述薄膜晶体管包括：衬底、第一金属层、第一绝缘层、有源层、有机材料层、第二金属层以及第二绝缘层以及像素电极，所述第一金属层和所述第一绝缘层设于衬底上，所述有源层设于所述第一绝缘层上，所述第二绝缘层覆盖于所述第二金属层，其特征在于：
所述有机材料层设于所述有源层与所述第二金属层之间，所述有机材料层还设于所述第二金属层与所述第一金属层的跨线重叠区域；
其中，所述有源层包括源极区、漏极区以及沟道区，所述第二金属层包括与所述源极区连接的源极电极、与所述漏极区连接的漏极电极，所述像素电极通过所述第二绝缘层中的沟槽与所述漏极电极或者所述源极电极连接；
所述第一金属层包括栅极层、存储电容第一电极板以及第一金属走线；
所述第二金属层还包括第二金属走线以及存储电容第二电极板，所述存储电容第二电极板与所述存储电容第一电极板相对设置，以形成存储电容；
所述第二绝缘层与所述沟道区接触。
2.如权利要求1所示的薄膜晶体管，其特征在于，所述漏极电极、所述源极电极与所述有源层之间设有有机材料层。
3.如权利要求2所示的薄膜晶体管，其特征在于，所述有机材料层采用光刻胶材料制备。
4.一种薄膜晶体管的制备方法，应用于显示面板，所述显示面板包括彩膜基板、液晶层以及薄膜晶体管阵列基板，所述薄膜晶体管阵列基板与所述彩膜基板相对设置，所述液晶层位于所述薄膜晶体管阵列基板和所述彩膜基板之间，其特征在于，所述制备方法包括：
在衬底上沉积第一金属层和第一绝缘层，所述第一金属层包括栅极层、存储电容第一电极板，所述第一绝缘层覆盖于所述衬底、所述栅极层、所述存储电容第一电极板上；
在所述第一绝缘层上沉积有源层，所述有源层包括源极区、漏极区以及沟道区；所述有源层与所述栅极层相对设置；
在所述第一绝缘层和所述有源层上形成有机材料层，并裸露出源极引线区域、漏极引线区域以及存储电容第二电极板区域；
沉积第二金属层，并对所述第二金属层进行处理形成源极电极、漏极电极以及存储电容第二电极板，其中，所述存储电容第二电极板与所述存储电容第一电极板相对设置，所述源极电极通过所述源极引线区域与所述源极区连接，所述漏极电极通过所述漏极引线区域与所述漏极区连接，所述有机材料层还设于所述第二金属层与所述第一金属层的跨线重叠区域；
对裸露在所述第二金属层外的有机材料层进行灰化处理；
沉积第二绝缘层，并在所述第二绝缘层上形成沟槽，以露出所述漏极电极或者所述源极电极；所述第二绝缘层与所述沟道区接触；
在所述沟槽上沉积像素电极。
5.如权利要求4所述的制备方法，其特征在于，所述对裸露在所述第二金属层外的有机材料层进行灰化处理，包括：
保留所述第一金属层与所述第二金属层的跨线重叠区域之间的有机材料层，其中，所述有机材料层采用光刻胶材料制备。
6.如权利要求4所述的制备方法，其特征在于，所述对裸露在所述第二金属层外的有机材料层进行灰化处理，包括：
采用等离子体对所述第二金属层以及所述有机材料层进行溅射，以使所述第二金属层覆盖区域以外的有机材料层灰化。
7.如权利要求4所述的制备方法，其特征在于，所述对所述第二金属层进行处理形成源极电极、漏极电极以及存储电容第二电极板，包括：
以预设的掩膜版对所述有机材料层上的第二金属层进行刻蚀处理，形成源极电极、漏极电极以及存储电容第二电极板。
8.如权利要求4所述的制备方法，其特征在于，所述对所述第二金属层进行处理形成源极电极、漏极电极以及存储电容第二电极板，包括：
对有源层上的第二金属层进行刻蚀处理，以使所述源极电极和所述漏极电极之间绝缘隔离；
对所述沟道区上的第二金属层进行刻蚀处理，以去除所述沟道区上的第二金属层。
9.一种显示面板，其特征在于，包括彩膜基板、液晶层以及薄膜晶体管阵列基板，所述薄膜晶体管阵列基板与所述彩膜基板相对设置，所述液晶层位于所述薄膜晶体管阵列基板和所述彩膜基板之间，所述薄膜晶体管阵列基板包括如权利要求1-3任一项所述的薄膜晶体管。
CN202110731961.XA 2021-06-29 2021-06-29 薄膜晶体管及其制备方法、显示面板 Active CN113488543B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110731961.XA CN113488543B (zh) 2021-06-29 2021-06-29 薄膜晶体管及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110731961.XA CN113488543B (zh) 2021-06-29 2021-06-29 薄膜晶体管及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN113488543A CN113488543A (zh) 2021-10-08
CN113488543B true CN113488543B (zh) 2022-07-12

Family

ID=77936791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110731961.XA Active CN113488543B (zh) 2021-06-29 2021-06-29 薄膜晶体管及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN113488543B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658345A (zh) * 2017-09-22 2018-02-02 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN109037349A (zh) * 2018-07-24 2018-12-18 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522410B (zh) * 2011-12-22 2016-03-02 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN104425621A (zh) * 2013-08-23 2015-03-18 业鑫科技顾问股份有限公司 薄膜晶体管及使用该薄膜晶体管之显示阵列基板
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105097557A (zh) * 2015-09-25 2015-11-25 深圳市华星光电技术有限公司 一种tft基板、tft开关管及其制造方法
CN109166864A (zh) * 2018-08-08 2019-01-08 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658345A (zh) * 2017-09-22 2018-02-02 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN109037349A (zh) * 2018-07-24 2018-12-18 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板

Also Published As

Publication number Publication date
CN113488543A (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US7638373B2 (en) Method of manufacturing a thin-film transistor substrate
US11397359B2 (en) Thin film transistor array substrate, manufacturing method thereof, and display panel
WO2017071233A1 (zh) 制作阵列基板的方法和阵列基板
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
CN1767175A (zh) 薄膜晶体管阵列面板的制造方法
CN101093844A (zh) 一种薄膜晶体管器件阵列基板结构及其制造方法
US7019797B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
CN105932067A (zh) 一种顶栅型薄膜晶体管、制备方法、阵列基板及显示面板
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
CN111863839A (zh) 一种阵列基板、其制备方法及显示面板
CN109148535B (zh) 阵列基板及其制造方法、显示面板
KR970006733B1 (ko) 박막트랜지스터 제조방법
CN113488543B (zh) 薄膜晶体管及其制备方法、显示面板
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
JPS6273669A (ja) 薄膜トランジスタ装置の製造方法
US20200035709A1 (en) Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate
CN106887468B (zh) 薄膜晶体管、阵列基板及其制造方法和显示面板
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
CN112582342B (zh) 阵列基板的制作方法
US7808569B2 (en) Method for manufacturing pixel structure
CN111725134A (zh) 一种阵列基板及其制造方法
CN101022093B (zh) 像素结构的制作方法
CN110676267A (zh) 一种显示面板及其制造方法
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant