CN111863839A - 一种阵列基板、其制备方法及显示面板 - Google Patents

一种阵列基板、其制备方法及显示面板 Download PDF

Info

Publication number
CN111863839A
CN111863839A CN202010730129.3A CN202010730129A CN111863839A CN 111863839 A CN111863839 A CN 111863839A CN 202010730129 A CN202010730129 A CN 202010730129A CN 111863839 A CN111863839 A CN 111863839A
Authority
CN
China
Prior art keywords
layer
pattern
active layer
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010730129.3A
Other languages
English (en)
Other versions
CN111863839B (zh
Inventor
宋威
赵策
崔容豪
苏同上
王明
刘宁
刘军
倪柳松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010730129.3A priority Critical patent/CN111863839B/zh
Publication of CN111863839A publication Critical patent/CN111863839A/zh
Application granted granted Critical
Publication of CN111863839B publication Critical patent/CN111863839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板、其制备方法及显示面板，由于信号连接线与薄膜晶体管的有源层采用同层设置，一方面使得与薄膜晶体管的源电极和漏电极同层设置的连接电极仅需要通过贯穿层间介质层的过孔就可以与信号连接线连接，从而降低过孔深度，使得形成过孔时所需要的刻蚀工艺的难度降低。另一方面，信号连接线可以用作过孔的刻蚀阻挡层，避免形成过孔时发生过刻蚀或者少刻蚀的问题，进而改善连接电极与信号连接线的搭接问题，提升产品良率。

Description

一种阵列基板、其制备方法及显示面板
技术领域
本发明涉及显示技术领域，尤指一种阵列基板、其制备方法及显示面板。
背景技术
目前有源矩阵有机发光二极管(Active Matrix/Organic Light EmittingDiode，AMOLED)显示产品正向着高清、大尺寸和高刷新频率发展。这就对AMOLED驱动电路的薄膜场效应晶体管(Thin Film Transistor，TFT)有了更高的要求。目前用于AMOLED驱动电路的TFT结构主要有蚀阻挡层结构、顶栅结构和背沟道刻蚀结构。其中顶栅结构由于能够有效的降低寄生电容，刷新频率更好，沟道更短，尺寸更小，更能满足AMOLED发展的需要，故顶栅结构是未来研发的一个重点方向。
在现有的AMOLED驱动电路中，如图1所示，TFT需要通过信号连接线5与数据线连接，TFT的源电极9或漏电极10通过连接电极11与信号连接线5搭接，其中，信号连接线5与TFT的屏蔽层2同层设置，连接电极11、TFT的源电极9和漏电极10同层设置，连接电极11通过贯穿层间介质层8和缓冲层3的过孔与信号连接线5电连接。在制备时，由于过孔的深度太深，如果采用一次构图工艺，则光刻胶会被完全刻蚀掉从而影响产品的良率。因此，目前会采用两次构图工艺，从而增加成本。此外，在每次构图工艺中会用到干刻工艺，由于干刻工艺的均一性差异较大，刻蚀时间较难把控，刻蚀时间窗口较小，当刻蚀时间较长时，会出现信号连接线5被刻蚀干净，造成源电极9或漏电极10与信号连接线5搭接阻抗较大；当刻蚀时间较短时，则缓冲层3未刻蚀干净，造成源电极9或漏电极10与信号连接线5搭接断路。同时，贯穿层间介质层8和缓冲层3的过孔是采用干刻工艺形成的，所述过孔的厚度是缓冲层3和层间介质层8的总厚度；在进行层间介质层8的过孔的干刻时，会同时对光刻胶和无光刻胶覆盖的层间介质层8进行刻蚀。由于所述过孔的厚度太厚，光刻胶会被完全刻蚀掉，最终影响产品的良率。因此，为了防止光刻胶被完全刻蚀掉，所述过孔需要分别对缓冲层与层间介质层进行掩模工艺和干刻工艺。
发明内容
本发明实施例提供了一种阵列基板、其制备方法及显示面板，用以提高产品良率。
本发明实施例提供的一种阵列基板，包括衬底基板，位于所述衬底基板上的薄膜晶体管、连接电极和信号连接线，其中：
所述薄膜晶体管包括依次位于所述衬底基板上的有源层、栅极绝缘层、栅电极、层间介质层以及同层设置的源电极和漏电极；
所述信号连接线与所述薄膜晶体管的有源层同层设置，所述连接电极与所述薄膜晶体管的源电极和漏电极同层设置，所述连接电极与所述信号连接线通过贯穿所述层间介质层的过孔电连接。
可选地，在本发明实施例提供的阵列基板中，所述信号连接线的材质由半导体材料经导体化后形成，且所述半导体材料与所述薄膜晶体管的有源层的材质相同。
可选地，在本发明实施例提供的阵列基板中，所述信号连接线的材质为透明导电氧化物材质。
可选地，在本发明实施例提供的阵列基板中，还包括：
位于所述衬底基板与所述有源层之间的屏蔽层；
位于所述屏蔽层与所述有源层之间的缓冲层。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。
相应地，本发明实施例还提供了一种阵列基板的制备方法，包括：
在衬底基板上形成有源层的图形和信号连接线的图形；
在所述有源层的图形的上方形成栅绝缘层的图形和栅电极的图形，并对所述有源层的源电极接触区域、漏电极接触区域和所述信号连接线进行导体化处理；
形成覆盖所述栅电极和所述信号连接线的层间介质层；
通过一次构图工艺在所述层间介质层中形成多个贯穿所述层间介质层的过孔；
在所述层间介质层上形成源电极的图形、漏电极的图形以及连接电极的图形；其中，所述源电极通过贯穿所述层间介质层的第一过孔与所述有源层的所述源电极接触区域连接，所述漏电极通过贯穿所述层间介质层的第二过孔与所述有源层的所述漏电极接触区域连接，所述连接电极通过贯穿所述层间介质层的第三过孔与所述信号连接线连接。
可选地，在本发明实施例提供的制备方法中，所述在衬底基板上形成有源层的图形和信号连接线的图形，包括：
在所述衬底基板上形成半导体材料膜层；
通过一次构图工艺在所述半导体材料膜层中形成所述有源层的图形和所述信号连接线的图形；
所述制备方法还包括：在对所述有源层的所述源电极接触区域和所述漏电极接触区域进行导体化处理时对所述信号连接线的图案进行导体化处理。
可选地，在本发明实施例提供的制备方法中，所述在所述有源层的图形的上方形成栅绝缘层的图形和栅电极的图形，包括：
在所述有源层的图形上方形成一层绝缘膜层；
在所述绝缘膜层上方形成一层金属膜层；
通过构图工艺对所述金属膜层进行图形化，形成栅电极的图形；
通过构图工艺对所述绝缘膜层进行图形化，形成栅绝缘层的图形。
可选地，在本发明实施例提供的制备方法中，在形成所述栅绝缘层的图形后，对所述有源层的源电极接触区域和漏电极接触区域、以及所述信号连接线的图形进行导体化处理。
可选地，在本发明实施例提供的制备方法中，所述在衬底基板上形成有源层的图形和信号连接线的图形之前，还包括：
在所述衬底基板上形成屏蔽层的图形；
形成覆盖所述屏蔽层的图形的缓冲层。
本发明有益效果如下：
本发明实施例提供的上述阵列基板、其制备方法及显示面板，由于信号连接线与薄膜晶体管的有源层采用同层设置，一方面使得与薄膜晶体管的源电极和漏电极同层设置的连接电极仅需要通过贯穿层间介质层的过孔就可以与信号连接线连接，从而降低过孔深度，使得形成过孔时所需要的刻蚀工艺的难度降低。另一方面，信号连接线可以用作过孔的刻蚀阻挡层，避免形成过孔时发生过刻蚀或者少刻蚀的问题，进而改善连接电极与信号连接线的搭接问题，提升产品良率。
附图说明
图1为现有技术中AMOLED阵列基板的局部结构示意图；
图2为实施例提供的一种阵列基板的结构示意图；
图3为本发明实施例提供的一种阵列基板的制备方法的流程图；
图4a至图4e为本发明实施例提供的阵列基板的制备方法中各步骤对应的结构剖面示意图。
图5a至图5d为本发明实施例提供的阵列基板的制备方法中各步骤对应的结构俯视示意图。
附图标记说明：
1—衬底基板；2—屏蔽层；3—缓冲层；4—有源层；4-1—有源层与源电极接触区域；4-2—有源层与漏电极接触区域；5—信号连接线；5-1—与电源电压线连接的信号连接线；5-2—与检测线连接的信号连接线；6—栅绝缘层；7—栅电极；8—层间介质层；8-1—第一过孔；8-2—第二过孔；8-3—第三过孔；9—源电极；10—漏电极；11—连接电极；12—检测线。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系不代表真实比例。
需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
下面结合附图，对本发明实施例提供的阵列基板、其制备方法及显示面板进行具体说明。
本发明实施例提供的一种阵列基板，如图2所示，包括：衬底基板1，位于所述衬底基板1上的薄膜晶体管、连接电极11和信号连接线5，其中：所述薄膜晶体管包括依次位于所述衬底基板1上的有源层4、栅极绝缘层6、栅电极7、层间介质层8以及同层设置的源电极9和漏电极10；其中，所述信号连接线5与所述薄膜晶体管的有源层4同层设置，所述连接电极11与所述薄膜晶体管的源电极9和漏电极10同层设置，所述连接电极11与所述信号连接线5通过贯穿所述层间介质层的过孔电连接。
本发明实施例提供的上述阵列基板，由于信号连接线与薄膜晶体管的有源层采用同层设置，一方面使得与薄膜晶体管的源电极和漏电极同层设置的连接电极仅需要通过贯穿层间介质层的过孔就可以与信号连接线连接，从而降低过孔深度，使得形成过孔时所需要的刻蚀工艺的难度降低。另一方面，信号连接线可以用作过孔的刻蚀阻挡层，避免形成过孔时发生过刻蚀或者少刻蚀的问题，进而改善连接电极与信号连接线的搭接问题，提升产品良率。
在OLED显示面板中，有时需要多列像素电路共用同一电源电压VDD线，因此，需要信号连接线将同一VDD线与不同列的像素电路连接。或者，在采用外部补偿方案的OLED显示面板中同一检测线需要连接多列像素电路，因此，需要信号连接线将同一检测线与不同列的像素电路连接；其中，检测线主要是用于收集各像素阳极的电位。因此，当本发明实施例提供的阵列基板应用与上述OLED显示面板时，连接电极用于使薄膜晶体管与信号连接线搭接，信号连接线一般与VDD线和/或检测线连接。
在具体实施时，衬底基板的材质可以为玻璃等材质，在此不作限定。
进一步地，栅绝缘层6的材质可以为绝缘材质，例如氧化硅、氮化硅等，在此不作限定。栅电极7的材质可以为金属材质，例如铜、铝等，在此不作限定。层间介质层8的材质可以为绝缘材质，例如氧化硅、氮化硅等，在此不作限定。源电极9、漏电极10和连接电极11的材质可以为金属材质，例如铜、铝等，在此不作限定。
可选地，在本发明实施例提供的阵列基板中，所述信号连接线5的材质由半导体材料经导体化后形成，且所述半导体材料与所述薄膜晶体管的有源层4的材质相同。这样，由于形成所述信号连接线5的半导体材料与所述薄膜晶体管的有源层4的材质相同，使得所述阵列基板进行制备时可以通过一次构图工艺形成有源层4的图形和信号连接线5的图形，从而不用额外增加用于形成信号连接线5的构图工艺，可以节省成本。
可选地，在本发明实施例提供的阵列基板中，所述半导体材料的材质为透明导电氧化物材质。这样，信号连接线5不会遮挡住像素开口区域的光，提升了整个基板的开口率。
在具体实施时，透明导电氧化物材质为铟镓锌氧化物(Indium Gallium ZincOxide，IGZO)或铟锡锌氧化物(Indium Tin Zinc Oxide，ITZO)等，在此不作限定。
可选地，在本发明实施例提供的阵列基板中，如图2所示，还包括：位于所述衬底基板1与所述有源层4之间的屏蔽层2；位于所述屏蔽层2与所述有源层4的之间的缓冲层3。从而利用屏蔽层2遮挡外界光照射至有源层4，避免由于光照影响TFT的性能。
可选地，在本发实施例中，所述屏蔽层2在衬底基板1的正投影至少覆盖所述有源层4在所述衬底基板1的正投影。这样可以有效遮蔽外界光照，当然，屏蔽层2的面积也不能太大，屏蔽层2的面积太大会影响像素开口率。
在具体实施时，屏蔽层2的材质可以为金属材质，例如钼、铝等，在此不作限定。缓冲层3的材质可以为绝缘材质，例如氧化硅、氮化硅等，在此不作限定。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。由于该显示面板解决问题的原理与前述阵列基板相似，因此该显示面板的实施可以参见前述阵列基板的实施，重复之处不再赘述。
在具体实施时，显示面板可以为OLED显示面板，也可以为液晶显示面板，在此不作限定。
基于同一发明构思，本发明实施例还提供了一种阵列基板的制备方法，如图3所示，包括：
S101、在衬底基板上形成有源层的图形和信号连接线的图形；
S102、在所述有源层的图形的上方形成栅绝缘层的图形和栅电极的图形；
S103、对所述有源层的源电极接触区域、漏电极接触区域和所述信号连接线进行导体化处理；
S104、形成覆盖所述栅电极和所述信号连接线的层间介质层；
S105、通过一次构图工艺在所述层间介质层中形成多个贯穿所述层间介质层的过孔；
S106、在所述层间介质层上形成源电极的图形、漏电极的图形以及连接电极的图形；其中，所述源电极通过贯穿所述层间介质层的第一过孔与所述有源层的所述源电极接触区域连接，所述源电极通过贯穿所述层间介质层的第二过孔与所述有源层的所述漏电极接触区域连接，所述连接电极通过贯穿所述层间介质层的第三过孔与所述信号连接线连接。
本发明实施例提供的上述制备方法，信号连接线与薄膜晶体管的有源层采用经过一次工艺同层设置，使得连接信号连接线与薄膜晶体管的源电极和漏电极的连接电极所需要贯穿的层间介质层过孔深度降低，进而减少了形成过孔的工艺。同时，层间介质层的过孔的深度降低，使得形成过孔时所需要的刻蚀工艺的时间降低，有利于刻蚀工艺的时间的误差控制，从而改善刻蚀深度的误差控制，进而改善连接电极与信号连接线的搭接问题，提升产品良率。
可选地，在本发明实施例提供的制备方法中，所述在衬底基板上形成有源层的图形和信号连接线的图形，包括：
在所述衬底基板上形成半导体材料膜层；
通过一次构图工艺在所述半导体材料膜层中形成所述有源层的图形和所述信号连接线的图形；
所述制备方法还包括：在对所述有源层的所述源电极接触区域和所述漏电极接触区域进行导体化处理时对所述信号连接线的图案进行导体化处理。
这样，可以通过一次构图工艺同时形成所述有源层和所述信号连接线的图形，简化了生产工艺，节省了成本。
可选地，在本发明实施例提供的制备方法中，所述在所述有源层的图形的上方形成栅绝缘层的图形和栅电极的图形，包括：
在所述有源层的图形上方形成一层绝缘膜层；
在所述绝缘膜层上方形成一层金属膜层；
通过构图工艺对所述金属膜层进行图形化，形成栅电极的图形；
通过构图工艺对所述绝缘膜层进行图形化，形成栅绝缘层的图形。
这样，可以以所述栅电极的图形作为掩膜，对所述绝缘膜层进行图形化得到所述栅绝缘层的图形，以此降低了栅绝缘层的图形的形位误差，提高了产品的良率。
可选地，在本发明实施例提供的制备方法中，在形成所述栅绝缘层的图形后，对所述有源层的源电极接触区域和漏电极接触区域、以及所述信号连接线的图形进行导体化处理。
这样，可以以栅绝缘层的图形为掩膜，对所述有源层的源电极接触区域和漏电极接触区域进行导体化，避免栅绝缘层覆盖的有源层区域被导体化。
可选地，在本发明实施例提供的制备方法中，所述在衬底基板上形成有源层的图形和信号连接线的图形之前，还包括：
在所述衬底基板上形成屏蔽层的图形；
形成覆盖所述屏蔽层的图形的缓冲层。
这样，通过形成屏蔽层，从而利用屏蔽层遮挡外界光照射至有源层，避免由于光照影响TFT的性能。
下面通过一个具体的实施例说明本发明实施例提供的上述制备方法，具体包括如下步骤：
(1)如图4a和图5a所示，在衬底基板1上形成一层屏蔽层薄膜，然后通过构图工艺对所述屏蔽层薄膜进行图案化形成屏蔽层2的图形。
在具体实施时，可以采用磁控溅射的方法在衬底基板上形成屏蔽层薄膜，屏蔽层薄膜的材料可以为钼或铝等，在此不作限定。
(2)如图4b所示，在衬底基板上形成缓冲层3。
在具体实施时，可以采用等离子体增强化学的气相沉积(Plasma EnhancedChemical Vapor Deposition，PECVD)法形成绝缘薄膜，在此不作限定。在具体实施时，可以采用例如氧化硅、氮化硅等形成缓冲层3，在此不作限定。
(3)如图4c和图5b所示，在缓冲层3上沉积氧化物半导体薄膜,然后对所述氧化物半导体薄膜进行图形化形成有源层4和信号连接线5(包括与电源电压线连接的信号连接线5-1和与检测线连接的信号连接线5-2)的图形。
在具体实施时，可以采用IGZO、ITZO等形成氧化物半导体薄膜，在此不作限定。
(4)如图4d和图5c所示，在有源层4上形成栅电极7的图形和栅绝缘层6的图形。其中栅绝缘层6未在图5c中示出。
在具体实施时，可以先在有源层4上形成一层栅绝缘层膜层，然后在所述栅绝缘膜层上形成一层栅电极膜层，之后对所述栅电极膜层进行构图工艺，得到栅电极7的图形，最后以栅电极7的图形为掩膜，对栅极绝缘层膜层构图，形成栅绝缘层6的图形。
在具体实施时，可以采用PECVD法形成栅绝缘层膜层，采用氧化硅、氮化硅等形成栅绝缘膜层，在此不作限定。
在具体实施时，可以采用磁控溅射的方法在所述栅绝缘膜层上形成栅电极膜层，进一步地，可以采用金属形成栅电极膜层，例如铜、铝等，在此不作限定。
(5)对有源层4的与源电极9的接触区域4-1、有源层4的与漏电极10的接触区域4-2、信号连接线5(包括与电源电压线连接的信号连接线5-1和与检测线连接的信号连接线5-2)的图形进行导体化。
(6)如图4e所示，形成一层层间介质层8；然后通过一次构图工艺对层间介质层8进行图形化形成多个贯穿所述层间介质层的第一过孔8-1、第二过孔8-2、第三过孔8-3。
在具体实施时，可以采用PECVD形成绝缘薄膜，层间介质层8可以采用例如氧化硅、氮化硅等，在此不作限定。
(7)如图2所示，在层间介质层8上形成一层导体薄膜，并对所述导体薄膜图形化，形成源电极9的图形、漏电极10的图形以及连接电极11的图形。其中，所述源电极9通过贯穿所述层间介质层8的第一过孔8-1与所述有源层的所述源电极接触区域4-1连接，所述漏电极10通过贯穿所述层间介质层8的第二过孔8-2与所述有源层的所述漏电极接触区域4-2连接，所述连接电极11通过贯穿所述层间介质层8的第三过孔8-3与所述信号连接线5连接。
在图5d中，第一过孔8-1与第二过孔8-2的位置可以互换，若两者互换位置，则源电极9与漏电极10的位置也应相应地互换。此处仅为示例，具体位置不作限定。
在具体实施时，可以采用磁控溅射的方法在所述层间介质层8上形成导体膜层，在此不作限定。在具体实施时，可以采用金属形成导体膜层，例如铜、铝等，在此不作限定。
在本发明实施例中，如图5d所示，像素电路中的薄膜晶体管通过连接电极11与信号连接线5-1搭接，而连接电极11通过第三过孔8-3与信号连接线5-1连接，信号连接线5-1的另一端一般与VDD线(图中未示出)连接。信号连接线5-2一般通过连接电极(图中未示出)与其它像素电路中的薄膜晶体管连接，信号连接线5-2还与检测线12连接。
本发明实施例提供的阵列基板的制备方法，信号连接线与薄膜晶体管的有源层采用相同材料经过一次工艺同层设置，使得连接信号连接线与薄膜晶体管的源电极和漏电极的连接电极所需要贯穿的层间介质层过孔深度降低，进而减少了形成过孔的工艺。同时，层间介质层的过孔的深度降低，使得形成过孔时所需要的刻蚀工艺的时间降低，有利于刻蚀工艺的时间的误差控制，从而改善刻蚀深度的误差控制，进而改善连接电极与信号连接线的搭接问题，提升产品良率。另外，由于信号连接线和有源层采用同一构图工艺形成，因此，不用额外增加构图工艺，并且由于信号连接线采用导体化的与薄膜晶体管的有源层材料相同的透明氧化物材质，因此可以提升整个基板的开口率。
需要说明的是，在本发明实施例提供的上述阵列基板的制备方法中，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
本发明实施例提供的上述阵列基板、其制备方法及显示面板，由于信号连接线与薄膜晶体管的有源层采用同层设置，一方面使得与薄膜晶体管的源电极和漏电极同层设置的连接电极仅需要通过贯穿层间介质层的过孔就可以与信号连接线连接，从而降低过孔深度，使得形成过孔时所需要的刻蚀工艺的难度降低。另一方面，信号连接线可以用作过孔的刻蚀阻挡层，避免形成过孔时发生过刻蚀或者少刻蚀的问题，进而改善连接电极与信号连接线的搭接问题，提升产品良率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也一同包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，其特征在于，包括衬底基板，位于所述衬底基板上的薄膜晶体管、连接电极和信号连接线，其中：
所述薄膜晶体管包括依次位于所述衬底基板上的有源层、栅绝缘层、栅电极、层间介质层以及同层设置的源电极和漏电极；
所述信号连接线与所述薄膜晶体管的有源层同层设置，所述连接电极与所述薄膜晶体管的源电极和漏电极同层设置，所述连接电极与所述信号连接线通过贯穿所述层间介质层的过孔电连接。
2.如权利要求1所述的阵列基板，其特征在于，所述信号连接线的材质由半导体材料经导体化后形成，且所述半导体材料与所述薄膜晶体管的有源层的材质相同。
3.如权利要求2所述的阵列基板，其特征在于，所述信号连接线的材质为透明导电氧化物材质。
4.如权利要求3所述的阵列基板，其特征在于，还包括：
位于所述衬底基板与所述有源层之间的屏蔽层；
位于所述屏蔽层与所述有源层之间的缓冲层。
5.一种显示面板，其特征在于，包括如权利要求1-4任一项所述的阵列基板。
6.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成有源层的图形和信号连接线的图形；
在所述有源层的图形的上方形成栅绝缘层的图形和栅电极的图形，并对所述有源层的源电极接触区域、漏电极接触区域和所述信号连接线进行导体化处理；
形成覆盖所述栅电极和所述信号连接线的层间介质层；
通过一次构图工艺在所述层间介质层中形成多个贯穿所述层间介质层的过孔；
在所述层间介质层上形成源电极的图形、漏电极的图形以及连接电极的图形；其中，所述源电极通过贯穿所述层间介质层的第一过孔与所述有源层的所述源电极接触区域连接，所述源电极通过贯穿所述层间介质层的第二过孔与所述有源层的所述漏电极接触区域连接，所述连接电极通过贯穿所述层间介质层的第三过孔与所述信号连接线连接。
7.如权利要求6所述的阵列基板的制备方法，其特征在于，所述在衬底基板上形成有源层的图形和信号连接线的图形，包括：
在所述衬底基板上形成半导体材料膜层；
通过一次构图工艺在所述半导体材料膜层中形成所述有源层的图形和所述信号连接线的图形；
所述制备方法还包括：在对所述有源层的所述源电极接触区域和所述漏电极接触区域进行导体化处理时对所述信号连接线的图案进行导体化处理。
8.如权利要求7所述的阵列基板的制备方法，其特征在于，所述在所述有源层的图形的上方形成栅绝缘层的图形和栅电极的图形，包括：
在所述有源层的图形上方形成一层栅绝缘层膜层；
在所述绝缘膜层上方形成一层栅电极膜层；
通过构图工艺对所述栅电极膜层进行图形化，形成栅电极的图形；
通过构图工艺对所述栅绝缘层膜层进行图形化，形成栅绝缘层的图形。
9.如权利要求8所述的阵列基板的制备方法，其特征在于，在形成所述栅绝缘层的图形后，对所述有源层的源电极接触区域和漏电极接触区域、以及所述信号连接线的图形进行导体化处理。
10.如权利要求6-9任一项所述的阵列基板的制备方法，其特征在于，所述在衬底基板上形成有源层的图形和信号连接线的图形之前，还包括：
在所述衬底基板上形成屏蔽层的图形；
形成覆盖所述屏蔽层的图形的缓冲层。
CN202010730129.3A 2020-07-27 2020-07-27 一种阵列基板、其制备方法及显示面板 Active CN111863839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010730129.3A CN111863839B (zh) 2020-07-27 2020-07-27 一种阵列基板、其制备方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010730129.3A CN111863839B (zh) 2020-07-27 2020-07-27 一种阵列基板、其制备方法及显示面板

Publications (2)

Publication Number Publication Date
CN111863839A true CN111863839A (zh) 2020-10-30
CN111863839B CN111863839B (zh) 2023-09-22

Family

ID=72947516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010730129.3A Active CN111863839B (zh) 2020-07-27 2020-07-27 一种阵列基板、其制备方法及显示面板

Country Status (1)

Country Link
CN (1) CN111863839B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471221A (zh) * 2021-07-01 2021-10-01 京东方科技集团股份有限公司 一种显示面板、制备方法及显示装置
WO2023137801A1 (zh) * 2022-01-21 2023-07-27 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
WO2023159675A1 (zh) * 2022-02-22 2023-08-31 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制备方法
CN113471221B (zh) * 2021-07-01 2024-05-14 京东方科技集团股份有限公司 一种显示面板、制备方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206325A (zh) * 2006-12-22 2008-06-25 Lg.菲利浦Lcd株式会社 具有光敏元件的液晶显示器件及其制造方法
CN104362125A (zh) * 2014-09-25 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206325A (zh) * 2006-12-22 2008-06-25 Lg.菲利浦Lcd株式会社 具有光敏元件的液晶显示器件及其制造方法
CN104362125A (zh) * 2014-09-25 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471221A (zh) * 2021-07-01 2021-10-01 京东方科技集团股份有限公司 一种显示面板、制备方法及显示装置
CN113471221B (zh) * 2021-07-01 2024-05-14 京东方科技集团股份有限公司 一种显示面板、制备方法及显示装置
WO2023137801A1 (zh) * 2022-01-21 2023-07-27 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
WO2023159675A1 (zh) * 2022-02-22 2023-08-31 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制备方法

Also Published As

Publication number Publication date
CN111863839B (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
CN107068770B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示面板
US10546885B2 (en) Thin film transistor and display substrate, fabrication method thereof, and display device
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104134671A (zh) 薄膜晶体管阵列基板及其制造方法
US10120256B2 (en) Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus
CN109686794B (zh) 薄膜晶体管及其制造方法、显示装置
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
CN108493216B (zh) 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN111863839B (zh) 一种阵列基板、其制备方法及显示面板
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
CN111276527A (zh) 一种显示面板及其制作方法
KR20170080047A (ko) 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법
US9741861B2 (en) Display device and method for manufacturing the same
US20210296368A1 (en) Display substrate and manufacturing method therefor, and display panel and display apparatus
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
KR20120043404A (ko) 표시장치 및 이의 제조방법
KR101978789B1 (ko) 표시장치용 어레이 기판 및 그의 제조 방법
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
CN110707101A (zh) 阵列基板及其制作方法、显示面板
CN110676267A (zh) 一种显示面板及其制造方法
CN113690180B (zh) 阵列基板及制作方法
US20220406945A1 (en) Thin film transistor, display substrate and display device
CN117631389A (zh) 显示面板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant