CN113690180B - 阵列基板及制作方法 - Google Patents

阵列基板及制作方法 Download PDF

Info

Publication number
CN113690180B
CN113690180B CN202110928524.7A CN202110928524A CN113690180B CN 113690180 B CN113690180 B CN 113690180B CN 202110928524 A CN202110928524 A CN 202110928524A CN 113690180 B CN113690180 B CN 113690180B
Authority
CN
China
Prior art keywords
layer
electrode
region
metal oxide
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110928524.7A
Other languages
English (en)
Other versions
CN113690180A (zh
Inventor
钟德镇
郑会龙
刘厚锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN202110928524.7A priority Critical patent/CN113690180B/zh
Publication of CN113690180A publication Critical patent/CN113690180A/zh
Application granted granted Critical
Publication of CN113690180B publication Critical patent/CN113690180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种阵列基板及制作方法，制作方法包括：提供基底；在基底上形成栅极、栅极绝缘层、源极、漏极、有源层和像素电极；在基底上设置覆盖源极、漏极、有源层和像素电极的绝缘层；在绝缘层上设置第一金属氧化物层；在第一金属氧化物层上设置第一金属层；在第一金属层设置第一阻挡层；在第一阻挡层上设置第一光阻层；利用第一半色调掩膜板对第一光阻层进行曝光和显影；对第一金属氧化物层、第一金属层、第一阻挡层进行蚀刻，使第一金属氧化物层形成公共电极和导电部，使第一金属层形成数据线，使第一阻挡层形成覆盖数据线上的第一蚀刻阻挡部。本发明提供的阵列基板及制作方法减少了多道光罩制程，降低了成本、提高了生产效率。

Description

阵列基板及制作方法
技术领域
本发明涉及显示器技术领域，特别是涉及一种阵列基板及制作方法。
背景技术
目前，以液晶显示装置(LCD)和有机发光二极管显示装置(OLED)为代表的平板显示器向着大尺寸、高分辨的方向发展，薄膜晶体管(TFT)作为平板显示行业的关键控制部件，其性能显得更加重要。与非晶硅TFT相比，氧化物(Oxide)TFT的载流子迁移率高达10cm2/vs，是前者的10倍左右；氧化物TFT可通过溅射(Sputter)工艺制备，导入时改变其靶材的材料即可，无需改变现有的生产线。
对于底栅型的氧化物薄膜晶体管，一般采用以下制备方法。
步骤1：在衬底基板上形成栅极，在栅极上沉积栅绝缘层；
形成栅极包括：形成栅极层薄膜，通过一次构图工艺(1Mask)形成包括栅极的图形。
步骤2：在栅绝缘层上形成有源层；
形成有源层包括：形成有源层薄膜，通过一次构图工艺(2Mask)形成包括有源层的图形。
步骤3：在有源层上形成刻蚀阻挡层；
形成刻蚀阻挡层包括：形成刻蚀阻挡层薄膜，通过一次构图工艺(3Mask)形成包括刻蚀阻挡层的图形。
步骤4：在完成上述步骤的基板上形成源极、漏极；
形成源极和漏极包括：形成源漏层薄膜，通过一次构图工艺(4Mask)形成包括源极和漏极的图形。
步骤5：通过一次构图工艺(5Mask)形成与源极连接的像素电极。
步骤6：通过一次构图工艺(6Mask)在像素电极上形成绝缘层；
步骤7：通过一次构图工艺(7Mask)形成公共电极。
因此，上述制备方法最少需要采用7次构图工艺才能完成TFT的制备，工艺流程复杂，成本高。
发明内容
有鉴于此，本发明提供一种阵列基板的制作方法，减少了多道光罩制程，降低了成本、提高了生产效率。
一种阵列基板的制作方法，制作方法包括：
提供基底；
在基底上制作形成栅极、栅极绝缘层、源极、漏极、有源层和像素电极；
在基底上设置覆盖源极、漏极、有源层和像素电极的绝缘层；
在绝缘层上设置第一金属氧化物层；
在第一金属氧化物层上设置第一金属层；
在第一金属层设置第一阻挡层；
在第一阻挡层上设置第一光阻层；
利用第一半色调掩膜板对第一光阻层进行曝光和显影；
对第一金属氧化物层、第一金属层、第一阻挡层进行蚀刻，使第一金属氧化物层形成公共电极和导电部，使第一金属层形成数据线，使第一阻挡层形成覆盖数据线上的第一蚀刻阻挡部。
在本发明的实施例中，上述第一半色调掩膜板包括第一不透光区、第一半透光区和第一全透光区，所述第一不透光区与所述数据线、所述第一蚀刻阻挡部相对应，所述第一半透光区与所述公共电极相对应。
在本发明的实施例中，制作上述公共电极、上述数据线以及上述第一蚀刻阻挡部的方法包括：
蚀刻去除与所述第一全透光区对应的所述第一金属氧化物层、所述第一金属层和所述第一阻挡层，使所述第一金属氧化物层形成所述公共电极；
蚀刻去除与所述第一半透光区对应的所述第一金属层和所述第一阻挡层，使所述第一金属层形成所述数据线，使所述第一阻挡层形成所述第一蚀刻阻挡部。
在本发明的实施例中，上述绝缘层上设置所述第一金属氧化物层之前还包括：
在所述绝缘层上制作接触孔，所述导电部位于所述接触孔内，所述数据线通过所述导电部与所述源极电性连接。
在本发明的实施例中，在上述基底上制作形成所述栅极、所述栅极绝缘层、所述源极、所述漏极和所述有源层的方法包括：
在所述基底上设置第二金属层，将所述第二金属层制作成所述栅极；
在所述基底上设置覆盖所述栅极的栅极绝缘层；
在所述栅极绝缘层上设置第二金属氧化物层；
在所述第二金属氧化物层上设置第二阻挡层；
在所述第二阻挡层上设置第二光阻层；
利用第二半色调掩膜板对所述第二光阻层进行曝光和显影；
对所述第二金属氧化物层和所述第二阻挡层进行图形化处理，使所述第二金属氧化物层和所述第二阻挡层形成源极区、漏极区以及位于所述源极区与所述漏极区之间的有源区；
对所述第二阻挡层进行蚀刻，在所述有源区内形成第二蚀刻阻挡部；
对所述源极区、所述漏极区和所述有源区之内的所述第二金属氧化物层进行氢化处理一体形成所述源极、所述漏极连接于所述源极和所述漏极之间的所述有源层。
在本发明的实施例中，上述第二半色调掩膜板包括第二不透光区、第二半透光区和第二全透光区，所述第二不透光区与所述有源区对应设置，所述第二半透光区与所述源极区、所述漏极区对应设置。
在本发明的实施例中，在上述基底上制作形成所述像素电极的方法包括：
对所述第二金属氧化物层进行氢化处理一体形成所述像素电极，所述像素电极与所述源极、所述漏极以及所述有源层同层设置，所述像素电极与所述漏极连接。
本发明还涉及一种显示装置，包括上述的阵列基板：所述阵列基板包括：
基底；
设于所述基底上的栅极、栅极绝缘层，所述栅极绝缘层覆盖所述基底以及栅极；
设于所述栅极绝缘层上的源极、漏极、有源层和像素电极；
覆盖所述漏极、有源层和像素电极以及所述基底的绝缘层；
设于所述绝缘层上的公共电极和导电部；
设于所述导电部上的数据线；
覆盖所述数据线的第一蚀刻阻挡部。
在本发明的实施例中，上述绝缘层上还设有接触孔，所述导电部位于所述接触孔内，所述数据线通过所述导电部与所述源极电性连接。
在本发明的实施例中，上述有源层上还设有第二蚀刻阻挡部，所述第二蚀刻阻挡部覆盖所述有源层。
本发明的阵列基板在基底上制作形成栅极、栅极绝缘层、源极、漏极、有源层和像素电极后。在制作公共电极、数据线以及第一蚀刻阻挡部时，首先通过一次构图工艺在基底上形成覆盖源极、漏极、有源层和像素电极的绝缘层，然后在绝缘层上设置第一金属氧化物层，在第一金属氧化物层上设置第一金属层，在第一金属层设置第一阻挡层，在第一阻挡层上设置第一光阻层，最后采用第一半色调掩膜板对第一金属氧化物层、第一金属层和第一阻挡层曝光、显影即可得到公共电极、数据线以及第一蚀刻阻挡部。因此，相对于传统的阵列基板制作方法(共采用三次构图工艺得到公共电极、数据线以及第一蚀刻阻挡部)减少了两道光罩制程，降低了成本，提高了生产效率。
附图说明
图1是本发明的阵列基板在基底上形成栅极的截面结构示意图。
图2是本发明的阵列基板在基底上形成覆盖栅极的栅极绝缘层的截面结构示意图。
图3是本发明的阵列基板在基底上在栅极绝缘层上依次设置第二金属氧化物层、第二阻挡层和第二光阻层的截面结构示意图。
图4是本发明的阵列基板利用第二半色调掩膜板对第二光阻层进行曝光和显影后的截面结构示意图。
图5是本发明的阵列基板对第二金属氧化物层和第二阻挡层进行图形化处理后的截面结构示意图。
图6是本发明的阵列基板对第二金属氧化物层进行氢化处理一体形成源极、漏极、有源层和像素电极的截面结构示意图。
图7是本发明的阵列基板去除第一光阻，露出第二蚀刻阻挡部后的截面结构示意图。
图8是本发明的阵列基板在基底上设置覆盖源极、漏极、有源层和像素电极的绝缘层的截面结构示意图。
图9是本发明的阵列基板在绝缘层上制作接触孔的截面结构示意图。
图10是本发明的阵列基板在绝缘层上设置第一金属氧化物层、第一金属层、第一阻挡层和第一光阻层的截面结构示意图
图11是本发明的阵列基板利用第二半色调掩膜板对第一光阻层进行曝光和显影后的截面结构示意图。
图12是本发明的阵列基板对第一金属氧化物层、第一金属层、第一阻挡层进行图形化处理后的截面结构示意图。
图13是本发明的阵列基板去除第一半透光区对应的第一光阻层的截面结构示意图。
图14是本发明的阵列基板对第一金属层、第一阻挡层进行图形化处理后的截面结构示意图。
图15是本发明的阵列基板去除第一不透光区对应的第一光阻层的截面结构示意图。
图16是本发明的阵列基板的截面结构示意图。
具体实施方式
为了便于本领域技术人员的理解，本申请通过以下实施例对本申请提供的技术方案的具体实现过程进行说明。
请参照图1至图16，本发明提供一种阵列基板的制作方法，制作方法包括：
提供基底11，基底11可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
如图1至图7所示，在基底11上制作形成栅极18a、栅极绝缘层19、源极21a、漏极21b、有源层21c和像素电极21d，其中像素电极21d与漏极21b导电连接。
如图8所示，在基底11上设置覆盖源极21a、漏极21b、有源层21c和像素电极21d的绝缘层12；绝缘层12的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
如图9和图10所示，在绝缘层12上设置第一金属氧化物层13。在第一金属氧化物层13上设置第一金属层14，在实施例中，在第一金属氧化物层13上设置第一金属层14后，还可采用氧气处理，进而在第一金属层14的表面形成保护层(图未示)。其中，第一金属层14可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)制成。在第一金属层14设置第一阻挡层15，第一阻挡层15例如采用氧化硅(SiOx)，氮化硅(SiNx)或二者的组合。在第一阻挡层15上设置第一光阻层16。
如图11所示，利用第一半色调掩膜板17对第一光阻层16进行曝光和显影。
如图12至图15所示，对第一金属氧化物层13、第一金属层14、第一阻挡层15进行蚀刻，使第一金属氧化物层13形成公共电极13a和导电部13b，使第一金属层14形成数据线14a，使第一阻挡层15形成覆盖数据线14a上的第一蚀刻阻挡部15a。在本实施例中，在对第一金属层14进行蚀刻时还可以同时形成外围走线(图未示)。
本发明的阵列基板在基底11上制作形成栅极18a、栅极绝缘层19、源极21a、漏极21b、有源层21c和像素电极21d后。在制作公共电极13a、数据线14a以及第一蚀刻阻挡部15a时，首先通过一次构图工艺在基底11上形成覆盖源极21a、漏极21b、有源层21c和像素电极21d的绝缘层12，然后在绝缘层12上设置第一金属氧化物层13，在第一金属氧化物层13上设置第一金属层14，在第一金属层14设置第一阻挡层15，在第一阻挡层15上设置第一光阻层16，最后采用第一半色调掩膜板17曝光、显影后进行蚀刻等即可得到公共电极13a、数据线14a以及第一蚀刻阻挡部15a。因此，相对于传统的阵列基板制作方法(共采用三次构图工艺得到公共电极13a、数据线14a以及第一蚀刻阻挡部15a)减少了两道光罩制程，降低了成本，提高了生产效率。
进一步地，如图11至图15所示，第一半色调掩膜板17包括第一不透光区171、第一半透光区172和第一全透光区173，第一不透光区171与数据线14a、第一蚀刻阻挡部15a相对应，第一半透光区172与公共电极13a相对应。
进一步地，制作公共电极13a、数据线14a以及第一蚀刻阻挡部15a的方法包括：
如图11和图12所示，蚀刻去除与第一全透光区173对应的第一金属氧化物层13、第一金属层14和第一阻挡层15，使第一金属氧化物层13形成公共电极13a。具体地，在去除第一全透光区173对应的第一光阻层16后，通过干蚀刻工艺去除第一全透光区173对应的的第一阻挡层15，再通过湿蚀刻工艺去除第一全透光区173对应的的第一金属层14，最后通过湿蚀刻工艺去除第一全透光区173对应的第一金属氧化物层13以得到公共电极13a。
如图13至图15所示，蚀刻去除与第一半透光区172对应的第一金属层14和第一阻挡层15，使第一金属层14形成数据线14a，使第一阻挡层15形成第一蚀刻阻挡部15a。在本实施例中，蚀刻去除与第一半透光区172对应的第一金属层14还可以包括形成外围走线(图未示)。具体地，通过光阻灰化工艺去除第一半透光区172对应的第一光阻层16后，再通过干蚀刻工艺去除第一半透光区172对应的第一阻挡层15，最后通过湿蚀刻工艺去除第一半透光区172对应的第一金属层14以得到数据线14a和外围走线(图未示)。
进一步地，如图9、图10和图16所示，绝缘层12上设置第一金属氧化物层13之前还包括：在绝缘层12上制作接触孔101，导电部13b位于接触孔101内，数据线14a通过接触孔101内的导电部13b与源极21a电性连接。在本实施例中，由于在绝缘层12上制作接触孔101后，会依次沉积第一金属氧化物层13、第一金属层14与第一阻挡层15，因此，接触孔101内也会沉积有第一金属氧化物层13；又因在对第一金属氧化物层13进行蚀刻形成公共电极13a时，接触孔101、数据线14a均与第一蚀刻阻挡部15a对应，故接触孔101内的第一金属氧化物层13不会被蚀刻掉，进而使得接触孔101内的第一金属氧化物层13形成导电部13b，数据线14a通过接触孔101内的导电部13b与源极21a电性连接。
进一步地，第一金属氧化物层13为透明金属氧化物。例如氧化铟锡(ITO)或氧化铟锌(IZO)等透明金属氧化物制成。在本实施例中，第一金属氧化物层13为氧化铟锡(ITO)。
进一步地，如图1至图7所示，在基底11上制作形成栅极18a、栅极绝缘层19、源极21a、漏极21b和有源层21c的方法包括：
在基底11上设置第二金属层18，将第二金属层18制作成栅极18a，将第二金属层18制作成栅极18a时，同时还包括制作扫描线(图未示)，其中，第一金属层14可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)，或铜和铝(Cu/Al)制成。
在基底11上设置覆盖栅极18a的栅极绝缘层19，栅极绝缘层19的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
在栅极绝缘层19上设置第二金属氧化物层21。
在第二金属氧化物层21上设置第二阻挡层22，第二阻挡层22的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
在第二阻挡层22上设置第二光阻层23。
利用第二半色调掩膜板27对第二光阻层23进行曝光和显影，留下第二光阻层23中的第一光阻231和第二光阻232，第一光阻231和第二光阻232相邻设置，并且第一光阻231的厚度大于第二光阻232的厚度，在其他区域移除第二光阻层23以露出第二阻挡层22。
对第二金属氧化物层21和第二阻挡层22进行图形化处理，即先采用干蚀刻工艺去除露出的第二阻挡层22，再采用湿蚀刻工艺去除露出的第二金属氧化物层21，使第二金属氧化物层21和第二阻挡层22形成源极区24、漏极区25以及位于源极区24与漏极区25之间的有源区26。其中，有源区26位于第一光阻231的正下方,源极区24、漏极区25分别位于有源区26的两侧。
对第二阻挡层22进行蚀刻，在有源区26内形成第二蚀刻阻挡部22a，即先利用光阻灰化去除第二光阻232，再采用干蚀刻工艺去除露出的第二阻挡层22(即去除未被第一光阻231覆盖的第二阻挡层22)，最终得到第二蚀刻阻挡部22a。
如图5和图6所示，对源极区24、漏极区25和有源区26之内的第二金属氧化物层21进行氢化处理一体形成源极21a、漏极21b连接于源极21a和漏极21b之间的有源层21c。第二金属氧化物层21采用IGZO材料制成，可以提高开口率。在本实施例中，由于金属氧化层采用IGZO材料制成，因此，对第二金属氧化物层21进行氢化处理形成N+，能显著提高IGZO的电导率，可视为导体。其中，源极区24和漏极区25在氢化处理时，已经利用光阻灰化去除了第二光阻232，因此，源极区24和漏极区25均无第二光阻232保护而被氢化为导体，沟道部的有源区2614c因有第一光阻231和第二蚀刻阻挡部22a保护未被氢化
如图6和图7所示，去除第一光阻231，露出第二蚀刻阻挡部22a。
进一步地，第二半色调掩膜板27包括第二不透光区271、第二半透光区272和第二全透光区273，第二不透光区271与有源区26对应设置，第二半透光区272与源极区24、漏极区25对应设置。
进一步地，如图4至图7所示，基底11上制作形成像素电极21d的方法包括：对第二金属氧化物层21进行氢化处理一体形成像素电极21d，像素电极21d与源极21a、漏极21b以及有源层21c同层设置，像素电极21d与漏极21b连接。具体地，对源极区24、漏极区25和有源区26之外的第二金属氧化物层21进行氢化处理一体形成像素电极21d。在本实施例中，第二半透光区272与源极区24、漏极区25对应设置的同时，第二半透光区272还与像素电极21d对应设置。
由于像素电极21d、源极21a、漏极21b采用同一道工艺制成，可以使得像素电极21d和漏极21b直接接触，无需制作用于导通像素电极21d与漏极21b之间的通孔，从而减少整个制作工艺的流程。并且，像素电极21d、源极21a、漏极21b与第二蚀刻阻挡部22a均通过利用第二半色调掩膜板27曝光显影、蚀刻等工艺得到，相对于传统的阵列基板的制作方法至少减少了一道光罩制程。
本发明还涉及一种阵列基板，该阵列基板采用上述阵列基板的制作方法制成。
进一步地，如图16所示，阵列基板包括：
基底11，基底11可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成；
设于基底11上的栅极18a和扫描线(图未示)，扫描线和栅极18a导电连接，其中，栅极18a和扫描线可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)，或铜和铝(Cu/Al)制成；
覆盖基底11和栅极18a的栅极绝缘层19，栅极绝缘层19的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合；
设于栅极绝缘层19上的源极21a、漏极21b、有源层21c和像素电极21d，其中像素电极21d与漏极21b导电连接，且源极21a、漏极21b、有源层21c和像素电极21d均采用IGZO材料制成；
覆盖有源层21c上的第二蚀刻阻挡部22a；
覆盖栅极绝缘层19、像素电极21d、漏极21b和第二蚀刻阻挡部22a的绝缘层12，绝缘层12的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
进一步地，如图9、图10和图16所示，阵列基板还包括：设于绝缘层12上的接触孔101、公共电极13a、导电部13b以及数据线14a，数据线14a位于接触孔101的正上方或者位于接触孔101内并与源极21a电性连接。在本实施例中，由于在绝缘层12上制作接触孔101后，会依次沉积第一金属氧化物层13、第一金属层14与第一阻挡层15，因此，接触孔101内也会沉积有第一金属氧化物层13；又因在对第一金属氧化物层13进行蚀刻形成公共电极13a时，接触孔101、数据线14a均与第一蚀刻阻挡部15a对应，故接触孔101内的第一金属氧化物层13不会被蚀刻掉，进而使得接触孔101内的第一金属氧化物层13形成导电部13b，数据线14a通过接触孔101内的导电部13b与源极21a电性连接。
进一步地，阵列基板还包括：覆盖数据线14a的第一蚀刻阻挡部15a。在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，方位词的使用不应限制本申请请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。
以上，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。

Claims (9)

1.一种阵列基板的制作方法，其特征在于，所述制作方法包括：
提供基底（11）；
在所述基底（11）上制作形成栅极（18a）、栅极绝缘层（19）、源极（21a）、漏极（21b）、有源层（21c）和像素电极（21d）；
在所述基底（11）上设置覆盖所述源极（21a）、所述漏极（21b）、所述有源层（21c）和所述像素电极（21d）的绝缘层（12）；
在所述绝缘层（12）上设置第一金属氧化物层（13）；
在所述第一金属氧化物层（13）上设置第一金属层（14）；
在所述第一金属层（14）设置第一阻挡层（15）；
在所述第一阻挡层（15）上设置第一光阻层（16）；
利用第一半色调掩膜板（17）对所述第一光阻层（16）进行曝光和显影；
对所述第一金属氧化物层（13）、所述第一金属层（14）、所述第一阻挡层（15）进行蚀刻，使所述第一金属氧化物层（13）形成公共电极（13a）和导电部（13b），使所述第一金属层（14）形成数据线（14a），使所述第一阻挡层（15）形成覆盖所述数据线（14a）上的第一蚀刻阻挡部（15a）。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述第一半色调掩膜板（17）包括第一不透光区（171）、第一半透光区（172）和第一全透光区（173），所述第一不透光区（171）与所述数据线（14a）、所述第一蚀刻阻挡部（15a）相对应，所述第一半透光区（172）与所述公共电极（13a）相对应。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，制作所述公共电极（13a）、所述数据线（14a）以及所述第一蚀刻阻挡部（15a）的方法包括：
蚀刻去除与所述第一全透光区（173）对应的所述第一金属氧化物层（13）、所述第一金属层（14）和所述第一阻挡层（15），使所述第一金属氧化物层（13）形成所述公共电极（13a）；
蚀刻去除与所述第一半透光区（172）对应的所述第一金属层（14）和所述第一阻挡层（15），使所述第一金属层（14）形成所述数据线（14a），使所述第一阻挡层（15）形成所述第一蚀刻阻挡部（15a）。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述绝缘层（12）上设置所述第一金属氧化物层（13）之前还包括：
在所述绝缘层（12）上制作接触孔（101），所述导电部（13b）位于所述接触孔（101）内，所述数据线（14a）通过所述导电部（13b）与所述源极（21a）电性连接。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述基底（11）上制作形成所述栅极（18a）、所述栅极绝缘层（19）、所述源极（21a）、所述漏极（21b）和所述有源层（21c）的方法包括：
在所述基底（11）上设置第二金属层（18），将所述第二金属层（18）制作成所述栅极（18a）；
在所述基底（11）上设置覆盖所述栅极（18a）的栅极绝缘层（19）；
在所述栅极绝缘层（19）上设置第二金属氧化物层（21）；
在所述第二金属氧化物层（21）上设置第二阻挡层（22）；
在所述第二阻挡层（22）上设置第二光阻层（23）；
利用第二半色调掩膜板（27）对所述第二光阻层（23）进行曝光和显影；
对所述第二金属氧化物层（21）和所述第二阻挡层（22）进行图形化处理，使所述第二金属氧化物层（21）和所述第二阻挡层（22）形成源极区（24）、漏极区（25）以及位于所述源极区（24）与所述漏极区（25）之间的有源区（26）；
对所述第二阻挡层（22）进行蚀刻，在所述有源区（26）内形成第二蚀刻阻挡部（22a）；
对所述源极区（24）、所述漏极区（25）和所述有源区（26）之内的所述第二金属氧化物层（21）进行氢化处理一体形成所述源极（21a）、所述漏极（21b）连接于所述源极（21a）和所述漏极（21b）之间的所述有源层（21c）。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述第二半色调掩膜板（27）包括第二不透光区（271）、第二半透光区（272）和第二全透光区（273），所述第二不透光区（271）与所述有源区（26）对应设置，所述第二半透光区（272）与所述源极区（24）、所述漏极区（25）对应设置。
7.根据权利要求5所述的阵列基板的制作方法，其特征在于，在所述基底（11）上制作形成所述像素电极（21d）的方法包括：
对所述第二金属氧化物层（21）进行氢化处理一体形成所述像素电极（21d），所述像素电极（21d）与所述源极（21a）、所述漏极（21b）以及所述有源层（21c）同层设置，所述像素电极（21d）与所述漏极（21b）连接。
8.一种阵列基板，其特征在于，所述阵列基板包括：
基底（11）；
设于所述基底（11）上的栅极（18a）、栅极绝缘层（19），所述栅极绝缘层（19）覆盖所述基底（11）以及栅极（18a）；
设于所述栅极绝缘层（19）上的源极（21a）、漏极（21b）、有源层（21c）和像素电极（21d）；
覆盖所述漏极（21b）、有源层（21c）和像素电极（21d）以及所述基底（11）的绝缘层（12）；
设于所述绝缘层（12）上的公共电极（13a）和导电部（13b）；
设于所述导电部（13b）上的数据线（14a）；
覆盖所述数据线（14a）的第一蚀刻阻挡部（15a）；
其中，所述绝缘层（12）上还设有接触孔（101），所述导电部（13b）位于所述接触孔（101）内，所述数据线（14a）通过所述导电部（13b）与所述源极（21a）电性连接。
9.根据权利要求8所述的阵列基板，其特征在于，所述有源层（21c）上还设有第二蚀刻阻挡部（22a），所述第二蚀刻阻挡部（22a）覆盖所述有源层（21c）。
CN202110928524.7A 2021-08-13 2021-08-13 阵列基板及制作方法 Active CN113690180B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110928524.7A CN113690180B (zh) 2021-08-13 2021-08-13 阵列基板及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110928524.7A CN113690180B (zh) 2021-08-13 2021-08-13 阵列基板及制作方法

Publications (2)

Publication Number Publication Date
CN113690180A CN113690180A (zh) 2021-11-23
CN113690180B true CN113690180B (zh) 2024-03-12

Family

ID=78579718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110928524.7A Active CN113690180B (zh) 2021-08-13 2021-08-13 阵列基板及制作方法

Country Status (1)

Country Link
CN (1) CN113690180B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022078A (zh) * 2014-05-29 2014-09-03 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN104064601A (zh) * 2014-06-30 2014-09-24 上海天马微电子有限公司 Tft、tft阵列基板及其制造方法、显示面板、显示装置
CN104157613A (zh) * 2014-07-31 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104217994A (zh) * 2014-08-29 2014-12-17 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN106298807A (zh) * 2016-09-19 2017-01-04 昆山龙腾光电有限公司 薄膜晶体管阵列基板及制作方法
CN107871753A (zh) * 2017-11-08 2018-04-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN111192885A (zh) * 2020-03-04 2020-05-22 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022078A (zh) * 2014-05-29 2014-09-03 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN104064601A (zh) * 2014-06-30 2014-09-24 上海天马微电子有限公司 Tft、tft阵列基板及其制造方法、显示面板、显示装置
CN104157613A (zh) * 2014-07-31 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104217994A (zh) * 2014-08-29 2014-12-17 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN106298807A (zh) * 2016-09-19 2017-01-04 昆山龙腾光电有限公司 薄膜晶体管阵列基板及制作方法
CN107871753A (zh) * 2017-11-08 2018-04-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN111192885A (zh) * 2020-03-04 2020-05-22 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
CN113690180A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
US8062936B2 (en) Method of fabricating array substrate
US9698166B2 (en) Thin film transistor, method for manufacturing thin film transistor, array substrate, method for manufacturing array substrate, and display device
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
CN108598089B (zh) Tft基板的制作方法及tft基板
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
WO2016061940A1 (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
US10120256B2 (en) Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus
CN107799466B (zh) Tft基板及其制作方法
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
CN114089571B (zh) 阵列基板及制作方法和显示面板
KR20120043404A (ko) 표시장치 및 이의 제조방법
CN113948532A (zh) 阵列基板及其制作方法和显示面板
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
CN113540126B (zh) 阵列基板及制作方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
CN107393873B (zh) 薄膜晶体管阵列基板的制作方法
US9171864B2 (en) Display substrate and method of manufacturing the same
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN113964191B (zh) 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN113690180B (zh) 阵列基板及制作方法
CN113629070A (zh) 阵列基板、阵列基板的制作方法及显示面板
CN105206616B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置
CN114236931B (zh) 阵列基板及制作方法、显示面板
WO2018161372A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant