TWI584383B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI584383B
TWI584383B TW101147473A TW101147473A TWI584383B TW I584383 B TWI584383 B TW I584383B TW 101147473 A TW101147473 A TW 101147473A TW 101147473 A TW101147473 A TW 101147473A TW I584383 B TWI584383 B TW I584383B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
gate insulating
oxide semiconductor
electrode layer
Prior art date
Application number
TW101147473A
Other languages
English (en)
Other versions
TW201332023A (zh
Inventor
肥塚純一
岡崎健一
保坂泰靖
池山輝正
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201332023A publication Critical patent/TW201332023A/zh
Application granted granted Critical
Publication of TWI584383B publication Critical patent/TWI584383B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種使用氧化物半導體的半導體裝置及其製造方法。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此，電光裝置、半導體電路以及電子裝置都是半導體裝置。
如以液晶顯示裝置為代表那樣，形成在玻璃基板等上的電晶體多由非晶矽、多晶矽等構成。使用非晶矽的電晶體雖然其場效應遷移率低，但是可以對應於玻璃基板的大面積化。另外，使用多晶矽的電晶體雖然其場效應遷移率高，但是具有不合適於玻璃基板的大面積化的缺點。
近年來，除了使用矽的電晶體之外，使用氧化物半導體製造電晶體，並將其應用於電子裝置和光裝置的技術受到注目。例如，專利文獻1及專利文獻2公開了作為氧化物半導體使用氧化鋅、In-Ga-Zn類氧化物來製造電晶體，並將該電晶體用於顯示裝置的像素的切換元件等的技術。
在氧化物半導體中，氫的一部分成為施體而釋放出作為載流子的電子。當氧化物半導體中的載流子濃度高時，即使不對閘極施加電壓，通道也形成在電晶體中。也就是說，臨界電壓向負方向漂移，難以控制臨界電壓。
專利文獻3公開了如下現象：當對氧化物半導體膜中 添加氫時，導電率增高4至5位數左右。另外，也公開了如下現象：氫從與氧化物半導體膜接觸的絕緣膜擴散到氧化物半導體膜中。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2008-141119號公報
本發明的課題之一是對使用氧化物半導體膜的電晶體賦予穩定的電特性，來製造一種可靠性高的半導體裝置。
在包括設置在具有絕緣表面的基板上的底閘極結構的反交錯型電晶體的半導體裝置中，在閘極電極層與氧化物半導體膜之間至少設置第一閘極絕緣膜和第二閘極絕緣膜，進行450℃以上，較佳為650℃以上的加熱處理，然後形成氧化物半導體膜。
作為第一閘極絕緣膜，可以使用氮化物絕緣膜。例如，可以舉出氮化矽膜、氮氧化矽膜等。第一閘極絕緣膜可以具有單層結構或疊層結構。將第一閘極絕緣膜的厚度設定為20nm以上且350nm以下。當作為基板使用玻璃基板時，第一閘極絕緣膜用作防止包含在玻璃基板中的雜質的擴散的障壁膜。另外，當作為閘極電極層的材料使用銅等時，第一閘極絕緣膜用作抑制銅元素的擴散的障壁膜。注意，氮化物絕緣膜包含氫元素，當由於形成氧化物半導體膜之後的加熱處理等而氫元素從氮化物絕緣膜被釋放，該 氫元素擴散到氧化物半導體膜中時，該氫元素與氧化物半導體膜中的氧結合，成為H2O等而被釋放，由此產生氧化物半導體膜中的氧缺損，有導致電晶體的電特性的降低或變動的憂慮。明確而言，有成為具有常導通的電特性的電晶體的憂慮。
藉由在形成氧化物半導體膜之前進行450℃以上，較佳為650℃以上的加熱處理，可以抑制成為導致電晶體的電特性的降低或變動的主要原因的氫元素擴散到氧化物半導體膜中，所以可以對電晶體賦予穩定的電特性。
較佳為以剛成膜之後的第一閘極絕緣膜的膜中的氫濃度少的方式調節成膜條件。另外，較佳為以剛成膜之後的第二閘極絕緣膜的膜中的氫濃度也少的方式調節成膜條件。此外，較佳為在形成第二閘極絕緣膜之後進行450℃以上，較佳為650℃以上的加熱處理，來減少從膜中被釋放的氫氣體量。
另外，當形成氧化物半導體膜時，較佳為採用如下條件：使用多晶且相對密度(填充率)高的濺射靶材；當成膜時，將濺射靶材充分冷卻到室溫；將被成膜基板的被成膜面的溫度設定為室溫以上；以及在成膜處理室內的氛圍下幾乎沒有水分或氫。
濺射靶材的密度越高越佳。藉由將濺射靶材的密度設定為高，也可以增高所形成的膜的密度。明確而言，將靶材的相對密度(填充率)設定為90%以上且100%以下，較佳為95%以上，更佳為99.9%以上。另外，濺射靶材的相對 密度是指濺射靶材的密度和與濺射靶材同一組成材料的沒有氣孔狀態下的密度之比。
另外，從得到緻密的膜的觀點來看，減少殘存在成膜處理室內的雜質也是重要的。將成膜處理室內的背壓(極限真空度(ultimate degree of vacuum)：引入反應氣體之前的真空度)設定為5×10-3Pa以下，較佳為6×10-5Pa，將成膜時的壓力設定為低於2Pa，較佳為0.4Pa以下。藉由降低背壓，減少成膜處理室內的雜質。
另外，從得到緻密的膜的觀點來看，減少引入到成膜處理室內的氣體，即減少當成膜時使用的氣體中的雜質也是重要的。此外，增高成膜氣體中的氧比例並對電力進行最優化也是重要的。藉由增高成膜氣體中的氧比例(上限的氧比例為100%)並對電力進行最優化，可以減輕成膜時的電漿損傷。由此，容易得到緻密的膜。
另外，在氧化物半導體膜的成膜之前或成膜中，為了監視成膜處理室內的水分量等，較佳為在使四極質譜分析器(quadrupole mass analyzer，以下，稱為Q-mass)始終工作的狀態下進行成膜。
另外，將形成氧化物半導體膜時的被成膜基板的溫度加熱為不產生水的吸附的溫度，較佳為加熱為150℃以上且500℃以下。
本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘極電極層，在閘極電極層上形成第一閘極絕緣 膜；在第一閘極絕緣膜上形成第二閘極絕緣膜；在形成第二閘極絕緣膜之後以650℃以上的溫度進行第一加熱處理；在第一加熱處理之後，在第二閘極絕緣膜上形成氧化物半導體膜；以及在形成氧化物半導體膜之後進行第二加熱處理。
在上述結構中，第一閘極絕緣膜是藉由電漿CVD法得到的氮化矽膜，第二閘極絕緣膜是藉由電漿CVD法得到的氧氮化矽膜。
另外，在對氧化物半導體膜進行蝕刻的前後進行第二加熱處理，即可，其溫度範圍為350℃以上，較佳為450℃以上，且第一加熱處理的溫度以下。
本發明提供一種具有使用氧化物半導體的電晶體的可靠性高的半導體裝置。
以下，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。另外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
實施方式1
在本實施方式中，使用圖1A和圖1B對半導體裝置及半導體裝置的製造方法的一個方式進行說明。在本實施方 式中，作為半導體裝置的一個例子示出具有氧化物半導體膜的電晶體。
電晶體既可以採用形成一個通道形成區的單閘結構，又可以採用形成兩個通道形成區的兩閘(double-gate)結構，還可以採用形成三個通道形成區的三閘結構。或者，也可以是具有隔著閘極絕緣膜配置在通道形成區上下的兩個閘極電極層的雙閘(dual-gate)型。
圖1A和圖1B所示的電晶體440是底閘極結構的一種的被稱為反交錯型電晶體的電晶體的一個例子。圖1A是平面圖，沿著圖1A中的鏈式線V-Z截斷的剖面相當於圖1B。
如電晶體440的通道長度方向的剖面圖的圖1B所示那樣，在包括電晶體440的半導體裝置中，在基板400上設置有閘極電極層401以及覆蓋閘極電極層401的第一閘極絕緣膜436，在第一閘極絕緣膜436上包括第二閘極絕緣膜402、氧化物半導體膜403、源極電極層405a以及汲極電極層405b。此外，設置有覆蓋電晶體440的絕緣膜407。
作為基板400，可以舉出具有絕緣表面的基板諸如玻璃基板、在表面具有絕緣膜的半導體基板(單晶矽基板等)。
另外，作為玻璃基板，可以使用鋁矽酸鹽玻璃、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等用於電子工業的各種玻璃基板。另外，作為基板，較佳為使用熱膨脹係數為25×10-7/℃以 上且50×10-7/℃以下(較佳為30×10-7/℃以上且40×10-7/℃以下)，應變點為650℃以上且750℃以下(較佳為700℃以上且740℃以下)的基板。
在使用第五代(1000mm×1200mm或1300mm×1500mm)、第六代(1500mm×1800mm)、第七代(1870mm×2200mm)、第八代(2200mm×2500mm)、第九代(2400mm×2800mm)、第十代(2880mm×3130mm)等大型玻璃基板的情況下，由於半導體裝置的製程中的加熱處理等導致基板的收縮，有時難以進行微細的加工。因此，在作為基板使用上述大型玻璃基板的情況下，較佳為使用收縮少的基板。例如，作為基板，使用如下大型玻璃基板，即可：以450℃，較佳為500℃的溫度進行1小時的加熱處理之後的收縮量為20ppm以下，較佳為10ppm以下，更佳為5ppm以下。
在閘極電極層401與氧化物半導體膜403之間至少設置第一閘極絕緣膜436和第二閘極絕緣膜402。使設置在閘極電極層401一側的第一閘極絕緣膜436與設置在氧化物半導體膜403一側的第二閘極絕緣膜402的組成不同。
作為第一閘極絕緣膜436，使用藉由電漿CVD法得到的氮化物絕緣膜。例如，可以舉出氮化矽膜、氮氧化矽膜或金屬氮化物絕緣膜(氮化鋁膜、氮氧化鋁膜)等。可以將第一閘極絕緣膜436的厚度設定為20nm以上且350nm以下。第一閘極絕緣膜436可以具有單層結構或疊層結構。
另外，作為第二閘極絕緣膜402，使用藉由電漿CVD 法得到的氧化物絕緣膜。例如，可以舉出氧化矽膜或氧氮化矽膜等。除此之外，作為第二閘極絕緣膜402可以使用包含選自鈦(Ti)、鉬(Mo)、鎢(W)、鉿(Hf)、鉭(Ta)、鑭(La)、鋯(Zr)、鎳(Ni)、鎂(Mg)、鋇(Ba)和鋁(Al)的金屬元素中的任何一種以上的金屬氧化物絕緣膜(例如，氧化鋁膜、氧氮化鋁膜、氧化鉿膜、氧化鎂膜、氧化鋯膜、氧化鑭膜、氧化鋇膜)等。
另外，可以將第二閘極絕緣膜402的厚度設定為50nm以上且300nm以下。第二閘極絕緣膜402可以具有單層結構或疊層結構。
作為用於氧化物半導體膜403的氧化物半導體，可以使用氧化銦；氧化錫；氧化鋅；二元金屬氧化物的In-Zn類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
另外，在此，例如，“In-Ga-Zn類氧化物”是指以In 、Ga、Zn為主要成分的氧化物，對In、Ga、Zn的比率沒有限制。另外，也可以含有In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用以InMO3(ZnO)m(m>0且m不是整數)表示的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種或多種金屬元素。此外，作為氧化物半導體，也可以使用以In2SnO5(ZnO)n(n>0且n是整數)表示的材料。
例如，可以使用原子數比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)、In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的In-Ga-Zn類氧化物或該組成附近的氧化物。或者，較佳為使用原子數比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或該組成附近的氧化物。
但是，含有銦的氧化物半導體不侷限於此，可以根據所需要的半導體特性(遷移率、臨界值、偏差等)而使用適當的組成的材料。另外，為了獲得所需要的半導體特性，較佳為採用適當的載流子濃度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間距離、密度等。
例如，在In-Sn-Zn類氧化物中比較容易得到高遷移率。但是，在In-Ga-Zn類氧化物中也可以藉由減少塊內缺陷密度提高遷移率。
例如，In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成在原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成的附近是指a、b、c滿足(a-A)2+(b-B)2+(c-C)2 r2的狀態。r例如可以為0.05。其他氧化物也是同樣的。
將氧化物半導體膜403的厚度設定為1nm以上且50nm以下(較佳為5nm以上且40nm以下)，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。此外，氧化物半導體膜403可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置形成。
氧化物半導體膜403有可能處於單晶、多晶(也稱為polycrystal)或非晶等狀態。
氧化物半導體膜403較佳為CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，一般該結晶部的尺寸為能夠容納於一個邊長小於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包含於CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，在CAAC-OS膜中利 用TEM觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包含於CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，包括85°以上且95°以下的範圍。另外，當只記載“平行”時，包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，當從氧化物半導體膜的表面一側進行結晶生長時，有時與被形成面附近相比表面附近的結晶部所占的比例更高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區域中結晶部產生非晶化。
由於包含於CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。藉由進行成膜或在成膜之後進行加熱處理等的晶化處理來形 成結晶部。
在使用CAAC-OS膜的電晶體中，由可見光或紫外光的照射導致的電特性變動小。因此，該電晶體的可靠性高。
圖2A至圖2E示出具有電晶體440的半導體裝置的製造方法的一個例子。
首先，作為基板400使用玻璃基板，在玻璃基板上形成導電膜，對該導電膜進行蝕刻來形成閘極電極層401(參照圖2A)。另外，導電膜的蝕刻，乾蝕刻也可以濕蝕刻也可以，使用兩者也可以。
閘極電極層401可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹及鈧等金屬材料或以上述金屬材料為主要成分的合金材料形成。
在本實施方式中，利用濺射法形成厚度為100nm的鎢膜。
接著，以覆蓋閘極電極層401的方式設置第一閘極絕緣膜436(參照圖2B)。
作為第一閘極絕緣膜436，可以使用藉由電漿CVD法等形成的氮化物絕緣膜。例如，可以舉出氮化矽膜、氮氧化矽膜等。第一閘極絕緣膜436可以具有單層結構或疊層結構。
在本實施方式中，作為第一閘極絕緣膜436使用利用電漿CVD法形成的厚度為50nm的氮化矽膜。
因為由第一閘極絕緣膜436覆蓋閘極電極層401，所 以即使在形成閘極電極層401的蝕刻製程中包含在基板400中的金屬元素附著在閘極電極層401的表面，也可以防止其擴散到第二閘極絕緣膜402中。
接著，在第一閘極絕緣膜436上形成第二閘極絕緣膜402。
將第二閘極絕緣膜402的厚度設定為50nm以上且300nm以下，在此使用利用電漿CVD法形成的厚度為200nm的氧氮化矽膜。
另外，在形成第二閘極絕緣膜402之後，對基板400、閘極電極層401、第一閘極絕緣膜436及第二閘極絕緣膜402進行加熱處理。例如，可以使用利用高溫氣體進行加熱處理的GRTA(Gas Rapid Thermal Anneal；氣體快速熱退火)裝置以650℃進行1分至6分的加熱處理。另外，作為GRTA中的高溫氣體使用如氬等稀有氣體或氮那樣的即使進行加熱處理也不與被處理物產生反應的惰性氣體。另外，也可以利用電爐以450℃以上進行30分至1小時的加熱處理。
在此，進行如下所示的實驗。
在單晶矽基板上形成具有與第一閘極絕緣膜436相同的厚度的第一絕緣膜和具有與第二閘極絕緣膜402相同的厚度的第二絕緣膜，藉由TDS(Thermal Desorption Spectroscopy：熱脫附譜分析法)分析來測量氫(H2)的釋放量。
作為第一絕緣膜的成膜條件，將矽烷氣體流量設定為 90sccm，將氮氣體流量設定為4000sccm，將NH3氣體流量設定為2700sccm，將RF功率設定為2000W，將成膜壓力設定為200Pa，將基板溫度設定為350℃，來形成氮化矽膜。另外，作為第二絕緣膜的成膜條件，將矽烷氣體流量設定為20sccm，將N2O氣體流量設定為3000sccm，將RF功率設定為100W，將成膜壓力設定為40Pa，將基板溫度設定為350℃，來形成氧氮化矽膜。
樣本1是沒有進行加熱處理的樣本，樣本2是在氮氛圍下以350℃進行1小時的加熱處理的樣本，樣本3是在氮氛圍下以450℃進行1小時的加熱處理的樣本，樣本4是在氮氛圍下以650℃進行6分的加熱處理的樣本。
圖11示出各樣本1至4的基板溫度到650℃為止進行TDS分析的結果。
由圖11可知：藉由在形成第二絕緣膜之後以450℃進行1小時的加熱處理，可以減少氫氣體的釋放量。另外，藉由在形成第二絕緣膜之後以650℃進行6分的加熱處理，可以大幅度地減少氫氣體的釋放量。
從這實驗結果可以說：藉由在形成第二閘極絕緣膜402之後進行450℃以上，較佳為650℃的加熱處理，可以大幅度地減少膜中的氫濃度，而減少被釋放的氫氣體量。
另外，進行改變第一絕緣膜的成膜條件對被釋放的氫氣體量進行比較的實驗。
在此，在單晶矽基板上只形成氮化矽膜，進行TDS分析。樣本5是如下樣本：將矽烷氣體流量設定為90sccm ，將氮氣體流量設定為4000sccm，將NH3氣體流量設定為2700sccm，將RF功率設定為2000W，將成膜壓力設定為200Pa，將基板溫度設定為350℃，來形成厚度為50nm的氮化矽膜。樣本6是如下樣本：將矽烷氣體流量設定為30sccm，將氮氣體流量設定為1500sccm，將NH3氣體流量設定為1500sccm，將RF功率設定為150W，將成膜壓力設定為40Pa，將基板溫度設定為350℃，來形成厚度為50nm的氮化矽膜。樣本7是如下樣本：將矽烷氣體流量設定為30sccm，將氮氣體流量設定為900sccm，將NH3氣體流量設定為900sccm，將RF功率設定為150W，將成膜壓力設定為40Pa，將基板溫度設定為350℃，來形成厚度為50nm的氮化矽膜。樣本8是如下樣本：將矽烷氣體流量設定為30sccm，將氮氣體流量設定為300sccm，將NH3氣體流量設定為300sccm，將RF功率設定為150W，將成膜壓力設定為40Pa，將基板溫度設定為350℃，來形成厚度為50nm的氮化矽膜。
各樣本5至8的基板溫度到650℃為止進行TDS分析。根據其結果可知：樣本6的氫氣體釋放量最少。
在本實施方式中，作為第一閘極絕緣膜436使用在樣本6的成膜條件下形成的氮化矽膜。另外，作為第二閘極絕緣膜402，使用在如下條件下形成的氧氮化矽膜：將矽烷氣體流量設定為20sccm，將N2O氣體流量設定為3000sccm，將RF功率設定為100W，將成膜壓力設定為40Pa，將基板溫度設定為350℃。並且，在形成第二閘極 絕緣膜402之後進行450℃以上，較佳為650℃的加熱處理。
在上述加熱處理之後，在第二閘極絕緣膜402上形成氧化物半導體膜403(參照圖2C)。
在形成氧化物半導體膜403的製程中，為了儘量不使氧化物半導體膜403包含氫或水，較佳為作為形成氧化物半導體膜403的預處理，在濺射裝置的預熱室中對形成有第二閘極絕緣膜402的基板進行預熱，使附著於基板及第二閘極絕緣膜402的氫、水分等雜質脫離而排出。另外，作為設置在預熱室中的排氣單元較佳為使用低溫泵。
也可以對第二閘極絕緣膜402上的與氧化物半導體膜403接觸的區域進行平坦化處理。對平坦化處理沒有特別的限制，可以使用拋光處理(例如，化學機械拋光法(Chemical Mechanical Polishing：CMP))、乾蝕刻處理及電漿處理。
作為電漿處理，例如可以進行引入氬氣體來產生電漿的反濺射。反濺射是指使用RF電源在氬氛圍下對基板一側施加電壓，來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。藉由進行反濺射，可以去除附著於第二閘極絕緣膜402表面的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理，既可以多次進行拋光處理、乾蝕刻處理及電漿處理，又可以組合上述處理而進行。此外，當組合上述處理而進行時，對製程順序也沒有特別的限制， 可以根據第二閘極絕緣膜402表面的凹凸狀態適當地設定。
此外，較佳為在成膜時包含多量的氧的條件(例如，在氧為100%的氛圍下利用濺射法進行成膜等)下形成氧化物半導體膜403，使其成為包含多量的氧(較佳為包括與氧化物半導體處於結晶狀態時的化學計量組成相比氧含量過剩的區域)的膜。
另外，在本實施方式中，作為氧化物半導體膜403藉由使用具有AC電源裝置的濺射裝置的濺射法形成厚度為35nm的In-Ga-Zn類氧化物膜(IGZO膜)。在本實施方式中，使用原子數比為In：Ga：Zn=1：1：1(1/3：1/3：1/3)的In-Ga-Zn類氧化物靶材。另外，作為成膜條件採用如下條件：氧及氬氛圍下(氧流量比率為50%)；將壓力設定為0.6Pa；將電源功率設定為5kW；將基板溫度設定為170℃。該成膜條件下的沈積速度為16nm/min。
作為當形成氧化物半導體膜403時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
在保持為減壓狀態的沉積室中保持基板。然後，在去除殘留在沉積室內的水分的同時引入去除了氫和水分的濺射氣體，使用上述靶材在基板400上形成氧化物半導體膜403。為了去除殘留在沉積室內的水分，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，作為排氣單元，也可以使用設置有冷阱的渦輪泵。因為在使 用低溫泵進行排氣的沉積室中，例如氫原子、水(H2O)等包含氫原子的化合物等被排出(更佳的是，包含碳原子的化合物也被排出)，所以可以降低包含在該沉積室中形成的氧化物半導體膜403中的雜質的濃度。
藉由對膜狀的氧化物半導體膜進行光微影製程而加工為島狀可以形成氧化物半導體膜403。
另外，也可以藉由噴墨法形成用來形成島狀的氧化物半導體膜403的光阻掩模。在藉由噴墨法形成光阻掩模時不需要光掩模，由此可以降低製造成本。
另外，氧化物半導體膜的蝕刻，乾蝕刻也可以濕蝕刻也可以，使用兩者也可以。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用混合有磷酸、醋酸及硝酸的溶液等。此外，也可以使用ITO-07N(由日本關東化學株式會社製造)。另外，也可以藉由利用ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法的乾蝕刻進行蝕刻加工。
另外，也可以對氧化物半導體膜403進行用來去除過剩的氫(包括水或羥基)(脫水化或脫氫化)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下，或者設定為低於基板的應變點。加熱處理可以在減壓下或氮氛圍下等進行。
另外，當作為氧化物半導體膜403使用結晶氧化物半導體膜時，也可以進行用於晶化的加熱處理。
在本實施方式中，將基板引入到加熱處理裝置之一的 電爐中，在氮氛圍下以350℃對氧化物半導體膜403進行1小時的加熱處理，並且在氮及氧的混合氛圍下以350℃對其進行1小時的加熱處理。
另外，加熱處理裝置不侷限於電爐，也可以使用利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。
另外，在加熱處理中，氮或氦、氖、氬等稀有氣體不包含水、氫等較佳。或者，較佳為將引入到加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
此外，也可以在藉由加熱處理加熱氧化物半導體膜403之後，對相同的爐中引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：腔衰蕩雷射譜法)方式的露點儀進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。氧氣體或一氧化二氮氣體不包含水、氫等較佳。或者，較佳為將 引入到加熱處理裝置中的氧氣體或一氧化二氮氣體的純度設定為6N以上，較佳為設定為7N以上(即，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
另外，用來脫水化或脫氫化的加熱處理既可以進行多次，又可以兼作其他加熱處理。此外，用來脫水化或脫氫化的加熱處理既可以在形成膜狀的氧化物半導體膜之後進行，又可以在形成島狀的氧化物半導體膜403之後進行，還可以在兩個時機進行。
另外，在形成氧化物半導體膜403之後進行加熱處理的情況下，氫從氮化矽膜的第一閘極絕緣膜436被釋放，當該氫經過氧化物半導體膜403時，與氧化物半導體膜403中的氧結合，作為H2O而被釋放到氧化物半導體膜403的外部。這由如下所示的實驗可知。
對樣本9進行TDS分析，該樣本9是在矽基板上層疊厚度為50nm的氮化矽膜、厚度為200nm的氧氮化矽膜、厚度為35nm的IGZO膜的樣本，圖12A至圖12C示出其結果。另外，樣本9包含Zn，為了防止Zn的昇華導致TDS裝置的損傷，只示出到400℃為止的測量結果。此外，為了進行比較，圖12A示出樣本1的氫釋放量，圖12B示出樣本1的H2O釋放量。
作為樣本9的氮化矽膜的成膜條件，將矽烷氣體流量設定為90sccm，將氮氣體流量設定為4000sccm，將NH3氣體流量設定為2700sccm，將RF功率設定為2000W，將 成膜壓力設定為200Pa，將基板溫度設定為350℃。另外，作為樣本9的氧氮化矽膜的成膜條件，將矽烷氣體流量設定為20sccm，將N2O氣體流量設定為3000sccm，將RF功率設定為100W，將成膜壓力設定為40Pa，將基板溫度設定為350℃。此外，作為樣本9的IGZO膜的成膜條件，採用如下條件：氧及氬氛圍下(氧流量比率為50%)；將壓力設定為0.6Pa；將電源功率設定為5kW；將基板溫度設定為170℃。
如圖12A所示，樣本9的氫的釋放量比樣本1少。另外，如圖12B所示，樣本9的H2O的釋放量比樣本1多。此外，圖12C是重疊這些分析結果的圖表。在圖12C中，樣本1的氫的釋放量的分佈與樣本9的H2O的釋放量的分佈大致一致。由這實驗可知：在形成氧化物半導體膜403之後進行加熱處理的情況下，氫從氮化矽膜的第一閘極絕緣膜436被釋放，當該氫經過氧化物半導體膜403時，與氧化物半導體膜403中的氧結合，作為H2O而被釋放到氧化物半導體膜403的外部。由此，可以說：對使用氧化物半導體膜403的電晶體來說，減少包含在第一閘極絕緣膜436中的氫量或減少從第一閘極絕緣膜436被釋放的氫量是重要，藉由該減少可以實現可靠性的提高。
接著，在閘極電極層401、第二閘極絕緣膜402及氧化物半導體膜403上形成成為源極電極層和汲極電極層(包括由與此相同的層形成的佈線)的導電膜。
作為導電膜，使用能夠承受在後面進行的加熱處理的 材料。作為用於源極電極層及汲極電極層的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，還可以採用在Al、Cu等金屬膜的下側和上側的一者或兩者層疊Ti、Mo、W等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。另外，作為用於源極電極層及汲極電極層的導電膜，也可以使用導電金屬氧化物。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫(In2O3-SnO2，簡稱為ITO)、氧化銦-氧化鋅(In2O3-ZnO)或使它們的金屬氧化物材料包含氧化矽的材料。
藉由光微影製程在導電膜上形成光阻掩模，並且選擇性地進行蝕刻來形成源極電極層405a、汲極電極層405b(參照圖2D)。在形成源極電極層405a、汲極電極層405b之後去除光阻掩模。
此外，為了縮減用於光微影製程的光掩模數及製程數，也可以使用藉由透射的光為具有多種強度的曝光掩模的多色調掩模形成的光阻掩模進行蝕刻製程。由於使用多色調掩模形成的光阻掩模成為具有多種厚度的形狀，且藉由進行蝕刻進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的光阻掩模。由此，可以縮減曝光掩模數，並還可以縮減與其對應的光微影製程，從 而可以實現製程的簡化。
在本實施方式中，作為導電膜的蝕刻，可以使用含有氯的氣體，例如，可以使用含有氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等的氣體。另外，可以使用含有氟的氣體，例如，含有四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3))等的氣體。或者，對上述氣體添加了氦(He)、氬(Ar)等稀有氣體的氣體等。
作為蝕刻方式，可以使用平行平板型RIE(Reactive Ion Etching，反應離子蝕刻)法或ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法。為了能夠蝕刻為所希望的加工形狀，適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)。
在本實施方式中，作為導電膜使用藉由濺射法形成的厚度為100nm的鈦膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜的疊層。作為導電膜的蝕刻，利用乾蝕刻法對鈦膜、鋁膜及鈦膜的疊層進行蝕刻來形成源極電極層405a、汲極電極層405b。
在本實施方式中，在第一蝕刻條件下對上層的鈦膜和鋁膜的兩層進行蝕刻，然後在第二蝕刻條件下去除下層的鈦膜的單層。注意，作為第一蝕刻條件，採用如下條件：利用蝕刻氣體(BCl3：Cl2=750sccm：150sccm)；將偏壓功率設定為1500W；將ICP電源功率設定為0W；將壓力設 定為2.0Pa。作為第二蝕刻條件，採用如下條件：利用蝕刻氣體(BCl3：Cl2=700sccm：100sccm)；將偏壓功率設定為750W；將ICP電源功率設定為0W；將壓力設定為2.0Pa。
另外，較佳的是，當對導電膜進行蝕刻製程時，使蝕刻條件最適化以防止氧化物半導體膜403被蝕刻而分離。但是，由於很難僅對導電膜進行蝕刻而完全不使氧化物半導體膜403被蝕刻，因此有時當對導電膜進行蝕刻時只有氧化物半導體膜403的一部分被蝕刻，氧化物半導體膜403成為具有槽部(凹部)的氧化物半導體膜。
藉由上述製程，製造根據本實施方式的電晶體440。
在本實施方式中，在源極電極層405a、汲極電極層405b上以與氧化物半導體膜403接觸的方式形成絕緣膜407(參照圖2E)。在形成絕緣膜407之前，在氮氛圍下以300℃進行1小時的加熱處理。
將絕緣膜407的厚度至少設定為1nm以上，並且可以適當地利用濺射法等的不使水、氫等雜質混入到絕緣膜407中的方法形成。當絕緣膜407包含氫時，有如下憂慮：因氫侵入到氧化物半導體膜403或者氫抽出氧化物半導體膜403中的氧而使氧化物半導體膜的背通道低電阻化(N型化)，形成寄生通道。因此，為了使絕緣膜407成為儘量不包含氫的膜，在成膜方法中不使用氫是十分重要的。
作為絕緣膜407，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鉿膜、氧化鎵膜、氮 化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜的單層或疊層。
因此，當作為脫水化或脫氫化處理進行加熱製程時，對氧化物半導體膜403供應氧較佳。藉由對氧化物半導體膜403供應氧，可以填補膜中的氧缺損。
在本實施方式中，以絕緣膜407為供應源對氧化物半導體膜403供應氧，因此示出絕緣膜407為含有氧的氧化物絕緣膜(例如，氧化矽膜、氧氮化矽膜)的例子。當以絕緣膜407為氧供應源時，較佳為絕緣膜407為包含較多(過剩)氧的膜(較佳為包括與氧化物半導體處於結晶狀態時的化學計量組成相比氧含量過剩的區域的膜)，由此可以有效地發揮氧供應源的作用。
在本實施方式中，作為絕緣膜407利用濺射法形成厚度為400nm的氧化矽膜。將成膜時的基板溫度設定為室溫以上且300℃以下，即可。在本實施方式中將其設定為室溫。可以在稀有氣體(典型的是氬)氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下，利用濺射法形成氧化矽膜。此外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以在包含氧的氛圍下使用矽靶材並藉由濺射法來形成氧化矽膜。
與形成氧化物半導體膜403時同樣，為了去除殘留在絕緣膜407的沉積室內的水分，較佳為使用吸附型的真空泵(低溫泵等)。可以降低在使用低溫泵排氣的沉積室中形成的絕緣膜407所包含的雜質的濃度。此外，作為用來去 除殘留在絕緣膜407的沉積室內的水分的排氣單元，也可以使用設置有冷阱的渦輪泵。
作為當形成絕緣膜407時使用的濺射氣體，較佳為使用去除了氫、水等雜質的高純度氣體。
接著，在其一部分(通道形成區)接觸於絕緣膜407的狀態下，對氧化物半導體膜403進行加熱製程。
將加熱製程的溫度設定為250℃以上且700℃以下，或者設定為400℃以上且700℃以下，或者設定為低於基板的應變點。在本實施方式中，將基板引入到加熱處理裝置之一的電爐中，在氮氛圍下以300℃對氧化物半導體膜403進行1小時的加熱處理。
此外，因為在使氧化物半導體膜403和含有氧的絕緣膜407接觸的狀態下進行加熱製程，所以在氧化物半導體膜403的膜中具有氧缺損的情況下，可以從含有氧的絕緣膜407對氧化物半導體膜403供應構成氧化物半導體膜403的主要成分材料之一的氧。
另外，還可以在絕緣膜407上設置高緻密度的無機絕緣膜。例如，利用濺射法在絕緣膜407上形成氧化鋁膜。藉由提高氧化鋁膜的緻密度(膜密度為3.2g/cm3以上，較佳為3.6g/cm3以上)，可以對電晶體440賦予穩定的電特性。膜密度可以利用盧瑟福背散射分析(RBS,Rutherford Backscattering Spectrometry)或X射線反射(XRR,X-Ray Reflection)等測定。
可用於設置在電晶體440上的絕緣膜407的氧化鋁膜 具有高遮斷效果(阻擋效果)，即，不使氫、水分等雜質及氧的兩者透過膜的效果。
因此，氧化鋁膜用作一種保護膜，該保護膜防止在製程中及製造之後導致電特性變動的氫、水分等雜質混入到氧化物半導體膜403並且防止從氧化物半導體膜403釋放作為構成氧化物半導體的主要成分材料的氧。
此外，為了降低起因於電晶體440的表面凹凸，也可以形成平坦化絕緣膜。作為平坦化絕緣膜，可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。另外，也可以層疊多個由上述材料形成的絕緣膜來形成平坦化絕緣膜。
在本實施方式中，作為平坦化絕緣膜可以形成厚度為1500nm的丙烯酸樹脂膜。可以在利用塗敷法的塗敷之後，進行焙燒(例如在氮氛圍下以250℃進行1小時的焙燒)來形成丙烯酸樹脂膜。
可以在形成平坦化絕緣膜之後進行加熱處理。例如，在氮氛圍下以250℃進行1小時的加熱處理。
如此，可以在形成電晶體440之後進行加熱處理。另外，也可以多次進行加熱處理。
藉由抑制成為導致電晶體440的電特性的降低或變動的主要原因的來自第一閘極絕緣膜436的氫氣體的釋放量，可以對電晶體440賦予穩定的電特性。
實際上，使用藉由上述製程順序製造的電晶體，圖13 示出其初期特性。如圖13所示，可以實現具有常截止的電特性的電晶體。另外，為了對電晶體的可靠性進行評價進行BT測試，圖14A和圖14B示出其結果。
BT試驗是加速試驗的一種，它可以在短時間內評價由於使用很長時間而發生的薄膜電晶體的特性變化。尤其是，BT試驗前後的薄膜電晶體的臨界電壓的變化量是用於檢查可靠性的重要的指標。可以說，在BT試驗前後，臨界電壓的變化量越少，是可靠性越高的薄膜電晶體。
明確而言，將形成有薄膜電晶體的基板的溫度(基板溫度)維持為恆定，使薄膜電晶體的源極及汲極成為相同的電位，並且在一定期間內對閘極施加與源極及汲極不同的電位。根據試驗的目的而適當地設定基板溫度即可。另外，將施加到閘極的電位比源極及汲極的電位高的情況稱為+BT試驗，並且將施加到閘極的電位比源極及汲極的電位低的情況稱為-BT試驗。
BT試驗的試驗強度可以根據基板溫度、施加到閘極絕緣膜的電場強度、電場施加時間而決定。施加到閘極絕緣膜的電場強度藉由使閘極、源極及汲極之間的電位差除以閘極絕緣膜的厚度來決定。例如，在想要將施加到厚度為100nm的閘極絕緣膜的電場強度設定為2MV/cm的情況下，將電位差設定為20V，即可。
注意，電壓是指兩點之間的電位差，並且電位是指某一點處的靜電場中的單位電荷所具有的靜電能(電位能)。但是，一般來說，將某一點的電位與標準的電位(例如接 地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
使用L/W為6μm/50μm的尺寸的電晶體，作為黑暗環境下的應力強度採用如下條件：Vg=-30至+30V(電場強度為3MV/cm)，Vd=Vs=0V，將應力溫度設定為80℃，將施加時間(也稱為應力時間)設定為2000秒。
另外，作為比較例子，使用沒有進行形成第二閘極絕緣膜之後的第一加熱處理(650℃的加熱處理)且除此之外藉由相同的製程製造的電晶體，圖14A和圖14B示出對其可靠性進行測量的結果。圖14A示出Vd=5V時的應力施加時間為2000秒之後的臨界值變動(△Vth)，圖14B示出Vd=5V時的應力施加時間為2000秒之後的移值變動(△shift)。另外，移值(Shift)的定義是如下電壓：在以閘極電壓(Vg[V])為橫軸，以汲極電流(Id[A])的對數為縱軸的Vg-Id曲線中，當外推最大傾斜度的Id的接線時接線與直線Id=1.0×10-12[A]交叉的點的閘極電壓。
在進行了第一加熱處理的電晶體中，與初期特性相比，黑暗環境下的+BT試驗之後的臨界電壓在正方向上偏移2.7V，這與3.8V的比較例子相比較小。另外，與初期特性相比，黑暗環境下的-BT試驗之後的臨界電壓在正方向上偏移0.34V，這與0.62V的比較例子相比較小。由這些結果，可以說：在黑暗環境下的BT試驗中，進行了第一 加熱處理的電晶體的可靠性比沒有進行第一加熱處理的電晶體高。
此外，圖14A及圖14B示出使用LED光源(照度大約為3000勒克斯的白色光)，在照射光的同時進行的+BT試驗和-BT試驗的結果。
在進行了第一加熱處理的電晶體中，與初期特性相比，在照射光的同時進行的+BT試驗之後的臨界電壓在正方向上偏移1.58V，這與3.01V的比較例子相比較小。另外，與初期特性相比，在照射光的同時進行的-BT試驗之後的臨界電壓在正方向上偏移0.06V，這與0.79V的比較例子相比較小。由這些結果，可以說：在照射光的同時進行的BT試驗中，進行了第一加熱處理的電晶體的可靠性比沒有進行第一加熱處理的電晶體高。
另外，圖14B示出比較Vg-Id曲線時的尤其是Vg-Id曲線的上升部分的大差異(△shift)。該上升部分的電晶體特性在重視關態電流(off-state current)值的裝置中是重要的。此外，上升部分的電晶體特性值之一的shift值示出Vg-Id曲線的上升的電壓值，相當於Id為1×10-12A以下時的電壓。關於△shift，也可以說：進行了第一加熱處理的電晶體的可靠性比沒有進行第一加熱處理的電晶體高。
實施方式2
在本實施方式中，使用圖3A和圖3B說明半導體裝置及半導體裝置的製造方法的其他一個方式。與上述實施方 式相同的部分或者具有與上述實施方式類似的功能的部分可以用上述實施方式類似的方法形成。與上述實施方式相同或類似的製程可以用與上述實施方式類似的方法進行。因此，省略其反復說明。此外，省略相同部分的詳細說明。
圖3A和圖3B所示的電晶體430是被稱為通道保護型(也稱為通道停止型)的底閘極結構的一種的也稱為反交錯型電晶體的電晶體的一個例子。圖3A是平面圖，沿著圖3A中的鏈式線X1-Y1截斷的剖面相當於圖3B。
如電晶體430的通道長度方向的剖面圖的圖3B所示那樣，在包括電晶體430的半導體裝置中，在基板400上設置有閘極電極層401且以覆蓋閘極電極層401的方式設置有第一閘極絕緣膜436。該半導體裝置在第一閘極絕緣膜436上包括第二閘極絕緣膜402、氧化物半導體膜403、源極電極層405a以及汲極電極層405b。此外，設置有與氧化物半導體膜403接觸的絕緣層413。
在閘極電極層401與氧化物半導體膜403之間至少設置第一閘極絕緣膜436和第二閘極絕緣膜402。使設置在閘極電極層401一側的第一閘極絕緣膜436與設置在氧化物半導體膜403一側的第二閘極絕緣膜402的組成不同。
作為第一閘極絕緣膜436，使用藉由電漿CVD法得到的氮化物絕緣膜。例如，可以舉出氮化矽膜、氮氧化矽膜或金屬氮化物絕緣膜(氮化鋁膜、氮氧化鋁膜)等。可以將第一閘極絕緣膜436的厚度設定為20nm以上且350nm以 下。第一閘極絕緣膜436可以具有單層結構或疊層結構。
接觸於氧化物半導體膜403的絕緣層413設置在與閘極電極層401重疊的氧化物半導體膜403的通道形成區上，並用作通道保護膜。
藉由花費工夫設定在通道形成區上重疊的絕緣層413的剖面形狀，明確地說藉由花費工夫設定端部的剖面形狀(錐角和厚度等)，可以緩和有可能發生在汲極電極層405b的端部附近的電場集中，並且可以抑制電晶體430的開關特性的劣化。
明確地說，在通道形成區上重疊的絕緣層413的剖面形狀為梯形或三角形，並且將剖面形狀的下端部的錐角設定為60°以下，較佳為45°以下，更佳為30°以下。藉由採用上述角度範圍，當將高的閘極電壓施加到閘極電極層401時，可以緩和有可能發生在汲極電極層405b的端部附近的電場集中。
此外，將在通道形成區上重疊的絕緣層413的厚度設定為0.3μm以下，較佳為5nm以上且0.1μm以下。藉由採用上述厚度範圍，可以減少電場強度的峰值或者電場集中被分散而產生多個電場集中的部分，其結果是可以緩和有可能發生在汲極電極層405b的端部附近的電場集中。
以下，示出具有電晶體430的半導體裝置的製造方法的一個例子。
在具有絕緣表面的基板400上形成導電膜，並對該導電膜進行蝕刻，來形成閘極電極層401。在本實施方式中 ，利用濺射法形成厚度為100nm的鎢膜。
接著，以覆蓋閘極電極層401的方式設置第一閘極絕緣膜436。
作為第一閘極絕緣膜436，可以使用藉由電漿CVD法或濺射法等形成的氮化物絕緣膜。例如，可以舉出氮化矽膜、氮氧化矽膜等。第一閘極絕緣膜436可以具有單層結構或疊層結構。
在本實施方式中，作為第一閘極絕緣膜436使用藉由電漿CVD法形成的厚度為30nm的氮化矽膜。
接著，在第一閘極絕緣膜436上形成第二閘極絕緣膜402。在本實施方式中，利用電漿CVD法形成厚度為300nm的氧氮化矽膜。
在形成第二閘極絕緣膜402之後且在形成氧化物半導體膜之前進行加熱處理。在此，使用GRTA裝置以650℃進行6分鐘的加熱處理，使第一閘極絕緣膜436中的氫被釋放。
在進行加熱處理之後，在第二閘極絕緣膜402上形成氧化物半導體膜403。此外，在本實施方式中，作為氧化物半導體膜403，藉由使用具有AC電源裝置的濺射裝置的濺射法，形成厚度為35nm的IGZO膜。
也可以對氧化物半導體膜403進行用來去除過剩的氫(包括水及羥基)(脫水化或脫氫化)的加熱處理。在本實施方式中，將基板引入到加熱處理裝置之一的電爐中，在氮氛圍下以450℃對氧化物半導體膜403進行1小時的加熱 處理，並且在氮及氧氛圍下以450℃對氧化物半導體膜403進行1小時的加熱處理。
接著，在與閘極電極層401重疊的氧化物半導體膜403的通道形成區上形成絕緣層413。
可以藉由對利用電漿CVD法、濺射法形成的絕緣膜進行蝕刻加工來形成絕緣層413。作為絕緣層413，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鉿膜、氧化鎵膜、氮化矽膜、氮化鋁膜、氮氧化矽膜和氮氧化鋁膜等無機絕緣膜的單層或疊層。
當使接觸於氧化物半導體膜403的絕緣層413(當絕緣層413具有疊層結構時，與氧化物半導體膜403接觸的膜)處於包含大量的氧的狀態時，可以將絕緣層413適當地用作對氧化物半導體膜403供應氧的供應源。
也可以在形成絕緣層413之後進行加熱處理。在本實施方式中，在氮氛圍下以300℃進行1小時的加熱處理。
接著，在閘極電極層401、第一閘極絕緣膜436、第二閘極絕緣膜402、氧化物半導體膜403以及絕緣層413上形成成為源極電極層以及汲極電極層的導電膜。
在本實施方式中，作為導電膜使用藉由濺射法形成的厚度為100nm的鈦膜、厚度為400nm的鋁膜和厚度為100nm的鈦膜的疊層的導電膜。作為導電膜的蝕刻，利用乾蝕刻法對鈦膜、鋁膜和鈦膜的疊層進行蝕刻來形成源極電極層405a和汲極電極層405b。
藉由上述製程，製造本實施方式的電晶體430。
也可以在源極電極層405a、汲極電極層405b上形成絕緣膜。
絕緣膜可以使用與絕緣層413相同的材料及方法形成。例如，利用CVD法形成厚度為400nm的氧氮化矽膜。此外，也可以在形成絕緣膜之後進行加熱處理。例如，在氮氛圍下以300℃進行1小時的加熱處理。
此外，為了降低起因於電晶體430的表面凹凸，也可以形成平坦化絕緣膜。
例如，作為平坦化絕緣膜在絕緣膜上可以形成厚度為1500nm的丙烯酸樹脂膜。可以在利用塗敷法的塗敷之後，進行焙燒(例如在氮氛圍下以250℃進行1小時的焙燒)來形成丙烯酸樹脂膜。
也可以在形成平坦化絕緣膜之後進行加熱處理。例如，在氮氛圍下以250℃進行1小時的加熱處理。
如此，可以在形成電晶體430之後進行加熱處理。此外，也可以多次進行加熱處理。
藉由減少導致電晶體430的電特性的降低或變動的主要原因的來自第一閘極絕緣膜436的氫氣體的釋放量，可以對電晶體430賦予穩定的電特性。
因此，可以提供一種包括使用氧化物半導體膜403的具有穩定的電特性的電晶體430的可靠性高的半導體裝置。此外，也可以以高良率製造可靠性高的半導體裝置，而可以實現高生產化。
實施方式3
在本實施方式中，使用圖4A和圖4B說明半導體裝置及半導體裝置的製造方法的其他一個方式。與上述實施方式相同的部分或者具有與上述實施方式類似的功能的部分可以用上述實施方式類似的方法形成。與上述實施方式相同或類似的製程可以用上述實施方式類似的方法進行。因此，省略其反復說明。此外，省略相同部分的詳細說明。
圖4A和圖4B所示的電晶體420是被稱為通道保護型(也稱為通道停止型)的底閘極結構的一種的也稱為反交錯型電晶體的電晶體的一個例子。圖4A是平面圖，沿著圖4A中的鏈式線X2-Y2截斷的剖面相當於圖4B。
如通道長度方向的剖面圖的圖4B所示那樣，在包括電晶體420的半導體裝置中，在基板400上設置有閘極電極層401且以覆蓋閘極電極層401的方式設置有第一閘極絕緣膜436。該半導體裝置在第一閘極絕緣膜436上包括第二閘極絕緣膜402、氧化物半導體膜403、絕緣層423、源極電極層405a以及汲極電極層405b。
絕緣層423設置在至少包括重疊於閘極電極層401的氧化物半導體膜403的通道形成區的氧化物半導體膜403上，並且該絕緣層423用作通道保護膜。再者，絕緣層423具有到達氧化物半導體膜403且以源極電極層405a或汲極電極層405b覆蓋其內壁的方式設置的開口425a、425b。因此，氧化物半導體膜403的邊緣部被絕緣層423覆蓋，並該絕緣層423也用作層間絕緣膜。藉由在閘極佈 線和源極佈線的交叉部中，除了第二閘極絕緣膜402以外還配置絕緣層423作為層間絕緣膜，可以降低寄生電容。
在電晶體420中，氧化物半導體膜403被絕緣層423、源極電極層405a以及汲極電極層405b覆蓋。
可以藉由對利用電漿CVD法、濺射法形成的絕緣膜進行蝕刻加工來形成絕緣層423。此外，絕緣層423的開口425a、425b的內壁具有錐形形狀。
絕緣層423設置在至少包括重疊於閘極電極層401的氧化物半導體膜403的通道形成區的氧化物半導體膜403上，並且其一部分用作通道保護膜。
在閘極電極層401與氧化物半導體膜403之間至少設置第一閘極絕緣膜436和第二閘極絕緣膜402。使設置在閘極電極層401一側的第一閘極絕緣膜436與設置在氧化物半導體膜403一側的第二閘極絕緣膜402的組成不同。
作為第一閘極絕緣膜436，使用藉由電漿CVD法得到的氮化物絕緣膜。例如，可以舉出氮化矽膜、氮氧化矽膜或金屬氮化物絕緣膜(氮化鋁膜、氮氧化鋁膜)等。可以將第一閘極絕緣膜436的厚度設定為20nm以上且350nm以下。第一閘極絕緣膜436可以具有單層結構或疊層結構。
另外，將在通道形成區上重疊的絕緣層423的厚度設定為0.3μm以下，較佳為5nm以上且0.1μm以下。藉由採用上述厚度範圍，可以減少電場強度的峰值或者電場集中被分散而產生多個電場集中的部分，其結果是可以緩和有可能發生在汲極電極層405b的端部附近的電場集中。
藉由減少導致電晶體420的電特性的降低或變動的主要原因的來自第一閘極絕緣膜436的氫氣體的釋放量，可以對電晶體420賦予穩定的電特性。
因此，可以提供一種包括使用氧化物半導體膜403的具有穩定的電特性的電晶體420的可靠性高的半導體裝置。此外，也可以以高良率製造可靠性高的半導體裝置，而可以實現高生產化。
實施方式4
藉由使用實施方式1至3中的任一個所示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或整個部分與像素部一體地形成在相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖5A中，以圍繞設置在玻璃基板的基板4001上的像素部4002的方式設置密封材料4005，使用基板4006進行密封。在圖5A中，在基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在IC晶片或另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit，撓性印刷電路)4018a、4018b供應。
在圖5B和圖5C中，以圍繞設置在基板4001上的像 素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有基板4006。因此，像素部4002及掃描線驅動電路4004與顯示元件一起由基板4001、密封材料4005以及基板4006密封。在圖5B和圖5C中，在基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在IC晶片或另行準備的基板上的信號線驅動電路4003。在圖5B和圖5C中，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC 4018供應。
此外，圖5B和圖5C示出另行形成信號線驅動電路4003並且將其安裝到基板4001的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃覆晶封裝)方法、引線接合方法或者TAB(Tape Automated Bonding，帶式自動接合)方法等。圖5A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖5B是藉由COG方法安裝信號線驅動電路4003的例子，而圖5C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面 板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC、TAB膠帶或TCP的連接器的模組；在TAB膠帶或TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在基板上的像素部及掃描線驅動電路具有多個電晶體，可以應用實施方式1至3中的任一個所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用如電子墨水等的因電作用而對比度發生變化的顯示媒介。
參照圖5A至圖7B對半導體裝置的一個方式進行說明。圖7A和圖7B是沿著圖5B的M-N的剖面圖。
如圖5A至圖5C及圖7A和圖7B所示，半導體裝置包括連接端子電極4015及端子電極4016，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC 4018、4018a、4018b所具有的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4040、4011的 源極電極層及汲極電極層相同的導電膜形成。
此外，設置在基板4001上的像素部4002、掃描線驅動電路4004具有多個電晶體，在圖7A和圖7B中例示出像素部4002所包含的電晶體4010、掃描線驅動電路4004所包含的電晶體4011。在圖7A中，在電晶體4010、4011上設置有絕緣膜4020，在圖7B中還設置有絕緣膜4021。
作為電晶體4010、4011，可以使用實施方式1至3中的任一個所示的電晶體。在本實施方式中示出使用具有與實施方式2所示的電晶體430相同的結構的電晶體的例子。電晶體4010、4011是在氧化物半導體膜上設置有用作通道保護膜的絕緣層的底閘極結構的反交錯型電晶體。
電晶體4010、4011的閘極電極層被第一閘極絕緣膜4023覆蓋，並且電晶體4010、4011的第二閘極絕緣膜及氧化物半導體膜被保護免受包含在基板4001中的金屬元素造成的污染。另外，藉由減少導致電晶體4010、4011的電特性的降低或變動的主要原因的來自第一閘極絕緣膜436的氫氣體的釋放量，可以對電晶體4010、4011賦予穩定的電特性。
作為第一閘極絕緣膜4023，可以使用氮化物絕緣膜。在本實施方式中，作為第一閘極絕緣膜4023使用氮化矽膜。
因此，作為包括圖7A和圖7B所示的本實施方式的使用氧化物半導體膜且具有穩定的電特性的電晶體4010、4011的半導體裝置，可以提供可靠性高的半導體裝置。另 外，可以高良率地製造上述可靠性高的半導體裝置，由此實現高生產化。
此外，也可以在與驅動電路用電晶體4011的氧化物半導體膜的通道形成區重疊的位置還設置導電層。藉由將導電層設置在與氧化物半導體膜的通道形成區重疊的位置，可以進一步降低偏壓-熱應力試驗(BT試驗)前後的電晶體4011的臨界電壓的變化量。此外，導電層的電位既可以與電晶體4011的閘極電極層的電位相同，又可以不同，並且，該導電層還可以用作第二閘極電極層。此外，導電層的電位也可以為GND、0V或者也可以為浮動狀態。
此外，該導電層還具有遮蔽外部的電場的功能，即不使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010電連接到顯示元件，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
圖7A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖7A中，作為顯示元件的液晶元件4013包含第一電極層4030、第二電極層4031以及液晶層4008。另外，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、4033。第二電極層4031設置在基板4006一側，第一電極層4030和第二電極層4031夾著液晶層4008 而層疊。
此外，間隔物4035是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為了控制液晶層4008的厚度(單元間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、各向同性相等。
另外，也可以將不使用配向膜的呈現藍相的液晶組成物用於液晶層4008。在此情況下，液晶層4008與第一電極層4030及第二電極層4031接觸。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時從膽固醇相轉變到各向同性相之前出現的相。藍相可以使用混合液晶及手性試劑的液晶組成物呈現。此外，為了擴大呈現藍相的溫度範圍，對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等，進行高分子穩定化的處理來可以形成液晶層。由於呈現藍相的液晶組成物的回應時間短，並且其具有光學各向同性，所以不需要配向處理，且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電晶體 的電特性因靜電的影響而有可能顯著地變動而越出設計範圍。因此，將呈現藍相的液晶組成物用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。另外，本說明書中的固有電阻的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。可以考慮到電晶體的關態電流等設定儲存電容器的大小。藉由使用具有本說明書所公開的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容大小的儲存電容器，就足夠了。
使用本說明書所公開的使用氧化物半導體膜的電晶體可以抑制截止狀態下的電流值(關態電流值)。因此，可以延長影像信號等電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低更新工作的頻率，所以可以發揮抑制耗電量的效果。
此外，使用本說明書所公開的氧化物半導體膜的電晶體可以得到比較高的場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶片等形成的半導體裝置，所 以可以縮減半導體裝置的部件數。另外，在像素部中也藉由使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透射型液晶顯示裝置。作為垂直配向模式，可以列舉幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment，多疇垂直配向)模式、PVA(Patterned Vertical Alignment，垂直配向構型)模式、ASV(Advanced Super View，高級超視覺)模式等。另外，也可以將本實施方式應用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的方式之一。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用被稱為多疇化或多域設計的方法，即將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、 偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，也可以按每個顏色因素的點使其顯示區的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包含的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包含發光性的有機化合物的層，以使電流流過。並且，藉由這些載流子(電子及電洞)重組合，發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。在本實施方式中，示出作為發光元件使用有機EL元件的例子。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機制是利用施體能階和受體能階的施體-受體重組合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且由電極夾持該夾著發光層的介電層，其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光(localized type light emission)。另外，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件。發光元件可以採用下述結構中的任何一個：從與基板相反一側的表面取出發光的頂部發射結構；從基板一側的表面取出發光的底部發射結構；以及從基板一側的表面及與基板相反一側的表面取出發光的雙面發射結構。
圖6A、圖6B及圖7B示出作為顯示元件使用發光元件的發光裝置的例子。
圖6A是發光裝置的平面圖，圖6B是沿著圖6A中的鏈式線V1-W1、V2-W2及V3-W3截斷的剖面。另外，在圖6A的平面圖中，未圖示電致發光層542及第二電極層543。
圖6A和圖6B所示的發光裝置在基板500上具有電晶體510、電容元件520及佈線層交叉部530，其中電晶體510與發光元件540電連接。另外，圖6A和圖6B示出經 過基板500提出發光元件540所發射的光的下面發射型結構的發光裝置。
作為電晶體510，可以使用實施方式1至3中的任一個所示的電晶體。在本實施方式中示出使用具有與實施方式3所示的電晶體420相同的結構的電晶體的例子。電晶體510是在氧化物半導體膜上設置有用作通道保護膜的絕緣層的底閘極結構的反交錯型電晶體。
電晶體510包括閘極電極層511a、511b、第一閘極絕緣膜501、第二閘極絕緣膜502、氧化物半導體膜512以及用作源極電極層或汲極電極層的導電層513a、513b。
電晶體510的閘極電極層被第一閘極絕緣膜501覆蓋，並且電晶體510的第二閘極絕緣膜502及氧化物半導體膜512被保護免受包含在基板500中的金屬元素造成的污染。
作為第一閘極絕緣膜501，使用藉由電漿CVD法得到的氮化物絕緣膜。例如，可以舉出氮化矽膜、氮氧化矽膜或金屬氮化物絕緣膜(氮化鋁膜、氮氧化鋁膜)等。可以將第一閘極絕緣膜501的厚度設定為20nm以上且350nm以下。第一閘極絕緣膜501可以具有單層結構或疊層結構。在本實施方式中，作為第一閘極絕緣膜501使用藉由電漿CVD法得到的氮化矽膜。
因此，作為包括圖6A和圖6B所示的本實施方式的使用氧化物半導體膜512且具有穩定的電特性的電晶體510的半導體裝置，可以提供可靠性高的半導體裝置。另外， 可以高良率地製造上述可靠性高的半導體裝置，由此實現高生產化。
電容元件520包括導電層521a、521b、第二閘極絕緣膜502、氧化物半導體膜522及導電層523，其中由導電層521a、521b及導電層523夾持第二閘極絕緣膜502及氧化物半導體膜522來形成電容。
佈線層交叉部530是閘極電極層511a、511b與導電層533的交叉部，閘極電極層511a、511b與導電層533隔著第二閘極絕緣膜502及第一閘極絕緣膜501交叉。當採用實施方式3所示的結構時，佈線層交叉部530在閘極電極層511a、511b和導電層533之間不僅可以設置第二閘極絕緣膜502而且可以設置第一閘極絕緣膜501，由此可以降低在閘極電極層511a、511b和導電層533之間產生的寄生電容。
在本實施方式中，作為閘極電極層511a及導電層521a使用厚度為30nm的鈦膜，作為閘極電極層511b及導電層521b使用厚度為200nm的銅薄膜。由此，閘極電極層為鈦膜與銅薄膜的疊層結構。
氧化物半導體膜512、522使用厚度為25nm的IGZO膜。
在電晶體510、電容元件520及佈線層交叉部530上形成有層間絕緣膜504，並且在層間絕緣膜504上的與發光元件540重疊的區域中設置有濾色片層505。在層間絕緣膜504及濾色片層505上設置有用作平坦化絕緣膜的絕 緣膜506。
在絕緣膜506上設置有包含依次層疊第一電極層541、電致發光層542及第二電極層543的疊層結構的發光元件540。在到達導電層513a的形成在絕緣膜506及層間絕緣膜504中的開口中第一電極層541與導電層513a接觸，由此實現發光元件540與電晶體510的電連接。另外，以覆蓋第一電極層541的一部分及該開口的方式設置有分隔壁507。
層間絕緣膜504可以使用利用電漿CVD法形成的厚度為200nm以上且600nm以下的氧氮化矽膜。另外，絕緣膜506可以使用厚度為1500nm的感光丙烯酸樹脂膜，分隔壁507可以使用厚度為1500nm的感光聚醯亞胺膜。
作為濾色片層505，例如可以使用彩色的透光樹脂。作為彩色的透光樹脂，可以使用感光或非感光有機樹脂。較佳為使用感光有機樹脂層，因為可以縮減光阻掩模的數量來簡化製程。
彩色是指除了黑、灰、白等的無彩色之外的顏色，濾色片層使用只透射被著色的彩色光的材料來形成。至於彩色，可以使用紅色、綠色、藍色等。另外，還可以使用青色(cyan)、洋紅色(magenta)、黃色(yellow)等。只透射被著色的彩色光意味著濾色片層中的透射光在彩色光的波長具有峰值。濾色層片考慮所包含的著色材料的濃度與光的透射率的關係以適當地控制最合適的厚度即可。例如，可以設濾色片層505的厚度為1500nm以上且2000nm以 下。
在圖7B所示的發光元件中，作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。另外，發光元件4513的結構是第一電極層4030、電致發光層4511、第二電極層4031的疊層結構，但是，不侷限於所示結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510、507使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極層4030、541上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511、542可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513、540中，也可以在第二電極層4031、543及分隔壁4510、507上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513、540中，也可以藉由蒸鍍法形成覆蓋發光元件4513、540的包含有機化合物的層。
此外，在由基板4001、基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進 行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂或熱固性樹脂，例如可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(1/4板，1/2板)、濾色片等的光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來漫射反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
電泳顯示裝置可以採用各種各樣的形式。電泳顯示裝置是如下裝置，即在溶劑或溶質中分散有包含具有正電荷的第一粒子和具有負電荷的第二粒子的多個微囊，並且藉由對微囊施加電場使微囊中的粒子向相互相反的方向移動，以僅顯示集中在一方的粒子的顏色。另外，第一粒子或第二粒子包含染料，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(該顏色包括無色)。
這樣，電泳顯示裝置是利用介電常數高的物質移動到 高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，微囊中的第一粒子及第二粒子可以使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料。
此外，作為電子紙，也可以應用使用扭轉球(twisting ball)顯示方式的顯示裝置。扭轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在作為用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
另外，在圖5A至圖7B中，作為基板4001、500、4006，除了玻璃基板以外，也可以使用撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics，玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，若不需要透光性，則也可以使用以鋁或不鏽鋼等為材料的金屬基板(金屬薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
在本實施方式中，作為絕緣膜4020使用氧化鋁膜。絕緣膜4020可以利用濺射法或電漿CVD法等形成。
在氧化物半導體膜上作為絕緣膜4020設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即，不使氫、水分等雜質以及氧這兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及製造之後導致電晶體的特性變動的氫、水分等雜質混入到氧化物半導體膜，並且防止從氧化物半導體膜釋放氧化物半導體的主要構成材料的氧。
另外，作為用作平坦化絕緣膜的絕緣膜4021、506，可以使用丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜。
對絕緣膜4021、506的形成方法沒有特別的限制，可以根據其材料利用如濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)等的方法以及如刮刀、輥塗機、幕式塗布機、刮刀式塗布機等的器具來形成絕緣膜4021、506。
顯示裝置藉由使來自光源或顯示元件的光透射來進行顯示。因此，設置在光透射的像素部中的基板、絕緣膜、導電膜等薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，可以根據取出光的方向、設置電極層的地方以及電極層的圖案結構選擇透光性或反射性。
作為第一電極層4030、541及第二電極層4031、543，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物(以下稱為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4030、541、第二電極層4031及543可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或其金屬氮化物中的一種或多種來形成。
在本實施方式中，圖6A和圖6B所示的發光裝置具有下面發射型結構，所以第一電極層541具有透光性，而第二電極層543具有反射性。因此，當將金屬膜用於第一電極層541時，較佳為將金屬膜形成得較薄，以保持透光性。當將具有透光性的導電膜用於第二電極層543時，較佳為將具有反射性的導電膜層疊在其上。
此外，第一電極層4030、541、第二電極層4031及543可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、 聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易因靜電等而損壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用實施方式1至3中的任一個所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式5
藉由使用實施方式1至3中的任一個所示的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖8A示出具有影像感測器功能的半導體裝置的一個例子。圖8A是光電感測器的等效電路，而圖8B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信 號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖8A中，電晶體640、電晶體656可以應用實施方式1至3中的任一個所示的電晶體，是使用氧化物半導體膜的電晶體。在本實施方式中示出使用具有與實施方式2所示的電晶體430相同的結構的電晶體的例子。電晶體640是在氧化物半導體膜上設置有用作通道保護膜的絕緣層的底閘極結構的反交錯型電晶體。
圖8B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在玻璃基板的基板601上設置有用作感測器的光電二極體602和電晶體640。在光電二極體602和電晶體640上使用黏合層608設置有基板613。
電晶體640的閘極電極層被第一閘極絕緣膜636覆蓋，作為第一閘極絕緣膜636可以使用氮化物絕緣膜。例如，可以舉出氮化矽膜、氮氧化矽膜等。可以將第一閘極絕緣膜636的厚度設定為20nm以上且350nm以下。第一閘極絕緣膜636可以具有單層結構或疊層結構。在本實施方式中，作為第一閘極絕緣膜636使用藉由電漿CVD法得到的氮化矽膜。
在電晶體640上設置有絕緣膜631、層間絕緣膜633以及層間絕緣膜634。光電二極體602設置在層間絕緣膜633上，並且光電二極體602具有如下結構：在形成於層間絕緣膜633上的電極層641a、641b與設置在層間絕緣 膜634上的電極層642之間從層間絕緣膜633一側依次層疊有第一半導體膜606a、第二半導體膜606b及第三半導體膜606c。
電極層641b與形成在層間絕緣膜634中的導電層643電連接，並且電極層642藉由電極層641a與導電層645電連接。導電層645與電晶體640的閘極電極層電連接，並且光電二極體602與電晶體640電連接。
在此，例示出一種pin型光電二極體，其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(I型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜，可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳為在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。將第一半導體膜606a的厚度設定為10nm以上且50nm以下較佳。
第二半導體膜606b是I型半導體膜(本質半導體膜)， 而可以由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。將第二半導體膜606b的厚度設定為200nm以上且1000nm以下較佳。
第三半導體膜606c是n型半導體膜，而可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法來形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳為在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。將第三半導體膜606c的厚度設定為20nm以上且200nm以下較佳。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor,SAS)形成。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體膜一側的表面用作光接收面時，pin型光電二極體具有良好的特性。這裏示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光622轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極層較佳為使用具有遮光性的導電膜。另外，也可以將n型半導體膜一側的表面用作光接收面。
藉由使用絕緣材料且根據材料使用濺射法、電漿CVD法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)等，來可以形成絕緣膜631、層間絕緣膜633、層間絕緣膜634。
作為絕緣膜631，可以使用無機絕緣材料，諸如氧化矽層、氧氮化矽層、氧化鋁層、氧氮化鋁層等氧化物絕緣膜、氮化矽層、氮氧化矽層、氮化鋁層、氮氧化鋁層等氮化物絕緣膜的單層或疊層。
在本實施方式中，作為絕緣膜631使用氧化鋁膜。絕緣膜631可以藉由濺射法或電漿CVD法形成。
在氧化物半導體膜上作為絕緣膜631設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及製造之後導致電晶體的特性變動的氫、水分等雜質混入到氧化物半導體膜，並且防止從氧化物半導體膜釋放氧化物半導 體的主要構成材料的氧。
作為層間絕緣膜633、634，較佳為採用用作減少表面凹凸的平坦化絕緣膜的絕緣膜。作為層間絕緣膜633、634，例如可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺樹脂或環氧樹脂等具有耐熱性的有機絕緣材料。除了上述有機絕緣材料之外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
電晶體640的閘極電極層被第一閘極絕緣膜636覆蓋，並且電晶體640的第二閘極絕緣膜及氧化物半導體膜被保護免受包含在基板601中的金屬元素造成的污染。
因此，可以提供包括使用本實施方式的氧化物半導體膜且具有穩定的電特性的電晶體640的可靠性高的半導體裝置。另外，可以高良率地製造可靠性高的半導體裝置，由此可以實現高生產化。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式6
可以將本說明書所公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，可以舉出電視機(也稱 為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝像機、數位相框、行動電話機、可攜式遊戲機、移動資訊終端、音頻再生裝置、遊戲機(彈子機、投幣機等)、遊戲機外殼等。圖9A至圖9C示出這些電子裝置的具體例子。
圖9A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可以顯示影像。另外，在此示出利用四個腿部9002支撐外殼9001的結構。另外，外殼9001具有用來供應電力的電源供應線9005。
實施方式1至5中的任一個所示的半導體裝置可以應用於顯示部9003，由此可以對具有顯示部的桌子9000賦予高可靠性。
顯示部9003具有觸屏輸入功能。當用指頭等接觸顯示於桌子9000的顯示部9003中的顯示按鈕9004時，可以進行屏面操作或資訊輸入。並且當使桌子具有能夠與其他家電產品進行通訊的功能或能夠控制其他家電產品的功能，可以將桌子用作藉由屏面操作控制其他家電產品的控制裝置。例如，藉由使用實施方式5所示的具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來，從而也可以將桌子用作電視機。雖然如果在小房間裏設置大屏面的電視機 則自由使用的空間變小，然而，如果在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖9B示出電視機9100的一個例子。在電視機9100中，外殼9101組裝有顯示部9103。利用顯示部9103可以顯示影像。此外，在此示出利用支架9105支撐外殼9101的結構。
可以藉由利用外殼9101所具備的操作開關、另外提供的遙控操作器9110進行電視機9100的操作。藉由利用遙控操作器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。此外，也可以採用在遙控操作器9110中設置顯示從該遙控操作器9110輸出的資訊的顯示部9107的結構。
圖9B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者，電視機藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
實施方式1至5中的任一個所示的半導體裝置可以應用於顯示部9103、9107，由此可以對電視機及遙控器賦予高可靠性。
圖9C示出電腦，該電腦包含主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
實施方式1至5中的任一個所示的半導體裝置可以應 用於顯示部9203，由此可以對電腦賦予高可靠性。
圖10A和圖10B是能夠進行折疊的平板終端。圖10A是打開的狀態，並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
實施方式1至5中的任一個所示的半導體裝置可以應用於顯示部9631a、顯示部9631b，而可以提供可靠性高的平板終端。
在顯示部9631a中，可以將其一部分用作觸摸屏的區域9632a，並且可以藉由接觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子示出顯示部9631a的一半只具有顯示的功能，並且另一半具有觸摸屏的功能的結構，但是不侷限於該結構。也可以採用使顯示部9631a的所有的區域具有觸摸屏的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸摸屏，並且將顯示部9631b用作顯示幕面。
此外，在顯示部9631b中，與顯示部9631a同樣，也可以將其一部分用作觸摸屏的區域9632b。此外，藉由使用手指或觸控筆等接觸觸摸屏上的鍵盤顯示切換按鈕9639的位置上，可以在顯示部9631b上顯示鍵盤按鈕。
此外，也可以對觸摸屏的區域9632a和觸摸屏的區域9632b同時進行觸摸輸入。
另外，顯示模式切換開關9034能夠切換豎屏顯示和 橫屏顯示等顯示的方向並選擇黑白顯示或彩色顯示等的切換。省電模式切換開關9036可以根據平板終端所內置的光感測器所檢測的使用時的外光的光量，將顯示的亮度設定為最合適的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖10A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，可以使一方的尺寸和另一方的尺寸不同，也可以使它們的顯示品質有差異。例如可以採用顯示部9631a和9631b中的一方與另一方相比可以進行高精細的顯示的結構。
圖10B是合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634、電池9635以及DCDC轉換器9636。此外，在圖10B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端能夠進行折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖10A和圖10B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由 各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸摸屏、顯示部或影像信號處理部等。另外，可以藉由將太陽能電池9633設置在外殼9630的單面或雙面，來高效地對電池9635進行充電。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖10C所示的方塊圖對圖10B所示的充放電控制電路9634的結構和工作進行說明。圖10C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3對應於圖10B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池9633所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將該電力升壓或降壓到顯示部9631所需要的電壓。另外，可以採用當不進行顯示部9631中的顯示時，使開關SW1關斷且使開關SW2導通來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
413‧‧‧絕緣層
420‧‧‧電晶體
423‧‧‧絕緣層
425a‧‧‧開口
430‧‧‧電晶體
436‧‧‧閘極絕緣膜
440‧‧‧電晶體
500‧‧‧基板
501‧‧‧閘極絕緣膜
502‧‧‧閘極絕緣膜
504‧‧‧層間絕緣膜
505‧‧‧濾色片層
506‧‧‧絕緣膜
507‧‧‧分隔壁
510‧‧‧電晶體
511a‧‧‧閘極電極層
511b‧‧‧閘極電極層
512‧‧‧氧化物半導體膜
513a‧‧‧導電層
513b‧‧‧導電層
520‧‧‧電容元件
521a‧‧‧導電層
521b‧‧‧導電層
522‧‧‧氧化物半導體膜
523‧‧‧導電層
530‧‧‧佈線層交叉部
540‧‧‧發光元件
541‧‧‧電極層
542‧‧‧電致發光層
543‧‧‧電極層
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體膜
606b‧‧‧半導體膜
606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
622‧‧‧光
631‧‧‧絕緣膜
633‧‧‧層間絕緣膜
634‧‧‧層間絕緣膜
636‧‧‧閘極絕緣膜
640‧‧‧電晶體
641a‧‧‧電極層
641b‧‧‧電極層
642‧‧‧電極層
643‧‧‧導電層
645‧‧‧導電層
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器參考信號線
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣膜
4021‧‧‧絕緣膜
4023‧‧‧閘極絕緣膜
4030‧‧‧電極層
4031‧‧‧電極層
4032‧‧‧絕緣膜
4035‧‧‧間隔物
4040‧‧‧電晶體
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧腿部
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控操作器
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧電腦
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：圖1A和圖1B是說明半導體裝置的一個方式的平面圖及剖面圖；圖2A至圖2E是說明半導體裝置的製造方法的一個方式的剖面圖；圖3A和圖3B是說明半導體裝置的一個方式的平面圖及剖面圖；圖4A和圖4B是說明半導體裝置的一個方式的平面圖及剖面圖；圖5A至圖5C是說明半導體裝置的一個方式的平面圖；圖6A和圖6B是說明半導體裝置的一個方式的平面圖及剖面圖；圖7A和圖7B是示出半導體裝置的一個方式的剖面圖；圖8A和圖8B是示出半導體裝置的一個方式的電路圖 及剖面圖；圖9A至圖9C是示出電子裝置的圖；圖10A至圖10C是示出電子裝置的圖；圖11是示出TDS分析的結果的圖表；圖12A至圖12C是示出TDS分析的結果的圖表；圖13是示出電晶體的初期特性的圖；圖14A和圖14B是示出電晶體的可靠性的結果的圖表。
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
436‧‧‧閘極絕緣膜
440‧‧‧電晶體

Claims (16)

  1. 一種半導體裝置的製造方法，該方法包括如下步驟：在基板上形成閘極電極層；在該閘極電極層上形成第一閘極絕緣膜；在該第一閘極絕緣膜上形成第二閘極絕緣膜；在形成該第二閘極絕緣膜之後以450℃以上的溫度進行第一加熱處理；在該第一加熱處理之後，在該第二閘極絕緣膜上形成氧化物半導體膜；以及在形成該氧化物半導體膜之後進行第二加熱處理。
  2. 一種半導體裝置的製造方法，該方法包括如下步驟：在基板上形成閘極電極層；在該閘極電極層上形成第一閘極絕緣膜；在該第一閘極絕緣膜上形成第二閘極絕緣膜；在形成該第二閘極絕緣膜之後以450℃以上的溫度進行第一加熱處理；在該第一加熱處理之後，在該第二閘極絕緣膜上形成氧化物半導體膜；以及在形成該氧化物半導體膜之後進行第二加熱處理，其中，該第一閘極絕緣膜係藉由使用第一RF功率、矽烷氣體、氮氣體、及氨氣體的電漿CVD法來形成，其中，該第二閘極絕緣膜係藉由使用第二RF功率、矽烷氣體、及二氧化氮氣體的電漿CVD法來形成，並且其中，該第一RF功率係高於該第二RF功率。
  3. 一種半導體裝置的製造方法，該方法包括如下步驟：在基板上形成閘極電極層；在該閘極電極層上形成第一閘極絕緣膜；在該第一閘極絕緣膜上形成第二閘極絕緣膜；在形成該第二閘極絕緣膜之後以450℃以上的溫度進行第一加熱處理；在該第一加熱處理之後，在該第二閘極絕緣膜上形成氧化物半導體膜；在形成該氧化物半導體膜之後進行第二加熱處理；在該第二加熱處理之後，在該氧化物半導體膜上形成與該氧化物半導體膜電接觸的源極電極層和汲極電極層；以及在形成該源極電極層和該汲極電極層之後進行第三加熱處理。
  4. 一種半導體裝置的製造方法，該方法包括如下步驟：在基板上形成閘極電極層；在該閘極電極層上形成第一閘極絕緣膜；在該第一閘極絕緣膜上形成第二閘極絕緣膜；在形成該第二閘極絕緣膜之後以450℃以上的溫度進行第一加熱處理；在該第一加熱處理之後，在該第二閘極絕緣膜上形成氧化物半導體膜；在形成該氧化物半導體膜之後進行第二加熱處理；在該第二加熱處理之後，在該氧化物半導體膜上形成 與該氧化物半導體膜電接觸的源極電極層和汲極電極層；以及在形成該源極電極層和該汲極電極層之後進行第三加熱處理，其中，該第一閘極絕緣膜係藉由使用第一RF功率、矽烷氣體、氮氣體、及氨氣體的電漿CVD法來形成，其中，該第二閘極絕緣膜係藉由使用第二RF功率、矽烷氣體、及二氧化氮氣體的電漿CVD法來形成，並且其中，該第一RF功率係高於該第二RF功率。
  5. 根據申請專利範圍第2或4項之半導體裝置的製造方法，其中，被用來形成該第一閘極絕緣膜之該矽烷氣體的流量係高於被用來形成該第二閘極絕緣膜之該矽烷氣體的流量。
  6. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中，該溫度為650℃以上。
  7. 根據申請專利範圍第1或3項之半導體裝置的製造方法，其中，該第一閘極絕緣膜是氮化物絕緣膜，且該第二閘極絕緣膜是氧化物絕緣膜，並且其中，該第一閘極絕緣膜和該第二閘極絕緣膜都是藉由電漿CVD法來形成。
  8. 根據申請專利範圍第1或2項之半導體裝置的製造方 法，其中，該第一閘極絕緣膜是氮化矽膜，且該第二閘極絕緣膜是氧氮化矽膜，並且其中，該第一閘極絕緣膜和該第二閘極絕緣膜都是藉由電漿CVD法來形成。
  9. 根據申請專利範圍第2或4項之半導體裝置的製造方法，其中，該第一閘極絕緣膜係形成於比形成該第二閘極絕緣膜更高的壓力，並且其中，該第一閘極絕緣膜是氮化矽膜，且該第二閘極絕緣膜是氧氮化矽膜。
  10. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中，該第一閘極絕緣膜是氮化矽膜，且該第二閘極絕緣膜是氧氮化矽膜，並且其中，該第二閘極絕緣膜的厚度係大於該第一閘極絕緣膜的厚度。
  11. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，還包括如下步驟：在該氧化物半導體膜之上形成與該氧化物半導體膜接觸的氧化物層。
  12. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中，該氧化物半導體膜是c軸配向結晶氧化物半導體 膜。
  13. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中，TDS測量表明當進行該第一加熱處理時該第一閘極絕緣膜中的氫濃度減少。
  14. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中，TDS測量表明由於該第一加熱處理，氫的釋放減少。
  15. 根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法，其中，作為活性層之包含該氧化物半導體膜的電晶體是常截止的電晶體。
  16. 一種包括根據申請專利範圍第1至4項中任一項之半導體裝置的製造方法的顯示裝置的製造方法。
TW101147473A 2011-12-27 2012-12-14 半導體裝置及其製造方法 TWI584383B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011285559 2011-12-27

Publications (2)

Publication Number Publication Date
TW201332023A TW201332023A (zh) 2013-08-01
TWI584383B true TWI584383B (zh) 2017-05-21

Family

ID=48654953

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147473A TWI584383B (zh) 2011-12-27 2012-12-14 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US8809154B2 (zh)
JP (4) JP6145267B2 (zh)
KR (1) KR101981338B1 (zh)
CN (2) CN103187262B (zh)
TW (1) TWI584383B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI678740B (zh) * 2013-09-23 2019-12-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2015060318A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6676990B2 (ja) * 2016-02-01 2020-04-08 株式会社リコー 電界効果型トランジスタの製造方法
US20180026055A1 (en) * 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
CN107464850B (zh) * 2017-08-01 2020-05-15 上海天马微电子有限公司 一种薄膜晶体管及其制造方法、显示面板和显示装置
KR102550633B1 (ko) 2018-05-04 2023-07-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
US10818770B2 (en) * 2018-07-23 2020-10-27 Ricoh Company, Ltd. Metal oxide, field-effect transistor, and method for producing the same
CN112771645A (zh) * 2018-07-31 2021-05-07 应用材料公司 用于3d nand的氧化物/氮化物(on)堆叠覆盖改良
JPWO2020166720A1 (ja) 2019-02-14 2021-12-16 株式会社タダノ アウトリガ制御装置
KR20200115061A (ko) * 2019-03-27 2020-10-07 고려대학교 세종산학협력단 박막 트랜지스터 및 박막 트랜지스터의 제조방법
CN113314424B (zh) * 2021-05-27 2022-09-02 惠科股份有限公司 薄膜晶体管及其制备方法和阵列基板、显示器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727522B1 (en) * 1998-11-17 2004-04-27 Japan Science And Technology Corporation Transistor and semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7453087B2 (en) * 2005-09-06 2008-11-18 Canon Kabushiki Kaisha Thin-film transistor and thin-film diode having amorphous-oxide semiconductor layer
US7732819B2 (en) * 2005-09-29 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7800110B2 (en) * 2007-08-01 2010-09-21 Samsung Mobile Display Co., Ltd. Thin film transistor, display device having the same, and associated methods

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
TWI251348B (en) 2004-04-13 2006-03-11 Toppoly Optoelectronics Corp Thin film transistor and its manufacturing method
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070296003A1 (en) 2006-06-08 2007-12-27 Samsung Electronics Co., Ltd. Thin Film Transistor Substrate and Method for Manufacturing the Same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101243809B1 (ko) 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7998800B2 (en) * 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8049215B2 (en) * 2008-04-25 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR102219095B1 (ko) * 2009-09-24 2021-02-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011037010A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011043206A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101803554B1 (ko) 2009-10-21 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101945171B1 (ko) * 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011070928A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8476744B2 (en) * 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
JP5419730B2 (ja) * 2010-01-27 2014-02-19 三菱電機株式会社 薄膜トランジスタ
KR102628681B1 (ko) 2010-02-05 2024-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101906151B1 (ko) * 2010-02-19 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8916867B2 (en) * 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
TWI602249B (zh) * 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
JP6226518B2 (ja) 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
US8772094B2 (en) * 2011-11-25 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2013080900A1 (en) 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727522B1 (en) * 1998-11-17 2004-04-27 Japan Science And Technology Corporation Transistor and semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7453087B2 (en) * 2005-09-06 2008-11-18 Canon Kabushiki Kaisha Thin-film transistor and thin-film diode having amorphous-oxide semiconductor layer
US7732819B2 (en) * 2005-09-29 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7800110B2 (en) * 2007-08-01 2010-09-21 Samsung Mobile Display Co., Ltd. Thin film transistor, display device having the same, and associated methods

Also Published As

Publication number Publication date
KR20130075671A (ko) 2013-07-05
CN107452751B (zh) 2021-06-01
CN103187262B (zh) 2017-06-20
US20130164899A1 (en) 2013-06-27
JP6686111B2 (ja) 2020-04-22
TW201332023A (zh) 2013-08-01
JP2020115566A (ja) 2020-07-30
JP2013153160A (ja) 2013-08-08
JP2017157853A (ja) 2017-09-07
CN107452751A (zh) 2017-12-08
JP2019024145A (ja) 2019-02-14
JP6145267B2 (ja) 2017-06-07
KR101981338B1 (ko) 2019-05-22
US8809154B2 (en) 2014-08-19
CN103187262A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
JP7467576B2 (ja) 発光装置
TWI584383B (zh) 半導體裝置及其製造方法
JP6338640B2 (ja) 半導体装置の作製方法
TWI545765B (zh) 半導體裝置
TWI605597B (zh) 半導體裝置及半導體裝置的製造方法
TWI596770B (zh) 半導體裝置及半導體裝置的製造方法
CN107403731B (zh) 半导体装置及半导体装置的制造方法
TWI567827B (zh) 半導體裝置以及半導體裝置的製造方法
JP6099920B2 (ja) 半導体装置
TWI570925B (zh) 半導體裝置以及半導體裝置的製造方法
TWI594429B (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees