CN113314424B - 薄膜晶体管及其制备方法和阵列基板、显示器件 - Google Patents
薄膜晶体管及其制备方法和阵列基板、显示器件 Download PDFInfo
- Publication number
- CN113314424B CN113314424B CN202110584006.8A CN202110584006A CN113314424B CN 113314424 B CN113314424 B CN 113314424B CN 202110584006 A CN202110584006 A CN 202110584006A CN 113314424 B CN113314424 B CN 113314424B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- gate insulating
- insulating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 192
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000010408 film Substances 0.000 claims abstract description 60
- 239000000126 substance Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 230000004048 modification Effects 0.000 claims abstract description 27
- 238000012986 modification Methods 0.000 claims abstract description 27
- 229910007991 Si-N Inorganic materials 0.000 claims abstract description 26
- 229910006294 Si—N Inorganic materials 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 229910018557 Si O Inorganic materials 0.000 claims abstract description 24
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 22
- 239000007789 gas Substances 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 239000012298 atmosphere Substances 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- -1 silicon fluoride nitride Chemical class 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000004321 preservation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 103
- 230000000052 comparative effect Effects 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 7
- 229910008045 Si-Si Inorganic materials 0.000 description 5
- 229910006411 Si—Si Inorganic materials 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- IUVCFHHAEHNCFT-INIZCTEOSA-N 2-[(1s)-1-[4-amino-3-(3-fluoro-4-propan-2-yloxyphenyl)pyrazolo[3,4-d]pyrimidin-1-yl]ethyl]-6-fluoro-3-(3-fluorophenyl)chromen-4-one Chemical compound C1=C(F)C(OC(C)C)=CC=C1C(C1=C(N)N=CN=C11)=NN1[C@@H](C)C1=C(C=2C=C(F)C=CC=2)C(=O)C2=CC(F)=CC=C2O1 IUVCFHHAEHNCFT-INIZCTEOSA-N 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003245 working effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Abstract
本发明公开了一种薄膜晶体管及其制备方法和阵列基板、显示器件。薄膜晶体管包括栅极绝缘层，且栅极绝缘层的材料含有硅元素，且所述栅极绝缘层的表面上含有Si‑N或/和Si‑O化学键。薄膜晶体管的制备方法包括步骤有：在形成有栅极的基板表面上形成含硅元素的栅极绝缘膜；对栅极绝缘膜进行热改性处理在栅极绝缘膜表面生成Si‑N或/和Si‑O化学键。薄膜晶体管阵列基板、显示器件均含有薄膜晶体管。薄膜晶体管在栅极绝缘层表面上含有Si‑N或/和Si‑O化学键，薄膜晶体管器件如阈值电压等性能稳定。薄膜晶体管的制备方法工艺易控，制备的薄膜晶体管性能稳定，薄膜晶体管阵列基板性能和显示器件的显示质量均得以提高。
Description
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管及其制备方法和阵列基板、显示器件。
背景技术
高光亮测试(High energy light test)是检查液晶显示面板在高强度长时间光照下的信耐性参数，是面板显示品质的重要检测指标，其可以反应面板材料和薄膜晶体管(Thin Film Transistor，TFT)控制器件的稳定性。
在薄膜晶体管-LCD(Thin Film Transistor Liquid Crystal Display薄膜晶体管液晶显示器)显示技术中，通过薄膜晶体管开关管控制上、下基板产生的电场来改变液晶分子的偏转方向，从而实现对透明像素的光强的控制。
常用的薄膜晶体管开关管通常由三电极(栅极、源极以及漏极)、栅极绝缘膜以及半导体活性层组成。其中，栅极绝缘膜是影响薄膜晶体管性能的重要材料之一。但是现有薄膜晶体管所含的栅极绝缘膜表面含有大量的Si-H和Si-Si键，这些键都是非常弱的键，在高能量光照射容易发生断裂，导致膜质变差，薄膜晶体管器件阈值电压漂移，从而导致薄膜晶体管器件恶化，导致显示器件的如高光亮等性能降低。
发明内容
本发明实施例的目的在于克服现有技术的上述不足，提供一种含改性栅极绝缘膜的薄膜晶体管及其制备方法，赋予薄膜晶体管具有包括阈值电压等电化学性能稳定优异，以解决现有薄膜晶体管所含栅极绝缘层表面含有大量的不稳定化学键而导致薄膜晶体管器件阈值电压漂移和薄膜晶体管器件恶化的技术问题。
本发明的另一目的是提供一种薄膜晶体管的阵列基板、显示器件，以解决现有阵列基板、显示器件由于薄膜晶体管器件阈值电压易发生漂移和恶化导致的显示器件高光亮等性能降低的技术问题。
为了实现上述发明目的，本发明的一方面，提供了一种薄膜晶体管的制备方法。所述薄膜晶体管的制备方法包括如下步骤：
在形成有栅极的所述基板表面上形成含硅元素的栅极绝缘膜；
对所述栅极绝缘膜进行热改性处理，在所述栅极绝缘膜表面生成Si-N或/和Si-O化学键。
本发明的另一方面，提供了一种薄膜晶体管。所述薄膜晶体管包括栅极绝缘层和形成于基板上的栅极，所述栅极绝缘层与设置有所述栅极的所述基板表面层叠设置，且覆盖所述栅极，所述栅极绝缘层的材料含有硅元素，且所述栅极绝缘层的表面上含有Si-N或/和Si-O化学键。
本发明的再一方面，提供了一种薄膜晶体管阵列基板。所述薄膜晶体管阵列基板包括衬底基板、设置于所述衬底基板上的薄膜晶体管，所述薄膜晶体管为本发明薄膜晶体管。
本发明的又一方面，提供了一种显示器件。所述显示器件包括薄膜晶体管阵列基板，所述薄膜晶体管阵列基板为本发明薄膜晶体管阵列基板。
与现有技术相比，本发明具有以下的技术效果：
本发明薄膜晶体管的制备方法通过对含硅元素的栅极绝缘膜表面通过热改性处理，在其表面生成键能高是Si-N或/和Si-O化学键，这些键的化学键能高，化学性能稳定，该些化学键能够在栅极绝缘膜的改性表面形成保护层，在遭受高光照射时不会对改性后的栅极绝缘膜膜质产生破坏，从而赋予制备的薄膜晶体管器件如阈值电压等性能稳定，有效克服了现有薄膜晶体管所含栅极绝缘层在较高强度光照时信耐性变差而导致薄膜晶体管器件性能不稳定的不足。另外，本发明薄膜晶体管的制备方法工艺易控，能够使得制备的薄膜晶体管性能稳定，而且效率高，降低了成本。
本发明薄膜晶体管由于在其所含的栅极绝缘层的表面上含有Si-N或/和Si-O化学键，从而在栅极绝缘层的表面形成保护层，从而在遭受高光照射时不会对改性后的栅极绝缘层膜质产生破坏，从而薄膜晶体管器件如阈值电压等性能稳定。
本发明薄膜晶体管阵列基板和显示器件由于均含有上述本发明薄膜晶体管，因此，该薄膜晶体管阵列基板性能稳定，提高了采用该薄膜晶体管阵列基板的显示器件高光亮等性能，且显示性能稳定，显示质量高。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例薄膜晶体管的结构示意图；
图2为本发明实施例薄膜晶体管所含栅极绝缘层表面所含Si-N化学键的结构示意图；
图3为本发明实施例薄膜晶体管的一种制备方法的工艺流程示意图；
图4为在图3所示的本发明实施例薄膜晶体管制备方法工艺的基础上设有形成平坦层步骤的流程示意图。
具体实施方式
为了使本申请要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请中，术语“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况。其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，“a,b,或c中的至少一项(个)”，或，“a,b,和c中的至少一项(个)”，均可以表示：a,b,c,a-b(即a和b),a-c,b-c,或a-b-c，其中a,b,c分别可以是单个，也可以是多个。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，部分或全部步骤可以并行执行或先后执行，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
本申请实施例说明书中所提到的相关成分的重量不仅仅可以指代各组分的具体含量，也可以表示各组分间重量的比例关系，因此，只要是按照本申请实施例说明书相关组分的含量按比例放大或缩小均在本申请实施例说明书公开的范围之内。具体地，本申请实施例说明书中所述的质量可以是μg、mg、g、kg等化工领域公知的质量单位。
术语“第一”、“第二”仅用于描述目的，用来将目的如物质彼此区分开，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。例如，在不脱离本申请实施例范围的情况下，第一XX也可以被称为第二XX，类似地，第二XX也可以被称为第一XX。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
一方面，本发明实施例提供了一种薄膜晶体管。本发明实施例薄膜晶体管可以是本领域的常规结构也可以是根据现有常规结构进行改进后的结构。如实施例中，该薄膜晶体管的结构可以是如图1所示，其包括设置在基板1上的栅极2、形成于设置有该栅极2的基板1表面上的栅极绝缘层3、在该栅极绝缘层3外面上形成的有源层4和在该氧化物有源层4外面上形成的n+非晶硅层5以及设置在n+非晶硅层外表面的源电极6和漏电极7。当然，图1所示结构仅仅为本发明实施例薄膜晶体管的其中一种结构举例，薄膜晶体管的结构不仅仅限于图1所示的结构。不管薄膜晶体管是何种结构，其是含有栅极绝缘层，如图1中栅极绝缘层3的材料含有硅元素，且栅极绝缘层3的表面上含有Si-N或/和Si-O化学键。这样，本发明实施例薄膜晶体管由于在其所含的栅极绝缘层的表面上含有Si-N或/和Si-O化学键，从而在栅极绝缘层的表面形成保护层，从而在遭受高光照射时不会对改性后的栅极绝缘层膜质产生破坏，从而赋予制备的薄膜晶体管器件如阈值电压等性能稳定。
实施例中，如图1所示的薄膜晶体管所含的基板1可以是常规的基板，可以根据实际显示器生产的需要进行选用。如可以是硬质材料也可以是柔性材料，当为硬质材料时，基板1的材料可以是玻璃；当为柔性材料时，可以是柔性聚合物材料等。
如图1所示的薄膜晶体管所含的栅极2在结构和材料上没有特别要求，可以是常规结构和材料。
如图1所示的薄膜晶体管所含的栅极绝缘层3如上文所述的，其含有硅元素，且在栅极绝缘层3的表面上含有Si-N或/和Si-O化学键。该Si-N或/和Si-O化学键的化学键能显著高与现有栅极绝缘层表面含有的Si-H和Si-Si的化学键能。具体的Si-H、Si-Si、Si-N和Si-O的化学键能分别如下表1中所示：
表1
| Si-Si | 176KJ/mol |
| Si-H | 277KJ/mol |
| Si-O | 460KJ/mol |
| Si-N | 342KJ/mol |
因此，由表1中各化学键能数据可知，Si-H和Si-Si显著低于Si-N和Si-O，因此，Si-H和Si-Si化学键能均低，均属于非常弱的化学键，在高能量光照射容易发生断裂，具体Si-H和Si-Si之间发生的反应为SiHHSi+Si-Si〈＝〉SiHDSi。正因为Si-H和Si-Si不稳定，导致现有薄膜晶体管所含的栅极绝缘层膜质变差，薄膜晶体管器件阈值电压漂移，从而导致薄膜晶体管器件恶化。而在本发明实施例中，薄膜晶体管所含的栅极绝缘层3表面含有化学键Si-N或/和Si-O具有高的化学键能，其中，当栅极绝缘层3表面含有化学键Si-N化学键的结构示意图如图2所示。化学键Si-N或/和Si-O化学性能稳定，能够在栅极绝缘层3表面形成稳定的保护层，从而保证栅极绝缘层3在高能量光照射下的化学性能和工作性能的稳定性，从而赋予制备的本发明实施例薄膜晶体管器件如阈值电压等性能良好的稳定性。
由于栅极绝缘层3的材料含有硅元素，因此，实施例中，栅极绝缘层3的材料包括硅元素的绝缘化合物，进一步包括氮元素和硅元素的绝缘化合物，在具体实施例中，该绝缘化合物包括氮化硅、氮氧化硅、氮氟化硅中的至少一种。该绝缘化合物形成的栅极绝缘层3能够有效保证在其表面形成Si-N和/或Si-O的化学键。
另外，该栅极绝缘层3的厚度等尺寸可以是常规的厚度。
如图1所示的薄膜晶体管所含的有源层4的材料可以是现有薄膜晶体管有源层的材料，如可以是a-Si:H。当然有源层4的材料还可以是其他材料如，氧化物等。该有源层4的厚度等尺寸也可以是常规的厚度。
如图1所示的薄膜晶体管所含的n+非晶硅层5、源电极6和漏电极7均可以是薄膜晶体管常规的尺寸和材料。
在进一步实施例中，在上述各实施例中薄膜晶体管结构的基础上，薄膜晶体管还包括平坦层8，该平坦层8形成于设置有该源电极6和漏电极7的有源层4的表面上。该平坦层8是为了使后续制备的光电显示器件各层呈现出良好的局部和总体均匀性，同时也起到器件间绝缘的作用。
相应地，本发明实施例还提供了上述薄膜晶体管的制备方法。本发明实施例薄膜晶体管的制备方法包括如下步骤：
按照薄膜晶体管的结构在基板表面上依次形成包括栅极、栅极绝缘层、有源层、n+非晶硅层、源电极和漏电极，形成薄膜晶体管等部件。
其中，形成所述栅极绝缘层的方法包括如下步骤：
(1)在有栅极的基板表面上形成含硅元素的栅极绝缘膜；
(2)对栅极绝缘膜进行热改性处理，在所述栅极绝缘膜表面生成Si-N或/和Si-O化学键，形成薄膜晶体管。
结合上文所述的薄膜晶体管和图1所示薄膜晶体管和上述薄膜晶体管的制备方法的制备方法，实施例中，薄膜晶体管的制备方法工艺流程如图3所示，包括如下步骤：
步骤S01：在基板1的外表面上形成栅极2；
步骤S02：在形成有栅极2的基板1表面上形成含硅元素的栅极绝缘膜；
步骤S03：对栅极绝缘膜进行热改性处理，在栅极绝缘膜表面生成Si-N或/和Si-O化学键，形成如图1中栅极绝缘层3；
步骤S04：在改性后的栅极绝缘层3表面上形成有源层4；
步骤S05：在有源层4的表面上依次形成n+非晶硅层5、源电极6和漏电极7。
其中，上述的步骤S01和S02相对于上述步骤(1)。该步骤S01中基板1和栅极2的材料可以选用薄膜晶体管常规基板的材料。如上文薄膜晶体管中所述基板1和栅极2所选用的材料。形成栅极2的方法可以是按照薄膜晶体管的常规制备方法形成基板表面上栅极。
步骤S02形成的栅极绝缘膜应该理解为上文薄膜晶体管所含栅极绝缘层3的前体，也既是为改性前的栅极绝缘层3，因此，形成栅极绝缘膜的方法可以是按照薄膜晶体管的常规制备方法形成。形成栅极绝缘膜的材料是如上文薄膜晶体管所含栅极绝缘层3的材料，如包硅元素的绝缘化合物，进一步包括氮元素和硅元素的绝缘化合物，在具体实施例中，该绝缘化合物包括氮化硅、氮氧化硅、氮氟化硅中的至少一种。
步骤S03相当于上述步骤(2)，通过对栅极绝缘膜进行热改性处理，使得在栅极绝缘膜表面生成Si-N或/和Si-O化学键，也即是生成上文薄膜晶体管所含的栅极绝缘层3，赋予上文薄膜晶体管所含栅极绝缘层3的作用。
实施例中，在步骤S03的热改性处理过程中，栅极绝缘膜(也即是改性前的栅极绝缘层3)的温度为200-300℃，进一步为230-270℃，具体为250℃，热改性处理的时间为10-60s，进一步为20-40s，具体为30s。发明人在研究中发现，热改性处理的温度和时间对栅极绝缘膜的改性效果不同，也即是栅极绝缘层3的性能不同，具体的是，将热处理的时间和温度控制在上述范围内，能使得经热改性处理后生成的栅极绝缘层3表面生成丰富的高化学键能的Si-N或/和Si-O化学键，并在栅极绝缘层3的表面形成保护层，从而显著提高栅极绝缘层3在高能量光照射条件下的稳定性能。研究发现，如果热改性时间和温度不足，栅极绝缘膜表面生成的高化学键能的Si-N或/和Si-O化学键含量不足，使得栅极绝缘层3在高能量光照射条件下的稳定性能降低，如果热改性时间和温度延长，可能会生成其他负产物，从而导致栅极绝缘层3表面产生杂质也影响栅极绝缘层3在高能量光照射条件下的稳定性能。
实施例中，对栅极绝缘膜进行热改性处理的方法包括如下步骤：
在含氮元素的气体环境和/或含有氧的气体环境中，对栅极绝缘膜进行热处理，使得栅极绝缘膜表面与氮元素的气体和/或氧之间发生化学反应，在栅极绝缘膜表面生成所述Si-N或/和Si-O化学键。
进一步实施例中，热改性处理的方法包括如下步骤：
将形成含硅元素的栅极绝缘膜的基板置于在含氮元素的气体环境和/或含有氧的气体环境中；
对基板进行升温处理直至调节预设所述热改性处理的温度，并进行保温处理。
具体实施例中，含氮元素的气体或含氧的气体是按照流量为1000-5000sccm进一步为2500-3500sccm具体为3000sccm的流量通过所述栅极绝缘膜的表面。其中，含氮元素的气体包括N2、NH3中的至少一种。具体地，可以先将形成含硅元素的栅极绝缘膜的基板热处理的腔室内，然后向腔室内通入含氮元素的气体环境或含氧的气体，以排出腔室的空气，且在整个热处理过程保持含氮元素的气体环境和/或含有氧的气体的通入，如按照流量为1000-5000sccm的流量通入。通过控制含氮元素的气体和含氧的气体在热改性中的流速，使得在栅极绝缘膜表面生成丰富的高化学键能的Si-N或/和Si-O化学键，提高从而提高生成的栅极绝缘层3在高能量光照射条件下良好的稳定性能。
步骤S04中形成有源层4的方法和步骤S05中形成n+非晶硅层5、源电极6和漏电极7均可以按照现有的制备各层如制备有源层、n+非晶硅层、源电极和漏电极的方法分别制备有源层4、n+非晶硅层5、源电极6和漏电极7。制备形成的有源层4、n+非晶硅层5、源电极6和漏电极7的材料分别如上文薄膜晶体管所含有源层4、n+非晶硅层5、源电极6和漏电极7的材料。
在进一步所述例中，如图1所示的薄膜晶体管还包括平坦层8时，上述薄膜晶体管制备方法还包括如图4所示的步骤S06：在设置有源电极6、漏电极7、n+非晶硅层5、有源层4的栅极绝缘层3的外表面形成平坦层8，以覆盖源电极6、漏电极7、n+非晶硅层5、有源层4。在优选实施例中，该平坦层8可以采用但不仅仅为旋涂法形成。其材料可以但不仅仅选用氯乙烯树脂(PV)。
因此，由上述可知，上述各实施例中薄膜晶体管的制备方法通过对含硅元素的栅极绝缘膜表面通过热改性处理，在其表面生成键能高是Si-N或/和Si-O化学键，这些键的化学键能高，化学性能稳定，该些化学键能够在形成的栅极绝缘层3的改性表面形成保护层，在遭受高光照射时不会对改性后的栅极绝缘膜(也即是栅极绝缘层3)膜质产生破坏，从而赋予制备的薄膜晶体管器件如阈值电压等性能稳定，有效克服了现有薄膜晶体管所含栅极绝缘层在较高强度光照时信耐性变差而导致薄膜晶体管器件性能不稳定的不足。另外，该薄膜晶体管的制备方法工艺易控，能够使得制备的薄膜晶体管性能稳定，而且效率高，降低了成本。
另一方面，在上述薄膜晶体管的基础上，本发明实施例还提供了一种薄膜晶体管阵列基板。该薄膜晶体管阵列基板包括衬底基板和设置于衬底基板上的薄膜晶体管。其中，该薄膜晶体管阵列基板中的薄膜晶体管为上文所述的薄膜晶体管。
当然，薄膜晶体管阵列基板还可以包括现有薄膜晶体管阵列基板所含的其他部件，如栅线、数据线和像素电极等，如当薄膜晶体管阵列基板设置有像素电极时，如图1所示的薄膜晶体管所含的漏电极7与像素电极连接。该薄膜晶体管阵列基板所含的其他部件之间连接关系以及位置关系均可以按照现有薄膜晶体管阵列基板进行设置，对于本发明实施例没有特别要求。由于该薄膜晶体管阵列基板是含有上文所述的薄膜晶体管，又由于如上文所述该薄膜晶体管所含的栅极绝缘层3的表面上含有Si-N或/和Si-O化学键，在遭受高光照射时保持良好的稳定性，因此，该薄膜晶体管阵列基板工作性能特别是在高光照射环境中工作性能稳定。
同样，基于上述薄膜晶体管阵列基板的基础上，本发明实施例还提供了一种显示器件。该显示器件包括薄膜晶体管阵列基板，且该薄膜晶体管阵列基板为上述的薄膜晶体管阵列基板。由于显示器件含有本发明实施例薄膜晶体管阵列基薄膜晶体管，因此，本发明实施例显示器件且显示性能稳定，显示质量高。
以下通过多个实施例来举例进一步说明上述薄膜晶体管及其制备方法、显示器件的相关性能等方面。
实施例一：薄膜晶体管实施例
实施例A1
本实施例提供一种薄膜晶体管及其制备方法。该薄膜晶体管的结构如图1所示，其中，基板1的材料为玻璃；栅极绝缘层3的材料为SiNx，且SiNx层表面含有Si-O和Si-N化学键，有源层4的材料为a-Si:H，平坦层8的材料为PV。
实施例薄膜晶体管的制备方法按照图3中工艺制备获得，其中，步骤S03中的热改性处理方法包括如下步骤：
在氧气环境中，对栅极绝缘膜于250℃进行热处理10s，使得栅极绝缘膜表面与氧之间发生化学反应，在栅极绝缘膜表面生成所述Si-O化学键，同时生成栅极绝缘层3表面含有Si-N化学键。其中，氧气是以1000sccm的流速通过反应体系。
实施例A2
本实施例提供一种薄膜晶体管及其制备方法。该薄膜晶体管的结构和其制备方法如同实施例A1。其中，与实施例A1不同的是栅极绝缘膜于250℃进行热处理60s，且氧气是以5000sccm的流速通过反应体系。
实施例A3
本实施例提供一种薄膜晶体管及其制备方法。该薄膜晶体管的结构和其制备方法如同实施例A1。其中，与实施例A1不同的是在氮气环境中对进行栅极绝缘膜于250℃进行热处理30s，且氧气是以3000sccm的流速通过反应体系。
实施例A4
本实施例提供一种薄膜晶体管及其制备方法。该薄膜晶体管的结构和其制备方法如同实施例A1。其中，与实施例A1不同的是在氨气环境中对进行栅极绝缘膜于200℃进行热处理30s，且氧气是以3000sccm的流速通过反应体系，栅极绝缘膜的材料为氮氧化硅。
对比例1：
本对比例提供薄膜晶体管，其结构与实施例A1中相同，不同在于本对比例薄膜晶体管所含的栅极绝缘层3为SiNx层，也即是与实施例1相比，本对比例薄膜晶体管所含的栅极绝缘层3不经过实施例1中步骤S03中的热改性处理，也即是本对比例薄膜晶体管所含的栅极绝缘层3表面为常规SiNx层表面。
实施例二：薄膜晶体管阵列基板实施例
实施例B1至实施例B4
实施例B1至实施例B4分别提供一种薄膜晶体管阵列基板。各实施例薄膜晶体管阵列基板包括衬底基板和设置于衬底基板上的薄膜晶体管。其中，实施例B1提供的薄膜晶体管阵列基板所含的薄膜晶体管为实施例A1提供的薄膜晶体管，实施例B2提供的薄膜晶体管阵列基板所含的薄膜晶体管为实施例A2提供的薄膜晶体管，实施例B3提供的薄膜晶体管阵列基板所含的薄膜晶体管为实施例A3提供的薄膜晶体管，实施例B4提供的薄膜晶体管阵列基板所含的薄膜晶体管为实施例A4提供的薄膜晶体管。
实施例三：薄膜晶体管显示器件实施例
实施例C1至实施例C4
实施例C1至实施例C4分别提供一种显示器件。各实施例显示器件包括薄膜晶体管阵列基板。其中，实施例C1提供的薄膜晶体管阵列基板所含的薄膜晶体管为实施例B1提供的薄膜晶体管，实施例C2提供的薄膜晶体管阵列基板所含的薄膜晶体管为实施例B2提供的薄膜晶体管，实施例C3提供的薄膜晶体管阵列基板所含的薄膜晶体管为实施例B3提供的薄膜晶体管，实施例C4提供的薄膜晶体管阵列基板所含的薄膜晶体管为实施例B4提供的薄膜晶体管。
性能测试：
将上述实施例A1至实施例A4和对比例A1中薄膜晶体管进行电性特征值来表征，具体测试条件是Vd＝10V光罩＝1000lux，测得的结果如下表2中所示：
表2
从上表2可看出，相比对比例1中提供的未改性处理的常规栅极绝缘层，本发明实施例A1至实施例A4薄膜晶体管的漏电流得到了显著的降低，并且可以显著提升薄膜晶体管器件的开关比，提升薄膜晶体管的开关特性，其中实施例A3的效果最为显著。因此，本发明实施例薄膜晶体管在较高强度光照时信耐性得到了明显的提高，提高了薄膜晶体管器件性能稳定性。
进一步对上述实施例B1至实施例B4提供的薄膜晶体管阵列基板和实施例C1至实施例C4提供的显示器件分别进行相关性能测试得知，基于实施例A1至实施例A4的薄膜晶体管薄膜，实施例B1至实施例B4提供的各薄膜晶体管阵列基板均在高光照射环境中工作性能稳定，对应的实施例C1至实施例C4提供的显示器显示性能稳定。与含有对比例1提供的传统薄膜晶体管的薄膜晶体管阵列基板和显示器相比，本发明实施例提供的各薄膜晶体管阵列基板和对应的显示器的工作稳定性能得到了明显的提高。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包括在本发明的保护范围之内。
Claims (8)
1.一种薄膜晶体管的制备方法，包括如下步骤：
按照薄膜晶体管的结构在基板表面上依次形成包括栅极、栅极绝缘层、有源层、n+非晶硅层、源电极和漏电极，形成薄膜晶体管；
其特征在于，形成所述栅极绝缘层的方法包括如下步骤：
在形成有栅极的基板表面上形成含硅元素的栅极绝缘膜；
对所述栅极绝缘膜进行热改性处理，在所述栅极绝缘膜表面生成Si-N或/和Si-O化学键，形成表面改性的所述栅极绝缘层；
在所述热改性处理过程中，所述栅极绝缘膜的温度为200-300℃，所述热改性处理的时间为10-60s；
对所述栅极绝缘膜进行热改性处理的方法包括如下步骤：
将形成含硅元素的所述栅极绝缘膜的所述基板置于在含氮元素的气体环境和/或含有氧的气体环境中；
对所述基板进行升温处理直至调节预设所述热改性处理的温度，并进行保温处理；使得所述栅极绝缘膜表面与氮元素的气体和/或氧之间发生化学反应，在所述栅极绝缘膜表面生成所述Si-N或/和Si-O化学键。
2.如权利要求1所述的制备方法，其特征在于：所述含氮元素的气体环境和/或含有氧的气体是按照流量为1000-5000sccm的流量通过所述栅极绝缘膜的表面。
3.如权利要求1所述的制备方法，其特征在于：所述含氮元素的气体包括N2、NH3中的至少一种。
4.如权利要求1所述的制备方法，其特征在于：形成的所述栅极绝缘膜的材料包括氮元素和硅元素的绝缘化合物。
5.如权利要求4所述的制备方法，其特征在于：所述绝缘化合物包括氮化硅、氮氧化硅、氮氟化硅中的至少一种。
6.一种薄膜晶体管，包括栅极绝缘层和形成于基板上的栅极，所述栅极绝缘层与设置有所述栅极的所述基板表面层叠设置，且覆盖所述栅极，其特征在于，所述栅极绝缘层的材料含有硅元素，且所述栅极绝缘层的表面上含有Si-N或/和Si-O化学键，所述Si-N或/和Si-O化学键是按照权利要求1所述薄膜晶体管的制备方法中对栅极绝缘膜进行热改性处理生成。
7.一种薄膜晶体管阵列基板，包括衬底基板、设置于所述衬底基板上的薄膜晶体管，其特征在于：所述薄膜晶体管为权利要求6所述的薄膜晶体管。
8.一种显示器件，包括薄膜晶体管阵列基板，其特征在于：所述薄膜晶体管阵列基板为权利要求7所述的薄膜晶体管阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110584006.8A CN113314424B (zh) | 2021-05-27 | 2021-05-27 | 薄膜晶体管及其制备方法和阵列基板、显示器件 |
| PCT/CN2021/142744 WO2022247271A1 (zh) | 2021-05-27 | 2021-12-29 | 薄膜晶体管及其制备方法和阵列基板、显示器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110584006.8A CN113314424B (zh) | 2021-05-27 | 2021-05-27 | 薄膜晶体管及其制备方法和阵列基板、显示器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113314424A CN113314424A (zh) | 2021-08-27 |
| CN113314424B true CN113314424B (zh) | 2022-09-02 |
Family
ID=77375495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110584006.8A Active CN113314424B (zh) | 2021-05-27 | 2021-05-27 | 薄膜晶体管及其制备方法和阵列基板、显示器件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113314424B (zh) |
| WO (1) | WO2022247271A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314424B (zh) * | 2021-05-27 | 2022-09-02 | 惠科股份有限公司 | 薄膜晶体管及其制备方法和阵列基板、显示器件 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080046442A (ko) * | 2006-11-22 | 2008-05-27 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
| CN102655165B (zh) * | 2011-03-28 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 |
| KR20140051753A (ko) * | 2011-08-26 | 2014-05-02 | 파나소닉 주식회사 | 박막 트랜지스터 어레이의 제조 방법, 박막 트랜지스터 어레이 및 표시 장치 |
| US9082861B2 (en) * | 2011-11-11 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Transistor with oxide semiconductor channel having protective layer |
| TWI584383B (zh) * | 2011-12-27 | 2017-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| CN202549848U (zh) * | 2012-04-28 | 2012-11-21 | 京东方科技集团股份有限公司 | 显示装置、阵列基板和薄膜晶体管 |
| WO2014196107A1 (ja) * | 2013-06-04 | 2014-12-11 | パナソニック株式会社 | 薄膜トランジスタ素子とその製造方法及び表示装置 |
| CN103745954B (zh) * | 2014-01-03 | 2017-01-25 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN103887161A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种抑制掺杂原子在栅介质中扩散的方法 |
| CN113314424B (zh) * | 2021-05-27 | 2022-09-02 | 惠科股份有限公司 | 薄膜晶体管及其制备方法和阵列基板、显示器件 |
-
2021
- 2021-05-27 CN CN202110584006.8A patent/CN113314424B/zh active Active
- 2021-12-29 WO PCT/CN2021/142744 patent/WO2022247271A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022247271A1 (zh) | 2022-12-01 |
| CN113314424A (zh) | 2021-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4562835B2 (ja) | 半導体装置の作製方法 | |
| US8389344B2 (en) | Methods of manufacturing oxide semiconductor thin film transistor | |
| US9449990B2 (en) | Thin film transistor and display device | |
| US11574933B2 (en) | Metal oxide and field-effect transistor | |
| US20230097298A1 (en) | Composite oxide semiconductor and transistor | |
| KR20110039454A (ko) | 박막 트랜지스터용 하이브리드 유전 재료 | |
| KR100338125B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| CN103022143A (zh) | 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备 | |
| CN1194726A (zh) | 薄膜晶体管的制造方法、使用该方法的液晶显示装置和电子设备 | |
| CN113314424B (zh) | 薄膜晶体管及其制备方法和阵列基板、显示器件 | |
| US11845673B2 (en) | Composite oxide comprising In and Zn, and transistor | |
| KR100397875B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR102174384B1 (ko) | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 | |
| CN110098126A (zh) | 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 | |
| CN109935551B (zh) | 一种阵列基板的制作方法及阵列基板 | |
| Ye et al. | 12‐4: Late-News Paper: Reliability Improvement of IGZO and LTPS Hybrid TFTs Array Technology | |
| US10475934B2 (en) | Thin film transistor, method for manufacturing same and semiconductor device comprising said thin film transistor | |
| KR102035847B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| CN101789450B (zh) | 薄膜晶体管及制造富硅沟道层的方法 | |
| CN105097901B (zh) | 应用于iii-v族衬底的复合栅介质层及其制作方法 | |
| Meza-Arroyo et al. | Ultra-dry air plasma treatment for enhancing the dielectric properties of Al2O3-GPTMS-PMMA hybrid dielectric gate layers in a-IGZO TFT applications | |
| US8084771B2 (en) | Bottom-gate thin film transistor and method of fabricating the same | |
| JPH05129286A (ja) | 窒化シリコン膜 | |
| WO2019216209A1 (ja) | 酸化物半導体層を含む薄膜トランジスタ | |
| JPH02201967A (ja) | 薄膜半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |