CN1194726A - 薄膜晶体管的制造方法、使用该方法的液晶显示装置和电子设备 - Google Patents

薄膜晶体管的制造方法、使用该方法的液晶显示装置和电子设备 Download PDF

Info

Publication number
CN1194726A
CN1194726A CN97190654A CN97190654A CN1194726A CN 1194726 A CN1194726 A CN 1194726A CN 97190654 A CN97190654 A CN 97190654A CN 97190654 A CN97190654 A CN 97190654A CN 1194726 A CN1194726 A CN 1194726A
Authority
CN
China
Prior art keywords
film transistor
mentioned
thin film
manufacturing thin
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97190654A
Other languages
English (en)
Other versions
CN100392867C (zh
Inventor
石黑英人
中泽尊史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1194726A publication Critical patent/CN1194726A/zh
Application granted granted Critical
Publication of CN100392867C publication Critical patent/CN100392867C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明为了提供一种可提高可靠性的非单晶硅薄膜晶体管的制造方法,故在已在玻璃基板14上形成了基底SiO2膜15之后,在其上形成多晶硅层17。其次,在完成多晶硅层17的刻制成图形以后,用ECR－PECVD法或TEOS－PECVD法形成栅SiO2膜18。然后,形成栅电极19,以及借助于离子搀杂法形成源、漏区域20、20。而且,形成SiO2层间绝缘膜21,使接触孔22开口后,形成由Al－Si－Cu膜构成的电极23。而最后,进行温度350℃,退火时间3小时的湿退火。

Description

薄膜晶体管的制造方法、 使用该方法的液晶显示装置和电子设备
本发明涉及一种使用了适当的非单晶硅薄膜的薄膜晶体管的制造方法及使用该方法的液晶显示装置和电子设备，比如说，用作液晶显示装置等的驱动器件。
迄今为止，活跃地不断进行使用非晶硅、多晶硅等的非单晶硅薄膜的薄膜晶体管的开发研究。这种技术，对于例如，可以采用便宜的绝缘基板实现薄型显示器的有源阵列板，或用便宜高性能的图象传感器等方面，预期有许多应用。
这里，用图14说明现有的薄膜晶体管的制造方法的一个例子。还有，就薄膜晶体管来说，有两种薄膜晶体管，即形成源、漏区域的硅薄膜位于下侧、栅电极位于上侧的上栅极型薄膜晶体管和栅电极位于下侧、而硅薄膜位于上侧的下栅极型薄膜晶体管，但是在这里，举出以上栅极型薄膜晶体管为例进行说明。并且，下述的制造方法引自“Fabrication of Self-Aligned AluminumGete  Polysilicon  Thin-Film  Using  Low-Temperature  CrystallizationProcess”，E.Ohno et al.；Jpn.J.Appl.Phys.Vol.33(1994)，pp.635～638。
首先，如图14(a)所示，在玻璃基板1上形成了SiO2缓冲层2之后，在其上用低压CVD(Low-Pressure Chemical Vapor Deposition以下记为LPCVD)法，形成膜厚100nm的非晶硅层3。接着，在温度600℃、N2气氛下，对该非晶硅层3进行24小时退火。接着，如图14(b)所示，在进行了非晶硅层3的刻制图形之后，用常压CVD法形成由膜厚100nm的SiO2膜构成的栅绝缘膜4，并进行600℃、12小时的退火。
接着，如图14(c)所示，采用溅射法形成铝(Al)膜，采用把其刻制成图形的办法，使之作成栅电极5。随后，把该栅电极5作为掩模，采用离子搀杂磷或硼的办法，在非晶硅层3中形成源、漏区域6、6。在这时，若同时进行质子搀杂，就不需要退火。此后，如图14(d)所示，采用以四乙氧基硅烷为原料的等离子体CVD法(Tetraethoxysilane Plasma-EnhancedChemical Vapor Deposition，下面记为TEOS-PECVD)的办法，形成SiO2层间绝缘膜7，在使接触孔8、8开口后，最后淀积用作电极的AI膜9。
经过如上述这样的制造方法所得到的薄膜晶体管，作为比如说液晶显示装置的驱动器件，由于要长时间使用，所以极力抑制各种电特性随时间的变动和保证足够的可靠性就重要了。尽管如此，在现有的薄膜晶体管的制造工艺中，各种的制造参数和器件的可靠性的相互关系还是不清楚的，从得到高可靠性的制造工艺这一观点来看，还没有进行探讨，这就是现状。
尽管，通常，在考虑保证可靠性时，虽然在制造工序(环境、处理气氛等)中的水分，甚至于器件中的水分的存在也应极力避免，但作为比如说平坦化用的层间膜，可用于半导体装置的旋涂玻璃(以下，记为SOG)等，都存在容易吸收水分的缺点。因此，在特开平4-93049号公报中，已公开了这样一种技术，在涂复SOG之后通过在430℃左右在N2的气氛中进行退火，除去SOG膜中的水分。还在特开平4-164351号公报中，公开了这样一种技术，在SOG膜上形成了薄的等离子体氧化膜后，采用比如说进行400℃、30分钟的热处理的办法，除去SOG膜中的水分。
但是，在另一方面，已作出这样的研究报告(”High Quality SiO2/SiInterfaces of Poly-Crystalline Silicon Thin Film Trasistors by Annealing inWet Atmosphere”，N.Sano et al.IEEE ELECTRON DEVICE LETTERS，Vol.16，NO.5，MAY 1995)，对于把用PECVD法形成的SiO2膜应用于栅绝缘膜的薄膜晶体管，若在含有水分的气氛下在约270℃进行退火，则SiO2膜与多晶硅膜中间的表面能级下降，因而可以降低薄膜晶体管的阈值电压(Threshold Voltage，以下记为Vth)。并且，还有这样的研究报告(「对于TEOS-O3常压CVDNSG膜的吸湿性的低温退火效果」细田等，月刊Semiconductor World 1993.2)，若在TEOS-O3 NSG膜生长后，进行湿-O2(含有水分的O2)的退火，则也有改善膜质，而形成难于吸湿的薄膜。
然而，上述的研究报告没有提及有关在含有水分的气氛下的退火(以下，在本发明说明书中称为湿退火)的使用而产生的Vth调整或提高膜的耐湿性的内容，而且湿退火和器件的可靠性的相互关系也完全不清楚，这些技术不可能提高薄膜晶体管的可靠性。
本发明是为了解决上述问题而作出了发明，其目的是提供一种在使用非单晶硅薄膜的薄膜晶体管中，可以提高其可靠性的制造方法。
为达到上述目的，本发明的薄膜晶体管的制造方法，是在通过场效应型晶体管的栅绝缘膜而与栅电极相对的沟道区域，由非单晶硅薄膜构成的薄膜晶体管的制造方法中，其特征是，栅绝缘膜由硅氧化膜构成，至少在形成了上述栅绝缘膜之后，进行湿退火。作为一个例子，具有下列工序：形成在玻璃基板上构成源、漏区域和沟道区域的非单晶硅薄膜；通过由氧化硅膜构成的栅绝缘膜形成与沟道区相对的栅电极；形成连接于源、漏区域的源、漏电极；然后进行湿退火。并且，具体地说，希望的是，可以采用PECVD法或TEOS-PECVD法形成上述栅绝缘膜，并在温度300℃以上，时间1小时以上的条件下进行上述的湿退火。
进而，除上述工序外，还可以设有形成由非单晶硅薄膜或覆盖栅电极的硅氧化膜构成的层间绝缘膜的工序，可以在形成该层间绝缘膜后进行湿退火。这时，可以把层间绝缘膜作成为用TEOS-PECVD法形成的硅氧化膜。并且，理想的是在上述玻璃基板上形成由硅氧化膜构成的基底绝缘膜，再在该基底绝缘膜上形成非单晶硅薄膜，然后，可以进行湿退火。这时，可以用PECVD法或TEOS-PECVD法形成基底绝缘膜，把该膜厚作成100～500nm的厚度是适合的。
本发明是，在形成薄膜晶体管的主要部分之后，在进行湿退火之际，由于水分的作用使构成薄膜晶体管的各膜的膜质变化，并使薄膜晶体管的可靠性提高。
可是，在玻璃基板上形成薄膜晶体管时，在高温下不可能形成薄膜晶体管，有必要通过制造工艺把处理温度抑制到450℃以下的低温。因此，在玻璃基板上形成薄膜晶体管的低温工艺中，如果形成比如说硅氧化膜的话，那么该硅氧化膜的构造就变成与用热氧化等的高温工艺的硅氧化膜的情况不同。就是说，在低温工艺中刚刚生长的硅氧化膜中，如图13(a)所示，有硅(Si)原子和氧(O)原子结合弱的地方11，在这样的具有不稳定结合的硅氧化膜中会发生电特性(例如Vth等)的变动。然而进行湿退火时，如图13(b)所示，水分(H2O)浸入到硅氧化膜中，一旦弱结合11断开，同时由-OH基埋该处。
然后，如图13(c)所示，再次，与水分脱离的同时，就形成硅原子与氧原子的强结合12。这样，由于经过湿退火处理硅氧化膜中的结合稳定化，所以显著地减少了电特性的变动。
图1是依照工序顺序表示本发明的一个实施例的薄膜晶体管的制造方法的工艺流程图。
图2是同图1的工艺流程图的继续。
图3是表示本发明的一个实施例的可靠性评价结果图，是表示在未进行湿退火的样品中，由BT试验产生的Vgs-Ids特性变动的曲线图。
图4是在湿退火条件300℃、1小时的样品中的同上曲线图。
图5是在湿退火条件300℃、3小时的样品中的同上曲线图。
图6是在湿退火条件350℃、1小时的样品中的同上曲线图。
图7是在湿退火条件350℃、3小时的样品中的同上曲线图。
图8是同上，表示在未进行湿退火的样品中，由电流应力试验产生的Vgs-Ids特性的变动的曲线图。
图9是在湿退火条件300℃、1小时的样品中的同上曲线图。
图10是在湿退火条件300℃、3小时的样品中的同上曲线图。
图11是在湿退火条件350℃、1小时的样品中的同上曲线图。
图12是在湿退火条件350℃、3小时的样品中的同上曲线图。
图13是表示本发明的改善膜质的机理图。
图14是依照工序顺序表示现有的普通薄膜晶体管的制造方法的工艺流程图。
图15是表示用本发明的薄膜晶体管的制造方法形成的液晶显示装置等的有源阵列基板的构成例的图。
图16是表示由用本发明的薄膜晶体管的制造方法形成的有源阵列基板而作成的液晶显示装置(液晶显示面板)等的构成例的图。
图17是用本发明实施例采用液晶显示装置构成的电子设备的应用例。
图18表示用本发明的实施例作为构成电子设备一例的液晶投影器的构成例。
图19表示用本发明的实施例作为构成电子设备一例的个人计算机的构成例。
图20表示用本发明的实施例作为构成电子设备一例的页面器的构成例。
图21表示用本发明的实施例已连接于TCP(Tape Carrier Package)1320上的电子设备用的一构件的液晶显示装置的构成例。
图22表示用本发明的加热板进行湿退火的构成例的示意图。
图23表示用本发明的热壁型装置进行湿退火的构成例的示意图。
下面，参照图1和图2说明本发明的一个实施例。
图1和图2是依照工序顺序表示本实施例的薄膜晶体管的制造方法工艺流程图。
首先，准备OA-2(商品名，日本电气玻璃公司制造)或7059(商品名，Coning公司制造)等，用作玻璃基板14。而且，如图1(a)所示，在整个玻璃基板14上，用电子回旋加速共振(Electron Cyclotron Resonance，以下记为ECR)的PECVD法，或TEOS-PECVD法，形成膜厚大约100～500nm的基底SiO2膜15(硅氧化膜)。接着，如图1(b)所示，在整个基底SiO2膜15上，采用以乙硅烷(Si2H6)作为原料的温度450℃的LPCVD法，或以甲硅烷(SiH4)作为原料的温度320℃的PECVD法，形成膜厚大约50nm的非晶硅层16。
此后，向非晶硅层16上，施加激光退火。在这时，采用XeCl、KrF等的激态复合物激光器，将其能量密度设定为大约200～300mJ/cm2。通过该激光退火，如图1(c)所示，使非晶硅层16结晶，变成为多晶硅层17(非单晶硅薄膜)。而后再进行温度300℃的H2退火。接着，如图1(d)所示，进行多晶硅层17的刻制成图形后，如图1(e)所示，用ECR-PECVD法，或TEOS-PECVD法，形成覆盖多晶硅层17的膜厚大约120nm的栅SiO2膜18(硅氧化膜)。
然后，借助于溅射法，在整个面上淀积膜厚大约600～800nm的钽(Ta)膜，如图2(f)所示，采用把它刻作成图形的办法，形成栅电极19。接着，如图2(g)所示，把该栅电极19作为掩模通过用PH3/H2进行离子搀杂的办法，形成Nch侧的薄膜晶体管的源、漏区域20、20，接着，通过用B2H6/H2进行离子搀杂的办法，形成Pch侧的薄膜晶体管的源、漏区域(图未示出)。这时，源、漏区域20、20中间的区域成为沟道区域。并且，对于任一种的离子搀杂，搀杂剂量也都为，比如说7×1015atoms/cm2。随后，进行300℃、2小时的H2退火。
然后，如图2(h)所示，用TEOS-PECVD法，形成膜厚大约500～1000nm的SiO2层间绝缘膜21(硅氧化膜)。而且，如图2(i)所示，在打开贯通层间绝缘膜21通向多晶硅层上的源、漏区域20、20的接触孔22、22后，全面地淀积Al-Si-Cu膜，并采用把它刻作成图形的办法，形成用于对源、漏区域20、20施加电压的电极23、23。而最后，进行作为本发明特征的工序的湿退火。作为湿退火条件，比如说为：含有分压在10Torr以上的水分的气氛下、温度350℃、退火时间3小时。也可以进行3小时以上的时间。
根据本发明的薄膜晶体管的制造方法，在介以栅绝缘膜形成与源、漏区域20、20和沟道区域对置的栅电极后，采用进行湿退火的办法，可以改善以栅SiO2膜18为首先的硅氧化膜的膜质。就是说，借助于在水分的气氛中对氧化膜进行退火，由于加水分解使氧化膜中的弱结合分解，并且通过反复使之脱水和再结合的办法，就可使氧化膜稳定。其结果，可以把以栅SiO2膜18为首由硅氧化膜构成的层间绝缘膜21和基底绝缘膜15等的绝缘膜的膜质也稳定化，可以降低薄膜晶体管的电特性的变动，提高可靠性。
实施例
下面，说明有关验证本发明效果的试验结果。
把已依照上述实施例的制造方法作成的多晶硅薄膜晶体管作为样品，进行了可靠性的评价。虽然作为可靠性的评价项目有种种项目，但在这里，着眼于BT-处理(Bias Temperature，加偏压温度处理)前后和施加电流应力(接通电流通电的应力)前后的Vgs-Ids特性(对栅电压的漏电流特性)的变动。另外，晶体管中的Vgs-Ids特性也是一种最基本的电气特性。
至于样品的多晶硅薄膜晶体管的构造，采用通过ECR-PECVD法形成的膜厚为200nm的基底SiO2膜，和用TEOS-PECVD法形成的膜厚120nm栅SiO2膜。而且，作为在栅SiO2膜形成时的TEOS-PECVD的制造参数，把TEOS流量定为105sccm、O2流量为5000sccm、压力为1.2Torr、高频功率为800W、温度为350℃以及生长速度为～72nm/分。并且，栅极尺寸定为W/I(栅宽/栅长)＝10μm/10μm。
BT试验
图3～图7是表示对改变湿退火条件(温度、时间)的样品的BT试验的评价结果，图3为不进行湿退火，图4为300℃、1 小时，图5为300℃、3小时，图6为350℃、1 小时，和图7为350℃、3小时的情况下，分别示出其特性。并且，BT处理的条件，把基板温度设为200℃、Vgs＝+20V或-20V(但是，只把电压加到栅极上，而源和漏电极接地)及时间设为20秒，BT处理后的Vgs-Ids特性待再次回到室温后进行测定。并且，Vgs-Ids特性的测定条件设为Vds＝4V。
另外，为了比较各种情况下的Vgs-Ids特性的变动，在本试验中，把Ids＝1nA(1E-9A)时的Vgs值定义为Vth，把BT处理前后的Vth之差表示为「ΔVth」。在下面的说明中，把Vgs＝+20V时的BT处理叫做「+BTS」，而把Vgs＝-20V时的BT处理叫做「-BTS」。
若根据图3～图7求各种情况下的ΔVth，则可得到下表。表1
    ΔVth(+BTS)   ΔVth(-BTS)     图号
  不进行湿退火     -9.0V      -     图3
300℃1小时     -7.8V      -     图4
300℃3小时     -6.0V      -     图5
350℃1小时     +1.0V     -0.2V     图6
350℃3小时     +0.1V     -0.6V     图7
从表1可以知道的那样，在不进行湿退火的情况下，虽然ΔVth是-9V，若施加300℃、1小时的湿退火，ΔVth就少许变小为-7.8V，若把退火时间照样延长到3小时，则ΔVth就变小到-6V为止。其次，若施加350℃、1小时的湿退火，在+BTS、-BTS的情况下，则ΔVth分别变成为+1V、-0.2V，与用300℃的湿退火值比较，可使ΔVth的值变得特别小。另外，若把退火时间延长到3小时，与+BTS、-BTS的情况一起，可使ΔVth的值成为不到1V。然而，从本试验结果中，通过300℃、1小时的湿退火，ΔVth的值开始变小，特别是，如果把湿退火的温度定为350℃，把时间定为至少1小时以上，则知道可把BT处理前后的Vth值的变动抑制到小于1V。
电流应力试验
即使在本试验中，也涉及多晶硅薄膜晶体管的构造，虽然使用了与上述BT试验时同样的样品，但栅极尺寸只作成为W/L＝100μm/10μm。
图8～图12是表示对改变湿退火条件(温度、时间)样品的电流应力试验的评价结果，图8为不进行湿退火，图9为300℃、1小时，图10为300℃、3小时，图11为350℃、1小时，和图12为350℃、3小时的情况下，分别示出其特性。并且，电流应力的施加条件，Vgs＝+15V，Vds＝+12V(源电极接地)固定，在改变通电时间为30秒、1分钟、5分钟、15分钟、30分钟和60分钟的各种情况下，在通电结束后测定Vgs-Ids特性。并且，Vgs-Ids特性的测定条件设为Vds＝4V。
  在电流应力试验的情况下，就作为整个的趋势而言，已经判明具有这样的特征：若使通电时间从0依次增加，则通电30秒后，一旦特性从初始的Vgs-Ids特性曲线向曲线的斜率缓慢变化的方向变化，进而随着延长通电时间，就会再次回到初始的特性曲线方向。如果着眼于该特征的特性曲线的变动，则由图8～图10可见，在300℃、1小时的湿退火中，与不进行退火的情况同样，虽然变动程度大，但可以知道如把退火时间增加到3小时，则变动的程度仅少许变小。其次，由图11、图12可见，如增加350℃、1小时的湿退火，则特性曲线的变动特别小，如把退火时间设为3小时，则特性曲线几乎不变。然而，根据本试验结果，通过300℃的湿退火，特性曲线的变动开始变小，特别是，如果把湿退火的温度定为350℃，把时间定为至少1小时以上，则知道可把电流应力施加前后的Vgs-Ids特性曲线的变动抑制到足够小。
从这些BT试验和电流应力试验的结果，在介以栅绝缘膜形成与源、漏区域和沟道区域对置的栅电极之后，作为实施的湿退火条件，若采用温度为300℃以上，最好为350℃以上，采用时间至少为1小时以上的话，则与不进行湿退火的现有的制造方法的情况比较，可以把电特性的变动抑制成较小，并证实可以提高可靠性。另外，湿退火的温度，若为500℃以上，由于具有把已埋入硅氧化膜的氢抽出的可能性，所以理想的是要在300℃～500℃以内进行湿退火。
再对进行湿退火的装置做说明。湿退火，如上所述，把温度定为300℃以上，最好为350℃以上，并且至少进行1小时以上的时间，因而在这里，对用加热板进行湿退火的构造例和用热壁型装置进行湿退火的构造例，用附图进行说明。
图22是用加热板进行湿退火的示意图。
在图22中，201是加热板，加热板的温度被保持在300℃以上，最好在350℃以上。在加热板201上，配置已形成了栅绝缘膜等(基底绝缘膜、层间绝缘膜)的硅氧化膜的玻璃基板202，在已用石英容器203覆盖玻璃基板202和已倒入水的容器204的状态下，保持1个小时以上。这时，玻璃基板202因为与加热板201接触，所以通过加热板201的温度大致保持在350℃左右。在石英容器203内，由于水的汽化吸热而变成保持在大约100℃的状态。在以上述方法进行湿退火时，可使水分(H2O)侵入硅氧化膜内，断开具有不稳定结合的硅氧化膜的弱结合，同时，变成为用-OH基埋该处，可以改善硅氧化膜的膜质。
图23是用热壁型装置进行湿退火的示意图。在图23中，在热壁型装置的石英反应室201的中央部分附近的石英支架302上，设置导向槽304。在该导向槽上水平设置已形成栅绝缘膜等硅氧化膜的基板303。在图23中，虽然水平地配置玻璃基板303，但不限于此，使之成垂直或倾斜状态设置也是可以的。在石英反应室301的外侧设有炉加热器305。借助于该炉加热器305，可使石英反应室301内升温到所需的温度。306是气体导入装置，可以控制导入石英反应室301内的气体流量。307是设于石英反应室301的排气装置，可以在给石英反应室301内的气体进行排气的同时，控制石英反应室301内的压力恒定。此外该排气装置307可以由泵构成，这时，可以灵活地进行石英反应室301内的气体的置换。
下面，说明上述热壁型装置的扫描顺序的一例。首先，用炉加热器305使石英反应室301升温到300℃～500℃，最好为约350℃，再用气体导入装置306导入氮气，清除石英反应室301内的大气。在石英反应室301达到约350℃等的预定温度之后，边继续导入氮气，边在石英反应室301中插入已形成栅绝缘膜等的硅氧化膜的玻璃基板303。在插入了玻璃基板303后，玻璃基板303保持到成为350℃等的预定温度为止。然后，通过气体导入装置306把导入石英反应室301的气体由氮转换成水蒸气。水蒸气可以用水的起泡器产生，也可以通过氢和氧进行燃烧而产生。无论是那一种情况，理想的是从气体导入装置306导入石英反应室301的水蒸气的分压也是10Torr以上的气氛。导入石英反应室301的气体由排气装置307进行排气，使石英反应室301内保持在规定的压力，比如说大气压。这样以来，将玻璃基板303，在300℃以上的温度保持规定的时间，比如说1小时～3小时，并进行湿退火。在湿退火结束后，通过气体导入装置306把导入石英反应室301的气体由水蒸气转换成氧气或氮气，采用从排气装置307把石英反应室301内的水蒸气进行排气的办法，抑制石英反应室301内凝结露水。此后，从石英反应室301中取出玻璃基板303。
在使用上述的热壁型装置的情况下，与使用加热板的情况相比，容易控制水蒸气的流量，且可使玻璃基板的温度均匀，并且由于能够把石英反应室内保持在300℃以上的高温上，所以可以更加改善硅氧化膜的膜质。实验的结果表明，对于使用上述的加热板时的硅氧化膜的总旋涂密度为9×1017(spins/cm3)；使用热壁型装置在把水的分压设为10Torr以上时的硅氧化膜的总旋涂密度变成3×1017(spins/cm3)，使用热壁型装置一方，旋涂密度减小到约1/3。在使用这样的热壁型装置进行湿退火的情况下，TFT的可靠性也格外地提高了。
还有，本发明的技术范围不仅仅限定于上述实施例，在不脱离本发明的宗旨范围内还可以添加各种变更。比如说，在上述实施例中，虽然作为薄膜晶体管的方式举出了上栅极型薄膜晶体管的例子，但也可以把本发明应用于栅电极位于下侧，而硅薄膜位于上侧的下栅电极型薄膜晶体管。另外，作为硅薄膜，不限于多晶硅，也可以用非晶硅。而且，在上述实施例中涉及所用的各种膜的膜厚、各工序的制造条件等的具体数值，也可作适当设计变更。
并且，在上述实施例中，虽然是在介以栅绝缘膜形成了与源、漏区域和沟道区域对置的栅电极之后，进行湿退火，但是除此以外，还可以在基底SiO22膜形成后、在栅SiO2膜形成后、以及在层间绝缘膜形成后等追加湿退火。在这些硅氧化膜刚形成后立即进行湿退火时，由于可使水分在短时间内进入硅氧化膜中，所以即使更加缩短退火时间，比如说象几分钟以上那样，也可以达到同样的效果。
把使用上述的薄膜晶体管的制造方法形成的液晶显示装置等的有源阵列基板的构成例示于图15中。
图15是表示在同一透明基板上已形成由硅薄膜作成的互补型薄膜晶体管构造的源线驱动电路812和栅线驱动电路821与象素阵列822的有源阵列基板811的构成图。源线驱动电路812包括移位寄存器813、由薄膜晶体管构成的取样保持电路817、818、819以及视频信号总线814、815和816，栅线驱动电路821包括移位寄存器820以及根据需要设置的缓冲器823。象素阵列822包括连接于上述源线驱动电路812的多条源线826、827、828，连接于栅线驱动电路821的多条栅线824、825以及连接于源线和栅线的象素833、833。该象素包括TFT829和液晶单元830，该液晶单元830由与象素电极对置的电极831和液晶构成。还有，上述移位寄存器813和820，可代之以具有依次选择源线和栅线的功能的其他电路，比如说计数器和译码器也无妨。分别把时钟信号CLX、启动信号DX、视频信号V1、V2、V3输入到源线驱动电路的输入端子834、835、836，分别把时钟信号CLY、启动信号DY输入到栅线驱动电路的输入端子837与838。
而且，就使用上述的有源阵列基板所制造的液晶显示装置(液晶显示板)例进行说明。
液晶显示装置(液晶显示板)例如，如图16所示，由背照光源900、偏振光板922、有源阵列基板923，和在有源阵列基板上的驱动电路9231、液晶924、对向基板(彩色滤光片)925及偏振光板926构成。
用上述的实施例的液晶显示装置(液晶显示板)构成的电子设备包括：图17所示的显示信息输出源1000、显示信息处理电路1002、显示驱动电路1004、液晶板等的显示板1006、时钟发生电路1008和电源电路1010。显示信息输出源1000的构成包括ROM、RAM等的存储器和调谐输出视频信号的调谐电路等，并根据从时钟发生电路1008来的时钟信号，输出视频信号等的显示信息。显示信息处理电路1002根据从时钟发生电路1008来的时钟信号处理显示信息并使之输出。该显示信息处理电路1002可以包括：比如说，放大·极性反转电路、相展开电路、旋转电路、灰度系数调整电路或箝位电路等。显示驱动电路1004的构成包括扫描侧驱动电路和数据侧驱动电路，并显示驱动液晶板1006。电源电路1010向上述各电路供电。
作为这样构成的电子设备，可以举出：示于图18的液晶投影器、示于图19的与多媒体对应的个人计算机(PC)和工程工作站(EWS)、示于图20的备有页面器、或移动电话、字处理器、电视、探视器型和监视直视型的视频磁带录象机、电子笔记本、台式计算机、车辆导航装置、POS终端和触摸板的装置等。
图18所示的液晶投影器是把透过型液晶板用作光阀的投射型投影器，例如应用三板棱镜方式的光学系统。
在图18中，在投影器1100中，从白色光源的灯单元1102射出的投射光在光导向装置1104内，通过多个反射镜1106和两块两向色分色镜1108，分成R、G、B三原色，并导至分别显示色图象的三块液晶板1110R、1110G和1110B上。而且用各液晶板1110R、1110G和1110B调制的光从三个方向入射到分色棱镜1112上。在分色棱镜1112中，使红色R和黄色B的光弯曲90°，而绿色G的光直射，因而合成各色图象，通过投射透镜1114把彩色图象投射到屏幕上。
示于图19的个人计算机1200具有配备键盘1202的本体部分1204和由液晶显示板构成的液晶显示屏面1206。
示于图20的页面器1300，在金属制造的框架1302内，具有配备液晶显示基板1304，背照光1306a的光波导1306，电路基板1308，第一、第二的屏蔽板1310、1312，两个弹性导电体1314、1316和软片传送带1318。两个弹性导电体1314、1316和软片传送带1318连接液晶显示基板1304和电路基板308。
在这里，液晶显示基板1304已把液晶封入到两块透明基板1304a、1304b之间的，因此至少构成点阵列型的液晶显示板。在一面的透明基板上，可以形成示于图17的驱动电路1004，或除此之外形成显示信息处理电路1002。未安装于液晶显示基板1304上的电路作成为液晶显示基板的外设电路，在图18的情况下，可以安装在电路基板1308上。
由于图20是表示页面器的构成，所以除液晶显示基板1304以外，需要电路基板1308，但是，是作为电子设备的一个部件使用液晶显示装置时，在透明基板上安装显示驱动电路等的情况下，该液晶显示装置的最小单位是液晶显示板1304。或者，可以使用固定于以液晶显示基板1304作为筐体的金属框架1302上的部件作为电子设备用的一个部件即液晶显示装置。进而，在背照光式的情况下，可以在金属制框架1302内，装入液晶显示板1304和配备背照光1306a的光波导1306，而构成液晶显示装置。对这些加以代替，如图21所示，在构成液晶显示基板1304的两块透明基板1304a、1304b的一个上，连接已把IC芯片1324组装到形成金属导电膜的聚烯亚氨带1322上的TCP(Tape Carrier Package)1320，并可以作为电子设备用的一个部件即液晶显示装置来使用。
另外，本发明不限定于上述实施例，在本发明的宗旨范围内可以进行各种各样的变形。比如说，不限于把本发明应用于上述的各种液晶板的驱动，也可以应用于电致发光、等离子体显示装置中。
如上述已详细说明过的那样，若采用本发明的薄膜晶体管的制造方法，则借助于介以栅绝缘膜，在形成了与源、漏区域和沟道区域对置的栅电极之后，进行湿退火，由于以栅绝缘膜为首的硅氧化膜中的原子间的结合，通过水分的作用而稳定，所以可以减小薄膜晶体管的电特性的变动，提高可靠性。特别是，作为湿退火条件，在把温度设为300℃以上，把退火时间设定为1小时以上的情况下，可以把在BT实验、电流应力实验等中的Vgs-Ids特性的变动抑制到很小。

Claims (16)

1、一种场效应型晶体管的通过栅绝缘膜而与栅电极相对的沟道区域由非单晶硅薄膜构成的薄膜晶体管的制造方法，其特征是：
上述栅绝缘膜由硅氧化膜构成，至少在形成上述栅绝缘膜以后，在含有水分的气氛下进行退火。
2、一种薄膜晶体管的制造方法，其特征是，具有：
在玻璃基板上形成由源、漏区域和沟道区域构成的非单晶硅薄膜的工序；
介以由硅氧化膜构成的栅绝缘膜，形成与上述沟道区域对置的栅电极的工序；
形成与上述源、漏区域连接的源、漏电极的工序；以及
然后在含有水分的气氛下进行退火的工序。
3、根据权利要求1或2所述的薄膜晶体管的制造方法，其特征是：上述栅绝缘膜，采用ECR-PECVD法或TEOS-PECVD法形成。
4、根据权利要求1至3任一项所述的薄膜晶体管的制造方法，其特征是：在温度300℃以上和时间1小时以上的条件下，进行在含有上述水分的气氛下的退火。
5、根据权利要求1至4任一项所述的薄膜晶体管的制造方法，其特征是：具有形成由上述非单晶硅薄膜或覆盖上述栅电极的硅氧化膜构成的层间绝缘膜的工序；并在形成了该层间绝缘膜之后，在含有水分的气氛下进行退火。
6、根据权利要求5所述的薄膜晶体管的制造方法，其特征是：上述层间绝缘膜是用TEOS-PECVD法形成的硅氧化膜。
7、根据权利要求2所述的薄膜晶体管的制造方法，其特征是：在上述玻璃基板上形成由硅氧化膜构成的基底绝缘膜，在该基底绝缘膜上形成上述非单晶硅薄膜。
8、根据权利要求7所述的薄膜晶体管的制造方法，其特征是：在形成上述基底绝缘膜之后，在含有水分的气氛下进行退火。
9、根据权利要求7或8所述的薄膜晶体管的制造方法，其特征是：上述基底绝缘膜，采用ECR-PECVD法或TEOS-PECVD法形成。
10、根据权利要求7至9任一项所述的薄膜晶体管的制造方法，其特征是：把上述基底薄膜的膜厚作成为100～500nm。
11、使用根据权利要求1至10任一项所述的薄膜晶体管的制造方法构成的液晶显示装置。
12、使用根据权利要求1至10任一项所述的薄膜晶体管的制造方法构成的电子设备。
13、一种在基板上具有栅电极和沟道区的薄膜晶体管的制造方法，所说的沟道区通过由硅氧化膜构成的栅绝缘膜而与上述栅电极相对并由已形成的非单晶硅薄膜构成，其特征是：
至少把已形成上述栅绝缘膜的基板插入到热壁型装置内，并在含有水蒸气的气氛下进行退火。
14、根据权利要求13所述的薄膜晶体管的制造方法，其特征是：在水的分压为10Torr以上的气氛下，进行上述含有水蒸气的气氛下的退火。
15、根据权利要求13至14任一项所述的薄膜晶体管的制造方法，其特征是：在温度300℃～500℃的条件下，进行上述在含有水蒸气的气氛下的退火。
16、根据权利要求13至14任一项所述的薄膜晶体管的制造方法，其特征是：在温度300℃～500℃和时间1小时以上的条件下，进行上述在含有水蒸气的气氛下的退火。
CNB971906548A 1996-06-06 1997-06-04 薄膜晶体管的制造方法、使用该方法的液晶显示装置和电子设备 Expired - Lifetime CN100392867C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP144642/96 1996-06-06
JP14464296 1996-06-06

Publications (2)

Publication Number Publication Date
CN1194726A true CN1194726A (zh) 1998-09-30
CN100392867C CN100392867C (zh) 2008-06-04

Family

ID=15366819

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971906548A Expired - Lifetime CN100392867C (zh) 1996-06-06 1997-06-04 薄膜晶体管的制造方法、使用该方法的液晶显示装置和电子设备

Country Status (7)

Country Link
US (1) US6146928A (zh)
EP (1) EP0844670B1 (zh)
KR (1) KR100381828B1 (zh)
CN (1) CN100392867C (zh)
DE (1) DE69727033T2 (zh)
TW (1) TW447136B (zh)
WO (1) WO1997047046A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329966C (zh) * 2002-08-15 2007-08-01 日本电气株式会社 薄膜晶体管的制造方法
CN100412668C (zh) * 2005-06-30 2008-08-20 Lg.菲利浦Lcd株式会社 液晶显示器用薄膜晶体管器件及其制造方法
CN104185898A (zh) * 2012-04-06 2014-12-03 株式会社半导体能源研究所 绝缘膜、半导体装置的制造方法以及半导体装置
CN107526190A (zh) * 2016-06-22 2017-12-29 信利（惠州）智能显示有限公司 一种ltps的制备工艺
CN108133881A (zh) * 2016-11-21 2018-06-08 丰田自动车株式会社 半导体装置的制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194926B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
JP3107024B2 (ja) * 1997-12-09 2000-11-06 日本電気株式会社 薄膜トランジスタの製造方法
JP3423232B2 (ja) * 1998-11-30 2003-07-07 三洋電機株式会社 アクティブ型ｅｌ表示装置
KR100282233B1 (ko) * 1998-12-09 2001-02-15 구본준 박막트랜지스터 및 그 제조방법
GB9927287D0 (en) * 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
DE10010638A1 (de) * 2000-03-03 2001-09-13 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines lichtabstrahlenden Halbleiterkörpers mit Lumineszenzkonversionselement
KR100796794B1 (ko) * 2001-10-17 2008-01-22 삼성전자주식회사 다결정 규소 박막 트랜지스터 기판 및 그 제조 방법
US6605517B1 (en) * 2002-05-15 2003-08-12 Advanced Micro Devices, Inc. Method for minimizing nitride residue on a silicon wafer
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
CN1301539C (zh) * 2003-07-28 2007-02-21 友达光电股份有限公司 形成低温多晶硅薄膜晶体管的方法
KR100810638B1 (ko) * 2006-12-06 2008-03-07 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR101015847B1 (ko) 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
JP6128906B2 (ja) * 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9299855B2 (en) 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
TWI741298B (zh) * 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266377A (en) * 1975-11-29 1977-06-01 Toshiba Corp Manufacture of semiconductor device
US4196232A (en) * 1975-12-18 1980-04-01 Rca Corporation Method of chemically vapor-depositing a low-stress glass layer
US4254161A (en) * 1979-08-16 1981-03-03 International Business Machines Corporation Prevention of low pressure chemical vapor deposition silicon dioxide undercutting and flaking
US5338693A (en) * 1987-01-08 1994-08-16 International Rectifier Corporation Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
JP3494304B2 (ja) * 1993-02-01 2004-02-09 富士ゼロックス株式会社 薄膜半導体装置の製造方法
TW279275B (zh) * 1993-12-27 1996-06-21 Sharp Kk
JPH07249766A (ja) * 1994-03-10 1995-09-26 Fujitsu Ltd 半導体装置及びその製造方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JP3173757B2 (ja) * 1994-08-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3565911B2 (ja) * 1994-08-11 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6136728A (en) * 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US5707895A (en) * 1996-10-21 1998-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Thin film transistor performance enhancement by water plasma treatment
TW332320B (en) * 1997-01-03 1998-05-21 Nat Science Council A low temperature deposited hydrogenated amorphous silicon nitride and amorphous silicon hydrogen composite passivation layer, the deposition method and the semiconductor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329966C (zh) * 2002-08-15 2007-08-01 日本电气株式会社 薄膜晶体管的制造方法
CN100412668C (zh) * 2005-06-30 2008-08-20 Lg.菲利浦Lcd株式会社 液晶显示器用薄膜晶体管器件及其制造方法
CN104185898A (zh) * 2012-04-06 2014-12-03 株式会社半导体能源研究所 绝缘膜、半导体装置的制造方法以及半导体装置
US10096719B2 (en) 2012-04-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US10741694B2 (en) 2012-04-06 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US11437523B2 (en) 2012-04-06 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
CN107526190A (zh) * 2016-06-22 2017-12-29 信利（惠州）智能显示有限公司 一种ltps的制备工艺
CN108133881A (zh) * 2016-11-21 2018-06-08 丰田自动车株式会社 半导体装置的制造方法
CN108133881B (zh) * 2016-11-21 2021-10-15 株式会社电装 半导体装置的制造方法

Also Published As

Publication number Publication date
US6146928A (en) 2000-11-14
EP0844670B1 (en) 2004-01-02
KR19990035824A (ko) 1999-05-25
EP0844670A4 (en) 2000-06-14
EP0844670A1 (en) 1998-05-27
KR100381828B1 (ko) 2003-08-25
DE69727033T2 (de) 2004-11-11
TW447136B (en) 2001-07-21
WO1997047046A1 (fr) 1997-12-11
CN100392867C (zh) 2008-06-04
DE69727033D1 (de) 2004-02-05

Similar Documents

Publication Publication Date Title
CN100392867C (zh) 薄膜晶体管的制造方法、使用该方法的液晶显示装置和电子设备
CN1905187B (zh) 半导体器件及其制作方法
CN100485943C (zh) 半导体器件
CN100502047C (zh) 薄膜晶体管
KR100646737B1 (ko) 표시장치
US7723781B2 (en) Vertical thin-film transistor with enhanced gate oxide
KR101880838B1 (ko) 박막 트랜지스터용 하이브리드 유전 재료
EP1102111B1 (en) Liquid crystal display device having improved TFTs and a fabrication method thereof
EP1041641A2 (en) A method for manufacturing an electrooptical device
US11121156B2 (en) Array substrate and manufacturing method thereof
US20030155582A1 (en) Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures
JP2013211573A (ja) 半導体装置
CN1230881C (zh) 制造具有低温多晶硅的顶栅型薄膜晶体管的方法
CN105470195B (zh) Tft基板的制作方法
US20110068332A1 (en) Hybrid Dielectric Material for Thin Film Transistors
KR20010066250A (ko) 박막 트랜지스터 및 그 제조방법
KR20070009526A (ko) 박막 트랜지스터 및 그 제조 방법
JPH08195494A (ja) 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
Ye et al. 12‐4: Late-News Paper: Reliability Improvement of IGZO and LTPS Hybrid TFTs Array Technology
TW396329B (en) Electric device having non-light emitting type display and method for making the electric device
CN113314424B (zh) 薄膜晶体管及其制备方法和阵列基板、显示器件
CN100555587C (zh) 低温多晶硅薄膜晶体管及其制造方法
CN110164878A (zh) 阵列基板及其制备方法
CN1508855A (zh) 形成多晶硅层的方法以及制造多晶硅薄膜晶体管的方法
KR100926099B1 (ko) 액정표시패널의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080604

CX01 Expiry of patent term