CN1301539C

CN1301539C - 形成低温多晶硅薄膜晶体管的方法

Info

Publication number: CN1301539C
Application number: CNB031436684A
Authority: CN
Inventors: 陈坤宏
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2003-07-28
Filing date: 2003-07-28
Publication date: 2007-02-21
Anticipated expiration: 2023-07-28
Also published as: CN1577771A

Abstract

本发明公开一种形成低温多晶硅薄膜晶体管的方法，该方法包括：形成一多晶硅层于该衬底上；形成一栅极氧化层于该多晶硅层上；图案化该栅极氧化层与该多晶硅层，其利用光刻与蚀刻工艺完成；形成一栅极于该栅极氧化层之上；以及注入掺杂剂，其以该栅极为掩模，以形成源极与漏极。

Description

形成低温多晶硅薄膜晶体管的方法

技术领域

本发明有关一种形成低温多晶硅薄膜晶体管的工艺方法，且特别有关一种形成无光致抗蚀剂与化学溶剂残留于多晶硅上的低温多晶硅薄膜晶体管的工艺方法。

背景技术

现今平面显示器中的薄膜晶体管多以非晶硅(amorphous silicon)所制成，少数高阶产品则以电子迁移率(mobility)高的多晶硅(poly silicon)制成。多晶硅技术可容许集成更多的电子电路，因而可以降低整体产品的复杂度及重量。多晶硅工艺中，最高温度约为500℃以上，接近玻璃衬底开始软化的温度。

请参照图1A～1J，其显示一传统低温多晶硅薄膜晶体管的制作流程。首先，于图1A中，一缓冲层102、一多晶硅层104依序形成于一衬底100上，其中，多晶硅层104利用准分子激光对一非晶硅层进行结晶回火而形成；接着，再形成一具有图案的光致抗蚀剂层105于多晶硅层104之上，并以光致抗蚀剂层105为掩模，蚀刻多晶硅层104，再以化学溶剂去除残留的光致抗蚀剂后，其结构如图1B所示。

接着，参考图1C，沉积一层栅极氧化层108于缓冲层102与多晶硅层104之上，并形成一导电层于栅极氧化层108之上，利用光刻与蚀刻工艺后，形成一具有图案的栅极110。然后，于图1D中，形成一光致抗蚀剂层112于栅极110与栅极氧化层108之上，并以光致抗蚀剂层112为掩模，对衬底100注入重浓度的磷掺杂剂，而形成NMOS(N型金属氧化物半导体)晶体管的源极/漏极区104a、104b、104c与104d。

之后，于图1E中，去除残留的光致抗蚀剂层112，并以栅极层110为掩模，对衬底100注入轻浓度的磷掺杂剂，而形成NMOS晶体管的轻度掺杂区104m、104n、104x与104y。接着，于图1F中，再次形成一光致抗蚀剂层114于栅极110与栅极氧化层108之上，并以光致抗蚀剂层114为掩模，对衬底100注入重浓度的硼掺杂剂，而形成P型晶体管的源极/漏极区104i与104j。

于图1G中，先去除光致抗蚀剂层114，再形成一内层介电层116于栅极层110与栅极氧化层108之上，并形成数个开口，于内层介电层116与栅极氧化层108之中。然后，于图1H中，形成可以与源极/漏极区104a、104b、104c、104d、104i与104j电连接的电极118。

接着，于图1I中，形成一保护层120于电极层118与内层介电层116之上，并形成开口于像素区的保护层120中。最后，于图1J中，形成可以与像素区的电极118电连接的透明电极122，以完成具有低温多晶硅薄膜晶体管的工艺。

然而，高电子迁移率的多晶硅的应用，却因为图1B中，化学溶剂未能完全去除多晶硅层104上的光致抗蚀剂残留，以及多晶硅层104上的化学溶剂的残留，反而造成其迁移率的下降，而且光致抗蚀剂与化学溶剂的残留现象，更造成其它特性参数落于期望值之外，例如：临界电压(thresholdvoltage)与次临界电压升幅(sub-threshold swing)。

因此，有必要为此问题提出一解决的方法。

发明内容

有鉴于此，本发明的目的就是在于提供一种无光致抗蚀剂与化学溶剂残留于栅极上的低温多晶硅薄膜晶体管的工艺方法。

根据本发明的目的，提出一种形成一NMOS晶体管与一PMOS晶体管于一衬底上的方法，该方法至少包括：形成一缓冲层于衬底上；形成一厚度约为200～1000埃的多晶硅层于缓冲层上；形成一厚度约为500～1500埃的栅极氧化层于多晶硅层上；图案化栅极氧化层与多晶硅层，以形成对应于NMOS晶体管的第一堆叠结构与对应于PMOS晶体管的第二堆叠结构；形成一由钼、铬或钛/铝/钛的其中之一所组成的栅极于栅极氧化层之上；形成NMOS晶体管的源极与漏极，其利用一覆盖全部第二堆叠结构与至少覆盖NMOS晶体管的轻度掺杂区域的光致抗蚀剂层为掩模，并注入剂量约为1×10¹⁴dose/cm²～5×10¹⁵dose/cm²的磷掺杂剂而形成；形成NMOS晶体管的轻度掺杂区域，其利用栅极为掩模，并注入剂量约为8×10¹²dose/cm²～5×10¹³dose/cm²的磷掺杂剂而形成；以及形成PMOS(P型金属氧化物半导体)晶体管的源极与漏极，其利用一覆盖全部该第一堆叠结构的光致抗蚀剂层为掩模，并注入剂量约为1×10¹⁴dose/cm²～5×10¹⁵dose/cm²的硼掺杂剂而形成。

本发明的形成方法，更包括：形成一厚度约为2000～7000埃的内层介电层于栅极氧化层、栅极层与衬底之上；选择性地暴露NMOS晶体管与PMOS晶体管的源极、漏极与栅极；形成由钼、铬或钛/铝/钛的其中之一所组成的电极，以电连接被暴露的NMOS晶体管与PMOS晶体管的源极、漏极与栅极；形成一具有图案的保护层于内层介电层与电极之上，具有图案的保护层暴露一位于像素区的NMOS晶体管的部分电极；以及形成由铟锡氧化物所组成的透明电极，以电连接NMOS晶体管的被暴露的部分电极。

根据本发明，提供一种形成低温多晶硅薄膜晶体管的方法，该方法至少包括：提供一衬底；形成一多晶硅层于该衬底上；形成一栅极氧化层于该多晶硅层上；图案化该栅极氧化层与该多晶硅层，其利用光刻与蚀刻工艺完成；形成一栅极于该栅极氧化层之上；以及注入掺杂剂，其以该栅极为掩模，以形成源极与漏极。

根据本发明，提供一种形成一第一型晶体管与一第二型晶体管于一衬底上的方法，该方法至少包括：形成一多晶硅层于该衬底上；形成一栅极氧化层于该多晶硅层上；图案化该栅极氧化层与该多晶硅层，以形成对应于该第一型晶体管的第一堆叠结构与对应于该第二型晶体管的第二堆叠结构；形成一栅极于该栅极氧化层之上，该栅极覆盖部分该栅极氧化层；形成该第一型晶体管的源极与漏极，其利用一覆盖全部该第二堆叠结构以及至少覆盖该第一型晶体管的轻度掺杂区域的光致抗蚀剂层为掩模，并注入第一重度掺杂剂而形成；形成该第一型晶体管的轻度掺杂，其利用该栅极为掩模，并注入第一轻度掺杂剂而形成；以及形成该第二型晶体管的源极与漏极，其利用一覆盖全部该第一堆叠结构的光致抗蚀剂层为掩模，并注入第二重度掺杂剂而形成。

附图说明

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下，其中：

图1A～1J，其显示一传统低温多晶硅薄膜晶体管的制作流程；以及

图2A～2J，其显示本发明的低温多晶硅薄膜晶体管的制作流程。

附图中的附图标记说明如下：

100：衬底 102：缓冲层

104：多晶硅层

104a、104b、104c、104d、104i、104j：源极/漏极区

104m、104n、104x、104y：轻度掺杂区

105：光致抗蚀剂层 108：栅极氧化层

110：栅极 112：光致抗蚀剂层

114：光致抗蚀剂层 116：内层介电层

118：电极 120：保护层

122：透明电极 200：衬底

202：缓冲层 204：多晶硅层

204a、204b、204c、204d、204i、204j：源极/漏极区

204m、204n、204x、204y：轻度掺杂区

205：光致抗蚀剂层 208：栅极氧化层

210：栅极 212：光致抗蚀剂层

214：光致抗蚀剂层 216：内层介电层

218：电极 220：保护层

222：透明电极

具体实施方式

本发明提供一解决因光致抗蚀剂残留与化学残留所造成产品品质下降的问题。

请参照图2A～2J，其显示本发明的低温多晶硅薄膜晶体管的制作流程。首先，于图2A中，一缓冲层202、一多晶硅层204，依序形成于一衬底200上，其中，衬底200可为玻璃或塑料材质，而多晶硅层204的厚度约为200～1000埃，且利用准分子激光，对一形成于缓冲层202上的非晶硅层进行结晶回火而形成。缓冲层202可为氧化硅或氮化硅所构成。

接着，在还未对多晶硅层204进行图案化之前，一栅极氧化层208直接形成于多晶硅层204上，栅极氧化层208的厚度约为500～1500埃之间，且其材质可为二氧化硅。接着，利用光刻工艺，形成一具有图案的光致抗蚀剂层205于多晶硅层204之上，并以光致抗蚀剂层205为掩模，依序蚀刻栅极氧化层208与多晶硅层204，再以化学溶剂去除残留在栅极氧化层208之上的光致抗蚀剂后，得到如图2B所示的结构。其中，左方两个堆叠结构用以形成一CMOS晶体管，而右方的堆叠结构用以形成一像素区中的NMOS晶体管。

值得注意的是，由于形成栅极氧化层208与形成多晶硅层204之间，并无其它工艺步骤，例如：光致抗蚀剂层的形成，或是利用化学溶剂所进行的光致抗蚀剂层的移除，因此，栅极氧化层208与多晶硅层204之间，既不会有光致抗蚀剂层的残留，亦不会有化学溶剂的残留，此种改善，对后续所完成的低温多晶硅薄膜晶体管的品质，将有很大的助益。

接着，参考图2C，沉积一导电层于整个衬底200之上，并利用光刻与蚀刻工艺，形成栅极210，栅极210可由钼(Mo)、铬(Cr)与钛/铝/钛所组成。然后，于图2D中，藉由光刻工艺，形成一具有图案的光致抗蚀剂层212于衬底210之上，光致抗蚀剂层212裸露CMOS晶体管的NMOS晶体管区域的漏极/源极区域、与像素区域的NMOS晶体管区域的漏极/源极区域，而覆盖其它区域。之后，则以光致抗蚀剂层212为掩模，对衬底200注入重浓度的磷掺杂剂，其剂量约为1×10¹⁴dose/cm²～5×10¹⁵dose/cm²，以形成NMOS晶体管的源极/漏极区204a、204b、204c与204d。

之后，于图2E中，去除残留的光致抗蚀剂层212，并直接以栅极210为掩模，对衬底200注入轻浓度的磷掺杂剂，其剂量约为8×10¹²dose/cm²～5×10¹³dose/cm²，而形成N型晶体管的轻度掺杂区204m、204n、204x与204y。接着，于图2F中，再次藉由光刻工艺，形成一具有图案的光致抗蚀剂层214于衬底210之上，光致抗蚀剂层214完全覆盖CMOS晶体管的NMOS晶体管区域，以及像素区域的NMOS晶体管区域，且不覆盖CMOS晶体管的PMOS晶体管区域。并以光致抗蚀剂层214为掩模，对衬底200注入重浓度的硼掺杂剂，其剂量约为1×10¹⁴dose/cm²～5×10¹⁵dose/cm²，以形成PMOS晶体管的源极/漏极区204i与204j。

接着，于图2G中，先去除光致抗蚀剂层214，再形成一内层介电层216于整个衬底200之上，并利用光刻与蚀刻工艺，形成数个开口，于内层介电层216与栅极氧化层208之中，内层介电层216可由二氧化硅组成，其厚度约为2000～7000埃。然后，于图2H中，形成一导电层于内层介电层216之上，并填满位于内层介电层216与栅极氧化层208之中的开口，再利用光刻与蚀刻工艺，形成可以与栅极210以及源极/漏极区204a、204b、204c、204d、204i与204j的部分，电连接的电极218。此实施例所显示的为电极218与源极/漏极区204a、204b、204c、204d、204i与204j电连接的情形。

接着，于图2I中，形成一保护层220于电极218与内层介电层216之上，并利用光刻与蚀刻工艺，形成开口于像素区的保护层220中。最后，于图2J中，形成由铟锡氧化物(ITO)所组成的导电层于保护层220之上，并填满保护层220之中的开口，再利用光刻与蚀刻工艺，形成可以与像素区的电极218电连接的透明电极222，以完成具有低温多晶硅薄膜晶体管的工艺。

本发明上述实施例所公开的工艺方法，可以避免因多晶硅层204上的光致抗蚀剂残留，以及多晶硅层204上的化学溶剂残留，所造成低温多晶硅晶体管的迁移率(mobility)的下降，以及造成低温多晶硅晶体管的临界电压(threshold voltage)与次临界电压升幅(sub-threshold swing)等特性参数，落于期望值之外。因此，本发明所提供的工艺方法，可以提高平面显示器产品的品质。

综上所述，虽然本发明已以一优选实施例公开如上，但是其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围的情况下，可作各种更动与润饰，因此本发明的保护范围应以权利要求所确定的为准。

Claims

1.一种形成低温多晶硅薄膜晶体管的方法，该方法至少包括：

提供一衬底；

形成一多晶硅层于该衬底上；

形成一栅极氧化层于该多晶硅层上；

图案化该栅极氧化层与该多晶硅层，其利用光刻与蚀刻工艺完成；

形成一栅极于该栅极氧化层之上；以及

注入掺杂剂，其以该栅极为掩模，以形成源极与漏极。

2.如权利要求1所述的方法，其中该形成一多晶硅步骤之前，还包括形成一缓冲层于该衬底上的步骤。

3.如权利要求1所述的方法，其中该多晶硅层的厚度为200～1000埃。

4.如权利要求1所述的方法，其中该栅极氧化层的厚度为500～1500埃。

5.如权利要求1所述的方法，其中该栅极为钼、铬或钛/铝/钛的其中之一所组成。

6.如权利要求1所述的方法，其中该注入掺杂剂的剂量为1×10¹⁴dose/cm²～5×10¹⁵dose/cm²。

7.一种形成一第一型晶体管与一第二型晶体管于一衬底上的方法，该方法至少包括：

形成一多晶硅层于该衬底上；

形成一栅极氧化层于该多晶硅层上；

图案化该栅极氧化层与该多晶硅层，以形成对应于该第一型晶体管的第一堆叠结构与对应于该第二型晶体管的第二堆叠结构；

形成一栅极于该栅极氧化层之上，该栅极覆盖部分该栅极氧化层；

形成该第一型晶体管的源极与漏极，其利用一覆盖全部该第二堆叠结构以及至少覆盖该第一型晶体管的轻度掺杂区域的光致抗蚀剂层为掩模，并注入第一重度掺杂剂而形成；

形成该第一型晶体管的轻度掺杂，其利用该栅极为掩模，并注入第一轻度掺杂剂而形成；以及

形成该第二型晶体管的源极与漏极，其利用一覆盖全部该第一堆叠结构的光致抗蚀剂层为掩模，并注入第二重度掺杂剂而形成。

8.如权利要求7所述的方法，其中该形成一多晶硅步骤之前，还包括形成一缓冲层于该衬底上的步骤。

9.如权利要求7所述的方法，于该形成第二型晶体管的源极与漏极步骤之后，还包括：

形成一内层介电层于该栅极氧化层、该栅极与该衬底之上；

选择性地暴露该第一型晶体管与该第二型晶体管的源极、漏极与栅极；以及

形成电极以电连接被暴露的该第一型晶体管与该第二型晶体管的源极、漏极与栅极。

10.如权利要求9所述的方法，其中该内层介电层的厚度为2000～7000埃。

11.如权利要求9所述的方法，其中该电极为钼、铬或钛/铝/钛的其中之一所组成。

12.如权利要求9所述的方法，于该形成电极步骤之后，还包括：

形成一具有图案的保护层于该内层介电层与该电极之上，该具有图案的保护层暴露一位于像素区的第一型晶体管的部分电极；以及

形成透明电极以电连接第一型晶体管的被暴露的部分电极。

13.如权利要求12所述的方法，其中该透明电极为铟锡氧化物所组成。

14.如权利要求7所述的方法，其中该多晶硅层的厚度为200～1000埃。

15.如权利要求7所述的方法，其中该栅极氧化层的厚度为500～1500埃。

16.如权利要求7所述的方法，其中该栅极为钼、铬或钛/铝/钛的其中之一所组成。

17.如权利要求7所述的方法，其中该第一重度掺杂剂的剂量为1×10¹⁴dose/cm²～5×10¹⁵dose/cm²。

18.如权利要求7所述的方法，其中该第一轻度掺杂剂的剂量为8×10¹²dose/cm²～5×10¹³dose/cm²。

19.如权利要求7所述的方法，其中该第二重度掺杂剂的剂量为1×10¹⁴dose/cm²～5×10¹⁵dose/cm²。

20.如权利要求7所述的方法，其中该第一型晶体管为NMOS晶体管，该第二型晶体管为PMOS晶体管。