CN1309031C - 抑制半导体器件的短沟道效应的方法 - Google Patents
抑制半导体器件的短沟道效应的方法 Download PDFInfo
- Publication number
- CN1309031C CN1309031C CNB021053332A CN02105333A CN1309031C CN 1309031 C CN1309031 C CN 1309031C CN B021053332 A CNB021053332 A CN B021053332A CN 02105333 A CN02105333 A CN 02105333A CN 1309031 C CN1309031 C CN 1309031C
- Authority
- CN
- China
- Prior art keywords
- source
- semiconductor device
- short
- channel effect
- pouch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种抑制半导体器件的短沟道效应的方法，此方法首先提供一基底，并且基底上形成一栅极结构。接着在栅极结构两侧的基底中形成一源极/漏极延伸区与一源极/漏极区。之后，紧接着进行一口袋型离子注入步骤，以在源极/漏极延伸区的底下形成一口袋型掺杂区。在形成源极/漏极延伸区、源极/漏极区以及口袋型掺杂区之后，进行一快速热制作工艺。
Description
技术领域
本发明是有关于一种抑制半导体器件的短沟道效应(ShortChannel Effect)的方法，且特别是有关于一种利用口袋型离子注入步骤(Pocket Implantation)以抑制半导体器件的短沟道效应的方法。
背景技术
随着集成电路集成度的日益提升，半导体器件和尺寸亦随之缩小。当金氧半导体(Metal Oxide Semiconductor，MOS)晶体管的尺寸缩小时，其沟道长度亦必须随之缩小。然而，MOS晶体管的沟道尺寸不能无限制的缩减。当其长度缩小到某一定的程度时，各种因沟道长度变小而衍生的问题便会发生，这个现象便称为短沟道效应。而所谓的短沟道效应除了会造成器件启始电压(Vt)下降以与门极电压(Vg)对MOS晶体管的控制发生问题之外，另一热电子效应的现象也将随着沟道尺寸的缩短而影响MOS晶体管的操作。公知对于抑制半导体器件的短沟道效应的方法已有许多研究，其中一种就是利用于源极/漏极延伸区的底下形成一反态的掺杂区，以抑制短沟道效应。其详细的叙述如下。
图1A至图1E所示，其绘示为公知一种半导体器件的制造流程剖面示意图。
请参照图1A，首先提供一基底100。接着在基底100上形成一栅极结构106，其中此栅极结构106包括一栅氧化层102与一栅极导电层104。之后，以栅极结构106为注入罩幕，进行一离子注入步骤107，以在栅极结构106两侧的基底100中形成一源极/漏极延伸区108。
接着，请参照图1B，在栅极结构106的侧壁上形成一间隙壁110。并且以间隙壁110与栅极结构106为注入罩幕，进行一离子注入步骤111，以在间隙壁110两侧的基底100中形成一源极/漏极区112。
之后，请参照图1C，进行一第一热制作工艺。其中，第一热制作工艺针对源极/漏极延伸区108与源极/漏极区112所进行的一退火步骤，借此以修补于进行离子注入步骤107、111时所造成的晶格缺陷。
然后，请参照图1D，进行一口袋型离子注入步骤(PocketImplantation，又称为Halo Implantation)114，以在源极/漏极延伸区108的底下形成一口袋型掺杂区116。其中，口袋型掺杂区116中所注入的离子型态为与源极/漏极延伸区108及源极/漏极区112中所掺杂的离子型态相反，用以抑制半导体器件和短沟道效应。对于一N沟道金氧半导体(NMOS)晶体管而言，公知方法中通常是使用硼(Boron)离子掺杂于口袋型掺杂区116。
接着，请参照图1E，进行一第二热制作工艺。其中，第二热制作工艺针对口袋型掺杂区116所进行的一退火步骤，借此以修补于进行口袋型离子注入步骤114时所造成的晶格缺陷。
虽然公知对于抑制半导体器件的短沟道效应的方法已有许多研究，其中一种就是如上所述的利用于源极/漏极延伸区的底下形成一反态的掺杂区，借此以抑制短沟道效应。然而，在公知的方法中，并无提及有关凭借减低口袋型掺杂区中的离子扩散现象，可有效的抑制短沟道效应的方法。
再者，在上述抑制半导体器件的短沟道效应的方法中，其于形成源极/漏极延伸区与源极/漏极区之后所进行的第一热制作工艺，将会修补于离子注入步骤时所造成的晶格缺陷。如此一来，后续在形成口袋型掺杂区之后所进行的第二热制作工艺，将使口袋型掺杂区中所掺杂的离子产生扩散。
另外，公知对于NMOS晶体管而言，在口袋型掺杂区中所掺杂的离子通常是使用硼离子，借此以抑制短沟道效应。然而，由于硼离子在硅晶格之中仍扩散的相当快。因此，对于抑制短沟道效应的功效实在有限。
发明内容
因此，本发明的目的就是提供一种抑制半导体器件的短沟道效应的方法，其利用减少口袋型掺杂区中离子扩散的情形，以抑制半导体器件的短沟道效应。
本发明的另一目的是提供一种抑制半导体器件的短沟道效应的方法，以使口袋型掺杂区中的离子不会因后续所进行的热制作工艺而产生扩散。
本发明提出一种抑制半导体器件的短沟道效应的方法，此方法首先提供一基底，并且在此基底上形成一栅极结构。接着，以栅极结构为注入罩幕进行一第一离子注入步骤，以在栅极两侧的基底中形成一源极/漏极延伸区。其中，第一离子注入步骤所注入的离子可以是锑(Antimony)离子或砷(Arsenic)离子。之后，在栅极结构的侧壁上形成一间隙壁，并且以栅极结构与其两侧的间隙壁为注入罩幕，进行一第二离子注入步骤，以在间隙壁两侧的基底中形成一源极/漏极区。在形成源极/漏极延伸区与源极/漏极区之后，紧接着进行一口袋型离子注入步骤，以在源极/漏极延伸区的底下形成一口袋型掺杂区。其中，此口袋型离子注入步骤所注入的离子为铟(Indium)离子。在形成口袋型掺杂区之后，进行一快速热制作工艺，其同时对源极/漏极延伸区、源极/漏极区以及口袋型掺杂区所进行一退火步骤。
本发明的抑制半导体器件的短沟道效应的方法，由于在形成源极/漏极延伸区与源极/漏极区之后并未进行一热制作工艺，因此在离子注入步骤中所造成的晶格缺陷并未被修补。而此晶格缺陷会使后续口袋型掺杂区中的杂质陷于其中，因此可降低口袋型掺杂区中的离子因后续所进行的热制作工艺而产生的扩散现象。
本发明的抑制半导体器件的短沟道效应的方法，其于口袋型掺杂区中所注入的离子以铟离子来取代公知的硼离子。由于铟离子较硼离子重，扩散的速度会比较慢，因此，可有效的减低口袋型掺杂区扩散的现象。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1A至图1E为公知一种半导体器件的制造流程剖面示意图；
图2A至图2C是依照本发明一较佳实施例的半导体器件的制造流程剖面示意图。
标号说明：
100、200：基底 102、202：栅氧化层
104、204：栅极导电层 106、206：栅极结构
107、207：离子注入步骤 108、208：源极/漏极延伸区
110、210：间隙壁 111、211：离子注入步骤
112、212：源极/漏极区 114、214：口袋型离子注入步骤
116、216：掺杂区
具体实施方式
图2A至图2C，其绘示为依照本发明一较佳实施例的半导体器件的制造流程剖面示意图。
请参照图2A，首先提供一基底200。其中，基底200例如是一P型硅基底。接着，在基底200上形成一栅极结构206，其中栅极结构206包括一栅氧化层202与一栅极导电层204。且栅极导电层204的材质例如是多晶硅。
之后，以栅极结构206为注入罩幕，进行一离子注入步骤207，以在栅极结构206两侧的基底200中形成一源极/漏极延伸区208。其中，源极/漏极延伸区208中所注入的离子为一N型杂质。此N型杂质例如是锑离子或砷离子。而离子注入步骤207的离子注入能量例如为10keV左右。离子注入步骤207的离子注入剂量例如为3×1014/cm2左右。
之后，请参照图2B，在栅极结构206的侧壁上形成一间隙壁210。其中形成间隙壁210的方法例如是先在基底200上形成一共形的介电层，之后回蚀刻此共形的介电层而形成。
接着，以栅极结构206与间隙壁210为注入罩幕，进行一离子注入步骤211，以在间隙壁210两侧的基底200中形成一源极/漏极区212。其中，源极/漏极区212中所注入的离子与源极/漏极延伸区208中所注入的离子相同，如前所述，源极/漏极区212中所注入的离子例如是锑离子或砷离子。
然后，请参照图2C，在形成源极/漏极延伸区208与源极/漏极区210之后，紧接着进行一口袋型离子注入步骤214，以在源极/漏极延伸区208底下形成一口袋型掺杂区216。其中，口袋型掺杂区216中所掺杂的离子为一P型杂质。在本实施例中，口袋型掺杂区216中所掺杂的离子为铟离子。而口袋型离子注入步骤214之注入能量例如为600keV左右。口袋型离子注入步骤214的注入剂量例如为1×1013/cm2左右。口袋型离子注入步骤214的注入角度例如为30度左右。
在形成口袋型掺杂区216之后，进行一热制作工艺，此热制作工艺同时对源极/漏极延伸区208、源极/漏极区212以及口袋型掺杂区216所进行一退火步骤，借此以修补于上述的离子注入步骤207、211、214所造成的晶格缺陷。其中，此热制作工艺例如是一快速热制作工艺，且其于摄氏900度的温度条件下进行10秒钟。
由于本发明在形成源极/漏极延伸区208与源极/漏极区212之后，并未进行一热制作工艺。因此，在形成源极/漏极延伸区208与源极/漏极区212时的离子注入步骤207、211，其所造成的晶格缺陷并未被修补。而当后续于形成口袋型掺杂区216时，由于所注入的铟离子会陷于上述的晶格缺陷之中，因此，当后续在进行热制作工艺时，就可有效的抑制铟离子的扩散。
另外，由于本实施例于口袋型掺杂区216中所掺杂的P型杂质为铟离子，由于铟离子较公知硼离子重，铟离子的扩散速率较硼离子慢，因此以铟离子取代硼离子作为口袋型掺杂区216中的杂质，可使减低口袋型掺杂区216的扩散现象。
综合以上所述，本发明具有下列优点：
1.本发明的抑制半导体器件的短沟道效应的方法，由于在形成源极/漏极延伸区与源极/漏极区之后并未进行一热制作工艺，因此于离子注入步骤中所造成的晶格缺陷并未被修补。而此晶格缺陷会使后续口袋型掺杂区中的杂质陷于其中，因此可降低口袋型掺杂区中的离子因后续所进行的热制作工艺而产生的扩散现象。
2.本发明的抑制半导体器件的短沟道效应的方法，其于口袋型掺杂区中所注入的离子以铟离子来取代公知的硼离子。由于铟离子较硼离子重，扩散的速度会比较慢，因此，可有效的减低口袋型掺杂区扩散的现象。
虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (20)
1.一种抑制半导体器件的短沟道效应的方法，其特征在于：包括下列步骤：
在一基底上形成一栅极结构；
在该栅极结构两侧的该基底中形成一源极/漏极延伸区与一源极/漏极区，并于该栅极结构侧壁形成间隙壁；
于该源极/漏极延伸区、该源极/漏极区以及该间隙壁形成之后，进行一口袋型离子注入步骤，以在该源极/漏极延伸区的底下形成一口袋型掺杂区；
进行一快速热制作工艺，以使该源极/漏极延伸区、该源极/漏极区与该口袋型掺杂区进行一退火步骤。
2.如权利要求1所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该源极/漏极延伸区与该源极/漏极区中所注入的杂质为一N型杂质。
3.如权利要求2所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该N型杂质选自锑离子与砷离子其中之一。
4.如权利要求2所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中形成该源极/漏极延伸区的一离子注入能量为10keV。
5.如权利要求2所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中形成该源极/漏极延伸区的一离子注入剂量为3×1014/cm2。
6.如权利要求1所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该口袋型掺杂区中所掺杂的杂质为一P型杂质。
7.如权利要求6所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该P型杂质包括铟离子。
8.如权利要求7所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该口袋型离子注入步骤的一注入能量为60keV。
9.如权利要求7所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该口袋型离子注入步骤的一注入剂量为1×1013/cm2。
10.如权利要求7所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该口袋型离子注入步骤的一注入角度为30度。
11.如权利要求1所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该快速热制作工艺于摄氏900度的温度条件下进行10秒钟。
12.一种抑制半导体器件的短沟道效应的方法，包括下列步骤：
在一基底上形成一栅极结构；
以该栅极结构为罩幕进行一第一离子注入步骤，以在该基底中形成一源极/漏极延伸区；
在该栅极结构的侧壁形成一间隙壁；
以该间隙壁为罩幕进行一第二离子注入步骤，以形成一源极/漏极区；
在形成该源极/漏极延伸区与该源极/漏极区之后，进行一口袋型离子注入步骤，以在该源极/漏极延伸区的底下形成一口袋型掺杂区；
在形成该口袋型掺杂区之后，进行一快速热制作工艺，以使该源极/漏极延伸区、该源极/漏极区与该口袋型掺杂区进行一退火步骤。
13.如权利要求12所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该源极/漏极延伸区与该源极/漏极区中所注入的离子选自锑离子与砷离子其中之一。
14.如权利要求12所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该第一离子注入步骤的一注入能量为10keV。
15.如权利要求12所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该第一离子注入步骤的一注入剂量为3×1014/cm2。
16.如权利要求12所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该口袋型掺杂区中所注入的离子包括铟离子。
17.如权利要求16所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该口袋型离子注入步骤的一注入能量为60keV。
18.如权利要求16所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该口袋型离子注入步骤的一注入剂量为1×1013/cm2。
19.如权利要求16所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该口袋型离子注入步骤的一注入角度为30度。
20.如权利要求12所述的抑制半导体器件的短沟道效应的方法，其特征在于：其中该快速热制作工艺于摄氏900度的温度条件下进行10秒钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021053332A CN1309031C (zh) | 2002-02-25 | 2002-02-25 | 抑制半导体器件的短沟道效应的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021053332A CN1309031C (zh) | 2002-02-25 | 2002-02-25 | 抑制半导体器件的短沟道效应的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1441468A CN1441468A (zh) | 2003-09-10 |
| CN1309031C true CN1309031C (zh) | 2007-04-04 |
Family
ID=27768449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021053332A Expired - Fee Related CN1309031C (zh) | 2002-02-25 | 2002-02-25 | 抑制半导体器件的短沟道效应的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1309031C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866837B (zh) * | 2009-04-17 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 离子扩散及半导体器件形成的方法 |
| CN102087962B (zh) * | 2009-12-04 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 离子扩散及半导体器件形成的方法 |
| CN104409500B (zh) * | 2014-11-11 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 射频ldmos及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US620782A (en) * | 1899-03-07 | Carpet-fastener | ||
| US5837587A (en) * | 1991-09-30 | 1998-11-17 | Sgs-Thomson Microelectronics, Inc. | Method of forming an integrated circuit device |
| US6232166B1 (en) * | 1998-11-06 | 2001-05-15 | Advanced Micro Devices, Inc. | CMOS processing employing zero degree halo implant for P-channel transistor |
-
2002
- 2002-02-25 CN CNB021053332A patent/CN1309031C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US620782A (en) * | 1899-03-07 | Carpet-fastener | ||
| US5837587A (en) * | 1991-09-30 | 1998-11-17 | Sgs-Thomson Microelectronics, Inc. | Method of forming an integrated circuit device |
| US6232166B1 (en) * | 1998-11-06 | 2001-05-15 | Advanced Micro Devices, Inc. | CMOS processing employing zero degree halo implant for P-channel transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1441468A (zh) | 2003-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000069811A (ko) | 임계전압을 승압하는 웰 부스팅 | |
| KR970000536B1 (ko) | 전계(電界)효과 트랜지스터 및 그 제조방법 | |
| CN1135634C (zh) | 高速/高性能金属氧化物半导体晶体管及其制造方法 | |
| EP0419128A1 (en) | Silicon MOSFET doped with germanium to increase lifetime of operation | |
| CN1674300A (zh) | 沟道中具浅锗注入区的晶体管 | |
| CN1885557A (zh) | 半导体元件及形成半导体元件的方法 | |
| CN1720607A (zh) | 含有掺杂高－k侧壁隔片的场效应晶体管的漏极/源极延伸结构 | |
| CN1423837A (zh) | 用单附加掩模注入操作制造双阈值电压n沟道和p沟道mosfet的方法 | |
| US4994869A (en) | NMOS transistor having inversion layer source/drain contacts | |
| US20050064645A1 (en) | Method of making adaptive negative differential resistance device | |
| US6380041B1 (en) | Semiconductor with laterally non-uniform channel doping profile and manufacturing method therefor | |
| US20040102013A1 (en) | Codoping of source drains using carbon or fluorine ion implants to improve polysilicon depletion | |
| CN103903986A (zh) | 栅介质层的制作方法 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| CN1176493A (zh) | 半导体集成电路装置及其制造方法 | |
| CN1309031C (zh) | 抑制半导体器件的短沟道效应的方法 | |
| US20030139025A1 (en) | Method of forming a MOS transistor with improved threshold voltage stability | |
| US6410393B1 (en) | Semiconductor device with asymmetric channel dopant profile | |
| CN100342506C (zh) | 采用两次离子注入的高操作电压双扩散漏极mos器件 | |
| US20040014294A1 (en) | Method of forming high voltage junction in semiconductor device | |
| US20130026569A1 (en) | Methods and apparatus related to hot carrier injection reliability improvement | |
| JPH10341017A (ja) | Ｍｉｓトランジスタの製造方法 | |
| CN1203541C (zh) | 深亚微米cmos沟道及源漏制造技术中的工艺集成方法 | |
| US7157357B2 (en) | Methods of forming halo regions in NMOS transistors | |
| US7358168B2 (en) | Ion implantation method for forming a shallow junction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070404 Termination date: 20210225 |