CN100342506C - 采用两次离子注入的高操作电压双扩散漏极mos器件 - Google Patents
采用两次离子注入的高操作电压双扩散漏极mos器件 Download PDFInfo
- Publication number
- CN100342506C CN100342506C CNB2004100177718A CN200410017771A CN100342506C CN 100342506 C CN100342506 C CN 100342506C CN B2004100177718 A CNB2004100177718 A CN B2004100177718A CN 200410017771 A CN200410017771 A CN 200410017771A CN 100342506 C CN100342506 C CN 100342506C
- Authority
- CN
- China
- Prior art keywords
- ion
- ion concentration
- district
- drain electrode
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000002347 injection Methods 0.000 title claims abstract description 16
- 239000007924 injection Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 150000002500 ions Chemical group 0.000 claims description 80
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种采用两次离子注入的高操作电压双扩散漏极MOS器件，至少包括在半导体衬底上的栅极、源极和漏极，其中源极和栅极之间、以及漏极和栅极之间分别包括一个双扩散漏极区，每个双扩散漏极区至少包含有一个第一离子浓度区和一个第二离子浓度区，且第一离子浓度区位于所述双扩散漏极区的底部、第二离子浓度区位于所述双扩散漏极区的上部；第一离子浓度区的离子浓度低于所述第二离子浓度区的离子浓度；本发明利用垂直双扩散技术在DDD区的不同深度形成不同浓度的扩散区，进而增加结击穿电压，同时降低沟道阻值从而提高沟道导通电流以用做集成电路的高压器件，解决了现有技术中器件高击穿电压和低导通电流之间的矛盾。
Description
技术领域
本发明涉及半导体制造技术领域，尤其是一种采用两次离子注入的高操作电压双扩散漏极金属-氧化物-半导体(Metal-Oxide-Semiconductor，MOS)器件及其制造方法。
背景技术
随着液晶显示器(Liquid Crystal Display，LCD)的大量应用及高速发展，对其中的关键部件MOS器件也提出了更高的要求，目前用于LCD驱动电路中的MOS器件所面临的一个主要问题是：如何在保持较高击穿电压的同时还能获得较大的工作电流。
上述MOS器件一般采用漏极延伸式(Extended Drain)技术，为了提高击穿电压，使用一次高能DDD注入的方法在MOS元件的源极和漏极中制造一个双扩散漏极(DDD，double diffused drain)区。为了能够更加清楚地说明问题，还是让我们先回顾一下上述DDD MOS的制作过程。
如图1A-1D所示是根据现有技术的N沟道DDD MOS器件制造过程示意图，第一步，如图1A所示，在抛光的P+硅衬底100上生长一层薄的热氧化层垫层101和氮化硅层102，利用抗蚀剂103做为掩膜定义有源区104。第二步，如图1B所示，刻蚀未被抗蚀剂覆盖的氮化硅层102，在剥除抗蚀剂后将晶片置入氧化炉管；在氮化硅被去除掉的区域生长场氧化层105，随后除去有源极104之上的氧化硅-二氧化硅的组合物，再生长一层薄的栅绝缘层106。第三步形成栅极，如图1C所示，在栅绝缘层106上先沉积一层多晶硅，再用磷的扩散或离子注入，将多晶硅变为高浓度掺杂，然后完成栅极107图形。第四步形成源极110和漏极120，即所说的DDD技术，如图1D所示，在栅极图形完成后，栅极可用作掩膜，然后以高能量将诸如砷离子的n+离子注入形成源极DDD区110和漏极DDD区120。
再接下去是金属化及后续工艺，因与本发明内容关系不大，故从略。
但是，现有技术的DDD MOS器件不能尽如人意，因为仅仅使用一次高能DDD注入的方法制造DDD区，由于很深的DDD赶进处理而不能得到较高的驱动电流。所以在需要使用驱动电流较大的电路，比如目前的LCD驱动电路中，急需一种既能保持较高击穿电压还能获得较大的工作电流的MOS器件。
发明内容
为克服现有技术的缺点，本发明的一个目的是提供一种采用两次离子注入的高操作电压双扩散漏极MOS器件及其制作方法，与传统的DDDMOS器件相比，既能够获得较高的驱动电流又可保持较高的结击穿电压。
为了实现上述目的，本发明的技术方案如下：
一种采用两次离子注入的高操作电压双扩散漏极MOS器件的制作方法，主要包括如下步骤：
a.顺序地在半导体衬底上形成场氧化层、栅绝缘层和栅极；
b.利用所述栅极作为离子注入掩膜，向MOS器件的源极和漏极进行第一次离子注入，在所述双扩散漏极区形成第一离子浓度区；
c.利用所述栅极作为离子注入掩膜，向MOS器件的源极和漏极进行第二次离子注入，在所述双扩散漏极区形成第二离子浓度区。
d.执行退火制程；
e.进行金属化及后续工艺。
上述MOS器件至少包括在半导体衬底上的栅极、源极、和漏极，其中所述源极和漏极位于所述栅极两侧，在所述源极和所述栅极之间、以及所述漏极和所述栅极之间分别包括一个双扩散漏极区，其中每个双扩散漏极区至少包含有一个第一离子浓度区和一个第二离子浓度区，且第一离子浓度区位于所述双扩散漏极区的底部、第二离子浓度区位于所述双扩散漏极区的上部；第一离子浓度区的离子浓度低于所述第二离子浓度区的离子浓度。
本发明是利用垂直双扩散技术在DDD区的不同深度形成不同浓度的扩散区，进而增加结击穿电压，同时降低沟道阻值从而提高沟道导通电流以用做集成电路的高压器件，解决了现有技术中器件高击穿电压和低导通电流之间的矛盾。
附图说明
图1A-1D是根据现有技术的N沟道DDD MOS器件制造过程示意图；
图2A-2D是根据本发明的N沟道DDD MOS器件制造过程示意图。
具体实施方式
以下参考附图对本发明的实施例进行详细的描述。本发明并不局限于下述实施例，在不脱离所附加的权利要求中确定的本发明的精神和范围的情况下，可以对本发明进行各种变化和替换。提供本发明的实施例是为了让本领域的技术人员更全面地了解本发明，并且为了说明的方便，在下述实施例中省略了半导体领域中一些众所周知的技术。
参考图2A-2D是根据本发明的N沟道DDD MOS器件制造过程示意图，应当理解，为了表述的清晰，附图中的元件是示意性的，而不是按比例画出的。还应当认识到，通过在所示出的全部搀杂/扩散区域中使用相应类型的注入离子，也可以实现P沟道MOS场效应管。
本发明的N沟道DDD MOS场效应晶体管的制作步骤如下：
第一步，如图2A所示，在抛光的P+硅衬底200上生长一层薄的热氧化层垫层201和氮化硅层202，利用抗蚀剂203做为掩膜定义有源区204。
第二步，如图2B所示，刻蚀未被抗蚀剂覆盖的氮化硅层202，在剥除抗蚀剂后将晶片置入氧化炉管；在氮化硅被去除掉的区域生长场氧化层205，随后除去有源区202之上的氧化硅-二氧化硅的组合物，再生长一层薄的栅绝缘层206。
第三步形成栅极，如图2C所示，在栅绝缘层206上先沉积一层多晶硅，再用磷的扩散或离子注入，将多晶硅变为高浓度掺杂，然后完成栅极207图形。
但是，本发明与以往技术的不同之处在于DDD区的制作，请看第四步，如图2D所示，本发明在栅极图形207完成后，接着利用栅极207作为离子注入掩膜进行第一次离子注入，将N型杂质离子(诸如磷离子)注入半导体衬底200中，形成漏极延伸区210和源极延伸区220，其中，该第一次离子注入为高能量低浓度离子注入，注入能量为200-300KeV，注入浓度为2.0-8.0E12/cm2；然后，再进行第二次离子注入，该第二次离子注入为低能量高浓度离子注入，形成两个高浓度扩散区：漏极扩散区211和源极扩散区221；该第二次离子注入的参数为：注入能量为35-45KeV，注入浓度为0.5-2.0E13/cm2。图中实线箭头表示第一次离子注入，而虚线箭头表示第二次离子注入。
第五步，当完成上述两次注入杂质离子后，再执行退火过程，退火步骤的参数为温度为1000℃，持续时间10-20分钟。
同样，本发明再接下去还包括源极/漏极区域离子植入、制作接触窗以及金属化等后续工艺，但因与本发明关联不大，故在此不再赘述。
最后形成具有双离子浓度DDD区的MOS器件，如图2D同时也可看作是本发明的N沟道DDD MOS器件的截面示意图，可看到，其中的漏极DDD区下部210和源极DDD区下部220由于第一次注入离子的能量较高，扩散范围较大，延伸到栅极之下，并且扩散的深度也很深，从而增加了结深，提高了MOS器件的击穿电压。而漏极DDD区上部211和源极DDD区上部221由于第二次注入离子的能量较低而浓度较高，所以内注入的离子较浅而靠近源漏极表层，但其离子浓度较高，目的在于通过杂质离子降低源/漏极附近的方块电阻，从而在给定源漏极间电压的情况下，提高源极和漏极间的驱动电流。
本发明利用二次注入不同能量、不同浓度的杂质离子，以获得DDD区内部在垂直方向上有不同浓度分布的区域，从而达到了既能保持较高击穿电压同时还能获得较大的工作电流的目的。
此外，还需说明的是，虽然本实施例是以P型半导体基底N型沟道的MOS管为例，但是正如本领域的技术人员应该知道的，本发明的方法也同样适用于N型半导体基底P型沟道的MOS管，区别只是其注入离子是使用诸如硼(B)离子的P型杂质离子。
尽管本发明是参照其特定的优选实施例来描述的，但本领域的技术人员应该理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以对其进行形式和细节的各种修改。
Claims (9)
1.一种采用两次离子注入的高操作电压双扩散漏极MOS器件的制作方法，该MOS器件至少包括在半导体衬底上的栅极、源极、和漏极，其中所述源极和漏极位于所述栅极两侧，在所述源极和所述栅极之间、以及所述漏极和所述栅极之间分别包括一个双扩散漏极区；其特征是：该方法至少包括如下步骤：
a.顺序地在半导体衬底上形成场氧化层、栅绝缘层和栅极；
b.利用所述栅极作为离子注入掩膜，向MOS器件的源极和漏极进行第一次离子注入，在所述双扩散漏极区形成第一离子浓度区；
c.利用所述栅极作为离子注入掩膜，向MOS器件的源极和漏极进行第二次离子注入，在所述双扩散漏极区形成第二离子浓度区；
所述第一离子浓度区位于所述双扩散漏极区的底部，所述第二离子浓度区位于所述双扩散漏极区的上部，所述第一次离子注入的离子浓度低于所述第二次离子注入的离子浓度。
2.如权利要求1所述的方法，其特征是：该方法在步骤c之后还包括：
d.执行退火制程；
e.进行金属化及后续工艺。
3.如权利要求1所述的方法，其特征是：
所述第一次离子注入的参数为：注入能量为200-300KeV，注入浓度为2.0-8.0E12/cm2；
所述第二次离子注入的参数为：注入能量为35-45KeV，注入浓度为0.5-2.0E13/cm2。
4.如权利要求2所述的方法，其特征是：所述退火步骤的参数为温度为1000℃，持续时间10-20分钟。
5.如权利要求4所述的方法，其特征是：所述半导体衬底为P型，所述第一离子浓度区和所述第二离子浓度区的离子为N型离子。
6.如权利要求4所述的方法，其特征是：所述半导体衬底为N型，所述第一离子浓度区和所述第二离子浓度区的离子为P型离子。
7.一种采用两次离子注入的高操作电压双扩散漏极MOS器件，至少包括在半导体衬底上的栅极、源极、和漏极，其中所述源极和漏极位于所述栅极两侧，在所述源极和所述栅极之间、以及所述漏极和所述栅极之间分别包括一个双扩散漏极区；其特征是：
每个所述双扩散漏极区至少包含有：一个第一离子浓度区和一个第二离子浓度区；所述第一离子浓度区位于所述双扩散漏极区的底部，所述第二离子浓度区位于所述双扩散漏极区的上部，所述第一离子浓度区的离子浓度低于所述第二离子浓度区的离子浓度。
8.如权利要求7所述的器件，其特征是：所述半导体衬底为P型，所述第一离子浓度区和所述第二离子浓度区的离子为N型离子。
9.如权利要求7所述的器件，其特征是：所述半导体衬底为N型，所述第一离子浓度区和所述第二离子浓度区的离子为P型离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100177718A CN100342506C (zh) | 2004-04-14 | 2004-04-14 | 采用两次离子注入的高操作电压双扩散漏极mos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100177718A CN100342506C (zh) | 2004-04-14 | 2004-04-14 | 采用两次离子注入的高操作电压双扩散漏极mos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1684237A CN1684237A (zh) | 2005-10-19 |
| CN100342506C true CN100342506C (zh) | 2007-10-10 |
Family
ID=35263472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100177718A Expired - Lifetime CN100342506C (zh) | 2004-04-14 | 2004-04-14 | 采用两次离子注入的高操作电压双扩散漏极mos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100342506C (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7755941B2 (en) * | 2007-02-23 | 2010-07-13 | Panasonic Corporation | Nonvolatile semiconductor memory device |
| CN101271837B (zh) * | 2007-03-22 | 2011-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法及半导体器件 |
| JP5081030B2 (ja) * | 2008-03-26 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| CN101935824B (zh) | 2009-07-03 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 离子注入方法、设备及形成轻掺杂结构的方法 |
| CN102412293B (zh) * | 2010-09-25 | 2013-09-11 | 上海华虹Nec电子有限公司 | Sonos工艺中5伏pmos器件及制造方法 |
| CN103268905B (zh) * | 2013-05-17 | 2017-02-08 | 浙江正泰太阳能科技有限公司 | 太阳能晶硅电池的制造方法 |
| CN104916686A (zh) * | 2014-03-12 | 2015-09-16 | 北大方正集团有限公司 | 一种vdmos器件及其制造方法 |
| CN107863345B (zh) * | 2017-11-09 | 2020-07-31 | 上海华力微电子有限公司 | 一种省去CLDD光罩的NorFlash器件集成工艺方法 |
| CN110983289B (zh) * | 2019-12-04 | 2022-06-28 | 江苏杰太光电技术有限公司 | 一种基于lpcvd二次离子注入制备钝化接触结构的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06350086A (ja) * | 1993-06-08 | 1994-12-22 | Matsushita Electron Corp | 半導体装置の製造方法 |
| CN1412826A (zh) * | 2002-12-04 | 2003-04-23 | 中芯国际集成电路制造(上海)有限公司 | 制造双扩散漏极高电压器件的工艺方法 |
| CN1469442A (zh) * | 2002-07-18 | 2004-01-21 | 海力士半导体有限公司 | 半导体器件内形成高压结的方法 |
| US6696729B2 (en) * | 2001-12-18 | 2004-02-24 | Kabushiki Kaisha Toshiba | Semiconductor device having diffusion regions with different junction depths |
-
2004
- 2004-04-14 CN CNB2004100177718A patent/CN100342506C/zh not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06350086A (ja) * | 1993-06-08 | 1994-12-22 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US6696729B2 (en) * | 2001-12-18 | 2004-02-24 | Kabushiki Kaisha Toshiba | Semiconductor device having diffusion regions with different junction depths |
| CN1469442A (zh) * | 2002-07-18 | 2004-01-21 | 海力士半导体有限公司 | 半导体器件内形成高压结的方法 |
| CN1412826A (zh) * | 2002-12-04 | 2003-04-23 | 中芯国际集成电路制造(上海)有限公司 | 制造双扩散漏极高电压器件的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1684237A (zh) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100300069B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN1290203C (zh) | 半导体器件的结构及其制造方法 | |
| US7245243B2 (en) | Lateral double-diffused MOS transistor and manufacturing method therefor | |
| KR20000069811A (ko) | 임계전압을 승압하는 웰 부스팅 | |
| CN1317834A (zh) | 半导体装置及其制造方法 | |
| US20100006929A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1885557A (zh) | 半导体元件及形成半导体元件的方法 | |
| KR19990062730A (ko) | 이온주입을 이용한 반도체 장치의 제조방법 | |
| KR20100064264A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN100342506C (zh) | 采用两次离子注入的高操作电压双扩散漏极mos器件 | |
| CN1701425A (zh) | 具有低导通电阻的高电压功率mosfet | |
| KR100397370B1 (ko) | 얕은 접합을 갖는 집적회로의 제조 방법 | |
| US8138545B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100899764B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN1779987A (zh) | 可集成的高压p型ldmos晶体管结构及其制备方法 | |
| US20070114604A1 (en) | Double-extension formation using offset spacer | |
| CN101452956B (zh) | 高压pmos器件及制造方法 | |
| KR20050056399A (ko) | 반도체 소자의 제조 방법 | |
| KR101099560B1 (ko) | 고전압 트랜지스터 제조방법 | |
| KR20090025757A (ko) | Ｄｍｏｓ 트랜지스터 및 그 제조 방법 | |
| KR20070071030A (ko) | 수평형확산 모스트랜지스터 및 그의 제조 방법 | |
| KR100601917B1 (ko) | 씨모스 트랜지스터 제조 방법 | |
| CN101447429B (zh) | 双扩散场效应晶体管制造方法 | |
| KR100628241B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100592225B1 (ko) | 더블 에피 성장을 이용한 고전압 소자 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111202 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111202 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp. Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20071010 |