CN1412826A - 制造双扩散漏极高电压器件的工艺方法 - Google Patents
制造双扩散漏极高电压器件的工艺方法 Download PDFInfo
- Publication number
- CN1412826A CN1412826A CN 02150973 CN02150973A CN1412826A CN 1412826 A CN1412826 A CN 1412826A CN 02150973 CN02150973 CN 02150973 CN 02150973 A CN02150973 A CN 02150973A CN 1412826 A CN1412826 A CN 1412826A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- ion
- threshold voltage
- wellblock
- thick oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种制造双扩散漏极高电压器件的工艺方法，包括衬底硅片；离子注入井区，在衬底片上形成第一导电性的第一井区与第二导电性的第二井区；在衬底片上形成场氧化区以及确定主动区域；进行离子注入形成特定导电性的场区域；生长厚氧化层；进行离子注入，调节阈值电压P与整体阈值电压N；去除厚氧化层并生长薄栅氧化层，形成栅极结构。本发明方法在生长厚氧化层后才进行离子注入调节阈值电压P与整体阈值电压N，可避免因高温生长氧化层引起的硼离子掺杂浓度分布改变。是一种实用、有效的工艺方法。
Description
技术领域
本发明涉及一种制造双扩散漏极(Double-Diffuse-Drains，DDD)高电压器件的工艺方法，属金属-氧化物-半导体器件的制造工艺。
背景技术
双扩散漏极(Double-Diffuse-Drains，DDD)工艺通常被用在高电压MOS(属金属-氧化物-半导体)半导体晶体管的源极/漏极制造中。这样制造的MOS半导体晶体管可在高电压下工作(高至2V)。也是解决MOS半导体晶体管短沟道效应产生热电子效应的一种方法，可避免高电压负荷下源极/漏极击穿。传统制造MOS半导体器件双栅氧化层(dual gate oxide)流程如下：首先提供衬底片，在衬底片上进行N井与P井离子注入，以在衬底片上形成N井区与P井区。接着，在衬底片上形成场氧化区域(FOX)以确定主动区域。然后，进行P井离子注入以形成P井沟区，离子注入调节阈值电压P(Voltage threshold P，VTP)，生长厚氧化层，再离子注入调节整体阈值电压N(blanketVoltage threshold N，VTN)。最后，去除厚氧化层，生长薄栅氧化层，形成栅极结构，再继续进行后续制造工艺流程。然而，用作薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，TFT-LCD)驱动源的高电压双扩散漏极(HV DDD)器件通常需要12-18伏特(V)工作电压，因此高电压双扩散漏极(HV DDD)器件必须与核心装置(core device)匹配，亦即与3.3伏特(V)或2.5伏特(V)的核心装置匹配。为保持栅极氧化层可靠，在高电压下工作，高电压双扩散漏极(HVDDD)器件的栅极氧化层厚度则需要增加。例如，工作在12-18伏特(V)的高电压双参扩散漏极(HV DDD)器件，栅极氧化层厚度约为30-50纳米。由于栅极氧化层需在高温下生长，因此将产生制造工艺设计问题。传统工艺中，P型MOS半导体晶体管(PMOS)离子注入调节阈值电压(Voltage threshold，VT)工艺系在生长厚氧化层(thick oxide)前实施。因此，硼离子掺杂浓度分布经高温生长氧化层流程(900-1000度持续0.5-4小时)后将发生明显地扩散，导致3.3V核心装置性能飘移。为了避免高温氧化造成硼离子掺杂浓度分布发生变化的冲击。本发明改变离子注入工艺，提供了一种耐高电压双扩散漏极器件的制造工艺方法。
发明内容
本发明的目的是，通过改变离子注入工艺，有效地避免因高温生长厚氧化层引起的P型MOS半导体晶体管(PMOS)阈值电压偏移，从而在不增加任何制造成本的前提下，有效地提高了工艺稳定性。
本发明制造双扩散漏极高电压器件工艺方法，包括：提供衬底片；进行井区离子注入，在衬底片上形成第一导电性的第一井区与第二导电性的第二井区；在衬底上形成场氧化区以确定主动区域；进行离子注入以形成特定导电性的场区域；生长厚氧化层；进行离子注入调节阈值电压P(Voltage threshold P，VTP)与整体阈值电压N(blanket Voltage threshold N，VTN)；去除厚氧化层并生长薄栅氧化层；形成栅极结构。本发明制造工艺方法中提供的衬底片为P型或N型硅单晶衬底片。离子注入第一导电性的第一井区为N井区；第二导电性的第二井区为P井区。特定导电性之场区域系为P沟场区域。厚氧化层由高温氧化工艺形成。本发明方法与已有技术不同之处在于生长厚氧化层之后才进行离子注入调节阈值电压P(Voltage thresholdP，VTP)，这样可避免因高温生长氧化层时(900-1000度持续0.5-4小时)硼离子掺杂浓度分布的扩散改变。也可在不特别改变器件离子注入工艺条件下，避免核心器件性能的飘移。此外，本发明方法通过对样品测试证明，可效地避免P型MOS半导体晶体管因高温生长厚氧化层工艺造成的阈值电压飘移现象。本发明方法在不增加制造工艺成本的前题下，有效降低了改变离子注入工艺条件的工作量，并保持工艺稳定。此外，本发明方法还非常有效地缩短了高电压器件(厚栅氧化层27-100nm)与核心器件匹配工艺周期。
附图说明：
图1为本发明工艺方法双栅氧化层(dual gateoxide)制造流程图。其中，1提供衬底片，2离子注入N井区与P井区，3确定主动区域，4离子注入P井、生长厚氧化层及离子注入调节阈值电压P与整体阈值电压N，5生长薄栅氧化层，形成栅极结构，6后续制造工艺。
图2为本发明工艺方法双栅氧化层(dual gateoxide)流程制造的结构示意图。其中，7是N井，8是P井，9是衬底片，10是氧化层(FOX)，11是厚氧化层，12是P场区域，13是栅极结构
图3为本发明方法与传统方法制造的硅片测试结果比较图。其中，14圆点·为本发明方法测试结果，15倒三角为传统方法测试结果，16正三角Δ为基准值。
下面结合附图详细说明本发明工艺方法的实施例。
实施例
本发明工艺方法双栅氧化层(dual gate oxide)制造流程与对应结构如下：首先提供一衬底片1，在衬底片9上进行N井与P井离子注入2，以在衬底片9上形成N井区7与P井区8。接着，在衬底片9上形成场氧化区(FOX)10，以确定主动区域3。然后，进行P场离子注入以形成P场区域12，生长厚氧化层11，离子注入调节阈值电压P(Voltage threshold P，VTP)与整体阈值电压N(blanket Voltage threshold N，VTN)4。随后，去除厚氧化层11后生长薄栅氧化层5，进一步形成栅极结构13。最后，再进行器件后续制造工艺6。对本发明方法与传统方法制造的硅片测试结果比较中，圆点·14为本发明方法测试结果，倒三角15为传统方法测试结果，正三角Δ16为基准值。因此，可以说明本发明工艺方法是制造P型MOS半导体晶体管的一种实用、有效的工艺方法。
Claims (2)
1.一种制造双扩散漏极高电压器件的工艺方法，包括P型或N型硅衬底片、离子注入第一导电性的第一井区与第二导电性的第二井区、场氧化区、主动区、特定导电性场区、厚氧化层、离子注入调节阈值电压P与整体阈值电压N、薄栅氧化层以及栅极，其特征在于，工艺方法为：
a.离子注入形成第一导电性N井区，
b.离子注入形成第二导电性P井区，
c.离子注入形成特定导电性P场区域，
d.高温氧化形成厚氧化层，
e.生长厚氧化层后，进行离子注入调节阈值电压P与整体阈值电压N，
f.去除厚氧化层，生长薄栅氧化层，
g.形成栅极。
2.根据权利要求1所述的制造双扩散漏极高电压器件的工艺方法，其特征在于，高温氧化形成厚氧化层的温度为900-1000度，时间为0.5-4小时。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02150973 CN1412826A (zh) | 2002-12-04 | 2002-12-04 | 制造双扩散漏极高电压器件的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02150973 CN1412826A (zh) | 2002-12-04 | 2002-12-04 | 制造双扩散漏极高电压器件的工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1412826A true CN1412826A (zh) | 2003-04-23 |
Family
ID=4751877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02150973 Pending CN1412826A (zh) | 2002-12-04 | 2002-12-04 | 制造双扩散漏极高电压器件的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1412826A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342506C (zh) * | 2004-04-14 | 2007-10-10 | 中芯国际集成电路制造(上海)有限公司 | 采用两次离子注入的高操作电压双扩散漏极mos器件 |
| CN101675513B (zh) * | 2007-05-01 | 2011-07-13 | 国际商业机器公司 | 高k栅极介电质互补金属氧化物半导体结构的阈值调整 |
| CN108447781A (zh) * | 2018-03-21 | 2018-08-24 | 上海奥简微电子科技有限公司 | 离子注入方法 |
-
2002
- 2002-12-04 CN CN 02150973 patent/CN1412826A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342506C (zh) * | 2004-04-14 | 2007-10-10 | 中芯国际集成电路制造(上海)有限公司 | 采用两次离子注入的高操作电压双扩散漏极mos器件 |
| CN101675513B (zh) * | 2007-05-01 | 2011-07-13 | 国际商业机器公司 | 高k栅极介电质互补金属氧化物半导体结构的阈值调整 |
| CN108447781A (zh) * | 2018-03-21 | 2018-08-24 | 上海奥简微电子科技有限公司 | 离子注入方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112004002307B4 (de) | Verfahren zur Herstellung eines Transistors und Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich | |
| ATE39034T1 (de) | Herstellung von gestapelten mos-bauelementen. | |
| TW200603404A (en) | Semiconductor device | |
| TW200620561A (en) | Integrated circuit and method of fabricating the same | |
| KR970054529A (ko) | 반도체 디바이스의 제조 방법 | |
| CN1412826A (zh) | 制造双扩散漏极高电压器件的工艺方法 | |
| CN100342506C (zh) | 采用两次离子注入的高操作电压双扩散漏极mos器件 | |
| US6939757B2 (en) | Method for fabricating merged logic CMOS device | |
| WO2016119697A1 (zh) | 横向扩散金属氧化物半导体场效应管的制造方法 | |
| CN101261958A (zh) | 互补性金属氧化物半导体场效应晶体管的制造方法 | |
| CN100369264C (zh) | 三维多栅高压n型横向双扩散金属氧化物半导体管 | |
| CN106169506B (zh) | Ddd mos器件结构及其制造方法 | |
| CN106298531A (zh) | 射频横向双扩散金属氧化物半导体的制作方法 | |
| CN102117751B (zh) | 小线宽沟槽dmos的实现方法 | |
| KR100220934B1 (ko) | 반도체 소자 제조방법 | |
| CN111613533A (zh) | 制作非对称低中压器件的方法及非对称低中压器件 | |
| CN102569084B (zh) | P型高浓度掺杂硅及bcd产品p沟道mos管制作工艺 | |
| CN102110614B (zh) | 高k金属栅mos晶体管的制造方法 | |
| CN109309006A (zh) | 半导体器件及其形成方法 | |
| CN102403335A (zh) | Mos器件及其制造方法 | |
| JPS6139749B2 (zh) | ||
| CN115831749A (zh) | 一种高可靠性全包围栅mosfet的制作方法 | |
| DD217087A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| TWI304606B (en) | Method of process integration for high voltage double-diffuse-drains device | |
| CN103915340B (zh) | 一种功率器件分压环的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |