KR20050056399A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20050056399A
KR20050056399A KR1020030089405A KR20030089405A KR20050056399A KR 20050056399 A KR20050056399 A KR 20050056399A KR 1020030089405 A KR1020030089405 A KR 1020030089405A KR 20030089405 A KR20030089405 A KR 20030089405A KR 20050056399 A KR20050056399 A KR 20050056399A
Authority
KR
South Korea
Prior art keywords
ions
heat treatment
gate electrode
active region
region
Prior art date
Application number
KR1020030089405A
Other languages
English (en)
Other versions
KR100580796B1 (ko
Inventor
김학동
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030089405A priority Critical patent/KR100580796B1/ko
Priority to US11/010,157 priority patent/US7235450B2/en
Publication of KR20050056399A publication Critical patent/KR20050056399A/ko
Application granted granted Critical
Publication of KR100580796B1 publication Critical patent/KR100580796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 의한 반도체 소자의 제조 방법은 반도체 기판의 액티브 영역 상에 게이트 전극을 형성시키고, 상기 액티브 영역에 NMOS 트랜지스터를 위한 LDD 형성 이온을 이온주입하고, 상기 게이트 전극의 측벽에 스페이서를 형성하고, 상기 게이트 전극과 스페이서를 가운데 두고 상기 액티브 영역에 NMOS 트랜지스터를 위한 소스/드레인 영역 형성 이온을 이온주입하고, 보론 이온과 같은 할로 이온을 이온주입한다. 그 다음에, 고온의 급속 열처리 공정을 이용하여 소스/드레인 영역 형성 이온을 활성화시킨 후 퍼니스를 이용한 저온의 열처리 공정을 장시간 진행함으로써 상기 보론 이온을 확산 촉진시켜 상기 게이트 전극 아래의 채널 영역의 표면으로 이동시킨다.
따라서, 본 발명은 숏 채널을 갖는 NMOS 트랜지스터의 숏 채널 효과와 역 숏 채널 효과를 억제하고 나아가 문턱 전압을 안정적으로 유지할 수가 있다.

Description

반도체 소자의 제조 방법{Method For Manufacturing Semiconductor Devices}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 숏 채널(short channel)을 갖는 엔모스(NMOS) 트랜지스터의 문턱 전압(threshold voltage: VT)을 안정적으로 유지하도록 한 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화가 진행됨에 따라 반도체 소자의 미세화가 진행되면, 예를 들어 모스 트랜지스터의 게이트 전극, 소스/드레인 등의 사이즈가 축소되므로 상기 모스 트랜지스터의 채널 길이가 축소된다. 상기 모스 트랜지스터의 채널 길이가 임의의 사이즈 이하로 축소되면, 상기 모스 트랜지스터의 바람직하지 못한 전기적 특성, 예를 들어 숏채널 효과(Short Channel Effect: SCE) 등이 발생한다.
상기 숏채널 효과의 억제하기 위해서는 상기 모스 트랜지스터의 게이트 전극 길이의 축소와 같은 수평 축소와 함께 상기 모스 트랜지스터의 게이트 절연막 두께 및 소스/드레인 접합(junction) 깊이의 축소와 같은 수직 축소도 함께 이루어지지 않으면 안된다. 또한, 상기 수평 축소와 수직 축소에 따라 구동 전원의 전압을 낮추고 반도체 기판의 도핑 농도를 높이며, 특히 채널 영역의 도핑 프로파일의 제어가 효율적으로 이루어져야 한다.
그렇지만, 상기 반도체 소자의 사이즈가 급격히 축소되고 있으나 상기 반도체 소자를 적용한 전자 제품 등에서 요구되는 구동 전압이 여전히 높기 때문에 예를 들어, 일반적인 NMOS 트랜지스터의 경우, 소스에서 주입된 전자가 드레인의 큰 전위 변동(potential gradient) 상태로 인하여 상기 드레인으로 심하게 가속됨으로써 상기 드레인 근처에서 핫 캐리어(hot carrier)가 발생하기 쉬운 취약한 구조를 갖고 있다. 이와 같은 핫 캐리어에 취약한 일반적인 모스 트랜지스터의 구조를 개선하기 위해 엘디디(LDD: lightly doped drain) 구조의 트랜지스터가 도입되었다.
이러한 LDD 구조의 NMOS 트랜지스터에서는 채널과 소스/드레인 사이에 위치한 저농도(n-) 영역의 LDD 영역이 상기 드레인 접합 근처의 높은 드레인-게이트 전압을 완화시킴으로써 심한 전위 변동을 감소시키고 나아가 핫 캐리어의 발생을 억제시킬 수 있다. 상기 LDD 구조의 트랜지스터를 제조하는 여러 가지 기술이 제안되어 왔는데, 이들 기술 중에서 게이트 전극의 양 측벽에 절연막의 스페이서(spacer)를 형성하는 방법이 상기 LDD 구조의 트랜지스터를 제조하는 가장 전형적인 방법이며 현재까지 대부분의 양산 기술로서 사용되고 있다.
최근에 들어, 반도체 소자의 고집적화가 진행됨에 따라 숏 채널 효과(SCE)를 효과적으로 억제하기 위해 접합 깊이를 아주 얕게 형성시키는 샐로우 정션(shallow junction) 기술이 필수적으로 도입되고 있다. 즉, 보론(B+) 이온이나 BF2+ 이온을 저 이온주입 에너지로 이온주입하는 이온주입 공정에 의해 상기 샐로우 정션을 형성하여 왔다. 그럼에도 불구하고, 반도체 소자의 초고집적화가 더욱 진행됨에 따라 상기 LDD 영역의 접합에 대한 원하는 프로파일을 얻기가 점차 어렵게 되었다. 그러므로, 상기 모스 트랜지스터의 문턱전압을 결정하는 채널 영역의 도핑 농도에는 영향을 주지 않으면서 소스/드레인의 공핍 영역이 수평 방향으로 서로 근접하는 것을 억제하는 할로(HALO) 구조를 추가로 도입하게 되었다.
상기 할로 구조는 상기 모스 트랜지스터의 게이트 전극에 이웃한 소스/드레인의 접합 근처 영역에 상기 소스/드레인의 불순물에 반대되는 타입의 불순물 즉, 할로 이온을 주입시킴으로써 형성될 수 있다. 이는 상기 모스 트랜지스터의 소스/드레인의 접합 근처에 웰(well)의 도핑 농도보다 높은 불순물 농도를 지닌 확산 영역을 형성시킴으로써 상기 소스/드레인 영역의 공핍(depletion) 영역을 축소시키기 위함이다.
이러한 할로 구조를 갖는 종래의 NMOS 트랜지스터에서는 도 1에 도시된 바와 같이, 반도체 기판(10)의 액티브 영역이 상기 반도체 기판(10)의 필드 영역의 소자 분리막(11)에 의해 정의되고, 상기 반도체 기판(10)의 액티브 영역 상에 게이트 절연막(13)을 개재하며 게이트 전극(20)이 형성되고, 상기 게이트 전극(20)을 가운데 두고 상기 반도체 기판(10)의 액티브 영역 내에 N-형 LDD 영역(30)이 형성되고, 상기 LDD 영역(30)의 접합 아래의 반도체 기판(10)에 할로 영역(H)(40)이 형성되고, 상기 게이트 전극(20)의 양 측벽에 절연막의 스페이서(50)가 형성되고, 상기 게이트 전극(20)과 스페이서(50)를 가운데 두고 N+형 소스/드레인 영역(60)이 상기 반도체 기판(10) 내에 형성된다.
그런데, 종래의 NMOS 트랜지스터의 경우, 상기 LDD 영역(30)을 형성하기 위한 이온주입과 상기 할로 영역(H)을 형성하기 위한 할로 이온주입을 진행 완료한 후 급속 열처리 공정에 의해 상기 LDD 영역(30)의 불순물, 예를 들어 As 이온을 활성화시킬 때, 상기 NMOS 트랜지스터의 채널 영역 표면으로 확산하는, 상기 할로 영역(40)의 불순물, 예를 들어 보론(B)의 확산이 억제된다. 따라서, 상기 NMOS 트랜지스터의 문턱전압(VT)을 당초의 정해진 값으로 안정적으로 유지하지 못하므로 상기 NMOS 트랜지스터의 전기적 특성이 저하된다.
따라서, 본 발명의 목적은 할로 영역의 보론 이온을 채널 영역으로 확산 촉진시킴으로써 NMOS 트랜지스터의 문턱전압을 안정화시키는데 있다.
본 발명의 다른 목적은 NMOS 트랜지스터의 문턱전압을 안정화시킴으로써 전기적 특성을 향상시키는데 있다.
본 발명의 또 다른 목적은 누설전류의 증가를 억제시킴으로써 전기적 특성을 향상시키는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자 제조 방법은
제 1 도전형 반도체 기판의 액티브 영역 상에 게이트 전극을 형성시키는 단계; 상기 액티브 영역에 제 1 도전형에 반대되는 제 2 도전형 엘디디 형성 이온을 이온주입시키는 단계; 상기 게이트 전극의 측벽에 스페이서를 형성시키는 단계; 상기 액티브 영역에 제 2 도전형 소스/드레인 형성 이온을 이온주입하는 단계; 상기 액티브 영역에 할로 이온을 이온주입하는 단계; 고온의 제 1 열처리 공정을 진행함으로써 상기 소스/드레인 형성 이온을 활성화시키는 단계; 및 저온의 제 2 열처리 공정에 의해 장시간 동안 진행함으로써 상기 할로 이온을 상기 게이트 전극 아래의 채널 영역의 표면으로 이동시키는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 액티브 영역에 할로 이온을 이온주입하는 단계를 생략할 수가 있다.
바람직하게는, 상기 제 1 열처리 공정으로서 급속 열처리 공정을 진행할 수 있다. 더욱 바람직하게는, 상기 제 1 열처리 공정을 900~1050℃의 고온과 질소(N2)가스의 분위기에서 10~60초의 시간 동안 진행할 수 있다.
바람직하게는, 상기 제 2 열처리 공정으로서 퍼니스를 이용한 열처리 공정을 진행할 수 있다. 더욱 바람직하게는, 상기 제 2 열처리 공정을 600~800℃의 저온과 질소(N2)가스의 분위기에서 30~120분 동안 진행할 수 있다.
바람직하게는, 상기 제 2 도전형으로서 엔형을 사용할 수 있다.
바람직하게는, 상기 할로 이온으로서 보론 이온을 이온주입할 수가 있다.
따라서, 본 발명은 할로 이온인 보론 이온을 채널 영역으로 이동시킴으로써 엔모스 트랜지스터의 문턱전압을 안정시킬 수가 있다.
이하, 본 발명에 의한 반도체 소자의 제조 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조 방법을 나타낸 단면 공정도이다.
도 2a를 참조하면, 먼저, 반도체 기판(10), 예를 들어 단결정 실리콘 기판의 액티브 영역간의 전기적 절연(isolation)을 위해 아이솔레이션 공정, 예를 들어 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation: STI) 공정 등을 이용하여 상기 반도체 기판(10)의 필드 영역에 산화막과 같은 절연막의 소자 분리막(11)을 형성한다. 여기서, 상기 반도체 기판(10)의 단결정 실리콘 기판으로는 제 1 도전형 단결정 실리콘기판이 사용될 수 있고, 제 1 도전형으로는 n형 또는 p형이 사용될 수 있다. 본 발명은 설명의 편의상 제 1 도전형이 p형인 경우를 기준으로 설명하기로 한다.
여기서, 도면에서 도시하지 않았으나, 상기 소자 분리막(11)의 형성 후에 문턱전압(VT)의 조절을 위한 이온주입, 펀치 스루(punch through)를 방지하기 위한 이온주입, 채널 스토퍼(channel stopper) 형성을 위한 이온주입, 웰(well) 형성을 위한 이온주입을 추가로 진행할 수 있다. 이때, 상기 반도체 기판(10)에 보론(B) 이온과 같은 p형 불순물을 주로 이온주입하며, 이에 대한 설명을 설명의 편의상 설명의 간단함을 위해 생략하기로 한다.
상기 소자 분리막(11)의 형성이 완료되고 나면, 상기 반도체 기판(10)의 액티브 영역 상에 게이트 절연막(13), 예를 들어 게이트 산화막을 열산화(thermal oxidation) 공정에 의해 100~150Å의 두께로 성장시킨다. 이어서, 상기 게이트 절연막(13) 상에 화학 기상 증착 공정, 예를 들어 저압 화학 기상 증착 공정에 의해 게이트 전극(20)을 위한 도전층, 예를 들어 다결정 실리콘층을 1500~3000Å의 두께로 증착시킨다.
여기서, 상기 게이트 전극(20)을 위한 도전층을 다결정 실리콘층의 단일층으로 구성하는 대신에 상기 다결정 실리콘층과, 후속 공정에 의해 상기 다결정 실리콘층 상의 실리사이드층의 복수층으로 구성하는 것도 가능하다. 상기 다결정 실리콘층은 상기 게이트 전극(20)으로서의 역할을 수행하기 위해 고농도로 도핑되는데, 이를 위해 상기 다결정 실리콘층을 적층한 후 고농도의 불순물로 이온주입시키는 것이 일반적이다.
상기 게이트 전극(20)을 위한 다결정 실리콘층이 적층되고 나면, 통상의 사진식각 공정을 이용하여 상기 다결정 실리콘층의 게이트 전극 형성 영역 상에 상기 게이트 전극(20)의 패턴에 해당하는 식각 마스크(미도시), 예를 들어 감광막의 패턴을 형성한다. 이후, 상기 감광막의 패턴 아래의 상기 다결정 실리콘층 및 게이트 절연막(13)을 남기고 나머지 영역의 상기 다결정 실리콘층 및 게이트 절연막을 완전히 제거시키고 나서 상기 감광막의 패턴을 제거시킨다.
도 2b를 참조하면, 상기 게이트 전극(20)의 패턴이 형성되고 나면, 상기 게이트 전극(20)의 패턴을 이온주입 마스크로서 이용하여 상기 반도체 기판(10)의 액티브 영역에 N형 엘디디 영역 형성 이온, 예를 들어 As 이온(71)을 저농도로 이온주입시킨다.
이후, 열처리 공정, 예를 들어 급속 열처리(rapid thermal process: RTP) 공정을 이용하여 As 이온(71)을 확산시킴으로써 N-형 LDD 영역(70)을 형성시킨다. 바람직하게는, 상기 급속 열처리 공정을 900~1050℃의 온도와 불활성 가스, 예를 들어 질소(N2) 가스의 분위기에서 10~20초의 시간동안 진행한다.
도 2c를 참조하면, 이어서, 상기 게이트 전극(20)을 포함한 모든 영역 상에 스페이서(50)를 위한 절연막, 예를 들어 질화막을 화학 기상 증착 공정 등에 의해 증착시킨다. 이후, 상기 질화막을 비등방성 식각 특성을 갖는 건식 식각 공정에 의해 식각시킴으로써 상기 게이트 전극(20)의 양 측벽에 스페이서(50)를 형성시킴과 아울러 상기 스페이서(50) 외측의 반도체 기판(10)의 액티브 영역을 노출시킨다.
이후, 상기 게이트 전극(20)과 상기 스페이서(50)를 이온주입 마스크로 이용하여 상기 반도체 기판(10)의 액티브 영역에 소스/드레인 영역(80)을 위한 N형 불순물, 예를 들어 As 이온(81)을 30~100 KeV의 이온주입 에너지와, 1E15~5E15 ions/cm2의 이온주입 농도로 이온주입시킨다.
도 2d를 참조하면, 상기 As 이온(81)의 이온주입이 완료되고 나면, 할로 영역(H)(90)을 위한 할로 이온, 예를 들어 보론(B) 이온(91)을 상기 반도체 기판(10)의 액티브 영역의 표면에 대해 예를 들어 30도의 경사 각도와, 30~100 KeV의 이온주입 에너지와, 1E13~5E14 ions/cm2의 이온주입 농도로 이온주입시킨다. 한편, 상기 할로 이온의 이온주입 공정을 생략하는 것도 가능하다.
도 2e를 참조하면, 그 다음에, 제 1 열처리 공정, 예를 들어 급속 열처리 공정을 900~1050℃의 고온과 질소(N2)가스의 분위기에서 10~60초의 시간 동안 진행함으로써 상기 이온주입된 As 이온을 활성화시켜 상기 소스/드레인 영역(80)과 할로 영역(90)의 접합을 최종적으로 형성한다. 이때, 도 2d의 할로 이온인 보론(B) 이온(91)은 상기 게이트 전극(20) 아래의 채널 영역 표면으로 확산하는 것이 억제될 수 있다.
이어서, 제 2 열처리 공정, 예를 들어 퍼니스(furnace)를 이용한 열처리 공정을 600~800℃의 저온과 질소(N2)가스의 분위기에서 30~120분의 장시간 동안 진행하여 상기 소스/드레인 영역(80)의 As 이온을 디액티베이션(deactivation)시킴으로써 상기 소스/드레인 영역(80)의 침입형 사이트(interstitial site)와 같은 결함을 유발시키므로 상기 할로 영역(90)의 보론 이온을 비롯하여 상기 반도체 기판(10)에 이온주입되었던 보론 이온의 확산을 촉진시킨다. 이에 따라, 상기 보론 이온은 도면에서 화살표로 표시된 바와 같이, 상기 게이트 전극(20) 아래의 채널 영역의 표면으로 이동한다.
따라서, 본 발명은 상기 채널 영역의 보론 이온의 농도를 증가시킴으로써 숏 채널을 갖는 NMOS 트랜지스터의 숏 채널 효과와 역 숏 채널 효과를 억제하고 나아가 문턱 전압을 안정적으로 유지할 수가 있고 누설 전류의 저감 등과 같은 전기적인 특성을 향상시킬 수가 있다.
이후, 도면에 도시하지 않았으나, 상기 소스/드레인 영역과 상기 게이트 전극 상에 실리사이드층을 형성시키는 실리사이드 공정, 콘택 공정, 금속배선 공정 등과 같은 일련의 후속 공정을 진행함으로써 본 발명의 제조 공정을 완료한다. 이에 대한 상세한 설명은 본 발명의 요지에 관련성이 적으므로 설명의 편의상 생략하기로 한다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 반도체 소자의 제조 방법은 반도체 기판의 액티브 영역 상에 게이트 전극을 형성시키고, 상기 액티브 영역에 NMOS 트랜지스터를 위한 LDD 형성 이온을 이온주입하고, 상기 게이트 전극의 측벽에 스페이서를 형성하고, 상기 게이트 전극과 스페이서를 가운데 두고 상기 액티브 영역에 NMOS 트랜지스터를 위한 소스/드레인 영역 형성 이온을 이온주입하고, 보론 이온과 같은 할로 이온을 이온주입한다. 그 다음에, 고온의 급속 열처리 공정을 이용하여 소스/드레인 영역 형성 이온을 활성화시킨 후 퍼니스를 이용한 저온의 열처리 공정을 장시간 진행함으로써 상기 보론 이온을 확산 촉진시켜 상기 게이트 전극 아래의 채널 영역의 표면으로 이동시킨다.
따라서, 본 발명은 숏 채널을 갖는 NMOS 트랜지스터의 숏 채널 효과와 역 숏 채널 효과를 억제하고 나아가 문턱 전압을 안정적으로 유지할 수가 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분 야에 통상의 지식을 가진 자에게는 자명한 사실이다.
도 1은 종래 기술에 의한 반도체 소자를 나타낸 단면 구조도.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조 방법을 나타낸 단면 공정도.

Claims (8)

  1. 제 1 도전형 반도체 기판의 액티브 영역 상에 게이트 전극을 형성시키는 단계;
    상기 액티브 영역에 제 1 도전형에 반대되는 제 2 도전형 엘디디 형성 이온을 이온주입시키는 단계;
    상기 게이트 전극의 측벽에 스페이서를 형성시키는 단계;
    상기 액티브 영역에 제 2 도전형 소스/드레인 형성 이온을 이온주입하는 단계;
    상기 액티브 영역에 할로 이온을 이온주입하는 단계;
    고온의 제 1 열처리 공정을 진행함으로써 상기 소스/드레인 형성 이온을 활성화시키는 단계; 및
    저온의 제 2 열처리 공정에 의해 장시간 동안 진행함으로써 상기 할로 이온을 상기 게이트 전극 아래의 채널 영역의 표면으로 이동시키는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 액티브 영역에 할로 이온을 이온주입하는 단계를 생략하는 것을 특징으로 하는 반도체 소자의 제조 방법;
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 열처리 공정으로서 급속 열처리 공정을 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 3 항에 있어서, 상기 제 1 열처리 공정을 900~1050℃의 고온과 질소(N2)가스의 분위기에서 10~60초의 시간 동안 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 열처리 공정으로서 퍼니스를 이용한 열처리 공정을 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 5 항에 있어서, 상기 제 2 열처리 공정을 600~800℃의 저온과 질소(N2)가스의 분위기에서 30~120분 동안 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 도전형으로서 엔형을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 1 항 또는 제 2 항에 있어서, 상기 할로 이온으로서 보론 이온을 이온주입하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020030089405A 2003-12-10 2003-12-10 반도체 소자의 제조 방법 KR100580796B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030089405A KR100580796B1 (ko) 2003-12-10 2003-12-10 반도체 소자의 제조 방법
US11/010,157 US7235450B2 (en) 2003-12-10 2004-12-10 Methods for fabricating semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030089405A KR100580796B1 (ko) 2003-12-10 2003-12-10 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050056399A true KR20050056399A (ko) 2005-06-16
KR100580796B1 KR100580796B1 (ko) 2006-05-17

Family

ID=34651335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030089405A KR100580796B1 (ko) 2003-12-10 2003-12-10 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US7235450B2 (ko)
KR (1) KR100580796B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752179B1 (ko) * 2005-08-29 2007-08-24 동부일렉트로닉스 주식회사 모스 트랜지스터 제조 방법
US8742473B2 (en) 2010-10-20 2014-06-03 Samsung Electronics Co., Ltd. Semiconductor devices having lightly doped channel impurity regions

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7419863B1 (en) 2005-08-29 2008-09-02 National Semiconductor Corporation Fabrication of semiconductor structure in which complementary field-effect transistors each have hypoabrupt body dopant distribution below at least one source/drain zone
US7838369B2 (en) * 2005-08-29 2010-11-23 National Semiconductor Corporation Fabrication of semiconductor architecture having field-effect transistors especially suitable for analog applications
US7642574B2 (en) * 2005-08-29 2010-01-05 National Semiconductor Corporation Semiconductor architecture having field-effect transistors especially suitable for analog applications
JP2008098205A (ja) * 2006-10-05 2008-04-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
TWI426564B (zh) * 2007-10-31 2014-02-11 Nat Semiconductor Corp 特別適合類比應用之具有場效電晶體的半導體架構之構造與製造
US9153662B2 (en) * 2012-03-29 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET with selective dopant deactivation underneath gate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194278B1 (en) 1999-06-21 2001-02-27 Infineon Technologies North America Corp. Device performance by employing an improved method for forming halo implants
US6579751B2 (en) 1999-09-01 2003-06-17 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry
US6362054B1 (en) 2000-03-13 2002-03-26 Agere Systems Guardian Corp. Method for fabricating MOS device with halo implanted region
US6548842B1 (en) * 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects
US6589847B1 (en) 2000-08-03 2003-07-08 Advanced Micro Devices, Inc. Tilted counter-doped implant to sharpen halo profile
US6518136B2 (en) 2000-12-14 2003-02-11 International Business Machines Corporation Sacrificial polysilicon sidewall process and rapid thermal spike annealing for advance CMOS fabrication
TW527668B (en) 2002-02-06 2003-04-11 Macronix Int Co Ltd Method for suppressing short channel effect of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752179B1 (ko) * 2005-08-29 2007-08-24 동부일렉트로닉스 주식회사 모스 트랜지스터 제조 방법
US8742473B2 (en) 2010-10-20 2014-06-03 Samsung Electronics Co., Ltd. Semiconductor devices having lightly doped channel impurity regions

Also Published As

Publication number Publication date
KR100580796B1 (ko) 2006-05-17
US7235450B2 (en) 2007-06-26
US20050130381A1 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100588786B1 (ko) 반도체 소자 제조방법
KR100580796B1 (ko) 반도체 소자의 제조 방법
KR100574172B1 (ko) 반도체 소자의 제조방법
KR100540341B1 (ko) 반도체 소자 제조방법
KR100897821B1 (ko) 반도체 소자 제조 방법
KR100598303B1 (ko) 반도체 소자의 제조 방법
KR100561977B1 (ko) 반도체 소자 제조 방법
KR100572212B1 (ko) 반도체 소자 제조 방법
KR100600253B1 (ko) 반도체 소자 제조 방법
KR100588783B1 (ko) 반도체 소자 제조 방법
KR100588785B1 (ko) 반도체 소자 제조 방법
KR100854574B1 (ko) 반도체 소자의 제조 방법
KR100531105B1 (ko) 반도체 소자 제조방법
KR100588784B1 (ko) 반도체 소자 제조방법
KR100546812B1 (ko) 반도체 소자 제조방법
KR100531120B1 (ko) 반도체 소자 제조방법
KR100588787B1 (ko) 반도체 소자 제조방법
KR100598284B1 (ko) 반도체 소자 제조방법
KR100940438B1 (ko) 반도체 소자의 제조 방법
KR20050028591A (ko) 반도체 소자 제조 방법
KR20030001942A (ko) 반도체소자 및 그 제조방법
KR20050104209A (ko) 피모스 트랜지스터의 제조방법
KR20050066755A (ko) 반도체 소자의 제조 방법
KR20040003647A (ko) Ｍｏｓ 트랜지스터 형성 방법
KR20050064009A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110418

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee