CN1720607A - 含有掺杂高－k侧壁隔片的场效应晶体管的漏极/源极延伸结构 - Google Patents

含有掺杂高－k侧壁隔片的场效应晶体管的漏极/源极延伸结构 Download PDF

Info

Publication number
CN1720607A
CN1720607A CNA2003801046144A CN200380104614A CN1720607A CN 1720607 A CN1720607 A CN 1720607A CN A2003801046144 A CNA2003801046144 A CN A2003801046144A CN 200380104614 A CN200380104614 A CN 200380104614A CN 1720607 A CN1720607 A CN 1720607A
Authority
CN
China
Prior art keywords
dielectric layer
dopant
substrate
forms
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801046144A
Other languages
English (en)
Other versions
CN100524654C (zh
Inventor
T·费乌德尔
M·霍斯特曼
K·维乔雷克
S·克吕格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1720607A publication Critical patent/CN1720607A/zh
Application granted granted Critical
Publication of CN100524654C publication Critical patent/CN100524654C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

场效应晶体管栅电极上的高－k电介质隔片组件和通过掺杂剂从高－k隔片组件向下面的半导体区域扩散而形成的延伸区一起增加了延伸区的电荷载流子密度。这样可以克服延伸区的电荷载流子密度大约限于掺杂剂的固溶度这一情况，从而在不过度减损晶体管性能的情况下允许有极浅的延伸区。

Description

含有掺杂高-k侧壁隔片的场效应晶体管的漏极/源极延伸结构
技术领域
本发明一般涉及集成电路制造，特别是涉及需要高度掺杂的浅结(shallow junctions)、诸如金属氧化物半导体(MOS)晶体管结构的高度复杂的场效应晶体管的制造。
背景技术
按比例缩小单个电路组件的特征尺寸的不断努力驱使集成电路的制造方法持续地以几种方式改进。目前以及在可预见的将来，由于硅基片的高度可获得性和过去数十年已发展建立起的成熟的过程技术，大部份集成电路是以硅器件为基础，并将保持这种情况。在增加封装密度和提高性能上，发展集成电路的关键问题在于按比例缩小晶体管组件，诸如MOS晶体管组件，以提供生产现代的中央处理单元(CPU)和存储器件所必须的大量的晶体管组件。制造具有缩小尺寸的场效应晶体管的一个重要方面是减小栅电极的长度，该栅电极控制着分隔晶体管的源区和漏区的导电沟道(conducive channel)的形成。晶体管组件的源区和漏区是导电的半导体区域，其掺杂剂的导电类型与诸如基片或井区(well region)的周围结晶有源区(active region)中的掺杂剂相反。
虽然为获得较小和较快速的晶体管组件而缩减栅极长度是必须的，但是，缩减栅极长度并且维持适当的晶体管性能会额外涉及许多问题。此方面的一个挑战性任务是提供浅结区，即源区和漏区，这些区域却呈现高导电性，而使得从沟道至源区和漏区的各自接触区域传输电荷载流子的电阻率降至最小。通常通过离子注入(ion implantation)来满足浅结的高导电性的需求，以获得具有在横向和深度方向变化的浓度特性曲线(profile)的高掺杂剂浓度。然而，将高剂量的掺杂剂引入结晶的基片区域会对晶体结构产生重大损伤，因此需要一次或多次的退火循环以激活掺杂剂，也就是将掺杂剂置于晶体位置，并恢复(cure)重大的晶体损伤。然而，掺杂剂浓度受到退火循环电激活掺杂剂能力的限制。此能力又受到掺杂剂在硅晶体中的固溶度(solid solubility)的限制。而且，除了激活掺杂剂和恢复晶体损伤外，在退火期间还会发生不想要的掺杂剂扩散，而导致掺杂剂浓度特性曲线变“模糊”。为了更详细地解释所涉及的问题，现参照图1a-1d说明用来形成常规场效应晶体管的典型常规的过程流程。
图1a示意了中间制造阶段的晶体管结构100的横截面。晶体管结构100包括基片101，该基片101一般为硅基片或包括硅层的基片，在基片101中的有源区103由浅沟道隔离(shallow trench isolation，STI)102所包围。栅电极105形成在有源区103上并由栅极绝缘层106分隔开。值得注意的是前面所提及的栅极长度是图1a中栅电极105的横向尺度。在栅极绝缘层106下方的有源区103部分代表沟道区域104，该沟道区域104位于源极和漏极的延伸区108之间，该延伸区也可称为“尖端(tip)”区。
如图1a所示的晶体管结构100的典型工艺流程可包括下列过程步骤。通过复杂的光刻、蚀刻和沉积方法形成浅沟道隔离102之后，执行注入过程以在有源区103内产生所需的掺杂剂浓度特性曲线(未显示)。其后，通过先进的氧化和/或沉积方法来形成具有所需厚度的栅极绝缘层106，该厚度与栅电极105的栅极长度相匹配。然后，通过先进的光刻和蚀刻技术从多晶硅层形成栅电极105的图形。接着，执行参考数字107所指示的离子注入，将所需导电性类型的掺杂剂引入到有源区103中而形成延伸区108。如前文中所提及的，按比例缩小栅电极105的栅极长度也需要提供作为浅掺杂区域的延伸区108，该浅掺杂区域具有如109所示的深度，对于约30-200纳米(nm)范围的栅极长度其深度大约在10-100nm的范围。因此，离子注入107依照所使用的掺杂剂的类型采用相对较低的能量和高剂量以在延伸区108内提供所需的高掺杂剂浓度。
图1b示意了高级制造阶段中的晶体管结构100。一般由二氧化硅或氮化硅所形成的侧壁隔片(spacers)110形成在栅电极105的侧壁。通过自对准沉积和各向异性蚀刻技术来形成侧壁隔片110，以作为用于形成源区和漏区111的后续的离子注入过程112的注入掩模。
如前所述，在源区和漏区111以及延伸区108中需要高掺杂剂浓度，致使在注入过程107、112期间产生了严重的晶体损伤。因此，一方面通常需要诸如快速热退火的热处理，以激活掺杂剂原子并充分地再结晶源区和漏区111以及延伸区108中的受损伤的结构。然而，在高掺杂剂浓度下，硅晶体中掺杂剂的固溶度会限制快速热退火循环的电激活。此外，掺杂剂很容易就扩散入有源区103中不想要的晶体区而明显地减损晶体管的性能。另一方面，在源区和漏区111以及延伸区108内有效地重建晶体结构需要在足够长的时间段内具有相对较高的温度，这却会过度增加掺杂剂的扩散。因此，关于激活和恢复晶体管结构100须作权衡处理。特别是当器件尺寸缩小至栅极长度为100nm或甚至更小时，由于不充分地激活掺杂剂和/或由于扩散模糊了掺杂剂浓度特性曲线致使导电性下降而导致晶体管性能衰退的问题会更为突出。
图1c示意了完成制造过程之后的晶体管结构100。在栅电极105以及漏区和源区111之上形成金属硅化物区115，可包含硅化钴或任何其它合适的难熔金属的硅化物。形成的接触线(contact line)113与漏区和源区111相接触，以提供与进一步的电路组件(未显示)或其它互联线(未显示)的电接触。
形成金属硅化物区115一般涉及适当的难熔金属的沉积和随后的适当设计的退火循环，即便当高度掺杂时，所获得的金属硅化物区115的薄层电阻(sheet resistance)也远低于硅。接触线113的形成是通过沉积电介质层(为了方便而未显示)和将该电介质层形成通孔，随后用金属填充该通孔，其中在填充大批金属之前通常先形成薄的阻挡层和附着层(barrier and adhesion layers)。
在晶体管结构100的运作期间，可给接触线113施加电压，相应地给栅电极105施加控制电压，而使得在N沟道晶体管的情况下，在沟道区域104中形成主要包括如114所示的电子的薄沟道，其中，如前所述，晶体管的性能主要依赖于从沟道104至延伸区域108的过渡电阻(transition resistance)和区域108的薄层电阻，因为在此区域基本上没有金属硅化物形成。由于形成延伸区108以及漏区和源区111很困难，也就是存在没有充分恢复的晶格损伤和限制的激活掺杂剂浓度，而使得器件性能退化，特别是对于极度按比例缩小的晶体管组件100，由此部分地抵销了一般由缩小集成电路的电路组件而所得到的好处。
有鉴于上述问题，因此需要一种形成场效应晶体管结构的改进技术，可避免或至少明显地减少上面所指出的问题。
发明内容
本发明一般依赖于这样一个事实，即形成在栅电极侧壁的用高介电常数(permittivity)电介质材料所制成的侧壁隔片可以促进下层导电区域中的电荷载流子积聚(accumulation)，如计算机模拟所示。该有利效应可结合通过掺杂剂从侧壁隔片的电介质材料向外扩散入下面的延伸区而获得的高掺杂剂浓度，因而避免了注入步骤并显著地改进了晶体管组件的整体导电性。
依照本发明的一个示意性实施方案，一种形成场效应晶体管的方法包括在基片上形成掺杂的高-k电介质层，该基片包括形成在有源区之上的并由栅极绝缘层分隔开的栅电极。对基片进行热处理，以将掺杂剂从高-k电介质层扩散到有源区而形成延伸区。将高-k电介质层形成图形以在栅电极的侧壁形成侧壁隔片，并用该侧壁隔片作为注入掩模来进行注入过程以形成源区和漏区。
依照本发明的另一个示意性实施方案，一种形成场效应晶体管的方法包括进行离子注入过程以在基片的有源区中形成源区和漏区，该基片包括形成在有源区之上的并由栅极绝缘层分隔开的栅电极，其中栅极电极具有形成在侧壁上的作为注入掩模的侧壁隔片。接着，除去侧壁隔片并形成掺杂的高-k电介质层。然后对基片进行热处理以将掺杂剂从高-k电介质层扩散到下层区域，由此也至少部分地激活由注入过程所引入的原子。此外，将高-k电介质层形成图形以在栅电极上形成高-k的侧壁隔片。
依照本发明的又一个示意性实施方案，一种在电介质区域下方形成浅导电的掺杂半导体区域的方法包括在含有半导体区域的基片上形成电介质层，其中电介质层包括钽(tantalum)和/或锆(zirconium)和/或铪(hafnium)和/或镧(1anthanum)和/或钇(yttrium)和/或锶(strontium)的氧化物。将掺杂剂引入到电介质层中，并退火基片以将掺杂剂扩散入半导体区域。然后将电介质层形成图形以在掺杂的半导体区域上形成电介质区域，其中在外部电场的存在下增强了电介质区域下方的电荷载流子积聚。
依照本发明的另一个示意性实施方案，一种场效应晶体管包括形成在半导体有源区之上的并由栅极绝缘层分隔开的栅电极。在栅电极的侧壁上和半导体区域的一部分上形成掺杂的高-k电介质隔片组件。在至少一部分隔片组件和半导体区域间的界面上，隔片组件中的掺杂剂浓度等于或高于半导体区域中的掺杂剂浓度。
附图说明
通过参照下面的说明和附图可了解本发明，其中相同的参考数字代表相同的组件，以及其中：
图1a-1c示意了晶体管结构在典型的常规工艺流程的各制造阶段期间的横截面图；以及
图2a-2f示意了依照本发明的示意性实施方案，以晶体管结构为形式的半导体结构在各制造阶段期间的横截面图。
虽然本发明易受到许多不同的变更和其它形式的影响，但是其特定的实施方案已在图中示例显示并在此给予了详细说明。然而，应了解的是，此处对特定实施方案的说明并不是要限制本发明于所公开的特定形式，相反，本发明意在涵括由随附的权利要求所界定的本发明的精神及范围之内的所有的变更、等效及选择。
具体实施方式
下面说明本发明的示意性实施方案。为了清楚起见，本说明书并未将实际实施本发明的所有特征都作了说明。当然，应当了解，在开发任何此种实际的实施方案时，必须作出许多与实施相关的决定以达到开发者的特定目标，诸如符合与系统相关及与商业相关的限制条件，而这些限制条件会随着实施的不同而有所变化。此外，应当了解，这种开发工作可能是复杂而又耗时的，然而，对从本发明的公开中获益的本领域的普通技术人员而言，不过是一种常规的工作。
现在参照附图来说明本发明。虽然图中的半导体器件的不同区域和结构具有非常精确、明显的外形与轮廓，但是本领域的技术人员知道，实际上，这些区域和结构并不象图中所示的那么精确。此外，相比于所制造的器件上的那些特征或区域的尺寸，图中所画出的种种特征和掺杂区的相对尺寸可能会被夸大或缩小。不过，包括了附图用以说明与解释本发明的示意性实施例。应以相关领域的技术人员所认定的意义来理解和解释本文中的词汇与措词。本文前后一致使用的术语以及措词并非暗示该术语或措词的特别的定义，也就是与本领域的技术人员理解的普通惯用的含义所不同的定义。如果一个术语或措词具有特别的含义，也就是不同于技术人员所理解的含义时，本说明书将会以定义的方式来清楚地阐明这样一个特别的定义，直接且明确地提供该术语或措词的特别的定义。
参照图2a-2f，现在进一步说明本发明的示意性实施方案，其中得到一个具有高掺杂剂浓度而晶体损伤又最小的半导体区域，在高掺杂半导体区域之上提供电介质层，而使得在外部电场存在时，由于增加了介电常数而增加了电荷载流子的积聚。在这一方面，术语“高-k”电介质层或材料是指介电常数超过一般所使用的二氧化硅和氮化硅电介质材料的介电常数的任何材料，而二氧化硅和氮化硅的介电常数依赖于形成电介质层的过程技术，可以在约3.5至7.5的范围。因此，在下面的说明书以及随附的权利要求中，除非有特别的说明，术语“高-k”是指相对介电常数约为8和以上。要更进一步强调的是，可有利地利用本发明来形成场效应晶体管，尤其是用于具有比常规器件更高导电性的改进的延伸区。然而，本发明的原理也可应用来形成需要在相对较浅的掺杂半导体区域中具有高导电性的其它电路组件。
图2a示意了包括基片201的晶体管结构200，该基片可为硅基片、绝缘体上硅(SOI)基片或任何其它适当的基片，只要能包含有源区203即可。有源区203由隔离结构202所包围，该隔离结构202在本例中是以浅沟道隔离(STI)结构的形式来设置的。例如包括多晶硅或任何其它适当的栅电极材料的栅电极205形成在有源区203之上，并由栅极绝缘层206所分隔开。栅电极205的横向尺寸，称为栅极长度，大致上定义了在有源区203中的沟道长度204。在一些实施方案中，栅极长度在约30-200nm的范围。再者，在晶体管结构200之上形成电介质层220，设计其厚度以便在随后的过程步骤中形成侧壁隔片组件。电介质层220包括诸如钽、锆、铪和类似元素的氧化物或硅化物的高-k材料，其相对介电常数通常为约10-20或更高。其它适当的高-k材料可包括由镧、钇、锶和类似元素所形成的氧化物，其相对介电常数大于20。电介质层220进一步包括所需导电性类型的掺杂剂221，诸如砷和/或磷原子作为N型掺杂剂，或硼和/或铟原子作为P型掺杂剂。在一个特定的实施方案中，掺杂剂221在电介质层220中的浓度落在掺杂剂221在电介质层220材料中的固溶度的范围，甚至可以更高。然而，在其它实施方案中，调整掺杂剂221的浓度至进一步加工半导体结构200所需的任何适当的水平。
制造如图2a所示的半导体结构200的典型工艺流程可包括下列过程。有源区203、隔离结构202、栅极绝缘层206和栅电极205的形成可涉及与参照图1a已说明的基本上相同的步骤。然后与常规的工艺流程相反，通过任何适当的沉积方法，诸如化学气相沉积(CVD)或物理气相沉积(CVD)过程，来沉积包含高-k材料的电介质层220。在电介质层220沉积期间，可控制沉积气氛使得以所需的浓度将掺杂剂221引入到电介质层220中。例如，可加入任何包括掺杂剂的前体(precursor)气体到沉积气氛中，其中，举例而言，控制各个前体气体的流率以最终获得所需的掺杂剂浓度。
在其它的实施方案中，可依照已有的沉积方案(recipe)来进行电介质层220的沉积，随后，可通过任何适当的技术而将掺杂剂221引入到电介质层220中。例如，可进行注入过程而将掺杂剂221引入到电介质层中。在其它的实施方案中，可在电介质层220上形成其它的扩散层(未显示)，然后通过退火晶体管结构200将掺杂剂221引入到电介质层220中。不管选用什么方法，引入掺杂剂后电介质层220中的掺杂剂浓度可约为1019-1021原子/立方厘米(atoms/cm3)。
其后，可通过进行热处理将一部分掺杂剂221引入到有源区203中，例如，依赖于电介质层220所使用的材料、掺杂剂221的类型、掺杂剂221所需的穿透深度等等，将基片在约800-1200℃范围内的温度退火约10秒钟至30分钟。
掺杂剂221向外扩散入有源区203，如参考数字222所示，使得有源区203通过电介质层220中掺杂剂浓度所控制的过程以及主要是退火循环的过程参数而建立所需的掺杂剂浓度，并且基本上不会损伤到有源区203的晶体结构。
图2b示意了完成热处理以将掺杂剂221引入有源区203而形成延伸区208的晶体管结构200。在一些实施方案中，掺杂剂浓度大约为1019-5×1020原子/立方厘米。依据常规的各向异性蚀刻过程，在栅电极205的侧壁上形成侧壁隔片210。
图2c示意了处于更进一步制造状态的晶体管结构200。由参考数字212所示，通过注入过程而在有源区203中形成源区和漏区211。如前所述，通过进行注入过程212而将所需导电性类型的掺杂剂引入到有源区203的特定深度，以便形成部分在延伸区208中和其下方的源区和漏区211，并获得特定的晶体管性能所需的掺杂剂浓度特性曲线。依赖于掺杂剂的类型，诸如砷、磷、硼、铟和类似元素，用来掺杂漏区和源区211的典型能量可约在30-90keV的范围，而其剂量可约在1015-1016离子/平方厘米(ion/cm2)的范围。
在离子注入212之后进行热处理，以激活由注入212所引入的掺杂剂并恢复由离子轰击所造成的晶格损伤。举例而言，可在约900-1200℃范围内的温度进行退火过程约10-300秒。在该退火循环期间，可引入更多的掺杂剂221到延伸区208中，和/或延伸区208中的掺杂剂也被激活，也就是，转移到晶格位置。值得注意的是，一般的退火循环是在热平衡状况下进行的，所以可获得的掺杂剂激活由有源区203结晶区域中的掺杂剂的固溶度所决定，除非进行的是不平衡的退火过程，诸如激光退火等。通过从电介质层220和/或隔片组件210引入掺杂剂221能在延伸区208中提供相当高的掺杂剂浓度，而使得至少由隔片210所覆盖的延伸区208呈现最小的晶体损伤，因此相比于常规器件呈现出显著改进的导电性，即便掺杂的程度会如同常规器件一样受到固溶度的限制，这是因为显著地减少了由未恢复的结晶缺陷造成的电荷载流子散射，这在下文中将作更详细的说明。
图2d示意了完成的晶体管结构200。金属硅化物区215形成在栅电极205以及源区和漏区211的上部。另外，提供了接触线213，用于将源区和漏区211与其它电路组件(未显示)和/或其它的导电线(未显示)电连接起来。
形成如图2d所示的晶体管结构200的过程步骤可与已参照图1c所述的过程步骤相似，故此处省略了相应的说明。
在工作时，施加到栅电极205的控制电压和通过接触线213施加到源区和漏区211的相应的工作电压在源极和漏极间的沟道区204中建立了电流流动，如214所示。为了方便，显示了一个N型场效应晶体管，应了解的是，基本上相同的标准可适用于P沟道晶体管。如前所述，延伸区208的一部分230中的减少的缺陷率由于减少了电荷载流子散射而导致导电性增强。而且，侧壁隔片210的高介电常数使得与下方延伸区208的电容耦合增强，因此促进了部分230中的电荷载流子积聚。由于延伸区208中可在固溶度范围内的高掺杂剂浓度和增强的电容耦合，因此电荷载流子浓度可以远超过由固溶度所决定的数量级，该数量级通常是在3×20每立方厘米的范围。因此，即便延伸区208中的掺杂剂浓度与常规器件的相当，本发明还可改进电荷载流子密度，其中减少的缺陷水平也对增强导电性有贡献。这样可具有极浅的延伸区208而不会减损晶体管的性能。
图2e是部分230的放大示意图。从图2e可以看出，由于扩散机制，在隔片组件210和延伸区208的界面222附近的掺杂剂221浓度基本上等于或高于延伸区208中相应的掺杂剂浓度。当将掺杂剂221向外扩散入延伸区208的退火循环时间足够长以至于“耗尽”隔片组件210(或电介质层220(图2a))并且在延伸区208内积聚掺杂剂直到在界面222处大约达到平衡时，可以在界面222的两侧获得基本上相等的浓度。尤其是，当隔片组件210中的初始掺杂剂浓度超过隔片材料和下方有源区203的固溶度的限制时，可通过将掺杂剂221扩散入延伸区208而获得有源区203和大约是固溶度量级的高掺杂剂浓度。另外，在常规的工艺流程中，由于不希望的掺杂剂的向外扩散，诸如在形成漏区和源区后用于激活掺杂剂和恢复晶体损伤的所需的退火循环通常会减少延伸区中的掺杂剂浓度。然而，依照本发明的上述示意性实施方案，由于界面222处的高掺杂剂浓度，这些退火循环期间的掺杂剂浓度可以基本上维持或甚至可以增加，因为只要掺杂的隔片组件210中的浓度高于下层延伸区208的浓度，该掺杂的隔片组件210就会持续地提供掺杂剂221。
值得注意的是，在上述的示意性实施方案中，掺杂剂221向外扩散入有源区203基本上发生在从电介质层220(图2a)到下方基片区域。在其它实施方案中，可能认为更可取的是，首先将电介质层220形成图形而不进行任何退火循环，并在形成隔片组件210后将掺杂剂221引入到有源区203，例如在形成源区和漏区211的注入过程212(图2c)之后的所需的退火循环期间。
在本发明的其它示意性实施方案中，在形成延伸区208之前可先形成源区和漏区211，这可以通过形成相应的侧壁隔片组件(未显示)，该侧壁隔片组件可包括诸如二氧化硅和/或氮化硅的常规低-k材料，并在用于形成源区和漏区211的离子注入过程之后去除该侧壁隔片。然后，可如参照图2a所述的那样继续过程，其中，可采用独立的或用于激活源区和漏区211中的掺杂剂的共同的退火循环来从电介质层220和/或隔片组件210引入掺杂剂221(注意图2c所示的注入过程212就不再需要了)。
图2f显示了依照本发明进一步的示意性实施方案的在早期制造阶段中的晶体管结构200。晶体管结构200与图2a所示的结构十分相似，并额外地包括形成在电介质层220下方的阻挡层225。阻挡层225可包括低-k材料，该低-k材料具有防止层膜220的电介质材料过度扩散到下方的有源区203和/或邻接的栅电极205的优越特性，而不会过度地减慢掺杂剂221到有源区203的扩散。例如，一些包含在电介质层220中的高-k组件在高温时也许不十分稳定，或许倾向于很容易地就扩散。因此，阻挡层225可以充足地防止这些阻件扩散入邻近区域中。可有利地选择阻挡层225的厚度，以便提供充分的阻挡性能而不会过度地减损由电介质层220和阻挡层225所形成的层膜堆叠的整体介电常数。在一些实施方案中，具有3-10nm厚度的二氧化硅和/或氮化硅层可足以防止高-k材料扩散入邻近区域中。另外，在其它实施方案中，阻挡层225可以在形成层膜225期间掺杂，或保持不掺杂，直到进行从电介质层220引入掺杂剂221至有源区203的退火循环为止。
上面所公开的特定的实施方案仅仅用于示意，因为可以用不同而又等效的方式来修改和实施本发明，而这些方式对于已了解本说明的本领域的技术人员而言是显而易见的。例如，上面提出的过程步骤可以用不同的顺序来进行。另外，除了下面的权利要求中说明的之外，并不欲对其中所示的构建或设计的细节作限制。因此，很明显，可以改变或修改上面所公开的特定的实施方案，而所有此等变化都被认为是在本发明的精神和范围之内。由此，提出下面的权利要求的保护。

Claims (17)

1.一种形成场效应晶体管的方法，所述方法包括：
在基片201上形成掺杂的高-k电介质层220，所述基片包括形成在有源区203之上的并由栅极绝缘层206分隔开的栅电极205；
对所述基片进行热处理，使掺杂剂从所述高-k电介质层220扩散入所述有源区203以形成延伸区208；
将所述高-k电介质层220形成图形以在所述栅电极205的侧壁形成侧壁隔片210；以及
用所述侧壁隔片210作为注入掩模来进行离子注入过程212，以形成所述场效应晶体管的源区和漏区211。
2.如权利要求1所述的方法，其中，形成所述掺杂的高-k电介质层220包括在存在至少一种掺杂剂材料时沉积所述高-k电介质层220。
3.如权利要求1所述的方法，其中，形成所述掺杂的高-k电介质层220包括沉积所述高-k电介质层220和通过离子注入和从牺牲层扩散中的至少一种而将掺杂剂引入到所述高-k电介质层220。
4.如权利要求1所述的方法，其中所述掺杂的高-k电介质层220的掺杂剂浓度大约为掺杂剂在所述高-k电介质层中的固溶度的范围或者更高。
5.如权利要求1所述的方法，其中，在热处理所述基片之前，先将所述高-k电介质层206形成图形。
6.如权利要求1所述的方法，其中所述基片201在所述离子注入过程212之后进行热处理，以便同时激活由所述离子注入过程212所引入的掺杂剂和恢复晶格损伤。
7.如权利要求1所述的方法，进一步包括在形成所述高-k电介质层220之前先形成电介质阻挡层。
8.如权利要求1所述的方法，其中，热处理所述基片201是在约800-1200℃范围的温度。
9.如权利要求8所述的方法，其中所述热处理的时间是在约10秒至30分钟的范围。
10.如权利要求1所述的方法，其中所述高-k电介质层220包括钽、锆、铪、镧、钇和锶中的至少一种的氧化物和硅化物中的一种。
11.一种形成场效应晶体管的方法，所述方法包括：
进行离子注入过程212以在基片201中所形成的有源区203中形成源区和漏区211，所述基片包括形成在所述有源区203上的并由栅极绝缘层206分隔开的栅电极205，所述栅电极205具有形成在其侧壁上的侧壁隔片；
去除所述侧壁隔片；
在所述基片上形成掺杂的高-k电介质层220；
退火所述基片，以从所述掺杂的高-k层220引入掺杂剂到所述有源区；以及
将所述高-k电介质层220形成图形，以在所述栅电极205的侧壁上形成高-k侧壁隔片210。
12.如权利要求11所述的方法，其中，退火所述基片201而激活在所述离子注入过程期间所引入的掺杂剂，并至少部分地恢复由所述离子注入过程所引起的晶格损伤。
13.如权利要求11所述的方法，其中，形成所述掺杂的高-k电介质层220包括在存在至少一种掺杂剂材料时沉积所述高-k电介质层220。
14.如权利要求11所述的方法，其中，形成所述掺杂的高-k电介质层220包括沉积所述高-k电介质层220和通过离子注入和从牺牲层扩散中的至少一种而将掺杂剂引入到所述高-k电介质层。
15.如权利要求11所述的方法，其中所述掺杂的高-k电介质层220的掺杂剂浓度大约为掺杂剂在所述高-k电介质层220中的固溶度的范围或者更高。
16.如权利要求11所述的方法，其中，在退火基片之前，先将所述高-k电介质层220形成图形。
17.一种场效应晶体管，包括：
形成在有源半导体区域203上的并由栅极绝缘层204分隔开的栅电极205，所述有源半导体区域具有掺杂剂浓度；以及
形成在所述栅电极205的侧壁和所述有源半导体区域的一部分之上的掺杂的高-k电介质隔片组件210；
其中，在所述高-k电介质隔片组件210和所述有源半导体区域间的一部分界面上的掺杂剂浓度等于或高于所述有源半导体区域203中的所述掺杂剂浓度。
CNB2003801046144A 2002-11-29 2003-11-06 含有掺杂高-k侧壁隔片的场效应晶体管的漏极/源极延伸结构 Expired - Fee Related CN100524654C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10255849A DE10255849B4 (de) 2002-11-29 2002-11-29 Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE10255849.3 2002-11-29
US10/442,745 2003-05-21

Publications (2)

Publication Number Publication Date
CN1720607A true CN1720607A (zh) 2006-01-11
CN100524654C CN100524654C (zh) 2009-08-05

Family

ID=32318819

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801046144A Expired - Fee Related CN100524654C (zh) 2002-11-29 2003-11-06 含有掺杂高-k侧壁隔片的场效应晶体管的漏极/源极延伸结构

Country Status (4)

Country Link
US (1) US6849516B2 (zh)
CN (1) CN100524654C (zh)
DE (1) DE10255849B4 (zh)
TW (1) TWI318426B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263063A (zh) * 2010-05-25 2011-11-30 无锡华润上华半导体有限公司 互补金属氧化物半导体晶体管的制作方法
CN109216459A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 用于制造半导体器件的方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
US8545629B2 (en) 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
KR100508867B1 (ko) * 2003-12-27 2005-08-17 동부아남반도체 주식회사 ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법
US20050274994A1 (en) * 2004-06-14 2005-12-15 Rhodes Howard E High dielectric constant spacer for imagers
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
DE102005009019B4 (de) * 2005-02-28 2008-01-10 Qimonda Ag Transistoranordnung mit Gate-Spacerstrukturen und Verfahren zu deren Herstellung
US7361561B2 (en) * 2005-06-24 2008-04-22 Freescale Semiconductor, Inc. Method of making a metal gate semiconductor device
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
JP5281408B2 (ja) * 2005-12-02 2013-09-04 クリスタル・イズ，インコーポレイテッド ドープされた窒化アルミニウム結晶及びそれを製造する方法
US9034103B2 (en) * 2006-03-30 2015-05-19 Crystal Is, Inc. Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them
US8323406B2 (en) * 2007-01-17 2012-12-04 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US9771666B2 (en) 2007-01-17 2017-09-26 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US9437430B2 (en) * 2007-01-26 2016-09-06 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US8080833B2 (en) 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
DE102007025326B4 (de) * 2007-05-31 2011-01-20 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
US8384145B2 (en) * 2009-02-03 2013-02-26 International Business Machines Corporation Non-volatile memory device using hot-carrier injection
US20100314551A1 (en) * 2009-06-11 2010-12-16 Bettles Timothy J In-line Fluid Treatment by UV Radiation
JP5806734B2 (ja) 2010-06-30 2015-11-10 クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. 熱勾配制御による窒化アルミニウム大単結晶成長
JP2012204595A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 電界効果トランジスタ
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130001657A1 (en) * 2011-06-30 2013-01-03 International Business Machines Corporation Self-aligned iii-v mosfet diffusion regions and silicide-like alloy contact
US8962359B2 (en) 2011-07-19 2015-02-24 Crystal Is, Inc. Photon extraction from nitride ultraviolet light-emitting devices
US20150280057A1 (en) 2013-03-15 2015-10-01 James R. Grandusky Methods of forming planar contacts to pseudomorphic electronic and optoelectronic devices
US9209274B2 (en) 2013-07-19 2015-12-08 Globalfoundries Inc. Highly conformal extension doping in advanced multi-gate devices
US9613175B2 (en) 2014-01-28 2017-04-04 Globalfoundries Inc. Method, computer system and computer-readable storage medium for creating a layout of an integrated circuit
US20190103474A1 (en) * 2017-10-03 2019-04-04 Globalfoundries Singapore Pte. Ltd. Sidewall engineering for enhanced device performance in advanced devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994869A (en) * 1989-06-30 1991-02-19 Texas Instruments Incorporated NMOS transistor having inversion layer source/drain contacts
KR970006262B1 (ko) * 1994-02-04 1997-04-25 금성일렉트론 주식회사 도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법
US5518945A (en) * 1995-05-05 1996-05-21 International Business Machines Corporation Method of making a diffused lightly doped drain device with built in etch stop
US5770490A (en) * 1996-08-29 1998-06-23 International Business Machines Corporation Method for producing dual work function CMOS device
US5926715A (en) 1997-06-04 1999-07-20 Mosel Vitelic Inc. Method of forming lightly-doped drain by automatic PSG doping
US6200869B1 (en) 1998-11-06 2001-03-13 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit with ultra-shallow source/drain extensions
US6630712B2 (en) 1999-08-11 2003-10-07 Advanced Micro Devices, Inc. Transistor with dynamic source/drain extensions
US6255152B1 (en) * 1999-10-01 2001-07-03 United Microelectronics Corp. Method of fabricating CMOS using Si-B layer to form source/drain extension junction
KR100397370B1 (ko) * 2001-10-29 2003-09-13 한국전자통신연구원 얕은 접합을 갖는 집적회로의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263063A (zh) * 2010-05-25 2011-11-30 无锡华润上华半导体有限公司 互补金属氧化物半导体晶体管的制作方法
CN109216459A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 用于制造半导体器件的方法
CN109216459B (zh) * 2017-06-30 2021-09-10 台湾积体电路制造股份有限公司 用于制造半导体器件的方法

Also Published As

Publication number Publication date
DE10255849B4 (de) 2006-06-14
CN100524654C (zh) 2009-08-05
US6849516B2 (en) 2005-02-01
DE10255849A1 (de) 2004-06-17
TWI318426B (en) 2009-12-11
TW200414374A (en) 2004-08-01
US20040104442A1 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
CN100524654C (zh) 含有掺杂高-k侧壁隔片的场效应晶体管的漏极/源极延伸结构
US6852610B2 (en) Semiconductor device and method for manufacturing the same
KR19980053140A (ko) 반도체 소자의 제조방법
CA2026126A1 (en) Process for the production of a high voltage mis integrated circuit
JPH0624226B2 (ja) スタック形ｃｍｏｓ装置の製造方法
CN1279602C (zh) 形成半导体器件的方法
US7449403B2 (en) Method for manufacturing semiconductor device
JPH07147260A (ja) 半導体装置のゲート形成方法
US6548363B1 (en) Method to reduce the gate induced drain leakage current in CMOS devices
CN102856177B (zh) 半导体器件和用于制造半导体器件的方法
EP0459398B1 (en) Manufacturing method of a channel in MOS semiconductor devices
KR101022854B1 (ko) 도핑된 고유전 측벽 스페이서들을 구비한 전계 효과트랜지스터의 드레인/소스 확장 구조
KR100574172B1 (ko) 반도체 소자의 제조방법
US5399514A (en) Method for manufacturing improved lightly doped diffusion (LDD) semiconductor device
JPH09172176A (ja) Ｍｏｓデバイス製造方法
CN1259696C (zh) 降低衬底缺陷的源极/漏极离子注入方法
KR100336572B1 (ko) 폴리 실리콘-저마늄을 게이트 전극으로 사용하는 반도체소자의 형성방법
JP2608627B2 (ja) 半導体装置の製造方法
JPH06132523A (ja) Ｍｏｓトランジスタの製造方法
JP3000657B2 (ja) 電界効果型半導体装置の製造方法
US20020022329A1 (en) Method of improving a dual gate CMOS transistor to resist the boron-penetrating effect
JP2001257343A (ja) 半導体集積回路装置
KR19990026608A (ko) 반도체 소자의 금속 확산 방지막 형성방법
JPH0529327A (ja) 半導体装置の製造方法
JP2000299294A (ja) 半導体装置およびその中間体ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GLOBALFOUNDRIES SEMICONDUCTORS CO., LTD

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES CORPORATION

Effective date: 20100722

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA STATE, THE USA TO: GRAND CAYMAN ISLAND, BRITISH CAYMAN ISLANDS

TR01 Transfer of patent right

Effective date of registration: 20100722

Address after: Grand Cayman, Cayman Islands

Patentee after: Globalfoundries Semiconductor Inc.

Address before: American California

Patentee before: Advanced Micro Devices Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20161106

CF01 Termination of patent right due to non-payment of annual fee