KR970006262B1 - 도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법 - Google Patents

도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법 Download PDF

Info

Publication number
KR970006262B1
KR970006262B1 KR1019940002105A KR19940002105A KR970006262B1 KR 970006262 B1 KR970006262 B1 KR 970006262B1 KR 1019940002105 A KR1019940002105 A KR 1019940002105A KR 19940002105 A KR19940002105 A KR 19940002105A KR 970006262 B1 KR970006262 B1 KR 970006262B1
Authority
KR
South Korea
Prior art keywords
doped
film
mos transistor
forming
disposable layer
Prior art date
Application number
KR1019940002105A
Other languages
English (en)
Other versions
KR950025923A (ko
Inventor
변정수
최상준
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019940002105A priority Critical patent/KR970006262B1/ko
Priority to DE4409875A priority patent/DE4409875C2/de
Priority to JP6219610A priority patent/JPH07231093A/ja
Priority to US08/445,580 priority patent/US5591667A/en
Priority to US08/479,047 priority patent/US5599734A/en
Publication of KR950025923A publication Critical patent/KR950025923A/ko
Application granted granted Critical
Publication of KR970006262B1 publication Critical patent/KR970006262B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/144—Shallow diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용없음.

Description

도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법
제1도는 종래의 BSG막을 이용한 P형 모스 트랜지스터의 단면도.
제2a-c도는 본 발명의 BPSG막을 이용한 모스 트랜지스터의 제조 공정도.
제3도는 보론이온이 인이온에 비해 상대적으로 높게 도우핑된 B+PSG막의 사용시 소오스/드레인영역의 농도분포도.
제4도는 인이온이 보론 이온에 비해 상대적으로 높게 도우핑된 BP+SG막의 사용시 소오스/드레인영역의 농도분포도.
제5a와 b도는 제4도의 조건으로 도우핑된 BP+SG막의 사용시 열처리시간에 따른 소오스/드레인영역이 농도분포도.
제6도는 BSG막, PSG막, B+SG막 및 BP+SG막을 800~1100℃의 온도범위에서 열처리후 각각의 면저항(sheet resistance)에 대한 실험치를 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘기판 22 : 게이트 절연막
23 : 게이트 24 : BPSG막
25 : 얕은 접합의 고농도/소오스영역
본 발명은 모스 트랜지스터의 제조방법에 관한 것으로서, 특히 불순물이 도우핑된 디스포저블층(disposable layer)으로서, CVD 산화막을 이용하여 얕은 접합의 소오스/드레인영역을 형성할 수 있는 모스트랜지스터의 제조방법에 관한 것이다.
반도체 집적 기술의 발달로 수미크론 이하의 모스 트랜지스터를 집적하게 되었다.
64M DRAM, 256M DRAM 또는 등가의 차세대 소자에서는 0.1㎛ 이하의 얕은 접합(Shallow junction)이 요구되었다.
얕은 접합을 형성하는 기술은 크게 4가지로 나눌 수 있다.
측벽 스페이서(sidewall spacer)를 이용한 얕은 접합 형성방법, 이온 주입법을 이용한 얕은 접합형성 방법, 이온주입법을 이용하지 않은 얕은 접합형성방법 및 실리사이드를 이용한 얕은 접합 형성방법이다.
측벽 스페이서를 이용하는 기술은 측벽 스페이서를 이용하여 얕은 접합을 형성하는 방법으로, 브레이크 다운 전압을 증가시키고 핫 캐리어 효과를 감소시키기 위한 LDD 모스 트랜지스터가 만들어졌다.
소자의 집적도가 증가하면서 LDD 모스 트랜지스터의 재료로서, 기존의 SiO2대신에 유전상수가 큰 폴리실리콘이나 Si3N4같은 물질이 사용되었다.
최근에는 인 시투적으로 보론이 도우핑된 폴리실리콘막(in-situ B-doped Poly Si) 또는 BSG(Boro Silicate Glass)를 측벽 스페이서로 사용하여 얕은 접합을 형성하는 LDD 모스 트랜지스터도 발표되었다.
이온 주입법을 이용하여 P형 모스 트랜지스터를 제조하는 경우에는 P+형 소오스/드레인영역을 형성하기 위해 도우핑 소오스(doping source)로 B+나 BF+ 2를 사용해야 한다.
그러나, 보론 이온은 큰 확산계수나 테일링 효과(tailing effect)로 인하여 얕은 접합을 형성하기가 어렵다.
그래서, 칼륨이온(Ga+), 게르마늄이온(Ge+), 실리콘이온(S+) 또는 비소이온(As+)등과 같이 질량이 큰 원자를 이용하여 실리콘 기판을 비정질화(amorphization)하고, 10kev 정도의 저에너지로 보론이온을 이온 주입하여 얕은 접합의 P형 소오스/드레인영역을 형성하는 방법이 제안되었다.
또한, 이온 주입 에너지를 200eV까지 낮추어서 1000Å 이하의 접합을 형성하는 기술도 있었다.
그러나, 기판을 비정질화시킨 후 얕은 접합의 소오스/드레인영역을 형성하는 기술은 원칙적으로 접합 형성 후 결정 결합에 기인한 누설전류가 발생하는 문제점이 있었다.
이온 주입법을 이용하지 않은 얕은 접합 형성방법은 이온 주입법의 이용시 결정결함에 기인한 누설전류를 방지할 수 있다.
이온 주입법을 이용하지 않고 1000Å 이하의 얕은 접합을 형성하는 방법으로는 SOS(Spin-On Source)를 이용한 방법, GILD(Gas Immersed Laser Doping)법을 이용하는 방법, BSG막을 이용하는 방법, PIII(Plsama Immersion Ion Implantation)법을 이용하는 방법, FIB(Focused Ion Beam)을 이용하는 방법, 그리고 TiB2등을 이용하는 방법 등이 있다.
실리사이드를 이용한 얕은 접합형성방법으로는 CoSi2와 저에너지를 이용한 500Å 이하의 얕은 접합을 형성하는 기술이 발표되었다.
이온 주입법을 이용하지 않고 BSG막이나 PSG(Phospho Silicate Glass)막과 같은 불순물이 도우핑된 CVD 산화막을 이용한 얕은 접합 형성 기술이 IEDM Tech. Dig., pp. 897-900, 1992에 발표되었다.
제1도는 종래의 불순물이 도우핑된 CVD 산화막을 이용한 P형 모스 트랜지스터의 단면도이다.
먼저, 실리콘기판(11)상에 박막의 절연막과 폴리실리콘을 증착하고 패터닝하여 채널영역상에 게이트 절연막(12)과 게이트(13)를 형성한다.
기판 전면에 P형 불순물이 도우핑된 CVD 산화막으로 BSG막을 증착하고 에치백하여 게이트(13)의 측벽에 스페이서(14)를 형성한다.
이어서, 급속 열처리 공정(RTA : Rapid Thermal Annealing)을 수행한다.
측벽 스페이서(14)인 BSG막으로부터 보론이 실리콘기판(11)으로 확산되어 얕은 접합의 고농도 소오스/드레인영역(15)을 형성한다.
고농도의 P형 불순물을 깊게 이온 주입하고 열처리하여 깊은 접합의 고농도 소오스/드레이영역(16)을 형성한다.
n형 모스 트랜지스터를 제조하는 경우에는 BSG막 대신에 PSG(Phsopho Silicate Glass)막을 사용한다.
BSG막이나 PSG막을 각각 사용하여 P형 또는 n형 모스 트랜지스터를 제조하는 경우에 있어서, SiO2+B2O3를 이루어진 BSG막은 산화막의 용융 온도(fusion tempera ture)를 감소시켜 평탄화(planarization)를 향상시켜 주는 기능은 있으나 케터링 효과를 갖지 않으며 Sio2+P2O5로 이루어진 PSG막은 용융 온도는 높으나 Na+등과 같은 금속 이온을 게터링(Gettering)하는 기능이 있다.
그리고, p형 모스 트랜지스터를 제조하는 경우는 BSG를 사용하고, n형 모스 트랜지스터를 제조하는 경우는 각각 PSG막을 사용해야 하는 번거로움이 있다.
본 발명은 BSG막의 낮은 용융온도 특성과 PSG막의 금속원자의 게터링 효과를 모두 갖는 단일의 BSPG(Boro Phospho Silicate Glass)막을 이용하여 얕은 n+p 또는 p+n 결합을 형성하여 줌으로써 전기적 특성을 보다 향상시킬 수 있는 모스 트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 제1도전형을 갖는 실리콘 기판상에 게이트 절연막을 형성하는 스텝과, 폴리실리콘막으로 된 게이트를 게이트 절연막상에 형성하는 스텝과, 제1도전형과 제2도전형의 불순물을 포함하고, 제2도전형의 불순물이 상대적으로 높게 도우핑된 디스포저블층막을 기판전면에 걸쳐 CVD법으로 증착하는 스텝과, 열처리 공정으로 디스포저블층의 불순물을 기판으로 확산시켜 제2도전형을 갖는 얕은 접합의 불순물영역을 형성하는 스텝을 포함하는 것을 특징으로 하는 도우핑된 디스포저블층을 이용한 모스 트랜지스터의 제조방법을 제공한다.
이하 본 발명의 실시예를 첨부도면에 의거하여 상세히 설명한다.
제2a-c도는 본 발명의 실시예에 따른 모스 트랜지스터의 제조 공정도이다. 먼저, 세정이 완료된 실리콘기판(21)상에 박막의 절연막과 폴리실리콘막을 순차 증착하고, 식각하여 게이트 절연막(22)과 게이트(23)를 형성한다(제2a도). 기판 전면에 걸쳐 제1도전형과 제2도전형의 불순물을 포함하고, 제2도전형의 불순물이 상대적으로 도우핑된 디스포저블층(24)을 CVD법으로 증착하고(제2b도), 열처리하여 얕은 접합의 고농도 소오스/드레인영역(25)을 형성한다(제2c도).
열처리시 급속 열처리 공정(Rapid Thermal Annealing)이나 로(furnace)를 이용한다.
디스포저블층(24)으로 BPSG막을 사용하는데 실리콘기판(21)이 n형인 경우, 즉 p형 모스 트랜지스터인 경우에는 보론 이온이 인이온보다 상대적으로 높게 도우핑된 n+PSG막(24)을 도포한다.
이때, B+PSG막은 보론(B)이 5×1021ions/cm2, 인(P)이 1×1021ions/cm2의 양으로 도우핑된다.
한편, 실리콘기판(11)의 P형인 경우, 즉 n형 모스 트랜지스터를 제조하는 경우에는 보론 이온보다 인이온이 상대적으로 높게 도우핑된 BP+SG막(24)을 도포하는데, BP+SG막(24)은 보론(B)이 1×1021ions/cm2, 인(P)이 5×1021ions/cm2의 양으로 도우핑되었다.
이때, B+PSG막은 보론이온(B)이 인(P)이온에 비하여 상대적으로 높게 도우핑된 BPSG막을 의미하며, BP+SG막은 보론이온(B)보다 인(P)이온이 상대적으로 높게 도우핑된 BPSG막을 의미한다.
제3도는 보론(B)이 5×1021ions/cm2, 인(P)이 1×1021ions/cm2의 양으로 도우핑된 B+PSG막(B=10mole%, P=2mole%)(14)을 열처리하는 경우 접합의 농도분포를 도시한 것이다.
제4도는 인(P)이 5×1021ions/cm2, 보론(B)이 1×1021ions/cm2의 양으로 도우핑된 BP+SG막(B=2mole%, P=10mole%)을 열처리할 때 접합의 농도분포를 도시한 것이다.
제3도와 제4도를 참조하면 불순물이 도우핑된 BPSG막을 이용하면 얕은 접합을 얻을 수 있다.
B+PSG막의 경우에는 B+PSG막에 보론(B)이 인(P)보다 많이 포함되어 있으므로 보론(B)이 인(P)보다 더 깊게 더 많은 양이 확산되므로 P형 소오스/드레인영역(25)이 형성된다.
즉, 소오스/드레인영역(25)은 기판(21)과 얕은 P+n접합을 형성한다.
한편, BP+SG막의 경우에는 BP+SG막에 보론(B)보다 인(P)이 많이 포함되어 있으므로 인(P)이 보론(B)보다 더 깊게 더 많은 양이 확산되므로 n형 소오스/드레인영역(25)이 형성된다.
즉, 소오스/드레인영역(25)은 기판(21)과 얕은 n+p 접합을 형성한다.
제5a도와 b도는 제4도의 도우핑 조건에서 열처리 시간에 따른 접합의 농도 분포도로서, 제5a도는 1.5분, 제5b도는 0.15분 동안 각각 열처리하였다.
제5a도와 b도를 참조하면, 열처리 시간이 길어짐에 따라 접합 깊이가 깊어짐을 알 수 있다.
제6도는 B=10mole%의 BSG막, P=10mole%의 PSG막, B=10mole%, P=2mole%의 B+PSG막 및 B=2mole%, P=10mole%의 BP+SG막을 800~1100℃에서 열처리할 때의 면저항(sheet resistance)의 실험치를 도시한 것이다.
제6도를 참조하면, 열처리시의 온도가 증가함에 따라 면저항이 감소한다.
면저항은 접합 깊이에 반비례하므로 면저항의 감소는 접합깊이의 증가를 의미한다. 즉, 열처리시의 온도가 증가하면 접합 깊이가 증가하여 얕은 접합의 소오스/드레인 영역을 형성할 수 없다.
제6도를 보면 900℃ 이하의 온도에서 열처리를 할 때, 1000Å 이하의 얕은 접합을 얻을 수 있다.
상기한 바와 같은 본 발명에 의하면 종래에는 P형 모스 트랜지스터를 제조하기 위해 BSG막을 사용하고 n형 모스 트랜지스터를 제조하기 위해 PSG막을 각각 사용하였으나 n형과 p형 불순물인 p와 B의 양을 달리 도우핑시킨 BPSG막을 사용하여 n형이나 p형 소오스/드레인영역을 형성할 수 있다.
또한, BPSG막은 BSG막이 갖지 않는 불순물의 게터링 효과를 가지므로 기존의 BSG막에 의한 접합 영역에 비해 BPSG막에 의한 접합영역이 그의 전기적 특성을 향상시킬 수 있다.

Claims (11)

  1. 제1도전형의 실리콘기판(21)상에 게이트 절연막(22)을 형성하는 스텝과, 게이트 절연막(22)상에 게이트(23)를 형성하는 스텝과, 제1도전형과 제2도전형의 불순물을 포함하고, 제2도전형의 불순물이 상대적으로 높게 도우핑된 디스포저블층(24)을 기판 전면에 걸쳐 형성하는 스텝과, 열처리 공정으로 디스포저블층(24)의 불순물을 기판(21)으로 확산시켜 제2도전형의 불순물영역(25)을 형성하는 스텝을 포함하는 것을 특징으로 하는 도우핑된 디스포저블층을 이용한 모스 트랜지스터의 제조방법.
  2. 제1항에 있어서, 게이트 절연막(22)은 게이트전극(23)하부의 기판(21)상에만 형성되는 것을 특징으로 하는 도우핑된 디스포저블층을 이용한 모스 트랜지스터의 제조방법.
  3. 제1항에 있어서, 디스포저블층(24)을 CVD방법으로 증착하는 것을 특징으로 하는 도우핑된 디스포저블층을 이용한 모스 트랜지스터의 제조방법.
  4. 제3항에 있어서, 디스포저블층(24)으로 BPSG막을 사용하는 것을 특징으로 하는 도우핑된 디스포저블층을 이용한 모스 트랜지스터의 제조방법.
  5. 제4항에 있어서, n형 모스 트랜지스터의 경우 보론보다 인의 양이 상대적으로 높게 도우핑된 BP+SG막을 사용하는 것을 특징으로 하는 도우핑된 디스포저블층을 이용한 모스 트랜지스터의 제조방법.
  6. 제5항에 있어서, BP+SG막은 B가 1×1021ions/cm2, P가 5×1021ions/cm의 양으로 도우핑된 것을 특징으로 하는 도우핑된 디스포저블층을 이용한 모스 트랜지스터의 제조방법.
  7. 제4항에 있어서, p형 모스 트랜지스터의 경우 인보다 보론의 양이 상대적으로 높게 도우핑된 B+PSG막을 사용하는 것을 특징으로 하는 도우핑된 디스포저블층을 이용한 모스 트랜지스터의 제조방법.
  8. 제7항에 있어서, B+SG막은 B가 5×1021ions/cm2, P가 1×1021ions/cm의 양으로 도우핑된 것을 특징으로 하는 도우핑된 디스포저블층을 이용한 모스 트랜지스터의 제조방법.
  9. 제1항에 있어서, 급속 열처리공정 또는 로를 이용하여 열처리공정을 수행하는 것을 특징으로 하는 도우핑된 디스포저블층을 이용한 모스 트랜지스터의 제조방법.
  10. 제9항에 있어서, 열처리시의 온도는 900℃ 이하인 것을 특징으로 하는 도우핑된 디스포저블층을 이용한 모스 트랜지스터의 제조방법.
  11. 제1항에 있어서, 불순물영역(25)의 접합깊이가 0.1㎛ 이하인 것을 특징으로 하는 도우핑된 디스포저블층을 이용한 모스 트랜지스터의 제조방법.
KR1019940002105A 1994-02-04 1994-02-04 도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법 KR970006262B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940002105A KR970006262B1 (ko) 1994-02-04 1994-02-04 도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법
DE4409875A DE4409875C2 (de) 1994-02-04 1994-03-22 Verfahren zur Herstellung eines MOS Transistors unter Verwendung einer doppelt dotierten Schicht
JP6219610A JPH07231093A (ja) 1994-02-04 1994-08-23 ドーピングされたディスポーザブル層を用いたｍｏｓトランジスタの製造方法
US08/445,580 US5591667A (en) 1994-02-04 1995-05-22 Method for fabricating MOS transistor utilizing doped disposable layer
US08/479,047 US5599734A (en) 1994-02-04 1995-06-06 Method for fabricating MOS transistor utilizing doped disposable layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940002105A KR970006262B1 (ko) 1994-02-04 1994-02-04 도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR950025923A KR950025923A (ko) 1995-09-18
KR970006262B1 true KR970006262B1 (ko) 1997-04-25

Family

ID=19376818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940002105A KR970006262B1 (ko) 1994-02-04 1994-02-04 도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법

Country Status (4)

Country Link
US (2) US5591667A (ko)
JP (1) JPH07231093A (ko)
KR (1) KR970006262B1 (ko)
DE (1) DE4409875C2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234700B1 (ko) * 1996-11-27 1999-12-15 김영환 반도체 소자의 제조방법
US6054356A (en) * 1996-12-10 2000-04-25 Advanced Micro Devices, Inc. Transistor and process of making a transistor having an improved LDD masking material
US5937302A (en) * 1997-01-08 1999-08-10 Advanced Micro Devices, Inc. Method of forming lightly doped drain region and heavily doping a gate using a single implant step
US5908307A (en) * 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
US5747378A (en) * 1997-05-27 1998-05-05 Mosel Vitelic Inc. Method of damage free doping for forming a dram memory cell
US5926715A (en) * 1997-06-04 1999-07-20 Mosel Vitelic Inc. Method of forming lightly-doped drain by automatic PSG doping
US6117719A (en) * 1997-12-18 2000-09-12 Advanced Micro Devices, Inc. Oxide spacers as solid sources for gallium dopant introduction
FR2781928B1 (fr) * 1998-07-28 2000-12-08 Opsis Dispositif comprenant une puce semi-conductrice a substrat originel isolant et transparent
US6274467B1 (en) 1999-06-04 2001-08-14 International Business Machines Corporation Dual work function gate conductors with self-aligned insulating cap
DE10058031B4 (de) * 2000-11-23 2007-11-22 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
KR100397370B1 (ko) * 2001-10-29 2003-09-13 한국전자통신연구원 얕은 접합을 갖는 집적회로의 제조 방법
DE10255849B4 (de) * 2002-11-29 2006-06-14 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
EP1565934A1 (en) * 2002-11-29 2005-08-24 Advanced Micro Devices, Inc. Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
CN116314287A (zh) * 2022-11-25 2023-06-23 北京大学 自对准二维半导体轻掺杂漏制备方法及二维半导体晶体管

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646665A (en) * 1970-05-22 1972-03-07 Gen Electric Complementary mis-fet devices and method of fabrication
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
JPS5236468A (en) * 1975-09-18 1977-03-19 Fujitsu Ltd Shallow diffusion method
US4433008A (en) * 1982-05-11 1984-02-21 Rca Corporation Doped-oxide diffusion of phosphorus using borophosphosilicate glass
JPS61114523A (ja) * 1984-11-09 1986-06-02 Nec Corp 半導体装置の製造方法
JPS62132364A (ja) * 1985-12-04 1987-06-15 Sony Corp 半導体装置の製造方法
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
US5395787A (en) * 1993-12-01 1995-03-07 At&T Corp. Method of manufacturing shallow junction field effect transistor

Also Published As

Publication number Publication date
JPH07231093A (ja) 1995-08-29
KR950025923A (ko) 1995-09-18
US5599734A (en) 1997-02-04
DE4409875A1 (de) 1995-08-10
DE4409875C2 (de) 1995-12-07
US5591667A (en) 1997-01-07

Similar Documents

Publication Publication Date Title
US6852603B2 (en) Fabrication of abrupt ultra-shallow junctions
KR100305623B1 (ko) 이온주입을이용한반도체장치의제조방법
KR970006262B1 (ko) 도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법
US6130144A (en) Method for making very shallow junctions in silicon devices
KR100203131B1 (ko) 반도체 소자의 초저접합 형성방법
US6083798A (en) Method of producing a metal oxide semiconductor device with raised source/drain
US5225357A (en) Low P+ contact resistance formation by double implant
JP2799304B2 (ja) 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法
US5683920A (en) Method for fabricating semiconductor devices
US5650347A (en) Method of manufacturing a lightly doped drain MOS transistor
US6372588B2 (en) Method of making an IGFET using solid phase diffusion to dope the gate, source and drain
JP3249753B2 (ja) 半導体素子の製造方法
JP2000082678A (ja) 半導体装置及びその製造方法
US6624014B2 (en) Process for fabricating a deep submicron complementary metal oxide semiconductor device having ultra shallow junctions
JP3161379B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006524428A (ja) 低融点材料で形成する拡張部を備える半導体デバイス
KR20030003381A (ko) Ｐｍｏｓ ｆｅｔ의 제조방법
KR100326250B1 (ko) 트랜지스터의얕은접합형성을위한반도체소자제조방법
KR100204014B1 (ko) 모스트랜지스터 및 그 제조방법
KR930011470B1 (ko) 이중 절연 스페이서를 사용한 다중 ldd 트랜지스터의 제조방법
KR970005147B1 (ko) 반도체 장치의 얕은 접합 형성 방법
KR0124060B1 (ko) 평탄화를 위한 반도체 장치의 층간절연막 형성 방법
JPH09162393A (ja) 半導体装置の製造方法
KR100622812B1 (ko) 반도체 소자의 게이트 제조 방법
JP2001156289A (ja) 絶縁ゲート型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 16

EXPY Expiration of term