DE4409875A1 - Verfahren zur Herstellung eines MOS Transistors unter Verwendung einer doppelt dotierten Schicht - Google Patents

Verfahren zur Herstellung eines MOS Transistors unter Verwendung einer doppelt dotierten Schicht

Info

Publication number
DE4409875A1
DE4409875A1 DE4409875A DE4409875A DE4409875A1 DE 4409875 A1 DE4409875 A1 DE 4409875A1 DE 4409875 A DE4409875 A DE 4409875A DE 4409875 A DE4409875 A DE 4409875A DE 4409875 A1 DE4409875 A1 DE 4409875A1
Authority
DE
Germany
Prior art keywords
layer
boron
phosphorus
doping concentration
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4409875A
Other languages
English (en)
Other versions
DE4409875C2 (de
Inventor
Jeong Soo Byun
Sang Jun Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4409875A1 publication Critical patent/DE4409875A1/de
Application granted granted Critical
Publication of DE4409875C2 publication Critical patent/DE4409875C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/144—Shallow diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung bezieht sich allgemein auf ein Verfahren zur Herstellung eines MOS Tranistors und insbesondere auf ein Verfahren zur Herstellung eines derartigen Transistors mit flachem Source/Drainübergang, gebildet unter Verwendung einer durch ein CVD-Verfahren hergestellten Oxid­ schicht, die als Einwegschicht (disposable layer) ausgebildet und mit zwei unterschiedlichen Verunreinigungen dotiert ist.
Heutzutage ist es möglich, hochintegrierte Halbleitereinrichtungen herzustellen, bei denen die Abmessungen von MOS Transisoren im tiefen Submikronbereich liegen. Flache Halbleiterübergänge müssen dabei klei­ ner als 0,1 µm sein, denkt man z. B. an einen 64M DRAM, an einen 256M DRAM oder an Speichereinrichtungen der nächsten Generation. Für die Bildung eines flachen Halbleiterübergangs stehen verschiedene Verfah­ ren zur Verfügung, die z. B. von Seitenwand-Abstandsstücken, von Ionenimplantationsprozessen,von anderen Prozessen, bei denen keine Ionenimplantation erfolgt, von der Bildung von Siliciden usw., Gebrauch machen.
Ein LDD MOS Transistor mit flachem Halbleiterübergang, zu dessen Her­ stellung Seitenwand-Abstandsstücke gebildet werden, weist z. B. eine ver­ größerte Durchbruchspannung auf, während gleichzeitig die durch heiße Ladungsträger verursachten Effekte abgemildert werden.
Als Materialien zur Herstellung eines LDD MOS Transistors, also eines MOS Transistors mit leicht dotiertem Drain (lightly doped drain) werden üblicherweise solche mit hoher Dielektrizitätskonstante verwendet, z. B. Polysilicium oder Si₃N₄ anstelle von SiO₂, insbesondere dann, wenn die Integrationsdichte der Einrichtungen ansteigt.
Kürzlich wurde ein Verfahren zur Herstellung eines LDD MOS Tranistors mit flachem Halbleiterübergang unter Verwendung von Seitenwand- Abstandsstücken vorgeschlagen, die aus einem in-situ borodotiertem Polysiliciumfilm bestehen oder aus Borosilicatglas (BSG).
Dabei wird ein Source/Drainbereich vom p⁺-Typ unter Verwendung von B⁺ oder von BF₂⁺ als Dotierungsquelle für den Fall gebildet, daß durch Ionenimplantation ein P-Kanal MOS Transistor erhalten werden soll.
Allerdings ist es schwierig, aufgrund des Tailingeffektes sowie aufgrund des großen Diffusionskoeffizienten der Borionen einen flachen Übergang bzw. Halbleiterübergang herzustellen. Man ist daher auf die Idee gekom­ men, bei der Bildung eines Source/Drainbereichs vom p-Typ mit flachem Übergang das Substrat in einen amorphen Zustand zu überführen, und zwar unter Verwendung großer Atome, wie z. B. Ga⁺, Ge⁺, S⁺, As⁺, oder dergleichen, wobei ferner Borionen mit niedrigem Energiepegel von etwa 10 keV implantiert werden.
Andererseits wurde bereits ein Verfahren zur Herstellung eines flachen Halbleiterübergangs mit einer Tiefe unterhalb von 100 Nanometern (1000 Å) durch Implantation von Ionen mit einem Energiepegel von 200 keV vor­ geschlagen. Hier treten jedoch Probleme hinsichtlich des Leckstromes in­ folge der erzeugten Kristalldefekte nach Bildung des Halbleiterübergangs auf, so daß diese vorgeschlagene Technik zur Bildung eines flachen Source/Drainübergangs und unter Verwendung eines amorphen Sub­ strats nur begrenzt zum Einsatz kommen kann.
Werden bei der Bildung eines flachen Übergangs keine Ionen implantiert, so tritt auch kein Leckstrom infolge von Kristalldefekten auf. Verschiede­ ne Verfahren dieser Art können ausgewählt werden, beispielsweise das SOS-Verfahren (Spion-on- Source-Verfahren), das GILD-Verfahren (Gas Immersed Laser Doping Verfahren), das PILL-Verfahren (Plasma Immer­ sion Ion Implantation Verfahren), das FIB-Verfahren (Focused Ion Beam Verfahren), oder andere Verfahren, bei denen eine Schicht aus BSG oder TiB₂ verwendet wird.
Es ist darüber hinaus ein Verfahren zur Bildung eines flachen Halbleiter­ übergangs unterhalb von 50 Nanometern (500 Å) vorgeschlagen worden, bei dem von einem Silicid Gebrauch gemacht wird, das bei niedriger Ener­ gie entsteht und z. B. CoSi₂ ist.
Bei einer anderen Technik zur Bildung eines flachen Übergangs bzw. Halb­ leiterübergangs wird von einer durch einen CVD-Prozeß gebildeten Oxid­ schicht Gebrauch gemacht, die mit Verunreinigungen dotiert ist, bei­ spielsweise mit BSG (Borsilicatglas) oder PSG (Phosphorsllicatglas). Hier erfolgt keine Ionenimplantation. Ein derartiges Verfahren geht bereits aus IEDM Tech, Dig., Seiten 897-900 hervor.
Die Fig. 1 zeigt eine Querschnittsstruktur eines P-Kanal MOS Transistors, der unter Verwendung einer mit Verunreinigungen dotierten CVD-Oxid­ schicht hergestellt wurde.
Bei diesem Verfahren wird auf ein Siliciumsubstrat 11 zunächst ein dün­ ner Isolationsfilm aufgebracht, auf den anschließend ein Polysiliciumfilm zu liegen kommt. Die auf diese Weise aufgebrachten Filme werden struktu­ riert, um einen Gateisolationsfilm 12 und ein Gate 13 zu erhalten.
Eine Schicht aus BSG als p-dotierte CVD-Oxidschicht wird dann auf die gesamte Oberfläche der resultierenden Struktur aufgebracht, wonach ein Rückätzprozeß erfolgt, um Seitenwandstücke 14 an den Seitenflächen des Gates 13 zu erhalten. Anschließend erfolgt ein schneller Temperungspro­ zeß (RTA-Prozeß (rapid termal annealing process)), bei dem Bor in das Sili­ ciumsubstrat 11 hineindiffundiert, und zwar ausgehend von den durch den BSG-Film gebildeten Seitenwandstücken 14. Dadurch entstehen im Siliciumsubstrat 11 hochdotierte und flache Source/Drainübergänge 15.
In einem nachfolgenden Verfahrensschritt werden hochdotierte Source/Drainbereiche 16 mit tiefem Übergang hergestellt, und zwar durch einen entsprechenden und starken p-Implantationsprozeß, dem sich ein Temperschritt anschließt. Natürlich kann bei der Herstellung eines MOS Transistors vom n-Typ anstelle von BSG eine Schicht aus PSG verwendet werden.
Wird ein MOS Transistor vom p- oder n-Typ unter Verwendung einer BSG- oder einer PSG-Schicht hergestellt, so führt die Verwendung der BSG- Schicht aus SiO₂ + B₂O₃ zu einer verringerten Schmelztemperatur der Oxidschicht, was einen verbesserten Planarisierungs- bzw. Einebnungs­ effekt nach sich zieht. Allerdings tritt jetzt kein Gettereffekt auf. Wird dagegen eine PSG-Schicht aus SiO₂ + P₂O₅ verwendet, so werden zwar Metallionen gegettert, beispielsweise Na⁺-Ionen, jedoch liegt jetzt die Schmelztemperatur der Oxidschicht höher.
Weitere Probleme können dadurch entstehen, daß für den MOS Transistor vom p-Typ ausschließlich die BSG-Schicht verwendet werden kann, während sich nur die PSG-Schicht für die Bildung des MOS Tranistors vom n-Typ eignet.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines MOS Transistors anzugeben, mit dem sich flache n+p oder p+n Halb­ leiterübergänge unter Verwendung nur eines einzigen BPSG-Films bilden lassen, der einerseits eine niederigere Schmelztemperatur als der BSG- Film aufweist, und bei dem darüber hinaus der Metallatom-Gettereffekt auftritt.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patent­ anspruchs 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Ein Verfahren zur Herstellung eines MOS Transistors nach der Erfindung zeichnet sich durch folgende Schritte aus:
  • - Auf ein Siliciumsubstrat eines ersten Leitungstyps wird eine Gateisolationsschicht aufgebracht;
  • - auf der Gateisolationsschicht wird ein Gate gebildet;
  • - auf die gesamte Oberfläche der so erhaltenen Struktur wird eine weitere Schicht (disposable layer) aufgebracht, die sowohl mit einer Ver­ unreinigung des ersten Leitungstyps als auch mit einer Verunreinigung eines zweiten Leitungstyps dotiert ist, wobei die Verunreinigung des zwei­ ten Leitungstyps in der weiteren Schicht mit einer höheren Konzentration vorhanden ist als die Verunreinigung des ersten Leitungstyps; und
  • - Durchführung eines Temperprozesses, damit die Verunreinigungen aus der weiteren Schicht in das Substrat hineindiffundieren können, um dort einen Verunreinigungsbereich vom zweiten Leitungstyp zu bilden.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1 einen Querschnitt durch einen konventionellen MOS Transistor vom p-Typ, hergestellt unter Verwendung einer BSG-Schicht;
Fig. 2A bis 2C Querschnittsstrukturen zur Erläuterung eines Ver­ fahrens zur Herstellung eines erfindungsgemäßen MOS Transistors unter Verwendung einer BPSG- Schicht;
Fig. 3 eine graphische Darstellung eines Source/Drain- Sperrschichtkonzentrationsprofils in Verbindung mit einer Schicht aus B+PSG, die für Bor eine höhere Dotierungskonzentration als für Phosphor aufweist;
Fig. 4 eine graphische Darstellung eines Source/Drain- Sperrschichtkonzentrationsprofils in Verbindung mit einer Schicht aus BP+SG, die für Phosphor eine höhere Dotierungskonzentration aufweist als für Bor;
Fig. 5A und 5B Sperrschichtkonzentrationsprofile in Abhängigkeit der Tiefe für unterschiedliche Temperungszeiten, und zwar bei einer BP+SG-Schicht, die für Phosphor eine höhere Dotierungskonzentration als für Bor aufweist; und
Fig. 6 eine graphische Darstellung experimentell ermittel­ ter Daten für jeweilige Schichtwiderstände von Schichten aus BSG, PSG, B+PSG und BP+SG in ei­ nem Temperaturbereich von 800 bis 1100°C.
Bevorzugte Ausführungsbeispiele der Erfindung werden nachfolgend nä­ her beschrieben.
Die Fig. 2A bis 2C zeigen Querschnittsstrukturen zur Erläuterung ver­ schiedener Schritte eines erfindungsgemäßen Verfahrens. Gemäß 2A wird auf eine gereinigte Substratoberfläche 21 zunächst eine isolierende Schicht aufgebracht, auf der anschließend eine Polysiliciumschicht gebil­ det wird. Dieser Schichtstapel wird dann strukturiert, um eine Gateisola­ tionsschicht 22 und daraufliegend ein Gate 23 zu erhalten.
Entsprechend der Fig. 2B wird dann unter Anwendung eines CVD-Prozes­ ses auf die gesamte Oberfläche der so erhaltenen Struktur eine Einweg­ schicht 24 (disposable layer) aufgebracht, die sowohl Verunreinigungen eines ersten Leitungstyps und Verunreinigungen eines zweiten Leitungs­ typs enthält, wobei die Verunreinigungen des zweiten Leitungstyps in hö­ herer Konzentration vorhanden sind, als die Verunreinigungen des ersten Leitungstyps. Die so erhaltene Struktur wird anschließend einem Wärme­ behandlungsprozeß unterzogen bzw. getempert, wobei der Wärmebehand­ lungsprozeß z. B. ein schnelles thermisches Glühen oder Erhitzen bzw. Brennen sein kann, so daß sich hochdotierte Source/Drainbereiche mit flachem Halbleiterübergang bzw. flacher Schicht bilden, wie in Fig. 2C an­ gedeutet ist.
Bei diesem Ausführungsbeispiel wird eine BPSG Schicht als weitere Schicht 24 verwendet. Liegt ein Siliciumsubstrat 21 vom n-Typ vor, oder soll ein p-Typ MOS Transistor gebildet werden, so kommt als BPSG Schicht eine B+PSG Schicht 24 zum Einsatz, die für Bor eine höhere Dotierungs­ konzentration aufweist als für Phosphor. Genauer gesagt, wird die B+PSG Schicht für Bor mit einer Dosis von 5×10²¹ Atomen/cm² dotiert, während Phosphor mit einer Dosis von 1×10²¹ Atomen/cm² dotiert wird.
Wird dagegen ein p-Typ Siliciumsubstrat 11 verwendet, oder soll ein MOS Transistor vom n-Typ hergestellt werden, so wird als BPSG Schicht prak­ tisch eine BP+SG Schicht 24 verwendet, die für Phosphor eine höhere Dotierungskonzentration aufweist als für Bor. Sofern Bor betroffen ist, wird die BP+SG Schicht 24 mit einer Dosis von 1×10²¹ Atomen/cm² do­ tiert, während die Dosis für Phosphor 5×10²¹ Atome/cm² beträgt. Es sei darauf hingewiesen, daß der Ausdruck B+PSG bedeutet, daß die BPSG Schicht 24 eine höhere Dotierungskonzentration für Bor als für Phosphor aufweist, während der Ausdruck BP+SG bedeutet, daß die BPSG Schicht 24 eine höhere Dotierungskonzentration für Phosphor als für Bor auf­ weist.
Die Fig. 3 zeigt eine graphische Darstellung eines Sperrschichtkonzetra­ tionsprofils nach Temperung einer Schicht aus B+PSG (B = 10 Mol-%, P = 2 Mol-%) 24, dotiert mit einer Dosis von 5×10²¹ Ato­ men/cm² für Bor sowie mit einer Dosis von 1×10²¹ Atomen/cm² für Phosphor.
Dagegen zeigt die Fig. 4 eine graphische Darstellung eines Sperrschicht­ konzentrationsprofils nach Temperung einer Schicht aus BP+SG (B = 2 Mol-%, P = 10 Mol-%) 24, dotiert mit einer Dosis von 5×10²¹ Ato­ men/cm² für Phosphor sowie mit einer Dosis von 1×10²¹ Atomen/cm² für Bor.
Anhand der Fig. 3 und 4 läßt sich erkennen, daß unter Verwendung der dotierten BPSG Schicht 24 ein flacher Halbleiterübergang gebildet werden kann. Da die Schicht aus B+PSG einen größeren Anteil an Bor enthält und weniger Phosphor, kann das Bor tiefer in das Substrat hineindiffundieren als der Phosphor. Auf diese Weise wird somit ein Source/Drainbereich 25 vom p-Typ erhalten, der flache p+n-Übergänge in Verbindung mit dem Substrat 21 bildet. Besteht die BPSG Schicht 24 dagegen aus BP+SG, ent­ hält sie also einen größeren Anteil an Phosphor und weniger Bor, so kann der Phosphor tiefer in das Substrat 21 hineindiffundieren als das Bor. Auf diese Weise werden Source/Drainbereiche vom n-Typ erhalten, die flache n+p-Übergänge in Verbindung mit dem Substrat 21 bilden.
Die Fig. 5A und 5B zeigen Sperrschichtkonzentrationsprofile in Abhängig­ keit der Tiefe für eine Temperzeit von 1,7 Minuten (Fig. 5A), sowie für eine Temperzeit von 0,15 Minuten (Fig. 5B). Es läßt sich gut erkennen, daß mit zunehmender Temperzeit die Sperrschichttiefe ansteigt.
In Fig. 3 und 4 beträgt die Temperzeit 15 Minuten.
Die Fig. 6 zeigt experimentell gemessene Daten für Schichtwiderstände einer BP+SG Schicht mit B = 2 Mol. -% und P = 10 Mol. -%, einer B+PSG Schicht mit B = 10 Mol. -% und P - Mol. -%, einer PSG Schicht mit P = 10 Mol-% sowie einer BSG Schicht mit B = 10 Mol. -%, jeweils in einem Tempe­ raturbereich von 800 °C bis 1100 °C.
Anhand der Fig. 6 läßt sich gut erkennen, daß mit zunehmender Temper­ zeit der Schichtwiderstand abnimmt.
Da der Schichtwiderstand umgekehrt proportional zur Sperrschichttiefe ist, bedeutet die Abnahme des Schichtwiderstandes einen Anstieg der Sperrschichttiefe. Ein flacher Source/Drain-Halbleiterübergang läßt sich daher mit zunehmender Temperungszeit nicht mehr bilden, da dann auch die Sperrschichttiefe zunimmt-.
Entsprechend der Fig. 6 kann eine flachliegende Sperrschicht unterhalb von 100 Nanometern (1000 Å) erhalten werden, wenn beim Tempern die Temperatur unterhalb von 900°C verbleibt.
Im Gegensatz zur konventionellen Technik für die Herstellung eines MOS Transistors unter Verwendung einer BSG Schicht für einen MOS Tran­ sistor vom p-Typ sowie unter Verwendung einer PSG Schicht für einen MOS Transistor vom n-Typ, ermöglicht es die Erfindung, einen Sour­ ce/Drainbereich vom n-Typ oder p-Typ unter Verwendung von Phosphor und Bor zu bilden, wobei nur eine BPSG Schicht zum Einsatz kommt, die in unterschiedlichen Beträgen mit Phosphor und Bor dotiert ist.
Bezüglich der Verunreinigungen in der BPSG Schicht tritt ein Gettereffekt auf, der zu einer Verbesserung der elektrischen Eigenschaften der Halblei­ tereinrichtung führt, und zwar im Kontaktbereich mit der BPSG Schicht, während im konventionellen Fall bei Verwendung der BSG Schicht kein Gettereffekt erhalten wird.

Claims (11)

1. Verfahren zur Herstellung eines MOS Transistors, gekennzeichnet durch folgende Schritte:
  • - Auf einem Siliciumsubstrat (21) eines ersten Leitungstyps wird eine Gateisolationsschicht (22) gebildet);
  • - auf der Gateisolationsschicht (22) wird ein Gate (23) gebildet;
  • - auf die gesamte Oberfläche der so erhaltenen Struktur wird eine weitere Schicht (24) aufgebracht, die sowohl Verunreinigungen des ersten Leitungstyps als auch Verunreinigungen eines zweiten Leitungstyps mit höherer Konzentration als die Verunreinigungen des ersten Leitungstyps enthält; und
  • - es wird ein Temperungsprozeß durchgeführt, damit die Verunreini­ gungen aus der weiteren Schicht (24) in das Substrat (21) hineindiffundie­ ren können, um dort einen Verunreinigungsbereich des zweiten Leitungs­ typs zu bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die auf dem Substrat (21) gebildete Gateisolationsschicht (22) nur unterhalb der Gateelektrode (23) liegt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die wei­ tere Schicht (24) durch ein Chemical-Vapor-Deposition-Verfahren (CVD- Verfahren) hergestellt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die wei­ tere Schicht (24) eine BPSG Schicht ist oder enthält (Bor-Phosphor-Sili­ catglasschicht).
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß in der weiteren Schicht (24) Phosphor mit höherer Dotierungskonzentration enthalten ist als Bor (BP+SG), um einen MOS Transistor vom n-Typ zu er­ halten.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die wei­ tere Schicht (24) für Bor eine Dotierungskonzentration von 1×10²¹ Ato­ men/cm² und für Phosphor eine Dotierungskonzentration von 5×10²¹ Atomen/cm² aufweist.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß in der weiteren Schicht (24) Bor mit einer höheren Dotierungskonzentration ent­ halten ist als Phosphor (B+PSG), um einen MOS Transistor vom p-Typ zu erhalten.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß in der weiteren Schicht (24) Bor mit einer Dotierungskonzentration von 5×10²¹ Atomen/cm² und Phosphor mit einer Dotierungskonzentration von 1× 10²¹ Atomen/cm² enthalten ist.
9. Verfahren nach Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß der Temperungsprozeß entweder ein schneller Temperungsprozeß oder ein Glühen ist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Tem­ pern bei Temperaturen unterhalb von 900°C erfolgt.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekenn­ zeichnet, daß eine Übergangstiefe des Verunreinigungsbereichs (25), der innerhalb des Substrats (21) liegt, geringer ist als 0,1 µm.
DE4409875A 1994-02-04 1994-03-22 Verfahren zur Herstellung eines MOS Transistors unter Verwendung einer doppelt dotierten Schicht Expired - Fee Related DE4409875C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940002105A KR970006262B1 (ko) 1994-02-04 1994-02-04 도우핑된 디스포저블층(disposable layer)을 이용한 모스트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
DE4409875A1 true DE4409875A1 (de) 1995-08-10
DE4409875C2 DE4409875C2 (de) 1995-12-07

Family

ID=19376818

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4409875A Expired - Fee Related DE4409875C2 (de) 1994-02-04 1994-03-22 Verfahren zur Herstellung eines MOS Transistors unter Verwendung einer doppelt dotierten Schicht

Country Status (4)

Country Link
US (2) US5591667A (de)
JP (1) JPH07231093A (de)
KR (1) KR970006262B1 (de)
DE (1) DE4409875C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1012879A2 (de) * 1997-01-31 2000-06-28 Ultratech Stepper Inc. Herstellungsverfahren für integrierte scholthreise mit reduzierter dimension

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234700B1 (ko) * 1996-11-27 1999-12-15 김영환 반도체 소자의 제조방법
US6054356A (en) * 1996-12-10 2000-04-25 Advanced Micro Devices, Inc. Transistor and process of making a transistor having an improved LDD masking material
US5937302A (en) * 1997-01-08 1999-08-10 Advanced Micro Devices, Inc. Method of forming lightly doped drain region and heavily doping a gate using a single implant step
US5747378A (en) * 1997-05-27 1998-05-05 Mosel Vitelic Inc. Method of damage free doping for forming a dram memory cell
US5926715A (en) * 1997-06-04 1999-07-20 Mosel Vitelic Inc. Method of forming lightly-doped drain by automatic PSG doping
US6117719A (en) * 1997-12-18 2000-09-12 Advanced Micro Devices, Inc. Oxide spacers as solid sources for gallium dopant introduction
FR2781928B1 (fr) * 1998-07-28 2000-12-08 Opsis Dispositif comprenant une puce semi-conductrice a substrat originel isolant et transparent
US6274467B1 (en) 1999-06-04 2001-08-14 International Business Machines Corporation Dual work function gate conductors with self-aligned insulating cap
DE10058031B4 (de) * 2000-11-23 2007-11-22 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
KR100397370B1 (ko) * 2001-10-29 2003-09-13 한국전자통신연구원 얕은 접합을 갖는 집적회로의 제조 방법
DE10255849B4 (de) * 2002-11-29 2006-06-14 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
EP1565934A1 (de) * 2002-11-29 2005-08-24 Advanced Micro Devices, Inc. Drain- und source-ausdehnung-struktur mit dotierten spacern mit hoher dielektrizitätskonstante
CN116314287A (zh) * 2022-11-25 2023-06-23 北京大学 自对准二维半导体轻掺杂漏制备方法及二维半导体晶体管

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646665A (en) * 1970-05-22 1972-03-07 Gen Electric Complementary mis-fet devices and method of fabrication
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
JPS5236468A (en) * 1975-09-18 1977-03-19 Fujitsu Ltd Shallow diffusion method
US4433008A (en) * 1982-05-11 1984-02-21 Rca Corporation Doped-oxide diffusion of phosphorus using borophosphosilicate glass
JPS61114523A (ja) * 1984-11-09 1986-06-02 Nec Corp 半導体装置の製造方法
JPS62132364A (ja) * 1985-12-04 1987-06-15 Sony Corp 半導体装置の製造方法
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
US5395787A (en) * 1993-12-01 1995-03-07 At&T Corp. Method of manufacturing shallow junction field effect transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEDM 1992, San Francisco, CA, December 13.-16., S. 897-899 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1012879A2 (de) * 1997-01-31 2000-06-28 Ultratech Stepper Inc. Herstellungsverfahren für integrierte scholthreise mit reduzierter dimension
EP1012879A4 (de) * 1997-01-31 2000-06-28 Ultratech Stepper Inc Herstellungsverfahren für integrierte scholthreise mit reduzierter dimension

Also Published As

Publication number Publication date
JPH07231093A (ja) 1995-08-29
US5599734A (en) 1997-02-04
DE4409875C2 (de) 1995-12-07
KR970006262B1 (ko) 1997-04-25
KR950025923A (ko) 1995-09-18
US5591667A (en) 1997-01-07

Similar Documents

Publication Publication Date Title
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
EP0839386B1 (de) Verfahren zur herstellung eines mos-transistors
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE2933849C2 (de)
DE4409875C2 (de) Verfahren zur Herstellung eines MOS Transistors unter Verwendung einer doppelt dotierten Schicht
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3105118A1 (de) Verfahren zur herstellung einer integrierten schaltung mit komplementaeren bipolaren transistoren und komplementaeren isolierschicht-gate-feldeffekttransistoren auf einem gemeinsamen substrat
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
DE4400178A1 (de) Verfahren zur Herstellung eines integrierten Schaltkreises
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE102008062488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes
DE4420052A1 (de) Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung
DE19637189A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19615692A1 (de) Halbleitervorrichtung, die einen Elementtrennfilm mit einer flachen oberen Oberfläche enthält, und Herstellungsverfahren derselben
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE10324433B4 (de) Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil
DE10260753B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauteils
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE19720193A1 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE3927176C2 (de)
DE4335851C2 (de) Verfahren zum Herstellen eines MOS-Transistors mit LDD-Struktur
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131001