CN1203541C - 深亚微米cmos沟道及源漏制造技术中的工艺集成方法 - Google Patents
深亚微米cmos沟道及源漏制造技术中的工艺集成方法 Download PDFInfo
- Publication number
- CN1203541C CN1203541C CN 02112153 CN02112153A CN1203541C CN 1203541 C CN1203541 C CN 1203541C CN 02112153 CN02112153 CN 02112153 CN 02112153 A CN02112153 A CN 02112153A CN 1203541 C CN1203541 C CN 1203541C
- Authority
- CN
- China
- Prior art keywords
- pmos
- nmos
- ion
- source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种集成电路深亚微米沟道及源漏制造技术中的工艺集成方法。0.15μ至0.18μCMOS制造工艺采用LDD NMOS器件结构和“仅有重掺杂源漏”的PMOS器件结构。在NMOS和PMOS器件边墙工艺完成之后，对两种器件同时进行N型杂质的倾斜角度的离子注入，N型杂质在PMOS晶体管沟道两侧的引入N-HALO能改进PMOS器件短沟道特性。“仅有重掺杂源漏”的PMOS结构使NMOS器件在完成源漏结构后可使用RTP高温退火，以保证NMOS晶体管栅耗尽特性，本发明方法使用了简捷的工艺步骤和PMOS器件架沟，可有效提高NMOS和PMOS晶体管的特性。
Description
技术领域
本发明为半导体集成电路制造工艺技术领域，具体为一种深亚微米CMOS超大规模集成电路制造工艺集成技术
背景技术
在超大规模集成电路CMOS制造工艺中，当最小线条尺寸位于0.15μm-0.18μm范围时，其中有两个问题必须同时考虑，第一，防止短沟道效应；第二，防止多晶栅所掺杂质耗尽效应，且相互间的矛盾变得更加突出。
为防止短沟道效应并同时提高工艺的可生产性，人们一般对NMOS和PMOS器件同时采用轻掺杂源漏技术(LDD)及斜角HALO注入技术。这实际与解决多晶栅杂质耗尽效应形成了一定的矛盾。其原因在于，当PMOS器件也使用了LDD结构后，由于受PMOS器件源漏结深的限制，使LDD形成之后不能使用高温快速退火来解决NMOS晶体管多晶栅杂质耗尽问题。为解决这一问题，可以使用低温预掺杂技术来改进，但其负面效应是增加了工艺的步骤，生产成本也随之提高。
当PMOS器件不使用LDD结构，在NMOS源漏形成之后便可增加快速退火工艺来解决多晶栅杂质耗尽问题。但由于PMOS器件没有LDD结构，短沟道效应便更为敏感，生产中PMOS器件的特性难于控制，工艺窗口变得更小。
发明内容
本发明的目的在于提出一种能解决深亚微米PMOS器件短沟道特性的敏感性问题，并同时解决NMOS器件的多晶栅杂质耗尽问题的深亚微米CMOS沟道及源漏制造技术中的工艺集成方法。
本发明提出的深亚微米CMOS沟道及源漏制造技术中的工艺集
成方法，其特点是：在NMOS和PMOS晶体管多晶图形定义完成之后，在“仅有重掺杂源漏结构”的PMOS晶体管边墙形成以前，在PMOS多晶两侧引入N型杂质，这一N型杂质的引入同时完成NMOS轻掺杂源漏离子的注入(记为离子注入1)，在此基础上，对PMOS晶体管进行光刻胶掩蔽， 并完成NMOS轻掺杂源漏离子注入2；然后对整个晶片进行P型杂质的离子注入，再形成晶体管边墙；随后对晶片进行N型杂质的离子注入，以形成NMOS晶体管高掺杂漏源区；在完成对NMOS晶体管高掺杂源漏区域的注入后，用快速退火的方法对晶片进行退火，以保证PMOS晶体管的栅耗尽特性能满足要求。上述步骤中退火温度为1000至1100摄氏度，退火时间为10秒至60秒。
本发明的原理是，当PMOS晶体管中不引入LDD结构时，所表现出来的特点是短沟道特性更敏感，也就是说更容易受到工艺波动的影响，这是本发明所要解决的主要问题。但不引入LDD结构可以非常有效地解决NMOS晶体管栅耗尽问题，所以本方法中仍然延续了仅有重掺杂源漏的PMOS架构，也就是对PMOS晶体管没有引入轻掺杂源漏。在此基础上，为解决仅有重掺杂源漏情况下PMOS特性的易波动性，在PMOS源漏形成以前在多晶边缘(即沟道两侧)引入N型杂质，可以提高所述区域的衬底浓度，有效阻止PMOS源漏向沟道处的横向扩散，使PMOS有效沟道长度不易受工艺波动影响。
这一N型杂质的引入可以通过斜角离子注入(即HALO注入)来完成。即该引入通过倾斜角度的离子注入来引入，称为N型HALO注入。其注入倾斜角度(tilt)可为7度至30度；其注入可为四像限离子注入(quandrant)，扭转(twist)角为20度至30度；其注入能量为25Kev至35Kev；其注入剂量为1E14cm-2至1E15cm-2。
由于对PMOS晶体管是做单独的调节，需另外增加光刻步骤以实现对NMOS晶体管的光刻胶掩蔽。也就是说，在沟道边缘引入N型杂质需通过增加两步工艺步骤来完成。这使工艺成本提高。为尽可能少地增加工艺步骤，同时完成N型杂质在多晶栅两侧沟道处的引入，本发明借用了NMOS晶体管形成过程中轻掺杂源漏注入的步骤，即LDD注入。其方法是，在NMOS晶体管需开始LDD光刻掩蔽及LDD注入前，先用较小的注入剂量在不涂胶作光刻掩蔽的情况下对整个晶片进行N型杂质的离子注入，既对NMOS晶体管与PMOS晶体管进行同时注入(见附图1)。通过这次离子注入(既离子注入1)，可以完成对PMOS晶体管多晶两侧沟道处N型杂质的引入(既N型HALO注入)，而且没有增加另外的光刻掩蔽步骤。当这次注入完成之后，可以继续NMOS晶体管LDD光刻掩蔽步骤，即对PMOS晶体管做光刻胶掩蔽，然后对NMOS晶体管进行第二次离子注入(既离子注入2，见图2)。注入1和注入2两次注入的剂量总和必须能满足NMOS晶体管源漏轻掺杂结构的需要，以满足NMOS晶体管的特性。由于NMOS晶体管的LDD光刻与离子注入并不是额外增加的步骤，实际为了调节PMOS晶体管所增加的工艺步骤只有一步，而且PMOS晶体管没有使用LDD结构，这使得工艺步骤非常简捷，生产成本得以降低。
本发明提供了一种深亚微米CMOS沟道和源漏制造工艺的集成方法。通过这种集成方法在使用较少工艺步骤(离子注入)的情况下，同时可以改进NMOS晶体管和PMOS晶体管的短沟道特性以及NMOS晶体管的多晶栅耗尽特性，使NMOS晶体管和PMOS晶体管的特性得以提高。有限工艺步骤的使用使生产成本得以降低。
附图说明
图1是晶体管边墙形成以前对NMOS和PMOS晶体管进行离子注入1的剖面示意图。
图2是对PMOS晶体管进行光刻胶掩蔽，完成NMOS轻掺杂源漏离子注入2的剖面示意图。
图3是NMOS和PMOS晶体管在完成PMOS晶体管源漏退火之后的器件结构示意图。
图中标号：1为注入1，2为注入2，3为多晶硅。
具体实施方式
本发明的具体实施步骤如下；
1、在单晶硅衬底上已经完成有源区域间的隔离，并完成P阱和N阱工艺及NMOS和PMOS晶体管的域值调节。
2、在步骤1的基础上已经完成了栅氧化工艺及多晶模块工艺，包括多晶硅薄膜的淀积，光刻和刻蚀，即晶体管栅区域的定义。
3、用LPCVD方法淀积一氧化层薄膜，使晶体管源漏区域上形成一氧化膜阻挡层。
4、对整个晶片进行N型杂质的斜角离子注入(注入1，即，N-HALO注入)。见附图1。对PMOS晶体管，此剂量的大小必须能保证有效延缓PMOS高掺杂源漏向沟道区域的横向扩散。但同时此剂量不能设置太高，以保证PMOS晶体管源漏电容特性。其离子注入倾斜角度为：7度至30度，扭转角为20度至30度，离子注入能量为25Kev或35Kev，离子注入剂量为1E14cm-2或1E15cm-2。
5、对晶片进行光刻，用光刻胶掩蔽PMOS晶体管。
6、对整个晶片进行一定剂量N型杂质的离子注入(注入2)。见附图2。注入2和注入1一起完成NMOS晶体管轻掺杂源漏区域的注入，以能满足NMOS晶体管轻掺杂源漏注入的要求，即应能满足NMOS晶体管的特性要求。
7、对整个晶片进行P型杂质的离子注入(即P-HALO注入)，以能保证对NMOS晶体管沟道及域值的有效调节。
8、用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶。
9、用LPCVD方法淀积一氧化层薄膜，并淀积氮化硅，随后对氮化硅进行选择刻蚀，以形成晶体管边墙。
10、对晶片进行光刻，用光刻胶掩蔽PMOS晶体管。
11、对整个晶片进行N型杂质的离子注入，以形成NMOS晶体管高掺杂源漏区。并用等离子去胶方法(干法)及腐蚀液方法(湿法)在离子注入完成后去除光刻胶。
12、用快速退火的方法对晶片进行退火，退火温度为1000或1100摄氏度，退火时间为10秒或60秒，以保证NMOS晶体管的栅耗尽特性能满足要求。
13、对晶片进行光刻，用光刻胶掩蔽NMOS晶体管。随后对晶片进行P型杂质的离子注入，以完成PMOS晶体管高掺杂源漏的注入。
14、用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶，并用快速退火的方法对PMOS晶体管源漏进行退火。当所有工艺步骤完成之后，晶体管的剖面图如图3所示。
Claims (6)
1、一种集成电路深亚微米CMOS沟道及源漏制造技术中的工艺集成方法，其特征在于：在NMOS和PMOS晶体管多晶图形定义完成之后，在“仅有重掺杂源漏结构”的PMOS晶体管边墙形成以前，在PMOS多晶两侧引入N型杂质，这一N型杂质的引入同时完成NMOS轻掺杂源漏离子注入1，在此基础上，对PMOS晶体管进行光刻胶掩蔽，并完成NMOS轻掺杂源漏离子注入2；然后对整个晶片进行P型杂质的离子注入，再形成晶体管边墙；随后对晶片进行N型杂质的离子注入，以形成NMOS晶体管高掺杂漏源区；最后用快速退火的方法对晶片进行退火，退火温度为1000至1100摄氏度，退火时间为10秒至60秒，以保证PMOS晶体管的栅耗尽特性能满足要求。
2、根据权利要求书1所述的工艺集成方法，其特征是N型杂质的引入是通过倾斜角度的离子注入来引入。
3、根据权利要求书2所述的工艺集成方法，其特征是离子注入倾斜角度为：7度至30度。
4、根据权利要求书2所述的工艺集成方法，其特征是离子注入为四像限离子注入，扭转角为20度至30度。
5、根据权利要求书2所述的工艺集成方法，其特征是离子注入能量为25Kev至35Kev。
6、根据权利要求书2所述的工艺集成方法，其特征是离子注入剂量为1E14cm-2至1E15cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02112153 CN1203541C (zh) | 2002-06-20 | 2002-06-20 | 深亚微米cmos沟道及源漏制造技术中的工艺集成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02112153 CN1203541C (zh) | 2002-06-20 | 2002-06-20 | 深亚微米cmos沟道及源漏制造技术中的工艺集成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1385895A CN1385895A (zh) | 2002-12-18 |
| CN1203541C true CN1203541C (zh) | 2005-05-25 |
Family
ID=4741915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02112153 Expired - Fee Related CN1203541C (zh) | 2002-06-20 | 2002-06-20 | 深亚微米cmos沟道及源漏制造技术中的工艺集成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1203541C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100442463C (zh) * | 2005-09-07 | 2008-12-10 | 上海华虹Nec电子有限公司 | 一种改善器件阈值电压分布的方法 |
| CN102664164A (zh) * | 2006-11-20 | 2012-09-12 | 中芯国际集成电路制造(上海)有限公司 | 用于应变硅mos晶体管的使用硬掩模的刻蚀方法和结构 |
| CN101728263B (zh) * | 2008-10-24 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 控制源/漏结电容的方法和pmos晶体管的形成方法 |
| CN101819948B (zh) * | 2010-03-30 | 2011-11-30 | 杭州电子科技大学 | 纵向沟道soi ldmos的cmos vlsi集成制作方法 |
| CN102315105A (zh) * | 2010-07-08 | 2012-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| CN102148254A (zh) * | 2011-01-21 | 2011-08-10 | 北京大学 | 深能级杂质电离碰撞晶体管 |
| CN106328531B (zh) * | 2015-07-01 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
-
2002
- 2002-06-20 CN CN 02112153 patent/CN1203541C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1385895A (zh) | 2002-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0970513A2 (en) | Well boosting threshold voltage rollup | |
| KR950010065A (ko) | 반도체 장치 및 그 제조방법 | |
| KR20080020695A (ko) | 반도체 장치 및 제조 방법 | |
| CN101459082B (zh) | Mos晶体管及其形成方法 | |
| US7799627B2 (en) | Multi device and method of manufacturing the same | |
| US6620668B2 (en) | Method of fabricating MOS transistor having shallow source/drain junction regions | |
| CN1203541C (zh) | 深亚微米cmos沟道及源漏制造技术中的工艺集成方法 | |
| KR20030034920A (ko) | 얕은 접합을 갖는 집적회로의 제조 방법 | |
| CN102074476A (zh) | Nmos晶体管的形成方法 | |
| CN101677065B (zh) | 制造半导体元件的方法 | |
| CN102569077A (zh) | 用于制作半导体器件的源/漏区的方法 | |
| US7157357B2 (en) | Methods of forming halo regions in NMOS transistors | |
| US20120302026A1 (en) | Method for forming a transistor | |
| CN1547255A (zh) | 深亚微米cmos源漏制造技术中的工艺集成方法 | |
| US20080160710A1 (en) | Method of fabricating mosfet device | |
| US6939770B1 (en) | Method of fabricating semiconductor device having triple LDD structure and lower gate resistance formed with a single implant process | |
| US6794233B2 (en) | Methods of fabricating a MOSFET | |
| US6987038B2 (en) | Method for fabricating MOS field effect transistor | |
| KR100519507B1 (ko) | 반도체 소자의 제조방법 | |
| CN101459081A (zh) | Mos晶体管的形成方法 | |
| US7223663B2 (en) | MOS transistors and methods of manufacturing the same | |
| KR100731105B1 (ko) | 모스 트랜지스터 제조 방법 | |
| CN101989549B (zh) | Nmos晶体管的制造方法 | |
| JP2803925B2 (ja) | 半導体装置の製造方法 | |
| US6495432B2 (en) | Method of improving a dual gate CMOS transistor to resist the boron-penetrating effect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG (GROUP) CO., LTD.; SHANGHAI IC R Free format text: FORMER OWNER: SHANGHAI HUAHONG (GROUP) CO., LTD. Effective date: 20060901 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20060901 Address after: 201203 No. 177 blue wave road, Zhangjiang hi tech park, Shanghai, Pudong New Area Co-patentee after: Shanghai integrated circuit research and Development Center Co., Ltd. Patentee after: Shanghai Huahong (Group) Co., Ltd. Address before: 18, Huaihai Road, Shanghai, No. 200020, building 918 Patentee before: Shanghai Huahong (Group) Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050525 Termination date: 20140620 |
|
| EXPY | Termination of patent right or utility model |