CN102437119B - 增强应力记忆技术效果的方法 - Google Patents

增强应力记忆技术效果的方法 Download PDF

Info

Publication number
CN102437119B
CN102437119B CN201110232262.7A CN201110232262A CN102437119B CN 102437119 B CN102437119 B CN 102437119B CN 201110232262 A CN201110232262 A CN 201110232262A CN 102437119 B CN102437119 B CN 102437119B
Authority
CN
China
Prior art keywords
stress
substrate
stress memory
memory technique
technique effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110232262.7A
Other languages
English (en)
Other versions
CN102437119A (zh
Inventor
周军
俞柳江
傅昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110232262.7A priority Critical patent/CN102437119B/zh
Publication of CN102437119A publication Critical patent/CN102437119A/zh
Application granted granted Critical
Publication of CN102437119B publication Critical patent/CN102437119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明增强应力记忆技术效果的方法浅沟隔离和阱注入之后，用非晶硅栅取代传统的多晶硅栅，然后进行外延注入，形成侧墙，进行源漏注入，淀积一层氮化硅，使用准分子激光照射与尖峰退火，产生更大的应力记忆技术所需要的应力并留在栅内，去除氮化硅层。

Description

增强应力记忆技术效果的方法
技术领域
本发明涉及一种半导体集成电路的工艺技术方法，尤其涉及一种增强应力记忆技术效果的方法。
背景技术
随着CMOS半导体器件工艺的发展以及按比例尺寸缩小，应力工程在半导体工艺和器件性能方面起到越来越大的作用。在CMOS器件中引入应力，主要是为了提高器件载流子迁移率。
应力记忆效应（Stress memorization technique，简称SMT）是一种CMOS工艺中引入应力的方法。在器件源漏注入之后，沉积一层氮化硅薄膜保护层（caplayer），紧接着进行源漏退火，在源漏退火过程中，会产生氮化硅薄膜保护层、多晶硅栅以及侧墙之间的热应力和内应力效应，这些应力会被记忆在多晶硅栅之中。在接下来的工艺中，氮化硅薄膜保护层被刻蚀掉，但记忆在多晶硅栅中的应力，仍然会传导到CMOS半导体器件的沟道之中。这种应力产生的原因来源于退火时多晶硅晶粒长大重结晶的同时，覆盖的氮化硅阻挡多晶硅应力向外释放，在多晶硅中沿Z方向（out-plane）会产生张应力，而沟道X方向（in-plane）会产生压应力。传导到沟道中的应力为Z方向的压应力以及沟道方向的张应力。这样的应力效果，对提高NMOS器件电子迁移率有益。
目前在LCD面板的制程中普遍采用了低温多晶硅技术。最初其制程普遍采用温度超过摄氏1000度Laser Anneal（雷射退火）将玻璃基板上的非晶硅结构转变成多晶硅结构，而低温多晶硅技术温度没有那么高，仅约摄氏500～600度。低温多晶硅制程是利用准分子镭射作为热源，雷射光经过投射系统后，会产生能量均匀分布的激光束，投射于非晶硅上，当非晶硅吸收准分子雷射的能量后，会转变成为多晶硅结构，因整个处理过程都是在摄氏600度以下完成。
非晶硅转变为多晶硅，硅晶粒会变大，从而能够在沟道中产生更大的应力。
发明内容
本发明公开了一种增强应力记忆技术效果的方法，用以通过使用非晶硅栅取代多晶硅栅，并通过准分子激光加热，在完成应力记忆效应薄膜的退火后产生更大的应力。
本发明的上述目的是通过以下技术方案实现的：
一种增强应力记忆技术效果的方法，在一衬底上形成至少一浅沟槽隔离，并在衬底上进行阱注入，其中，包括以下步骤：
在衬底上形成至少一非晶硅栅极；
进行外延注入；
在非晶栅极的侧壁上形成器件侧墙，并进行源/漏注入；
在衬底上淀积一层氮化硅层；
使用准分子激光照射与尖峰退火，产生应力记忆技术所需要的应力并留在栅内；
将覆盖在衬底上的氮化硅层去除。
如上所述的增强应力记忆技术效果的方法，其中，进行准分子激光照射的过程中将温度控制在500～600℃之间。
如上所述的增强应力记忆技术效果的方法，其中，将进行准分子激光照射的时间控制在1min～1000min。
如上所述的增强应力记忆技术效果的方法，其中，进行尖峰退火的过程中将温度控制在800～1200℃之间。
如上所述的增强应力记忆技术效果的方法，其中，将尖峰退火的时间控制在30秒至2小时。
综上所述，本发明增强应力记忆技术效果的方法浅沟隔离和阱注入之后，用非晶硅栅取代传统的多晶硅栅，然后进行外延注入，形成侧墙，进行源漏注入，淀积一层氮化硅，使用准分子激光照射与尖峰退火，产生更大的应力记忆技术所需要的应力并留在栅内，去除氮化硅层。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明增强应力记忆技术效果的方法的完成源/漏注入后的示意图；
图2是本发明增强应力记忆技术效果的方法的淀积氮化硅层后的示意图；
图3是本发明增强应力记忆技术效果的方法的将覆盖在衬底上的氮化硅层去除后的示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
一种增强应力记忆技术效果的方法，在一衬底10上形成至少一浅沟槽隔离101，并在衬底10上进行阱注入，其中，包括以下步骤：
在衬底10上形成至少一非晶硅栅极，与现有技术采用多晶硅栅极不同，本发明采用非晶硅栅极；
进行外延注入；
图1是本发明增强应力记忆技术效果的方法的完成源/漏注入后的示意图，请参见图1，在非晶栅极201的侧壁上形成器件侧墙202，并进行源/漏注入；
图2是本发明增强应力记忆技术效果的方法的淀积氮化硅层后的示意图，请参见图2，在衬底10上淀积一层氮化硅层；
使用准分子激光照射与尖峰退火，产生应力记忆技术所需要的应力并留在栅内，通过使用非晶栅取代多晶栅，并引入准分子激光加热，在SMT退火之后，非晶硅栅晶粒长大重新结晶，从而产生了更大的应力。
栅的应力传导到NMOS器件沟道内，在多晶硅中沿Z方向（out-plane）会产生更大的压应力，此压应力可以提高NMOS器件的电子迁移率，增强了SMT对NMOS的作用，提高了NMOS器件的性能。
图3是本发明增强应力记忆技术效果的方法的将覆盖在衬底上的氮化硅层去除后的示意图，请参见图3，将覆盖在衬底10上的氮化硅层去除。
本发明中进行准分子激光照射的过程中可以将温度控制在500～600℃之间。
进一步的，本发明中将进行准分子激光照射的时间控制在1min～1000min之间。
另外，本发明中可以进行尖峰退火的过程中将温度控制在800～1200℃之间。
并且，本发明中可以将尖峰退火的时间控制在30秒至2小时。
综上所述，由于采用率了上述技术方案，本发明增强应力记忆技术效果的方法浅沟隔离和阱注入之后，用非晶硅栅取代传统的多晶硅栅，然后进行外延注入，形成侧墙，进行源漏注入，淀积一层氮化硅，使用准分子激光照射与尖峰退火，产生更大的应力记忆技术所需要的应力并留在栅内，去除氮化硅层。
本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (4)

1.一种增强应力记忆技术效果的方法，在一衬底上形成至少一浅沟槽隔离，并在衬底上进行阱注入，其特征在于，包括以下步骤：
在衬底上形成至少一非晶硅栅极；
进行外延注入；
在非晶栅极的侧壁上形成器件侧墙，并进行源/漏注入；
在衬底上淀积一层氮化硅层，将衬底上的浅沟槽区域、非晶栅极及覆盖在非晶栅极侧壁的器件侧墙覆盖；
使用准分子激光照射与尖峰退火，产生应力记忆技术所需要的应力并留在栅内；
将覆盖在衬底上的氮化硅层去除；
进行准分子激光照射的过程中将温度控制在500～600℃之间。
2.根据权利要求1所述的增强应力记忆技术效果的方法，其特征在于，将进行准分子激光照射的时间控制在1min～1000min。
3.根据权利要求1所述的增强应力记忆技术效果的方法，其特征在于，进行尖峰退火的过程中将温度控制在800～1200℃之间。
4.根据权利要求1所述的增强应力记忆技术效果的方法，其特征在于，将尖峰退火的时间控制在30秒至2小时。
CN201110232262.7A 2011-08-15 2011-08-15 增强应力记忆技术效果的方法 Active CN102437119B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110232262.7A CN102437119B (zh) 2011-08-15 2011-08-15 增强应力记忆技术效果的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110232262.7A CN102437119B (zh) 2011-08-15 2011-08-15 增强应力记忆技术效果的方法

Publications (2)

Publication Number Publication Date
CN102437119A CN102437119A (zh) 2012-05-02
CN102437119B true CN102437119B (zh) 2014-08-06

Family

ID=45985107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110232262.7A Active CN102437119B (zh) 2011-08-15 2011-08-15 增强应力记忆技术效果的方法

Country Status (1)

Country Link
CN (1) CN102437119B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107245B (zh) * 2012-12-06 2016-07-06 杭州赛昂电力有限公司 非晶硅薄膜太阳能电池及其制作方法
CN104701234A (zh) * 2015-03-16 2015-06-10 上海华力微电子有限公司 一种半导体器件的制作方法
CN106449362B (zh) * 2016-10-10 2019-02-01 上海华力微电子有限公司 一种改善应力记忆工艺效果的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577771A (zh) * 2003-07-28 2005-02-09 友达光电股份有限公司 形成低温多晶硅薄膜晶体管的方法
CN1845304A (zh) * 2005-04-08 2006-10-11 联华电子股份有限公司 制作金属氧化物半导体晶体管的方法
CN102117773A (zh) * 2010-01-04 2011-07-06 中芯国际集成电路制造(上海)有限公司 半导体器件和使用应力记忆技术工艺制造半导体器件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007057687B4 (de) * 2007-11-30 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen einer Zugverformung in Transistoren
US8048750B2 (en) * 2008-03-10 2011-11-01 Texas Instruments Incorporated Method to enhance channel stress in CMOS processes
US7858482B2 (en) * 2008-03-31 2010-12-28 Freescale Semiconductor, Inc. Method of forming a semiconductor device using stress memorization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577771A (zh) * 2003-07-28 2005-02-09 友达光电股份有限公司 形成低温多晶硅薄膜晶体管的方法
CN1845304A (zh) * 2005-04-08 2006-10-11 联华电子股份有限公司 制作金属氧化物半导体晶体管的方法
CN102117773A (zh) * 2010-01-04 2011-07-06 中芯国际集成电路制造(上海)有限公司 半导体器件和使用应力记忆技术工艺制造半导体器件的方法

Also Published As

Publication number Publication date
CN102437119A (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
CN103151388B (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN102903738B (zh) Ⅲ族氮化物半导体器件及其制造方法
CN102437119B (zh) 增强应力记忆技术效果的方法
JP2011530167A5 (zh)
CN103782376B (zh) Ga2O3系单晶体的供体浓度控制方法
CN202633241U (zh) 晶体管
US9768312B2 (en) Thin film transistor, manufacturing method thereof, array substrate, and display device
CN102468165B (zh) 晶体管及其制造方法
CN104900652A (zh) 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置
CN104299891A (zh) 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
CN102800594A (zh) Pmos管的制作方法
CN103943470A (zh) 半导体器件的制作方法
US9786700B2 (en) Low temperature poly-silicon (LTPS) thin film transistors (TFT) units and the manufacturing method thereof
US20180211978A1 (en) Low temperature polysilicon array substrate and method for manufacturing the same
CN103545257A (zh) Cmos晶体管的制作方法
CN103258731B (zh) 避免硅衬底表面损伤的方法
CN102543890B (zh) 一种利用应变硅技术提高sonos的擦写速度的方法
CN101567317A (zh) 具有轻掺杂漏极的晶体管的制造方法
CN106298802B (zh) 一种ltps阵列基板及制造方法、显示面板
CN102437120B (zh) 一种源漏区超浅结的改进方法
KR100643915B1 (ko) 반도체 소자의 제조 방법
CN109427584A (zh) 一种半导体器件的制造方法及半导体器件
CN109427887A (zh) 一种半导体器件的制造方法及半导体器件
CN104465344A (zh) 一种改善pmos器件性能的离子注入方法
CN102569408A (zh) 一种高擦写速度的sonos单元晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Zhou Jun

Inventor after: Yu Liujiang

Inventor after: Fu Chang

Inventor before: Huang Xiaolu

Inventor before: Yan Bingyong

Inventor before: Chen Yuwen

Inventor before: Qiu Ciyun

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: HUANG XIAOLU YAN BINGYONG CHEN YUWEN QIU CIYUN TO: ZHOU JUN YU LIUJIANG FUCHANG

C14 Grant of patent or utility model
GR01 Patent grant