CN102437119A - 增强应力记忆技术效果的方法 - Google Patents
增强应力记忆技术效果的方法 Download PDFInfo
- Publication number
- CN102437119A CN102437119A CN2011102322627A CN201110232262A CN102437119A CN 102437119 A CN102437119 A CN 102437119A CN 2011102322627 A CN2011102322627 A CN 2011102322627A CN 201110232262 A CN201110232262 A CN 201110232262A CN 102437119 A CN102437119 A CN 102437119A
- Authority
- CN
- China
- Prior art keywords
- stress
- stress memory
- substrate
- memory technique
- technique effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 230000000694 effects Effects 0.000 title claims abstract description 27
- 230000002708 enhancing effect Effects 0.000 title claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 18
- 229920005591 polysilicon Polymers 0.000 abstract description 15
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 230000035882 stress Effects 0.000 description 44
- 239000010410 layer Substances 0.000 description 11
- 238000005728 strengthening Methods 0.000 description 6
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000008280 blood Substances 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 2
- 230000003446 memory effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001965 increasing effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
本发明增强应力记忆技术效果的方法浅沟隔离和阱注入之后，用非晶硅栅取代传统的多晶硅栅，然后进行外延注入，形成侧墙，进行源漏注入，淀积一层氮化硅，使用准分子激光照射与尖峰退火，产生更大的应力记忆技术所需要的应力并留在栅内，去除氮化硅层。
Description
技术领域
本发明涉及一种半导体集成电路的工艺技术方法，尤其涉及一种增强应力记忆技术效果的方法。
背景技术
随着CMOS半导体器件工艺的发展以及按比例尺寸缩小，应力工程在半导体工艺和器件性能方面起到越来越大的作用。在CMOS器件中引入应力，主要是为了提高器件载流子迁移率。
应力记忆效应（Stress memorization technique，简称SMT）是一种CMOS工艺中引入应力的方法。在器件源漏注入之后，沉积一层氮化硅薄膜保护层（cap layer），紧接着进行源漏退火，在源漏退火过程中，会产生氮化硅薄膜保护层、多晶硅栅以及侧墙之间的热应力和内应力效应，这些应力会被记忆在多晶硅栅之中。在接下来的工艺中，氮化硅薄膜保护层被刻蚀掉，但记忆在多晶硅栅中的应力，仍然会传导到CMOS半导体器件的沟道之中。这种应力产生的原因来源于退火时多晶硅晶粒长大重结晶的同时，覆盖的氮化硅阻挡多晶硅应力向外释放，在多晶硅中沿Z方向（out-plane）会产生张应力，而沟道X方向（in-plane）会产生压应力。传导到沟道中的应力为Z方向的压应力以及沟道方向的张应力。这样的应力效果，对提高NMOS器件电子迁移率有益。
目前在LCD面板的制程中普遍采用了低温多晶硅技术。最初其制程普遍采用温度超过摄氏1000度Laser Anneal（雷射退火）将玻璃基板上的非晶硅结构转变成多晶硅结构，而低温多晶硅技术温度没有那么高，仅约摄氏500～600度。低温多晶硅制程是利用准分子镭射作为热源，雷射光经过投射系统后，会产生能量均匀分布的激光束，投射于非晶硅上，当非晶硅吸收准分子雷射的能量后，会转变成为多晶硅结构，因整个处理过程都是在摄氏600度以下完成。
非晶硅转变为多晶硅，硅晶粒会变大，从而能够在沟道中产生更大的应力。
发明内容
本发明公开了一种增强应力记忆技术效果的方法，用以通过使用非晶硅栅取代多晶硅栅，并通过准分子激光加热，在完成应力记忆效应薄膜的退火后产生更大的应力。
本发明的上述目的是通过以下技术方案实现的：
一种增强应力记忆技术效果的方法，在一衬底上形成至少一浅沟槽隔离，并在衬底上进行阱注入，其中，包括以下步骤：
在衬底上形成至少一非晶硅栅极；
进行外延注入；
在非晶栅极的两个形成器件侧墙，并进行源/漏注入；
在衬底上淀积一层氮化硅层；
使用准分子激光照射与尖峰退火，产生应力记忆技术所需要的应力并留在栅内；
将覆盖在衬底上的氮化硅层去除。
如上所述的增强应力记忆技术效果的方法，其中，进行准分子激光照射的过程中将温度控制在500~600°C之间。
如上所述的增强应力记忆技术效果的方法，其中，将进行准分子激光照射的时间控制在1min~1000min。
如上所述的增强应力记忆技术效果的方法，其中，进行尖峰退火的过程中将温度控制在800~1200之间。
如上所述的增强应力记忆技术效果的方法，其中，将尖峰退火的时间控制在30秒至2小时。
综上所述，本发明增强应力记忆技术效果的方法浅沟隔离和阱注入之后，用非晶硅栅取代传统的多晶硅栅，然后进行外延注入，形成侧墙，进行源漏注入，淀积一层氮化硅，使用准分子激光照射与尖峰退火，产生更大的应力记忆技术所需要的应力并留在栅内，去除氮化硅层。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明增强应力记忆技术效果的方法的完成源/漏注入后的示意图；
图2是本发明增强应力记忆技术效果的方法的淀积氮化硅层后的示意图；
图3是本发明增强应力记忆技术效果的方法的将覆盖在衬底上的氮化硅层去除后的示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
一种增强应力记忆技术效果的方法，在一衬底10上形成至少一浅沟槽隔离101，并在衬底10上进行阱注入，其中，包括以下步骤：
在衬底10上形成至少一非晶硅栅极，与现有技术采用多晶硅栅极不同，本发明采用非晶硅栅极；
进行外延注入；
图1是本发明增强应力记忆技术效果的方法的完成源/漏注入后的示意图，请参见图1，在非晶栅极201的两个形成器件侧墙202，并进行源/漏注入；
图2是本发明增强应力记忆技术效果的方法的淀积氮化硅层后的示意图，请参见图2，在衬底10上淀积一层氮化硅层；
使用准分子激光照射与尖峰退火，产生应力记忆技术所需要的应力并留在栅内，通过使用非晶栅取代多晶栅，并引入准分子激光加热，在SMT退火之后，非晶硅栅晶粒长大重新结晶，从而产生了更大的应力。
栅的应力传导到NMOS器件沟道内，在多晶硅中沿Z方向（out-plane）会产生更大的压应力，此压应力可以提高NMOS器件的电子迁移率，增强了SMT对NMOS的作用，提高了NMOS器件的性能。
图3是本发明增强应力记忆技术效果的方法的将覆盖在衬底上的氮化硅层去除后的示意图，请参见图3，将覆盖在衬底10上的氮化硅层去除。
本发明中进行准分子激光照射的过程中可以将温度控制在500~600°C之间。
进一步的，本发明中将进行准分子激光照射的时间控制在1min~1000min之间。
另外，本发明中可以进行尖峰退火的过程中将温度控制在800~1200之间。
并且，本发明中可以将尖峰退火的时间控制在30秒至2小时。
综上所述，由于采用率了上述技术方案，本发明增强应力记忆技术效果的方法浅沟隔离和阱注入之后，用非晶硅栅取代传统的多晶硅栅，然后进行外延注入，形成侧墙，进行源漏注入，淀积一层氮化硅，使用准分子激光照射与尖峰退火，产生更大的应力记忆技术所需要的应力并留在栅内，去除氮化硅层。
本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (5)
1.一种增强应力记忆技术效果的方法，在一衬底上形成至少一浅沟槽隔离，并在衬底上进行阱注入，其特征在于，包括以下步骤：
在衬底上形成至少一非晶硅栅极；
进行外延注入；
在非晶栅极的两个形成器件侧墙，并进行源/漏注入；
在衬底上淀积一层氮化硅层，将衬底上的浅沟槽区域、非晶栅极及覆盖在非晶栅极侧壁的器件侧墙覆盖；
使用准分子激光照射与尖峰退火，产生应力记忆技术所需要的应力并留在栅内；
将覆盖在衬底上的氮化硅层去除。
2. 根据权利要求1所述的增强应力记忆技术效果的方法，其特征在于，进行准分子激光照射的过程中将温度控制在500~600°C之间。
3.根据权利要求1所述的增强应力记忆技术效果的方法，其特征在于，将进行准分子激光照射的时间控制在1min~1000min。
4.根据权利要求1所述的增强应力记忆技术效果的方法，其特征在于，进行尖峰退火的过程中将温度控制在800~1200之间。
5.根据权利要求1所述的增强应力记忆技术效果的方法，其特征在于，将尖峰退火的时间控制在30秒至2小时。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110232262.7A CN102437119B (zh) | 2011-08-15 | 2011-08-15 | 增强应力记忆技术效果的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110232262.7A CN102437119B (zh) | 2011-08-15 | 2011-08-15 | 增强应力记忆技术效果的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102437119A true CN102437119A (zh) | 2012-05-02 |
| CN102437119B CN102437119B (zh) | 2014-08-06 |
Family
ID=45985107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110232262.7A Active CN102437119B (zh) | 2011-08-15 | 2011-08-15 | 增强应力记忆技术效果的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102437119B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103107245A (zh) * | 2012-12-06 | 2013-05-15 | 杭州赛昂电力有限公司 | 非晶硅薄膜太阳能电池及其制作方法 |
| CN104701234A (zh) * | 2015-03-16 | 2015-06-10 | 上海华力微电子有限公司 | 一种半导体器件的制作方法 |
| CN106449362A (zh) * | 2016-10-10 | 2017-02-22 | 上海华力微电子有限公司 | 一种改善应力记忆工艺效果的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1577771A (zh) * | 2003-07-28 | 2005-02-09 | 友达光电股份有限公司 | 形成低温多晶硅薄膜晶体管的方法 |
| CN1845304A (zh) * | 2005-04-08 | 2006-10-11 | 联华电子股份有限公司 | 制作金属氧化物半导体晶体管的方法 |
| US20090142900A1 (en) * | 2007-11-30 | 2009-06-04 | Maciej Wiatr | Method for creating tensile strain by selectively applying stress memorization techniques to nmos transistors |
| US20090227084A1 (en) * | 2008-03-10 | 2009-09-10 | Texas Instruments Incorporated | Novel Method to Enhance Channel Stress in CMOS Processes |
| US20090242944A1 (en) * | 2008-03-31 | 2009-10-01 | Da Zhang | Method of forming a semiconductor device using stress memorization |
| CN102117773A (zh) * | 2010-01-04 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和使用应力记忆技术工艺制造半导体器件的方法 |
-
2011
- 2011-08-15 CN CN201110232262.7A patent/CN102437119B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1577771A (zh) * | 2003-07-28 | 2005-02-09 | 友达光电股份有限公司 | 形成低温多晶硅薄膜晶体管的方法 |
| CN1845304A (zh) * | 2005-04-08 | 2006-10-11 | 联华电子股份有限公司 | 制作金属氧化物半导体晶体管的方法 |
| US20090142900A1 (en) * | 2007-11-30 | 2009-06-04 | Maciej Wiatr | Method for creating tensile strain by selectively applying stress memorization techniques to nmos transistors |
| US20090227084A1 (en) * | 2008-03-10 | 2009-09-10 | Texas Instruments Incorporated | Novel Method to Enhance Channel Stress in CMOS Processes |
| US20090242944A1 (en) * | 2008-03-31 | 2009-10-01 | Da Zhang | Method of forming a semiconductor device using stress memorization |
| CN102117773A (zh) * | 2010-01-04 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和使用应力记忆技术工艺制造半导体器件的方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103107245A (zh) * | 2012-12-06 | 2013-05-15 | 杭州赛昂电力有限公司 | 非晶硅薄膜太阳能电池及其制作方法 |
| CN103107245B (zh) * | 2012-12-06 | 2016-07-06 | 杭州赛昂电力有限公司 | 非晶硅薄膜太阳能电池及其制作方法 |
| CN104701234A (zh) * | 2015-03-16 | 2015-06-10 | 上海华力微电子有限公司 | 一种半导体器件的制作方法 |
| CN106449362A (zh) * | 2016-10-10 | 2017-02-22 | 上海华力微电子有限公司 | 一种改善应力记忆工艺效果的方法 |
| CN106449362B (zh) * | 2016-10-10 | 2019-02-01 | 上海华力微电子有限公司 | 一种改善应力记忆工艺效果的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102437119B (zh) | 2014-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN104409518B (zh) | 薄膜晶体管及其制备方法 | |
| CN103782376B (zh) | Ga2O3系单晶体的供体浓度控制方法 | |
| CN102903738A (zh) | Ⅲ族氮化物半导体器件及其制造方法 | |
| CN102437119B (zh) | 增强应力记忆技术效果的方法 | |
| CN202633241U (zh) | 晶体管 | |
| CN104733323A (zh) | 一种低温多晶硅薄膜晶体管的制造方法 | |
| WO2009026403A3 (en) | Semiconductor device formed with source/drain nitrogen implant | |
| CN102479677A (zh) | 半导体器件及其制造方法 | |
| US20170040464A1 (en) | Thin film transistor, manufacturing method thereof, array substrate, and display device | |
| CN101859771B (zh) | 一种具有应变沟道的cmos器件结构及其形成方法 | |
| CN102468165A (zh) | 晶体管及其制造方法 | |
| CN102446718A (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
| CN103258731B (zh) | 避免硅衬底表面损伤的方法 | |
| CN101567317A (zh) | 具有轻掺杂漏极的晶体管的制造方法 | |
| CN102446767A (zh) | Nmos晶体管的制造方法 | |
| CN102468237A (zh) | 半导体器件的制造方法 | |
| CN102543890B (zh) | 一种利用应变硅技术提高sonos的擦写速度的方法 | |
| CN102376560A (zh) | 半导体器件的制作方法 | |
| CN105870017A (zh) | 场效应晶体管的制造方法 | |
| CN101350305A (zh) | 一种可改善负温度不稳定性的pmos管制作方法 | |
| CN103000525A (zh) | Pmos晶体管结构及其制造方法 | |
| CN102738008A (zh) | 沟槽场效应晶体管的制作方法 | |
| CN102437120B (zh) | 一种源漏区超浅结的改进方法 | |
| CN103000523A (zh) | Pmos晶体管结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zhou Jun Inventor after: Yu Liujiang Inventor after: Fu Chang Inventor before: Huang Xiaolu Inventor before: Yan Bingyong Inventor before: Chen Yuwen Inventor before: Qiu Ciyun |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: HUANG XIAOLU YAN BINGYONG CHEN YUWEN QIU CIYUN TO: ZHOU JUN YU LIUJIANG FUCHANG |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |