CN102446718A - 一种减小半导体器件热载流子注入损伤的方法 - Google Patents
一种减小半导体器件热载流子注入损伤的方法 Download PDFInfo
- Publication number
- CN102446718A CN102446718A CN2011102652379A CN201110265237A CN102446718A CN 102446718 A CN102446718 A CN 102446718A CN 2011102652379 A CN2011102652379 A CN 2011102652379A CN 201110265237 A CN201110265237 A CN 201110265237A CN 102446718 A CN102446718 A CN 102446718A
- Authority
- CN
- China
- Prior art keywords
- hot carrier
- injection
- drain terminal
- semiconductor device
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明一种减小半导体器件热载流子注入损伤的方法,在环状注入(HaloImplantation)工艺中,分别对漏端注入和源端注入的角度进行调整,在保持沟道有效长度(EffectiveChannelLength)不变的情况下,降低了漏端与栅极交叠区域,降低了漏端的有效纵向电场,从而减小了半导体器件热载流子注入的损伤。
Description
技术领域
本发明涉及一种半导体工艺,尤其涉及一种减小半导体器件热载流子注入损伤的方法。
背景技术
热载流子效应是MOS器件的一个重要的失效机理,随着MOS器件尺寸的日益缩小,器件的热载流子注入效应越来越严重。以PMOS器件为例,沟道中的空穴,在漏源之间高横向电场的作用下被加速,形成高能载流子,高能载流子与硅晶格碰撞,产生电离的电子空穴对,电子由衬底收集,形成衬底电流,大部分碰撞产生的空穴,流向漏极,但还有部分空穴,在纵向电场的作用下,注入到栅极中形成栅极电流,这种现象称为热载流子注入(Hot Carrier Injection)。热载流子会造成硅衬底与二氧化硅栅氧界面处能键的断裂,在硅衬底与二氧化硅栅氧界面处产生界面态,导致器件性能,如阈值电压、跨导以及线性区/饱和区电流的退化,最终造成MOS器件失效。器件失效通常首先发生在漏端,这是由于载流子通过整个沟道的电场加速,在到达漏端后,载流子的能量达到最大值,因此漏端的热载流子注入现象比较严重。
通常工艺中,为了抑制器件的短沟道效应(Short Channel Effect),会采取环状注入(Halo Implantation),将与源漏反型的离子注入到器件沟道之中。如图1所示,以PMOS器件为例,图中x方向为器件沟道方向,y方向为硅片表面的垂直方向,源漏掺杂为三族元素,例如硼元素,环状注入会采用五族元素,例如磷元素。通常,环状注入会采用多次注入完成,每次注入的剂量相等,注入方向与y方向所成角度也相等,注入方向在硅片表面的投影与x方向成不同角度进行注入。例如,PMOS器件的环状注入注入可以通过四次注入完成,注入方向在硅片表面的投影与x方向所成角度分别为45度、135度、225度、315度。经过环状注入注入,源漏的冶金结附近的空间电荷区分布如图1中虚线所示。环状注入限制了冶金结的空间电荷区向沟道内的扩散,因此抑制了器件的短沟道效应。而漏端与栅极的交叠区域决定了漏端纵向电场的作用区域,该交叠区域越大,纵向电场作用的区域就越大,则热载流子注入电流越大,热载流子注入损伤就越严重。
发明内容
本发明公开了一种减小半导体器件热载流子注入损伤的方法,用以解决现有技术中热载流子注入效应影响严重的问题。
本发明的上述目的是通过以下技术方案实现的:
一种减小半导体器件热载流子注入损伤的方法,在一硅基板上形成一晶体管,其中,分别对晶体管的漏端和源端进行环状注入,使得注入过程中漏端注入与垂直晶体管表面方向的夹角大于源端注入与晶体管表面垂直方向的夹角。
如上所述的减小半导体器件热载流子注入损伤的方法,其中,垂直于晶体管表面的方向为y方向,使得对晶体管的漏端和源端进行环状注入过程中,注入方向与y方向的夹角不同,进行漏端注入的注入方向与y方向的夹角大于源端注入的注入方向与y方向的夹角。
如上所述的减小半导体器件热载流子注入损伤的方法,其中,所述晶体管即可以采用PMOS管,也可以采用NMOS管。
如上所述的减小半导体器件热载流子注入损伤的方法,其中,环状注入所采用的离子为与源漏掺杂反型的离子。
综上所述,本发明一种减小半导体器件热载流子注入损伤的方法,在环状注入(Halo Implantation)工艺中,分别对漏端注入和源端注入的角度进行调整,在保持沟道有效长度(Effective Channel Length)不变的情况下,降低了漏端与栅极交叠区域,降低了漏端的有效纵向电场,从而减小了半导体器件热载流子注入的损伤。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图,重点在于示出本发明的主旨。
图1是现有技术中普通环状注入工艺后器件的示意图;
图2是本发明一种减小半导体器件热载流子注入损伤的方法的完成晶体管的漏端和源端进行环状注入后的示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明:
图2是本发明一种减小半导体器件热载流子注入损伤的方法的完成晶体管的漏端和源端进行环状注入后的示意图,请参见图2,本发明公开了一种减小半导体器件热载流子注入损伤的方法,在一硅基板上形成至少一晶体管,其中,分别对晶体管的漏端和源端进行环状注入,漏端的环状注入和源端的环状注入是分两个步骤完成的,通过两次不同角度的环状注入后,在注入过程中漏端注入与垂直晶体管表面方向的夹角大于源端注入与晶体管表面垂直方向的夹角,从而使得漏端的空间电荷区从沟道方向被压缩,源端的空间电荷区向沟道内延伸。
本发明中将垂直于晶体管的方向设为y方向,与现有技术不同,本发明中使得对晶体管的漏端和源端进行环状注入过程中注入方向与y方向的夹角不同,使得进行漏端的注入过程中注入方向与y方向的夹角大于源端的注入过程中注入方向与y方向的夹角。
本发明中的所述晶体管可以采用PMOS管,也可以采用NMOS管。
在一个具体实施方式中,本发明中对漏端进行环状注入的过程中将与y方向的夹角控制在32度,对源端进行环状注入的过程中将与y方向的夹角控制在28度。
进一步的,也可以根据实际的工艺需求对两次注入的角度进行分别调整。
本发明所公开的技术步骤可以应用于55nmCMOS器件工艺中。
请参见图2,在本发明的一个实施例中:漏端环状注入注入有两个方向,注入方向在晶体管表面的投影分别为与x方向成45度和315度的方向,这两个方向注入时,与y轴方向的夹角适当增加,因此注入到沟道中硼元素剂量增加,漏端冶金结的空间电荷区从沟道方向被压缩。源端环状注入注入也有两个方向,注入方向在晶体管表面的投影分别为与x方向成135度和225度的方向,这两个方向注入时,与y轴方向的夹角适当减小,因此注入到沟道中硼元素剂量减少,源端冶金结的空间电荷区向沟道内延伸。
综上所述,由于采用了上述技术方案,本发明一种减小半导体器件热载流子注入损伤的方法,在环状注入工艺中,分别对漏端注入和源端注入的角度进行调整,在保持沟道有效长度(Effective Channel Length)不变的情况下,降低了漏端与栅极交叠区域,降低了漏端的有效纵向电场,从而减小了半导体器件热载流子注入的损伤。
本领域技术人员应该理解,本领域技术人员结合现有技术以及上述实施例可以实现所述变化例,在此不予赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (4)
1.一种减小半导体器件热载流子注入损伤的方法,在一硅基板上形成一晶体管,其特征在于,分别对晶体管的漏端和源端进行环状注入,使得注入过程中漏端注入与垂直晶体管表面方向的夹角大于源端注入与晶体管表面垂直方向的夹角。
2.根据权利要求1所述的减小半导体器件热载流子注入损伤的方法,其特征在于,垂直于晶体管表面的方向为y方向,使得对晶体管的漏端和源端进行环状注入过程中,注入方向与y方向的夹角不同,进行漏端注入的注入方向与y方向的夹角大于源端注入的注入方向与y方向的夹角。
3.根据权利要求1所述的减小半导体器件热载流子注入损伤的方法,其特征在于,所述晶体管即可以采用PMOS管,也可以采用NMOS管。
4.根据权利要求1所述的减小半导体器件热载流子注入损伤的方法,其特征在于,环状注入所采用的离子为与源漏掺杂反型的离子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102652379A CN102446718A (zh) | 2011-09-08 | 2011-09-08 | 一种减小半导体器件热载流子注入损伤的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102652379A CN102446718A (zh) | 2011-09-08 | 2011-09-08 | 一种减小半导体器件热载流子注入损伤的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102446718A true CN102446718A (zh) | 2012-05-09 |
Family
ID=46009117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102652379A Pending CN102446718A (zh) | 2011-09-08 | 2011-09-08 | 一种减小半导体器件热载流子注入损伤的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102446718A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102610507A (zh) * | 2012-03-23 | 2012-07-25 | 上海华力微电子有限公司 | 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法 |
CN102623313A (zh) * | 2012-03-23 | 2012-08-01 | 上海华力微电子有限公司 | 环状离子注入方法、半导体器件及其制造方法 |
CN102945822B (zh) * | 2012-11-30 | 2017-07-11 | 上海华虹宏力半导体制造有限公司 | 逻辑电路制造方法以及逻辑电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771012A (en) * | 1986-06-13 | 1988-09-13 | Matsushita Electric Industrial Co., Ltd. | Method of making symmetrically controlled implanted regions using rotational angle of the substrate |
US6168999B1 (en) * | 1999-09-07 | 2001-01-02 | Advanced Micro Devices, Inc. | Method for fabricating high-performance submicron mosfet with lateral asymmetric channel and a lightly doped drain |
US20040126974A1 (en) * | 2002-12-27 | 2004-07-01 | Semiconductor Manufacturing International (Shanghai), Ltd, Co. | Mask-ROM process and device to prevent punch through using a halo implant process |
TW200419655A (en) * | 2003-03-17 | 2004-10-01 | Taiwan Semiconductor Mfg | Transistor having asymmetric dual-pocket implantation region and its manufacturing method |
US20100078736A1 (en) * | 2008-09-30 | 2010-04-01 | Jan Hoentschel | Asymmetric transistor devices formed by asymmetric spacers and tilted implantation |
CN101887917A (zh) * | 2010-06-10 | 2010-11-17 | 复旦大学 | 一种场效应晶体管及其制备方法 |
US20100327374A1 (en) * | 2009-06-26 | 2010-12-30 | Kamel Benaissa | Low cost transistors using gate orientation and optimized implants |
-
2011
- 2011-09-08 CN CN2011102652379A patent/CN102446718A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771012A (en) * | 1986-06-13 | 1988-09-13 | Matsushita Electric Industrial Co., Ltd. | Method of making symmetrically controlled implanted regions using rotational angle of the substrate |
US6168999B1 (en) * | 1999-09-07 | 2001-01-02 | Advanced Micro Devices, Inc. | Method for fabricating high-performance submicron mosfet with lateral asymmetric channel and a lightly doped drain |
US20040126974A1 (en) * | 2002-12-27 | 2004-07-01 | Semiconductor Manufacturing International (Shanghai), Ltd, Co. | Mask-ROM process and device to prevent punch through using a halo implant process |
TW200419655A (en) * | 2003-03-17 | 2004-10-01 | Taiwan Semiconductor Mfg | Transistor having asymmetric dual-pocket implantation region and its manufacturing method |
US20100078736A1 (en) * | 2008-09-30 | 2010-04-01 | Jan Hoentschel | Asymmetric transistor devices formed by asymmetric spacers and tilted implantation |
US20100327374A1 (en) * | 2009-06-26 | 2010-12-30 | Kamel Benaissa | Low cost transistors using gate orientation and optimized implants |
CN101887917A (zh) * | 2010-06-10 | 2010-11-17 | 复旦大学 | 一种场效应晶体管及其制备方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102610507A (zh) * | 2012-03-23 | 2012-07-25 | 上海华力微电子有限公司 | 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法 |
CN102623313A (zh) * | 2012-03-23 | 2012-08-01 | 上海华力微电子有限公司 | 环状离子注入方法、半导体器件及其制造方法 |
CN102945822B (zh) * | 2012-11-30 | 2017-07-11 | 上海华虹宏力半导体制造有限公司 | 逻辑电路制造方法以及逻辑电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101572251B (zh) | 半导体器件、n型MOS晶体管及其制作方法 | |
CN102623341A (zh) | 一种mos晶体管的制造方法 | |
CN101593681B (zh) | 减小nmos器件栅极诱导漏极漏电流的方法 | |
CN102446718A (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
CN101621071B (zh) | 金属氧化物半导体器件及其制造方法 | |
CN101231956A (zh) | 一种实现部分耗尽绝缘体上硅器件体接触的方法 | |
CN103367431A (zh) | Ldmos晶体管及其制造方法 | |
Duan et al. | REBULF super junction MOSFET with N+ buried layer | |
CN102737965A (zh) | 一种Halo结构的形成方法 | |
CN101261958B (zh) | 互补性金属氧化物半导体场效应晶体管的制造方法 | |
CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
CN102299113A (zh) | 减小半导体器件热载流子注入损伤的制造方法 | |
CN102623313A (zh) | 环状离子注入方法、半导体器件及其制造方法 | |
CN101447433B (zh) | 双扩散场效应晶体管制造方法 | |
CN103000523B (zh) | Pmos晶体管结构及其制造方法 | |
CN101567317A (zh) | 具有轻掺杂漏极的晶体管的制造方法 | |
CN102446717A (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
CN102610507A (zh) | 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法 | |
CN102623314A (zh) | 源漏轻掺杂方法、半导体器件及其制造方法 | |
CN105448708A (zh) | 多晶硅栅极的后处理方法、多晶硅栅极和静态随机存储器 | |
CN103779197B (zh) | 一种制造p型轻掺杂漏区的方法 | |
US9905680B2 (en) | Lateral insulated-gate bipolar transistor | |
CN102446716B (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
CN102468237A (zh) | 半导体器件的制造方法 | |
CN102610525A (zh) | 一种减小半导体器件栅诱导漏极泄漏的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120509 |