CN102446717A - 一种减小半导体器件热载流子注入损伤的方法 - Google Patents
一种减小半导体器件热载流子注入损伤的方法 Download PDFInfo
- Publication number
- CN102446717A CN102446717A CN2011102652311A CN201110265231A CN102446717A CN 102446717 A CN102446717 A CN 102446717A CN 2011102652311 A CN2011102652311 A CN 2011102652311A CN 201110265231 A CN201110265231 A CN 201110265231A CN 102446717 A CN102446717 A CN 102446717A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- hot carrier
- grid
- substrate
- raceway groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明涉及半导体制造领域，尤其涉及一种减小半导体器件热载流子注入损伤的方法。本发明公开了一种减小半导体器件热载流子注入损伤的方法，在轻掺杂漏极注入工艺中，通过采用斜角注入的方法，在保持沟道有效长度不变的情况下，降低了漏端与栅极的交叠区域，从而有效降低漏端的有效纵向电场，以减小半导体器件在热载流子注入时造成的损伤。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种减小半导体器件热载流子注入损伤的方法。
背景技术
热载流子效应是MOS器件的一个重要的失效机理，随着MOS器件尺寸的日益缩小，器件的热载流子注入效应越来越严重。以PMOS器件为例，其沟道中的空穴在漏源极之间高横向电场的作用下被加速形成高能载流子，该高能载流子与硅晶格碰撞后会产生电离的电子空穴对；其中，电子由衬底收集后形成衬底电流，而大部分碰撞产生的空穴会流向漏极，但还有小部分空穴，会在纵向电场的作用下，注入到栅极中形成栅极电流，这种现象被称为热载流子注入（Hot Carrier Injection，简称HCI）。
由于热载流子会造成硅衬底与二氧化硅栅氧界面处能键的断裂，以致在硅衬底与二氧化硅栅氧界面处产生界面态，从而导致器件性能降低，如阈值电压、跨导以及线性区/饱和区电流的退化等，最终造成MOS器件失效。器件失效通常首先发生在漏端，这是由于载流子通过整个沟道的电场加速，在到达漏端后，载流子的能量达到最大值，因此漏端的热载流子注入现象比较严重。
传统工艺中，如图1所示，轻掺杂漏极注入方向为垂直于硅片表面，注入和之后的退火工艺形成源漏轻掺杂区，源漏极成对称结构。
发明内容
本发明公开了一种减小半导体器件热载流子注入损伤的方法，一衬底上设置有栅极的半导体器件，其中，包括以下步骤：
对半导体器件进行斜角轻掺杂离子注入工艺，于衬底中形成沟道、源极和漏极；其中，离子注入方向向源极方向倾斜，源极中的掺杂离子比漏极中的掺杂离子更靠近沟道。
上述的减小半导体器件热载流子注入损伤的方法，其中，源漏极远离沟道一端均设置有浅沟隔离槽。
上述的减小半导体器件热载流子注入损伤的方法，其中，栅极与衬底之间设置有薄氧化层。
上述的减小半导体器件热载流子注入损伤的方法，其中，栅极侧墙覆盖栅极的侧壁及其邻近的部分衬底。
综上所述，由于采用了上述技术方案，本发明提出一种减小半导体器件热载流子注入损伤的方法，在轻掺杂漏极注入（Lightly Doped Drain，即LDD）工艺中，通过采用斜角注入的方法，在保持沟道有效长度（Effective Channel Length）不变的情况下，降低了漏端与栅极的交叠区域，从而有效降低漏端的有效纵向电场，以减小半导体器件在热载流子注入时造成的损伤。
附图说明
图1是本发明背景技术中传统工艺轻掺杂漏极注入工艺的结构示意图；
图2是本发明斜角轻掺杂漏极注入工艺的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图2是本发明斜角轻掺杂漏极注入工艺的结构示意图。如图2所示，本发明一种减小半导体器件热载流子注入损伤的方法：
例如，在55nm CMOS器件工艺中，制备NMOS器件。首先，在硅衬底11上制备浅沟隔离槽12、栅极17和侧墙18，薄氧化层16设置于衬底11和栅极17之间。
然后，采用砷进行轻掺杂漏极注入（Lightly Doped Drain，即LDD）工艺19，通过掺杂注入方向向源极13方向倾斜，形成角度α为10度的斜角进行倾斜注入，在保持沟道15有效长度（Effective Channel Length）不变的情况下，使得漏极14与栅极17的交叠区域减小，增大源极13与栅极17的交叠区域，从而有效降低漏极14一端的有效纵向电场，减小半导体器件在热载流子注入时造成的损伤。
综上所述，由于采用了上述技术方案，本发明提出一种减小半导体器件热载流子注入损伤的方法，在不增加现有的MOS器件制造工艺步骤的前提下，通过采用倾斜轻掺杂漏极注入工艺，使得漏断的掺杂离子与沟道间的距离拉远，漏断与栅极交叠区域减小，从而减小了半导体器件热载流子注入时的损伤；并且在漏断的掺杂离子与沟道距离被拉远的同时，源端的掺杂离子与沟道的距离被拉近，从而使得半导体器件的有效沟道长度保持不变，即半导体器件的其他性能得以保持。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (4)
1.一种减小半导体器件热载流子注入损伤的方法，一衬底上设置有栅极的半导体器件，其特征在于，包括以下步骤：
对半导体器件进行斜角轻掺杂离子注入工艺，于衬底中形成沟道、源极和漏极；其中，离子注入方向向源极方向倾斜，源极中的掺杂离子比漏极中的掺杂离子更靠近沟道。
2.根据权利要求1所述的减小半导体器件热载流子注入损伤的方法，其特征在于，源漏极远离沟道一端均设置有浅沟隔离槽。
3.根据权利要求1所述的减小半导体器件热载流子注入损伤的方法，其特征在于，栅极与衬底之间设置有薄氧化层。
4.根据权利要求1所述的减小半导体器件热载流子注入损伤的方法，其特征在于，栅极侧墙覆盖栅极的侧壁及其邻近的部分衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102652311A CN102446717A (zh) | 2011-09-08 | 2011-09-08 | 一种减小半导体器件热载流子注入损伤的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102652311A CN102446717A (zh) | 2011-09-08 | 2011-09-08 | 一种减小半导体器件热载流子注入损伤的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102446717A true CN102446717A (zh) | 2012-05-09 |
Family
ID=46009116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102652311A Pending CN102446717A (zh) | 2011-09-08 | 2011-09-08 | 一种减小半导体器件热载流子注入损伤的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102446717A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610525A (zh) * | 2012-03-22 | 2012-07-25 | 上海华力微电子有限公司 | 一种减小半导体器件栅诱导漏极泄漏的方法 |
| CN102623314A (zh) * | 2012-03-23 | 2012-08-01 | 上海华力微电子有限公司 | 源漏轻掺杂方法、半导体器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208383B1 (en) * | 2002-10-30 | 2007-04-24 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor component |
-
2011
- 2011-09-08 CN CN2011102652311A patent/CN102446717A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208383B1 (en) * | 2002-10-30 | 2007-04-24 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor component |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610525A (zh) * | 2012-03-22 | 2012-07-25 | 上海华力微电子有限公司 | 一种减小半导体器件栅诱导漏极泄漏的方法 |
| CN102623314A (zh) * | 2012-03-23 | 2012-08-01 | 上海华力微电子有限公司 | 源漏轻掺杂方法、半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078360A (zh) | Mos晶体管的形成方法 | |
| CN102623341B (zh) | 一种mos晶体管的制造方法 | |
| CN103378134B (zh) | 栅极结构及形成方法、半导体结构及形成方法 | |
| JP2006060208A (ja) | 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造 | |
| CN103515238B (zh) | Nmos晶体管及形成方法、cmos结构及形成方法 | |
| CN101621071B (zh) | 金属氧化物半导体器件及其制造方法 | |
| CN103000501B (zh) | Nmos晶体管形成方法 | |
| US20130026569A1 (en) | Methods and apparatus related to hot carrier injection reliability improvement | |
| CN102446717A (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
| CN104347370A (zh) | 提高pmos器件栅极的负偏压温度稳定性方法 | |
| KR101985398B1 (ko) | 반도체 장치 제조 방법 | |
| CN102569077A (zh) | 用于制作半导体器件的源/漏区的方法 | |
| CN105826195A (zh) | 一种超结功率器件及其制作方法 | |
| CN102299113A (zh) | 减小半导体器件热载流子注入损伤的制造方法 | |
| CN102446716B (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
| CN102610526A (zh) | 减小热载流子注入损伤的侧墙刻蚀方法 | |
| CN102543744A (zh) | 晶体管及其制作方法 | |
| CN103000523B (zh) | Pmos晶体管结构及其制造方法 | |
| CN111969061A (zh) | 一种ldmos结构及其制作方法 | |
| CN102437057B (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
| CN102024701A (zh) | P沟道金属氧化物半导体晶体管源漏注入方法 | |
| CN103137694A (zh) | 一种表面沟道场效应晶体管及其制造方法 | |
| CN102110614B (zh) | 高k金属栅mos晶体管的制造方法 | |
| KR100628241B1 (ko) | 반도체 소자의 제조 방법 | |
| CN111463286B (zh) | N管io组件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120509 |