CN103378134B - 栅极结构及形成方法、半导体结构及形成方法 - Google Patents
栅极结构及形成方法、半导体结构及形成方法 Download PDFInfo
- Publication number
- CN103378134B CN103378134B CN201210133627.5A CN201210133627A CN103378134B CN 103378134 B CN103378134 B CN 103378134B CN 201210133627 A CN201210133627 A CN 201210133627A CN 103378134 B CN103378134 B CN 103378134B
- Authority
- CN
- China
- Prior art keywords
- ion
- implantation
- formation method
- stacked structure
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种栅极结构及形成方法，具有所述栅极结构的半导体结构及形成方法，所述栅极结构的形成方法包括：提供半导体衬底；在所述半导体衬底表面形成堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅；对所述堆叠结构的顶部和侧壁表面进行碳离子注入；对所述堆叠结构的顶部和侧壁表面进行氮离子注入；在所述堆叠结构的顶部和侧壁表面形成第一氧化硅层。由于注入到所述多晶硅栅的氮离子、碳离子会充当杂质陷阱，抑制了多晶硅栅靠近表面的杂质离子的增强扩散效应，使得多晶硅栅靠近表面的杂质离子的掺杂浓度与多晶硅栅内部的杂质离子的掺杂浓度大致相同，所述多晶硅栅的电阻不会提高。
Description
技术领域
本发明涉及半导体领域，特别涉及一种栅极结构及形成方法，具有所述栅极结构的半导体结构及形成方法。
背景技术
多晶硅栅极结构经常用于金属氧化物半导体（MOS）晶体管的制造工艺中。在典型的多晶硅栅极结构形成工艺中，首先在半导体衬底表面形成氧化硅层，在所述氧化硅层表面形成多晶硅层，利用光刻工艺在所述多晶硅层表面形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜，依次对所述多晶硅层、氧化硅层进行干法刻蚀，在所述半导体衬底表面形成多晶硅栅极结构，所述多晶硅栅极结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅。
但是，在干法刻蚀所述多晶硅层、氧化硅层形成栅氧化层、多晶硅栅的过程中，干法刻蚀工艺会对栅氧化层和多晶硅栅造成损伤，使得所述栅氧化层和多晶硅栅的侧壁会产生很多缺陷。所述缺陷会影响栅氧化层的完整性，容易使得栅氧化层的可靠性降低，降低所述栅氧化层的击穿电压，同时，所述缺陷还容易使得MOS晶体管的漏电流增加。
为了减少所述干法刻蚀工艺对栅氧化层和多晶硅栅的侧壁所造成的不良影响，现有技术采用再氧化（re-oxidation）工艺。具体的，当形成所述多晶硅栅极结构后，在所述多晶硅栅极结构顶部和侧壁表面、半导体衬底表面利用氧化工艺形成氧化硅层，所述氧化硅层可以增加栅氧化层的完整性，且可修复部分栅氧化层和多晶硅栅侧壁的缺陷。更多关于多晶硅栅极结构再氧化的工艺请参考专利号为US6255206B1的美国专利文献。
发明内容
本发明解决的问题是提供一种栅极结构及形成方法，具有所述栅极结构的半导体结构及形成方法，使得再氧化工艺不会提高多晶硅栅的电阻。
为解决上述问题，本发明技术方案提供了一种栅极结构的形成方法，包括：
提供半导体衬底；
在所述半导体衬底表面形成堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅；
对所述堆叠结构的顶部和侧壁表面进行碳离子注入；
对所述堆叠结构的顶部和侧壁表面进行氮离子注入；
在所述堆叠结构的顶部和侧壁表面形成第一氧化硅层。
可选的，所述碳离子注入、氮离子注入在形成所述第一氧化硅层之前进行。
可选的，所述碳离子注入、氮离子注入在形成所述第一氧化硅层之后进行。
可选的，所述碳离子和氮离子注入为离子注入工艺。
可选的，所述碳离子的注入工艺为：注入能量范围为0.5KeV~5KeV，注入剂量范围为1e14atom/cm2~1e16atom/cm2，离子注入的倾斜角度为7°~40°。
可选的，所述氮离子的注入工艺为：注入能量范围为0.5KeV~5KeV，注入剂量范围为1e14atom/cm2~1e16atom/cm2，离子注入的倾斜角度为7°~40°。
可选的，所述碳离子和氮离子注入为辉光放电离子掺杂工艺。
可选的，所述碳离子辉光放电离子掺杂工艺为：掺杂能量范围为0.1KeV~2KeV，掺杂浓度范围为1e20atom/cm3~1e21atom/cm3。
可选的，所述氮离子辉光放电离子掺杂工艺为：掺杂能量范围为0.1KeV~2KeV，掺杂浓度范围为1e20atom/cm3~1e21atom/cm3。
可选的，形成所述第一氧化硅层的工艺为再氧化工艺。
可选的，形成所述多晶硅栅时原位掺杂有杂质离子。
可选的，所述碳离子注入的能量大于所述氮离子注入的能量。
本发明技术方案还提供了一种栅极结构，包括：
半导体衬底，位于所述半导体衬底表面的堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅，位于所述堆叠结构顶部和侧壁表面的第一氧化硅层，
其中，靠近第一氧化硅层的多晶硅栅和栅氧化层内注入有碳离子和氮离子。
可选的，所述多晶硅栅内掺杂有杂质离子。
可选的，与所述碳离子相比，所述氮离子更靠近所述堆叠结构顶部和侧壁表面。
本发明技术方案还提供了一种半导体结构的形成方法，包括：
提供半导体衬底；
在所述半导体衬底表面形成堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅；
对所述堆叠结构的顶部和侧壁表面进行碳离子注入；
对所述堆叠结构的顶部和侧壁表面进行氮离子注入；
在所述堆叠结构的顶部和侧壁表面形成第一氧化硅层，形成栅极结构；
在所述栅极结构的侧壁表面形成侧墙；
以所述栅极结构和侧墙为掩膜，对所述侧墙两侧的半导体衬底进行离子注入，形成源/漏区。
可选的，还包括：形成所述栅极结构后，以所述栅极结构为掩膜，在所述栅极结构两侧的半导体衬底内形成轻掺杂源/漏区；
在所述栅极结构的侧壁表面形成侧墙；
以所述栅极结构和侧墙为掩膜，在所述侧墙两侧的半导体衬底内形成重掺杂源/漏区。
可选的，所述碳离子注入、氮离子注入在所述再氧化工艺之前进行。
可选的，所述碳离子注入、氮离子注入在所述再氧化工艺之后进行。
可选的，所述碳离子和氮离子注入为离子注入工艺。
可选的，所述碳离子的注入工艺为：注入能量范围为0.5KeV~5KeV，注入剂量范围为1e14atom/cm2~1e16atom/cm2，离子注入的倾斜角度为7°~40°。
可选的，所述氮离子的注入工艺为：注入能量范围为0.5KeV~5KeV，注入剂量范围为1e14atom/cm2~1e16atom/cm2，离子注入的倾斜角度为7°~40°。
可选的，所述碳离子和氮离子注入为辉光放电离子掺杂工艺。
可选的，所述碳离子辉光放电离子掺杂工艺为：掺杂能量范围为0.1KeV~2KeV，掺杂浓度范围为1e20atom/cm3~1e21atom/cm3。
可选的，所述氮离子辉光放电离子掺杂工艺为：掺杂能量范围为0.1KeV~2KeV，掺杂浓度范围为1e20atom/cm3~1e21atom/cm3。
可选的，形成所述第一氧化硅层的工艺为再氧化工艺。
可选的，形成所述多晶硅栅时原位掺杂有杂质离子。
可选的，所述碳离子注入的能量大于所述氮离子注入的能量。
本发明技术方案还提供了一种半导体结构，包括：
半导体衬底，位于所述半导体衬底表面的堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅，靠近第一氧化硅层的多晶硅栅和栅氧化层内注入有碳离子和氮离子；
位于所述堆叠结构顶部和侧壁表面的第一氧化硅层，所述堆叠结构和第一氧化硅层构成栅极结构；
位于所述栅极结构的侧壁表面的侧墙；
位于所述侧墙两侧的半导体衬底内的源/漏区。
可选的，所述多晶硅栅内掺杂有杂质离子。
可选的，与所述碳离子相比，所述氮离子更靠近所述堆叠结构顶部和侧壁表面。
与现有技术相比，本发明实施例具有以下优点：
在形成栅氧化层和多晶硅栅的堆叠结构后，对所述堆叠结构的顶部和侧壁表面进行碳离子、氮离子注入，并在所述堆叠结构的顶部和侧壁表面形成第一氧化硅层，形成栅极结构。由于注入到所述多晶硅栅的氮离子、碳离子会充当杂质陷阱，抑制了多晶硅栅靠近表面的杂质离子的增强扩散效应，使得多晶硅栅靠近表面的杂质离子的掺杂浓度与多晶硅栅内部的杂质离子的掺杂浓度大致相同，所述多晶硅栅的电阻不会提高，且注入有所述氮离子、碳离子的多晶硅栅会在后续的退火工艺中形成较小的多晶硅晶粒，所述较小的多晶硅晶粒可以降低栅极结构的栅漏电流。
附图说明
图1是本发明实施例的半导体结构的形成方法的流程示意图；
图2至图8为本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
发明人经过研究发现，在现有技术中，随着半导体器件工作频率需求越来越快，功耗需求越来越低，通常在所述多晶硅栅中掺杂有杂质离子，所述杂质离子通常为硼离子或磷离子，以提高载流子迁移速度，降低所述多晶硅栅的电阻。但是当所述再氧化工艺在所述多晶硅栅极结构顶部和侧壁表面形成有一层氧化硅层时，由于硼离子或磷离子的迁移能力较强，在氧化增强扩散（OxidationEnhancedDiffusion，OED）的作用下，所述硼离子或磷离子容易向所述氧化硅层、栅氧化层扩散，使得靠近所述氧化硅层、栅氧化层的部分多晶硅栅内的硼离子或磷离子向所述氧化硅层、栅氧化层内扩散，使得靠近所述氧化硅层、栅氧化层的多晶硅栅内的掺杂离子的浓度比多晶硅栅内部的掺杂离子的浓度小，提高了所述多晶硅栅的电阻。且发明人还发现，利用现有的再氧化工艺形成氧化硅层容易使得靠近所述氧化硅层的部分栅氧化层变厚，栅极电压对沟道区的控制能力变弱，为了使得沟道区能完全开启，需要施加更大的栅极电压，但由于栅氧化层的中间区域没有变厚，更大的栅极电压容易导致栅氧化层的中间区域被击穿。
为此，本发明实施例提供了一种栅极结构及形成方法，具有所述栅极结构的半导体结构及形成方法，所述栅极结构的形成方法包括：提供半导体衬底，在所述半导体衬底表面形成堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅；对所述堆叠结构的顶部和侧壁表面进行碳离子注入；对所述堆叠结构的顶部和侧壁表面进行氮离子注入；在所述堆叠结构的顶部和侧壁表面形成第一氧化硅层。由于注入到所述多晶硅栅的氮离子、碳离子会充当杂质陷阱，使得所述与杂质陷阱有作用的杂质离子被固定在原有的位置，即使高温退火也不易扩散到第一氧化硅层，抑制了多晶硅栅靠近表面的杂质离子的增强扩散效应，使得多晶硅栅靠近表面的杂质离子的掺杂浓度与多晶硅栅内部的杂质离子的掺杂浓度大致相同，所述多晶硅栅的电阻不会提高，且注入有所述氮离子、碳离子的多晶硅栅会在后续的退火工艺中形成较小的多晶硅晶粒，所述较小的多晶硅晶粒可以降低栅极结构的栅漏电流。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
请参考图1，为本发明实施例的半导体结构的形成方法的流程示意图，具体包括：
步骤S101，提供半导体衬底；
步骤S102，在所述半导体衬底表面形成堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅；
步骤S103，对所述堆叠结构的顶部和侧壁表面进行碳离子注入；
步骤S104，对所述堆叠结构的顶部和侧壁表面进行氮离子注入；
步骤S105，在所述堆叠结构的顶部和侧壁表面形成第一氧化硅层，形成栅极结构；
步骤S106，在所述栅极结构的侧壁表面形成侧墙；
步骤S107，以所述栅极结构和侧墙为掩膜，对所述侧墙两侧的半导体衬底进行离子注入，形成源/漏区。
图2至图8为本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图2，提供半导体衬底100。所述半导体衬底100为硅衬底、硅锗衬底、绝缘体上硅衬底其中的一种。在其他实施例中，所述半导体衬底表面还可以形成有外延层。在本实施例中，所述半导体衬底100为硅衬底。本领域的技术人员可以根据待形成的半导体结构选择所述半导体衬底的类型，因此所述半导体衬底的类型不应过分限制本发明的保护范围。
所述半导体衬底100内还形成有浅沟槽隔离结构（未图示），所述浅沟槽隔离结构位于相邻的器件之间，用于电隔离相邻的器件。所述浅沟槽隔离结构的具体形成工艺为本领域技术人员的公知技术，在此不再赘述。
依旧参考图2，在所述半导体衬底100表面形成堆叠结构110，所述堆叠结构110包括位于所述半导体衬底100表面的栅氧化层111和位于所述栅氧化层111表面的多晶硅栅112。
形成所述堆叠结构110的具体工艺包括：利用热氧化工艺或化学气相沉积工艺在所述半导体衬底100表面形成第二氧化硅层；利用化学气相沉积工艺在所述第二氧化硅层表面形成多晶硅层；在所述多晶硅层表面形成光刻胶层，对所述光刻胶层进行曝光显影，形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，依次对所述多晶硅层、第二氧化硅层进行干法刻蚀，形成堆叠结构110，其中，所述第二氧化硅层被刻蚀后对应形成栅氧化层111，所述多晶硅层被刻蚀后对应形成多晶硅栅112。
其中，所述利用化学气相沉积工艺形成的多晶硅层内原位掺杂有杂质离子，使得多晶硅栅112内掺杂有杂质离子，可以提高后续形成的栅极结构的载流子迁移速度，降低所述栅极结构的电阻。当所述半导体结构为PMOS晶体管时，所述多晶硅层内原位掺杂有硼离子、铟离子等。当所述半导体结构为NMOS晶体管时，所述多晶硅层内原位掺杂有磷离子、砷离子等。在其他实施例中，所述杂质离子还可以通过离子注入的方式注入到所述多晶硅栅112内。由于在多晶硅栅中掺杂有杂质离子为本领域技术人员的公知技术，在此不作详述。
请参考图3，对所述堆叠结构110的顶部和侧壁表面进行碳离子注入，在所述堆叠结构110靠近顶部和侧壁表面的部分形成碳离子注入区113。
所述碳离子注入的工艺为离子注入工艺或辉光放电离子掺杂工艺。
所述离子注入工艺采用离子注入机，将离子源产生的离子通过引出电极、离子分析器、加速管和扫描系统，将碳离子注入到半导体衬底100表面和堆叠结构110的顶部和侧壁表面。所述碳离子的注入工艺为：注入能量范围为0.5KeV~5KeV，注入剂量范围为1e14atom/cm2~1e16atom/cm2，离子注入的倾斜角度为7°~40°。其中，所述倾斜角度为离子注入方向与半导体衬底法线方向之间的锐角值。由于所述碳离子的注入能量较小，且所述碳离子注入的倾斜角度为7°~40°，使得所述碳离子主要位于所述堆叠结构110的顶部和侧壁靠近表面的部分，所述碳离子可以充当杂质陷阱，使得所述与杂质陷阱有作用的杂质离子被固定在原有的位置，当后续工艺中所述堆叠结构110的顶部和侧壁表面形成有第一氧化硅层，所述碳离子抑制了多晶硅栅靠近表面的杂质离子的增强扩散效应，即使高温退火，所述靠近表面的杂质离子也不易扩散到第一氧化硅层，使得多晶硅栅靠近表面的杂质离子的掺杂浓度与多晶硅栅内部的杂质离子的掺杂浓度大致相同，所述多晶硅栅的电阻不会提高。
在其他实施例中，当所述碳离子注入的工艺为辉光放电离子掺杂工艺时，利用辉光放电将反应腔内的碳离子掺杂到半导体衬底表面和堆叠结构的顶部和侧壁表面。所述碳离子辉光放电离子掺杂工艺为：掺杂能量范围为0.1KeV~2KeV，掺杂浓度范围为1e20atom/cm3~1e21atom/cm3。由于辉光放电离子掺杂工艺离子掺杂的掺杂能量较小，有利于形成较浅的掺杂深度。
请参考图4，对所述堆叠结构110的顶部和侧壁表面进行氮离子注入，在所述堆叠结构110靠近顶部和侧壁表面的部分形成氮离子注入区114。
所述氮离子注入的工艺为离子注入工艺或辉光放电离子掺杂工艺。
所述离子注入工艺采用离子注入机，将离子源产生的离子通过引出电极、离子分析器、加速管和扫描系统，将氮离子注入到半导体衬底100表面和堆叠结构110的顶部和侧壁表面。所述氮离子的注入工艺为：注入能量范围为0.5KeV~5KeV，注入剂量范围为1e14atom/cm2~1e16atom/cm2，离子注入的倾斜角度为7°~40°。其中，所述倾斜角度为离子注入方向与半导体衬底法线方向之间的锐角值。由于所述氮离子的注入能量较小，且所述氮离子注入的倾斜角度为7°~40°，使得所述氮离子主要位于所述堆叠结构110的顶部和侧壁靠近表面的部分，所述氮离子可以会充当杂质陷阱，使得所述与杂质陷阱有作用的杂质离子被固定在原有的位置，当在后续工艺中所述堆叠结构110的顶部和侧壁表面形成有第一氧化硅层，所述氮离子抑制了多晶硅栅靠近表面的杂质离子的增强扩散效应，即使高温退火，所述靠近表面的杂质离子也不易扩散到第一氧化硅层，使得多晶硅栅靠近表面的杂质离子的掺杂浓度与多晶硅栅内部的杂质离子的掺杂浓度大致相同，所述多晶硅栅的电阻不会提高。且在本实施例中，所述碳离子注入的能量大于所述氮离子注入的能量，使得与所述碳离子相比，所述氮离子更靠近所述堆叠结构顶部和侧壁表面。由于利用离子注入工艺将所述碳离子、氮离子注入到所述堆叠结构110的顶部和侧壁表面，可能会对所述堆叠结构110的顶部和侧壁表面造成损伤，使得所述多晶硅栅表面和侧壁产生缺陷，因此，将所述氮离子注入到更靠近所述堆叠结构顶部和侧壁表面，由于在退火工艺中所述氮离子容易与硅离子发生反应形成硅氮键，所述硅氮键能修复部分碳离子注入所造成的缺陷，使得位于多晶硅栅表面和侧壁的缺陷减少。
在其他实施例中，当所述氮离子注入的工艺为辉光放电离子掺杂工艺时，利用辉光放电将反应腔内的氮离子掺杂到半导体衬底表面和堆叠结构的顶部和侧壁表面。所述氮离子辉光放电离子掺杂工艺为：掺杂能量范围为0.1KeV~2KeV，掺杂浓度范围为1e20atom/cm3~1e21atom/cm3。由于辉光放电离子掺杂工艺离子掺杂的掺杂能量较小，有利于形成较浅的掺杂深度。
在本实施例中，先对所述堆叠结构110的顶部和侧壁表面进行碳离子注入，再对所述堆叠结构110的顶部和侧壁表面进行氮离子注入。在其他实施例中，也可以先对所述堆叠结构110的顶部和侧壁表面进行氮离子注入，再对所述堆叠结构110的顶部和侧壁表面进行碳离子注入。在其他实施例中，还可以同时对所述堆叠结构110的顶部和侧壁表面进行氮离子和碳离子注入。
在本发明实施例中，由于所述氮离子和碳离子都是在再氧化工艺形成第一氧化硅层之前注入到所述堆叠结构110的顶部和侧壁表面，所述氮离子注入到所述栅氧化层侧壁表面后，容易与所述靠近侧壁的部分栅氧化层进行反应形成氮氧化硅，当后续利用再氧化工艺形成第一氧化硅层，由于所述氮氧化硅的阻挡作用，所述第一氧化硅层不容易使得靠近所述氧化硅层的部分栅氧化层变厚，从而使得栅极电压对沟道区的控制能力不会变弱，能缓解短沟道效应。
由于在半导体结构的形成过程中，还可能包括若干次高温退火工艺。所述高温退火工艺会使得多晶硅的晶粒变大，使得栅漏电流更容易通过多晶硅栅和栅氧化层进入衬底，而所述注入到多晶硅栅顶部和侧壁表面的氮离子和碳离子会部分扩散到多晶硅栅内部，所述氮离子和碳离子可以缓解多晶硅的晶粒变大的程度，较小的多晶硅晶粒可以降低所述栅漏电流。
在其他实施例中，所述氮离子和碳离子都是在再氧化工艺形成第一氧化硅层之后透过第一氧化硅层注入到所述堆叠结构的顶部和侧壁表面，所述注入到所述多晶硅栅顶部和侧壁表面的氮离子和碳离子可以充当杂质陷阱，使得所述与杂质陷阱有作用的杂质离子被固定在原有的位置，可以抑制多晶硅栅靠近表面的杂质离子的增强扩散效应，即使高温退火，所述靠近表面的杂质离子也不易扩散到第一氧化硅层，使得多晶硅栅靠近表面的杂质离子的掺杂浓度与多晶硅栅内部的杂质离子的掺杂浓度大致相同，所述多晶硅栅的电阻不会提高。
请参考图5，在所述堆叠结构110的顶部和侧壁表面形成第一氧化硅层120，形成栅极结构130。
通过在所述堆叠结构110的顶部和侧壁表面形成第一氧化硅层120，所述第一氧化硅层120可以增加栅氧化层111的完整性，且可修复部分栅氧化层111和多晶硅栅120侧壁的缺陷，且所述第一氧化硅层120还可以保护所述堆叠结构110的顶部和侧壁表面，使得所述堆叠结构110的顶部和侧壁表面免受后续形成轻掺杂源漏区时离子注入的影响。在本发明实施例中，形成所述第一氧化硅层120的工艺为再氧化工艺，所述再氧化工艺的具体方法为：在纯氧气的反应气氛下，氧化温度范围为650℃~800℃，在所述堆叠结构110的顶部和侧壁表面、所述半导体衬底100表面形成第一氧化硅层120。由于所述再氧化工艺在纯氧、较低温度的工艺下进行，可以降低第一氧化硅层120的形成速度，使得所述第一氧化硅层120的厚薄均匀。
形成所述第一氧化硅层120后，位于所述堆叠结构110的顶部和侧壁表面的第一氧化硅层120和所述堆叠结构110构成栅极结构130。
请参考图6，在所述栅极结构130两侧的半导体衬底100内形成轻掺杂源/漏区140。
当所述半导体结构为NMOS晶体管，注入到所述半导体衬底100形成轻掺杂源/漏区140的杂质为N型杂质（磷或砷），当所述场效应晶体管为PMOS晶体管，注入到所述半导体衬底100形成轻掺杂源/漏区140的杂质为P型杂质（硼）。所述轻掺杂源/漏区140的形成工艺为：以所述栅极结构130和图形化的光刻胶层（未图示）为掩膜，在所述栅极结构130两侧的半导体衬底100内注入杂质离子。
在其他实施例中，在所述轻掺杂源/漏区靠近栅极结构的外侧区域通过倾斜的离子注入形成口袋（Pocket）区（未示出）。当所述形成的场效应晶体管为NMOS晶体管时，注入的离子为P型杂质，注入的剂量为所述轻掺杂源/漏区注入杂质的剂量的十分之一甚至更少；当所述形成的场效应晶体管为PMOS晶体管时，注入的离子为N型杂质，注入的剂量为所述轻掺杂源/漏区注入杂质的剂量的十分之一甚至更少。通过在轻掺杂源/漏区靠近栅极结构的外侧区域形成口袋区，由于所述口袋区的掺杂离子与源/漏区掺杂的掺杂离子电性相反，使得所述轻掺杂源/漏区在靠近栅极区域的耗尽区变窄，缓解了短沟道效应。
在其他实施例中，形成口袋区的工艺可以在形成轻掺杂源/漏区之前形成。
请参考图7，在所述栅极结构130侧壁表面形成侧墙150。
所述侧墙150为氧化硅层、氮化硅层或者两者的叠层结构。在本实施例中，所述侧墙150为氧化硅层、氮化硅层的叠层结构，具体形成工艺为：在所述半导体衬底100和栅极结构130表面形成第三氧化硅层（未图示）、第一氮化硅层（未图示）、第四氧化硅层（未图示），然后采用不掩膜的干法刻蚀在所述栅极结构130侧壁表面形成侧墙150。
请参考图8，在所述侧墙150两侧的半导体衬底100内形成重掺杂源/漏区160，所述轻掺杂源/漏区140和重掺杂源/漏区160形成源/漏区。
以所述侧墙150和图形化的光刻胶层（未图示）为掩膜，对所述侧墙150两侧的半导体衬底100进行离子注入形成重掺杂源/漏区160，所述重掺杂源/漏区160的掺杂浓度大于所述轻掺杂源/漏区140的掺杂浓度，且所述重掺杂源/漏区160的注入深度大于所述轻掺杂源/漏区140的注入深度。当待形成的晶体管为NMOS晶体管时，所述注入的离子为N型杂质；当待形成的晶体管为PMOS晶体管时，所述注入的离子为P型杂质。所述注入离子可以一次性注入或分多次注入。由于本发明实施例的形成重掺杂源/漏区的工艺为现有技术，重掺杂源/漏区的形成方法为本领域技术人员的公知技术，在此不再赘述。
在形成重掺杂源/漏区160后，还可以对所述轻掺杂源/漏区140、重掺杂源/漏区160进行高温退火，使得所述源/漏区内的杂质离子激活，从而使得源/漏区电阻的降低和工作电流的增大，提高了源/漏区的电学性能。
在其他实施例中，在形成栅极结构后，在所述栅极结构侧壁表面形成侧墙，并在以所述侧墙和图形化的光刻胶层为掩膜，对所述侧墙两侧的半导体衬底进行离子注入形成源/漏区。
在其他实施例中，当形成所述栅极结构后，还可以利用所述栅极结构形成其他半导体器件，例如垂直双扩散MOS晶体管、存储器单元等。由于形成所述栅极结构后再形成垂直双扩散MOS晶体管、存储器单元的工艺为本领域技术人员的公知技术，在此不作详述。
根据上述半导体结构的形成方法，本发明实施例还提供了一种半导体结构，请参考图8，为本发明实施例的半导体结构的剖面结构示意图，包括：半导体衬底100，位于所述半导体衬底100表面的堆叠结构110，所述堆叠结构110包括位于所述半导体衬底100表面的栅氧化层111和位于所述栅氧化层111表面的多晶硅栅112，靠近第一氧化硅层120的多晶硅栅112和栅氧化层111内注入有碳离子和氮离子，在所述靠近第一氧化硅层120的多晶硅栅112和栅氧化层111内形成有碳离子注入区113和氮离子注入区114，其中，与所述碳离子相比，所述氮离子更靠近所述堆叠结构110顶部和侧壁表面；位于所述堆叠结构110顶部和侧壁表面的第一氧化硅层120，所述堆叠结构110和第一氧化硅层120构成栅极结构130；位于所述栅极结构130的侧壁表面的侧墙150；位于所述侧墙150两侧的半导体衬底100内的源/漏区，所述源/漏区包括轻掺杂源/漏区140和重掺杂源/漏区160。
所述多晶硅栅内还掺杂有杂质离子。由于注入到所述多晶硅栅的氮离子、碳离子会充当杂质陷阱，使得所述与杂质陷阱有作用的杂质离子被固定在原有的位置，即使高温退火也不易扩散到第一氧化硅层，抑制了多晶硅栅靠近表面的杂质离子的增强扩散效应，使得多晶硅栅靠近表面的杂质离子的掺杂浓度与多晶硅栅内部的杂质离子的掺杂浓度大致相同，所述多晶硅栅的电阻不会提高，且注入有所述氮离子、碳离子的多晶硅栅会在后续的退火工艺中形成较小的多晶硅晶粒，所述较小的多晶硅晶粒可以降低栅极结构的栅漏电流。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (31)
1.一种栅极结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅；
对所述堆叠结构的顶部和侧壁表面进行碳离子注入；
对所述堆叠结构的顶部和侧壁表面进行氮离子注入；
在所述堆叠结构的顶部和侧壁表面形成第一氧化硅层。
2.如权利要求1所述的栅极结构的形成方法，其特征在于，所述碳离子注入、氮离子注入在形成所述第一氧化硅层之前进行。
3.如权利要求1所述的栅极结构的形成方法，其特征在于，所述碳离子注入、氮离子注入在形成所述第一氧化硅层之后进行。
4.如权利要求1所述的栅极结构的形成方法，其特征在于，所述碳离子和氮离子注入为离子注入工艺。
5.如权利要求4所述的栅极结构的形成方法，其特征在于，所述碳离子的注入工艺为：注入能量范围为0.5KeV～5KeV，注入剂量范围为1e14atom/cm2～1e16atom/cm2，离子注入的倾斜角度为7°～40°。
6.如权利要求4所述的栅极结构的形成方法，其特征在于，所述氮离子的注入工艺为：注入能量范围为0.5KeV～5KeV，注入剂量范围为1e14atom/cm2～1e16atom/cm2，离子注入的倾斜角度为7°～40°。
7.如权利要求1所述的栅极结构的形成方法，其特征在于，所述碳离子和氮离子注入为辉光放电离子掺杂工艺。
8.如权利要求7所述的栅极结构的形成方法，其特征在于，所述碳离子辉光放电离子掺杂工艺为：掺杂能量范围为0.1KeV～2KeV，掺杂浓度范围为1e20atom/cm3～1e21atom/cm3。
9.如权利要求7所述的栅极结构的形成方法，其特征在于，所述氮离子辉光放电离子掺杂工艺为：掺杂能量范围为0.1KeV～2KeV，掺杂浓度范围为1e20atom/cm3～1e21atom/cm3。
10.如权利要求1所述的栅极结构的形成方法，其特征在于，形成所述第一氧化硅层的工艺为再氧化工艺。
11.如权利要求1所述的栅极结构的形成方法，其特征在于，形成所述多晶硅栅时原位掺杂有杂质离子。
12.如权利要求1所述的栅极结构的形成方法，其特征在于，所述碳离子注入的能量大于所述氮离子注入的能量。
13.一种栅极结构，其特征在于，包括：
半导体衬底，位于所述半导体衬底表面的堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅，位于所述堆叠结构顶部和侧壁表面的第一氧化硅层，
其中，靠近第一氧化硅层的多晶硅栅和栅氧化层内注入有碳离子和氮离子。
14.如权利要求13所述的栅极结构，其特征在于，所述多晶硅栅内掺杂有杂质离子。
15.如权利要求13所述的栅极结构，其特征在于，与所述碳离子相比，所述氮离子更靠近所述堆叠结构顶部和侧壁表面。
16.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅；
对所述堆叠结构的顶部和侧壁表面进行碳离子注入；
对所述堆叠结构的顶部和侧壁表面进行氮离子注入；
在所述堆叠结构的顶部和侧壁表面形成第一氧化硅层，形成栅极结构；
在所述栅极结构的侧壁表面形成侧墙；
以所述栅极结构和侧墙为掩膜，对所述侧墙两侧的半导体衬底进行离子注入，形成源/漏区。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，还包括：
形成所述栅极结构后，以所述栅极结构为掩膜，在所述栅极结构两侧的半导体衬底内形成轻掺杂源/漏区；
在所述栅极结构的侧壁表面形成侧墙；
以所述栅极结构和侧墙为掩膜，在所述侧墙两侧的半导体衬底内形成重掺杂源/漏区。
18.如权利要求16所述的半导体结构的形成方法，其特征在于，形成所述第一氧化硅层的工艺为再氧化工艺，所述碳离子注入、氮离子注入在所述再氧化工艺之前进行。
19.如权利要求16所述的半导体结构的形成方法，其特征在于，形成所述第一氧化硅层的工艺为再氧化工艺，所述碳离子注入、氮离子注入在所述再氧化工艺之后进行。
20.如权利要求16所述的半导体结构的形成方法，其特征在于，所述碳离子和氮离子注入为离子注入工艺。
21.如权利要求20所述的半导体结构的形成方法，其特征在于，所述碳离子的注入工艺为：注入能量范围为0.5KeV～5KeV，注入剂量范围为1e14atom/cm2～1e16atom/cm2，离子注入的倾斜角度为7°～40°。
22.如权利要求20所述的半导体结构的形成方法，其特征在于，所述氮离子的注入工艺为：注入能量范围为0.5KeV～5KeV，注入剂量范围为1e14atom/cm2～1e16atom/cm2，离子注入的倾斜角度为7°～40°。
23.如权利要求16所述的半导体结构的形成方法，其特征在于，所述碳离子和氮离子注入为辉光放电离子掺杂工艺。
24.如权利要求23所述的半导体结构的形成方法，其特征在于，所述碳离子辉光放电离子掺杂工艺为：掺杂能量范围为0.1KeV～2KeV，掺杂浓度范围为1e20atom/cm3～1e21atom/cm3。
25.如权利要求23所述的半导体结构的形成方法，其特征在于，所述氮离子辉光放电离子掺杂工艺为：掺杂能量范围为0.1KeV～2KeV，掺杂浓度范围为1e20atom/cm3～1e21atom/cm3。
26.如权利要求16所述的半导体结构的形成方法，其特征在于，形成所述第一氧化硅层的工艺为再氧化工艺。
27.如权利要求16所述的半导体结构的形成方法，其特征在于，形成所述多晶硅栅时原位掺杂有杂质离子。
28.如权利要求16所述的半导体结构的形成方法，其特征在于，所述碳离子注入的能量大于所述氮离子注入的能量。
29.一种半导体结构，其特征在于，包括：
半导体衬底，位于所述半导体衬底表面的堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅，靠近第一氧化硅层的多晶硅栅和栅氧化层内注入有碳离子和氮离子；
位于所述堆叠结构顶部和侧壁表面的第一氧化硅层，所述堆叠结构和第一氧化硅层构成栅极结构；
位于所述栅极结构的侧壁表面的侧墙；
位于所述侧墙两侧的半导体衬底内的源/漏区。
30.如权利要求29所述的半导体结构，其特征在于，所述多晶硅栅内掺杂有杂质离子。
31.如权利要求29所述的半导体结构，其特征在于，与所述碳离子相比，所述氮离子更靠近所述堆叠结构顶部和侧壁表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210133627.5A CN103378134B (zh) | 2012-04-28 | 2012-04-28 | 栅极结构及形成方法、半导体结构及形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210133627.5A CN103378134B (zh) | 2012-04-28 | 2012-04-28 | 栅极结构及形成方法、半导体结构及形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103378134A CN103378134A (zh) | 2013-10-30 |
| CN103378134B true CN103378134B (zh) | 2016-01-06 |
Family
ID=49463004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210133627.5A Active CN103378134B (zh) | 2012-04-28 | 2012-04-28 | 栅极结构及形成方法、半导体结构及形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103378134B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104681420B (zh) * | 2013-11-26 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106847682A (zh) * | 2015-12-03 | 2017-06-13 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
| CN109148277A (zh) * | 2017-06-15 | 2019-01-04 | 台湾积体电路制造股份有限公司 | 半导体装置结构及其制造方法 |
| CN108630535B (zh) * | 2018-06-20 | 2024-04-02 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN114496760B (zh) * | 2022-04-01 | 2022-07-01 | 晶芯成(北京)科技有限公司 | 一种mos晶体管的形成方法 |
| CN116471837B (zh) * | 2023-03-16 | 2024-03-12 | 北京超弦存储器研究院 | 半导体结构、存储器结构及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5885861A (en) * | 1997-05-30 | 1999-03-23 | Advanced Micro Devices, Inc. | Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor |
| US7498642B2 (en) * | 2005-04-25 | 2009-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Profile confinement to improve transistor performance |
| US7736968B2 (en) * | 2008-10-27 | 2010-06-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing poly-depletion through co-implanting carbon and nitrogen |
-
2012
- 2012-04-28 CN CN201210133627.5A patent/CN103378134B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103378134A (zh) | 2013-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103378134B (zh) | 栅极结构及形成方法、半导体结构及形成方法 | |
| CN105047721A (zh) | 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法 | |
| CN101783295B (zh) | 一种高压ldmos器件及其制造方法 | |
| CN102054695B (zh) | 提高半导体元器件的性能的方法 | |
| CN102097479A (zh) | 一种低压埋沟vdmos器件 | |
| CN101740517A (zh) | 轻掺杂漏极的形成方法和半导体器件 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| CN103515238B (zh) | Nmos晶体管及形成方法、cmos结构及形成方法 | |
| CN102800595B (zh) | Nmos晶体管形成方法及对应cmos结构形成方法 | |
| CN105185833B (zh) | 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 | |
| CN103000501B (zh) | Nmos晶体管形成方法 | |
| CN104992943B (zh) | Sonos存储器的制作工艺方法 | |
| CN103943504A (zh) | 一种半导体器件及其制备方法 | |
| KR100580796B1 (ko) | 반도체 소자의 제조 방법 | |
| US8492213B2 (en) | Transistor and method for forming the same | |
| CN103426760B (zh) | P型ldmos表面沟道器件的制造工艺 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| CN104157690A (zh) | 一种带槽型结构的应变nldmos器件及其制作方法 | |
| CN102299113A (zh) | 减小半导体器件热载流子注入损伤的制造方法 | |
| CN103377941A (zh) | Pmos晶体管及形成方法 | |
| CN102468162B (zh) | Nmos晶体管的制作方法 | |
| CN103165453B (zh) | 高介电金属栅mos及其制造方法 | |
| CN111969061A (zh) | 一种ldmos结构及其制作方法 | |
| CN101989550B (zh) | Nmos晶体管的制造方法 | |
| CN103377923A (zh) | Mos晶体管及形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |