CN114496760B - 一种mos晶体管的形成方法 - Google Patents
一种mos晶体管的形成方法 Download PDFInfo
- Publication number
- CN114496760B CN114496760B CN202210335956.1A CN202210335956A CN114496760B CN 114496760 B CN114496760 B CN 114496760B CN 202210335956 A CN202210335956 A CN 202210335956A CN 114496760 B CN114496760 B CN 114496760B
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- semiconductor substrate
- polycrystalline silicon
- mos transistor
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 93
- 238000005468 ion implantation Methods 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 150000002500 ions Chemical class 0.000 claims abstract description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 40
- 238000000137 annealing Methods 0.000 claims abstract description 36
- 229910052800 carbon group element Inorganic materials 0.000 claims abstract description 26
- 238000002513 implantation Methods 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims description 65
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052795 boron group element Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 230000005641 tunneling Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 5
- 150000001724 carbon group elements Chemical class 0.000 description 4
- 150000001640 boron group elements Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052696 pnictogen Inorganic materials 0.000 description 3
- 150000003063 pnictogens Chemical class 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
Abstract
本发明提供一种MOS晶体管的形成方法，包括：提供一半导体衬底，半导体衬底内形成有相邻设置的源极、电流通道和漏极，半导体衬底上形成有多晶硅栅极，多晶硅栅极位于电流通道上，并在多晶硅栅极两侧的半导体衬底上形成第一光刻胶层；对多晶硅栅极依次进行第一次离子注入和碳族元素注入，再清除第一光刻胶层，并形成MOS晶体管，以通过碳族元素抑制了多晶硅栅极的多晶硅晶粒成长扩张速度，并抑制第一次退火工艺后多晶硅栅极的晶界长度，从而避免了在第二次离子注入工艺时有离子穿越多晶硅栅极并进入多晶硅栅极下方的电流通道中去，进而避免了源极和漏极导通的隧穿效应产生，避免了漏电的问题的出现。
Description
技术领域
本发明涉及半导体的制造工艺领域，特别涉及一种MOS晶体管的形成方法。
背景技术
技术节点进入13微米制程后，在形成MOS晶体管时，需要对多晶硅栅极进行离子注入以降低栅极阻值。目前，通常需要进行两次离子注入工艺，以降低多晶硅栅极的阻值。其中，在第一次离子注入工艺之后通过第一次退火工艺以使得注入离子均匀分布。但是，如图1a-1b所示，在第一次退火工艺之前的多晶硅栅极的晶粒较小，如图1c所示，在经过第一次退火工艺（例如温度大于600℃的高温退火工艺），由于多晶硅栅极的多晶硅晶粒经过再生长，导致多晶硅栅极的晶界长度过大，从而造成了第二次离子注入工艺的注入离子会直接穿越多晶硅栅极进入电流通道（如图1a所示）中，进而衍生出漏电问题。
发明内容
本发明的目的在于，提供一种MOS晶体管的形成方法，可以解决第一次退火工艺后多晶硅栅极的晶粒成长扩展速度过快引起的晶界长度过大的问题，从而引起第二次离子注入工艺时注入离子穿越多晶硅栅极进入电流通道引起漏电问题。
为了解决上述问题，本发明提供一种MOS晶体管的形成方法，包括以下步骤：
S10：提供一半导体衬底，所述半导体衬底内形成有相邻设置的源极、电流通道和漏极，所述半导体衬底上形成有多晶硅栅极，所述多晶硅栅极位于所述源极和漏极之间的电流通道上，并在所述多晶硅栅极两侧的半导体衬底上形成第一光刻胶层；
S20：对所述多晶硅栅极依次进行第一次离子注入和碳族元素注入，以实现所述多晶硅栅极初次掺杂，再清除所述第一光刻胶层；
S30：对所述半导体衬底进行第一次退火处理；以及
S40：对所述多晶硅栅极进行第二次离子注入，以实现所述多晶硅栅极掺杂，并形成MOS晶体管。
可选的，所述碳族元素包括碳元素、硅元素和锗元素。
可选的，所述碳族元素注入的能量为5KeV~30KeV，剂量为1.0E13 cm-2~1.0E15 cm-2，所述碳族元素注入时的入射角度与所述半导体衬底的表面的垂线的夹角为0°~15°。
可选的，所述第二次离子注入的注入离子类型与所述第一次离子注入的注入离子类型相同。
进一步的，所述第二次离子注入的注入离子类型与所述第一次离子注入的注入离子类型均为P型离子或N型离子。
进一步的，所述第二次离子注入的注入离子类型与所述第一次离子注入的注入离子类型均为硼族元素或氮族元素。
可选的，第一次离子注入的能量为5KeV~30KeV，剂量为1.0E13 cm-2~1.0E15 cm-2，所述第一次离子注入时的入射角度与所述半导体衬底的表面的垂线的夹角为0°~15°。
可选的，S40包括：
在所述半导体衬底上形成图形化的所述第二光刻胶层，图形化的所述第二光刻胶层暴露出所述多晶硅栅极；
以图形化的所述第二光刻胶层为掩模，对所述多晶硅栅极进行第二次离子注入；
通过干法刻蚀工艺或者氧气灰化工艺去除所述第二光刻胶层；以及
对所述半导体衬底进行第二次退火处理，以形成MOS晶体管。
进一步的，第二次离子注入的能量为5KeV~30KeV，剂量为1.0E13 cm-2~1.0E15 cm-2，所述第二次离子注入时的入射角度与所述半导体衬底的表面的垂线的夹角为0°~15°。
进一步的，所述第一次退火处理的退火温度和第二次退火处理的退火温度均大于600℃。
与现有技术相比，本发明的有益效果如下：
本发明提供一种MOS晶体管的形成方法，包括以下步骤：S10：提供一半导体衬底，所述半导体衬底内形成有相邻设置的源极、电流通道和漏极，所述半导体衬底上形成有多晶硅栅极，所述多晶硅栅极位于所述源极和漏极之间的电流通道上，并在所述多晶硅栅极两侧的半导体衬底上形成第一光刻胶层；S20：对所述多晶硅栅极依次进行第一次离子注入和碳族元素注入，以实现所述多晶硅栅极初次掺杂，再清除所述第一光刻胶层； S30：对所述半导体衬底进行第一次退火处理；以及S40：对所述多晶硅栅极进行第二次离子注入，以实现所述多晶硅栅极掺杂，并形成MOS晶体管。本发明通过在第一次离子注入工艺与第一次退火工艺之间增加了碳族元素注入工艺，以通过碳族元素抑制了多晶硅栅极的多晶硅晶粒成长扩张速度，并抑制第一次退火工艺后多晶硅栅极的晶界长度，从而避免了在第二次离子注入工艺时有离子穿越多晶硅栅极并进入多晶硅栅极下方的电流通道中去，进而避免了源极和漏极导通的隧穿效应产生，避免了漏电的问题的出现。
附图说明
图1a为现有技术中的MOS晶体管的结构示意图；
图1b为现有技术中的多晶硅栅极在离子注入后的结构示意图；
图1c为现有技术中的多晶硅栅极在退火工艺之后的结构示意图；
图2为本发明一实施例的一种MOS晶体管的形成方法的流程示意图；
图3a-3e为本发明一实施例的MOS晶体管的形成方法过程中各步骤的结构示意图。
附图标记说明：
图1a-1c中：
10-多晶硅栅极；11-晶粒；20-电流通道；
图3a-3e中：
100-半导体衬底；110-源极；120-漏极；130-电流通道；
200-栅极结构；210-多晶硅栅极；211-多晶硅晶粒；220-栅极介质层；230-侧墙；
310-第一光刻胶层；320-第二光刻胶层。
具体实施方式
以下将对本发明的一种MOS晶体管的形成方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本实施例的一种MOS晶体管的形成方法的流程示意图。如图2所示，本实施例提供一种MOS晶体管的形成方法，包括以下步骤：
S10：提供一半导体衬底，所述半导体衬底内形成有相邻设置的源极、电流通道和漏极，所述半导体衬底上形成有多晶硅栅极，所述多晶硅栅极位于所述源极和漏极之间的电流通道上，并在所述多晶硅栅极两侧的半导体衬底上形成第一光刻胶层；
S20：对所述多晶硅栅极依次进行第一次离子注入和碳族元素注入，以实现所述多晶硅栅极初次掺杂，再清除所述第一光刻胶层；
S30：对所述半导体衬底进行第一次退火处理；以及
S40：对所述多晶硅栅极进行第二次离子注入，以实现所述多晶硅栅极掺杂，并形成MOS晶体管。
以下结合图2-3e对本实施例提供的一种MOS晶体管的形成方法进行详细的说明。
图3a为本实施例形成第一光刻胶层后的结构示意图。如图3a所示，首先执行步骤S10，提供一半导体衬底100，所述半导体衬底100内依次形成有相邻设置的源极110、电流通道130和漏极120，所述半导体衬底100上形成有多晶硅栅极210，所述多晶硅栅极210位于所述源极110和漏极120之间的电流通道130上，并在所述多晶硅栅极210两侧的半导体衬底100上形成第一光刻胶层310。
本步骤具体包括：
首先，提供一半导体衬底100，所述半导体衬底100内形成有相邻设置的源极110、电流通道130和漏极120，所述半导体衬底100上形成有多晶硅栅极210，所述多晶硅栅极210位于所述源极110和漏极120之间的电流通道130上。
所述半导体衬底100作为形成MOS晶体管提供工艺平台，其可以为平面衬底。本实施例中，所述半导体衬底100为硅衬底。所述半导体衬底100内形成有源极110、漏极120、电流通道130和隔离结构，所述源极110和漏极120相邻且间隔设置，所述电流通道130位于所述源极110和漏极120之间，所述隔离结构形成于所述有源极110和漏极120的两侧，所述隔离结构为浅沟槽隔离结构STI，所述隔离结构用于对相邻MOS晶体管起到电隔离作用。所述半导体衬底100上形成有栅极结构200，所述栅极结构200包括堆叠设置的栅极介质层220和多晶硅栅极210，以及位于所述栅极介质层220和多晶硅栅极210两侧的侧墙230。
接着，在所述多晶硅栅极210两侧的半导体衬底100上形成第一光刻胶层310。详细的，先在所述半导体衬底100上形成第一光刻胶层310，再图形化处理所述第一光刻胶层310，以形成图形化的所述第一光刻胶层310，图形化的所述第一光刻胶层310具有开口，所述开口暴露出所述多晶硅栅极210。
接着执行步骤S20，以图形化的所述第一光刻胶层310为掩模，在所述开口处，对所述多晶硅栅极210依次进行第一次离子注入和碳族元素注入，以实现所述多晶硅栅极初步掺杂，再清除所述第一光刻胶层310。
本步骤具体包括：
图3b为本实施例碳族元素注入工艺后的半导体衬底的结构示意图。如图3b所示，首先，以图形化的所述第一光刻胶层310为掩模，在所述开口处，对所述多晶硅栅极210进行第一次离子注入，所述第一次离子注入时的注入离子可以为P型离子，也可以为N形离子。当第一次离子注入时的注入离子为P型离子时，可以形成P型MOS晶体管，当第一次离子注入时的注入离子为N型离子时，可以形成N型MOS晶体管。其中，所述P型离子可以为硼族元素，所述N形离子可以为氮族元素。
在本步骤中，第一次离子注入的能量为5KeV~30KeV，剂量为1.0E13 cm-2~1.0E15cm-2，所述第一次离子注入时的入射角度与所述半导体衬底的表面的垂线的夹角为0°~15°。
请继续参阅图3b，接着，以图形化的所述第一光刻胶层310为掩模，在所述开口处，对所述多晶硅栅极210进行碳族元素注入，其中，所述碳族元素包括碳元素、硅元素、锗元素等。所述碳族元素注入的能量为5KeV~30KeV，剂量为1.0E13 cm-2~1.0E15 cm-2，所述碳族元素注入时的入射角度与所述半导体衬底的表面的垂线的夹角为0°~15°。在本步骤中，在第一次离子注入工艺之后增加了碳族元素注入工艺，减缓了第一次离子注入工艺中的注入离子的扩张速度，并抑制了多晶硅栅极的多晶硅晶粒211成长扩张速度，避免了多晶硅晶粒之间的大缝隙出现，还有利于降低退火后的多晶硅晶界长度即多晶硅晶粒211的大小（如图3c所示），造成贯穿路径变长，从而避免了在第二次离子注入工艺时有注入离子穿越多晶硅栅极并进入多晶硅栅极下方的电流通道130中去，进而避免了源极和漏极导通的隧穿效应产生，避免了漏电问题的出现。
图3d为本实施例清除第一光刻胶层后的MOS晶体管的结构示意图。如图3d所示，接着，通过干法刻蚀工艺或者氧气灰化工艺去除所述第一光刻胶层310。
接着执行步骤S30，对所述半导体衬底进行第一次退火处理。其中，所述第一次退火工艺可以为快速热退火工艺，也可以为长时间恒温退火工艺，所述第一次退火处理的退火温度大于600℃。
在本步骤的操作中，由于第一次注入离子在受热扩散时，由于碳族元素的原子特性，其抑制了多晶硅晶粒成长扩张速度，降低了第一次退火后的多晶硅晶界长度即多晶硅晶粒的大小，同时本步骤使得第一次注入离子均匀分布在多晶硅栅极中时，由于碳族元素的抑制作用，使得第一次注入离子在多晶硅栅极210内停止运动，无法穿越栅极介质层进入半导体衬底（即电流通道130中）。
接着执行步骤S40，对所述多晶硅栅极210进行第二次离子注入，以实现所述多晶硅栅极掺杂，并形成MOS晶体管。
本步骤具体包括：
图3e为本实施例形成第二光刻胶层后的MOS晶体管的结构示意图。如图3e所示，首先，先在所述半导体衬底100上形成第二光刻胶层320，再图形化处理所述第二光刻胶层320，以形成图形化的所述第二光刻胶层320，图形化的所述第二光刻胶层320具有开口，所述开口暴露出所述多晶硅栅极210。
接着，以图形化的所述第二光刻胶层320为掩模，对所述多晶硅栅极210进行第二次离子注入，所述第二次离子注入的注入离子可以为P型离子，也可以为N形离子。其中，所述第二次离子注入的注入离子类型与第一次离子注入的注入离子类型相同，即，所述第一次离子注入的注入离子为P型离子时，所述第二次离子注入的注入离子为P型离子；所述第一次离子注入的注入离子为N型离子时，所述第二次离子注入的注入离子为N型离子，且所述P型离子包括硼族元素，所述N形离子包括氮族元素。
在本步骤中，第二次离子注入的能量为5KeV~30KeV，剂量为1.0E13 cm-2 ~1.0E15cm-2，所述第二次离子注入时的入射角度与所述半导体衬底的表面的垂线的夹角为0°~15°。
接着，通过干法刻蚀工艺或者氧气灰化工艺去除所述第二光刻胶层320。
接着，对所述半导体衬底进行第二次退火处理。其中，所述第二次退火工艺可以为快速热退火工艺，也可以为长时间恒温退火工艺，所述第二次退火处理的退火温度大于600℃，以形成MOS晶体管。
综上所述，本发明提供一种MOS晶体管的形成方法，所述形成方法通过在第一次离子注入工艺与第一次退火工艺之间增加了碳族元素注入工艺，以通过碳族元素抑制了多晶硅栅极的多晶硅晶粒成长扩张速度，并抑制第一次退火工艺后多晶硅栅极的晶界长度，从而避免了在第二次离子注入工艺时有离子穿越多晶硅栅极并进入多晶硅栅极下方的电流通道中去，进而避免了源极和漏极导通的隧穿效应产生，避免了漏电的问题的出现。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语 “第一”、“第二”等的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种MOS晶体管的形成方法，其特征在于，包括以下步骤：
S10：提供一半导体衬底，所述半导体衬底内形成有相邻设置的源极、电流通道和漏极，所述半导体衬底上形成有多晶硅栅极，所述多晶硅栅极位于所述源极和漏极之间的电流通道上，并在所述多晶硅栅极两侧的半导体衬底上形成第一光刻胶层；
S20：对所述多晶硅栅极依次进行第一次离子注入和碳族元素注入，以实现所述多晶硅栅极初次掺杂，再清除所述第一光刻胶层，其中，所述碳族元素注入用于避免在第二次离子注入工艺时有离子穿越所述多晶硅栅极并进入所述电流通道中去；
S30：对所述半导体衬底进行第一次退火处理；以及
S40：对所述多晶硅栅极进行第二次离子注入，以实现所述多晶硅栅极掺杂，并形成MOS晶体管。
2.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述碳族元素包括碳元素、硅元素和锗元素。
3.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述碳族元素注入的能量为5 KeV ~30KeV，剂量为1.0E13 cm-2~1.0E15 cm-2，所述碳族元素注入时的入射角度与所述半导体衬底的表面的垂线的夹角为0°~15°。
4.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第二次离子注入的注入离子类型与所述第一次离子注入的注入离子类型相同。
5.如权利要求4所述的MOS晶体管的形成方法，其特征在于，所述第二次离子注入的注入离子类型与所述第一次离子注入的注入离子类型均为P型离子或N型离子。
6.如权利要求4所述的MOS晶体管的形成方法，其特征在于，所述第二次离子注入的注入离子类型与所述第一次离子注入的注入离子类型均为硼族元素或氮族元素。
7.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第一次离子注入的能量为5 KeV ~30KeV，剂量为1.0E13 cm-2~1.0E15 cm-2，所述第一次离子注入时的入射角度与所述半导体衬底的表面的垂线的夹角为0°~15°。
8.如权利要求1所述的MOS晶体管的形成方法，其特征在于，S40包括：
在所述半导体衬底上形成图形化的第二光刻胶层，图形化的所述第二光刻胶层暴露出所述多晶硅栅极；
以图形化的所述第二光刻胶层为掩模，对所述多晶硅栅极进行第二次离子注入；
通过干法刻蚀工艺或者氧气灰化工艺去除所述第二光刻胶层；以及
对所述半导体衬底进行第二次退火处理，以形成MOS晶体管。
9.如权利要求8所述的MOS晶体管的形成方法，其特征在于，所述第二次离子注入的能量为5 KeV~30KeV，剂量为1.0E13 cm-2 ~1.0E15 cm-2，所述第二次离子注入时的入射角度与所述半导体衬底的表面的垂线的夹角为0°~15°。
10.如权利要求8所述的MOS晶体管的形成方法，其特征在于，所述第一次退火处理的退火温度和第二次退火处理的退火温度均大于600℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210335956.1A CN114496760B (zh) | 2022-04-01 | 2022-04-01 | 一种mos晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210335956.1A CN114496760B (zh) | 2022-04-01 | 2022-04-01 | 一种mos晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114496760A CN114496760A (zh) | 2022-05-13 |
| CN114496760B true CN114496760B (zh) | 2022-07-01 |
Family
ID=81487542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210335956.1A Active CN114496760B (zh) | 2022-04-01 | 2022-04-01 | 一种mos晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114496760B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1747135A (zh) * | 2004-09-08 | 2006-03-15 | 上海宏力半导体制造有限公司 | 改善栅极多晶硅层电阻值的方法 |
| CN102468178B (zh) * | 2010-11-19 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制作方法 |
| CN103177947A (zh) * | 2011-12-22 | 2013-06-26 | 无锡华润上华科技有限公司 | Mos晶体管的多晶硅栅电极的制备方法 |
| CN103378134B (zh) * | 2012-04-28 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构及形成方法、半导体结构及形成方法 |
| CN104916545A (zh) * | 2015-04-30 | 2015-09-16 | 上海华力微电子有限公司 | 一种半导体器件的制作方法 |
| CN109920731B (zh) * | 2019-03-20 | 2021-03-19 | 上海华虹宏力半导体制造有限公司 | 多晶硅薄膜晶体管及其制作方法 |
| CN113380624A (zh) * | 2020-03-09 | 2021-09-10 | 长鑫存储技术有限公司 | 一种半导体器件及其制造方法 |
-
2022
- 2022-04-01 CN CN202210335956.1A patent/CN114496760B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114496760A (zh) | 2022-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11168069A (ja) | 半導体装置の製造方法 | |
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| CN112635403B (zh) | 静态随机存储器的制备方法 | |
| CN114496760B (zh) | 一种mos晶体管的形成方法 | |
| KR100422584B1 (ko) | 반도체 소자 제조방법 | |
| KR100508867B1 (ko) | ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| JPH1041240A (ja) | 半導体装置およびその製造方法 | |
| KR19990005828A (ko) | Pmosfet 내의 소오스/드레인의 p-n 얕은 접합 형성방법 | |
| KR100217899B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100799020B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100313941B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6074663A (ja) | 相補型半導体装置の製造方法 | |
| JP3254868B2 (ja) | 半導体装置及びその製造方法 | |
| KR100251989B1 (ko) | 반도체 소자 제조방법 | |
| JP2846329B2 (ja) | 半導体装置の製造方法 | |
| KR100319873B1 (ko) | 고농도이온주입층의저온활성화방법 | |
| KR100588787B1 (ko) | 반도체 소자 제조방법 | |
| JPS60235437A (ja) | 半導体装置の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JP2925936B2 (ja) | 半導体記憶装置の製造方法 | |
| KR20010017518A (ko) | 모스전계효과트랜지스터 소자의 제조방법 | |
| KR20000044883A (ko) | 반도체 소자의 엘.디.디. 구조 형성 방법 | |
| JPS6118176A (ja) | 半導体装置の製造方法 | |
| CN107785319A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |