KR20010017518A - 모스전계효과트랜지스터 소자의 제조방법 - Google Patents

Abstract

본 발명은 모스전계효과트랜지스터(MOSFET)의 얇은 접합(shallow junction)형성 기술에 관한 것으로 희생산화막(sacrificial oxide)을 사용하지 않고 이온주입(implantation)과 어닐(anneal)에 의해 낮은 면저항과 적정의 접합깊이를 갖는 접합을 형성하는 방법에 관한 것이다. 본 발명에 따른 MOSFET의 접합 형성방법은 게이트 전극의 형성 후 LDD(Lightly Doped Drain) 영역을 형성하는 단계; 게이트 전극에 스페이서를 형성하는 단계; 실리콘 기판위에 직접 이온주입을 행하여 N 타입 접합을 형성하는 단계; 및 질소분위기 하에서 산소를 유입시키면서 어닐공정을 진행하는 단계를 포함하여 이루어짐을 특징으로 구성되어 있으며 상기한 방법에 따라 트랜지스터를 형성하게 되면 희생산화막을 사용할 필요가 없으므로 공정 단계를 줄일 수 있고, 종래의 희생산화막 사용에 따른 침입형불순물에 의한 불순물의 증가, 접합부분의 누설전류의 증가 등의 문제를 해결할 수 있어 안정적인 접합을 형성할 수 있을 뿐만 아니라, 산소가스를 이용한 어닐과정에 의하여 도펀트의 손실을 줄여 면저항을 낮춤으로써 포화전류를 향상시키는 효과를 나타내어 소자특성을 향상시킬 수 있다.

Description

모스전계효과트랜지스터 소자의 제조방법{FORMATION METHOD OF DEVICE OF MOS FIELD EFFECT TRANSISTOR}

본 발명은 모스전계효과트랜지스터(MOSFET; Metal Oxide Semiconductor Field Effect Transistor)의 제조방법 중 MOSFET의 얇은 접합(Shallow Junction)형성 방법에 관한 것으로, 더 상세하게는 희생산화막을 사용하지 않고 이온주입(implantation)과 어닐(anneal)에 의해 낮은 면저항과 적정의 접합깊이를 갖는 접합을 형성하는 방법에 관한 것이다.

상기한 MOSFET은 반도체 기판상에 형성된 게이트가 반도체층에서 얇은 산화 실리콘막에 의해 격리되어 있는 전계효과 트랜지스터로서 접합형 트랜지스터와 같이 임피던스가 저하되는 일이 없으며, 확산 공정이 1회로 간단하고 소자간의 분리가 필요 없는 장점을 지니고 있어서, 고밀도 집적화에 적합한 특성을 지니고 있는 반도체 장치이다.

기존의 이온주입 장비는 낮은 에너지 영역에서 높은 조사량을 얻는데에 한계가 있었기 때문에 이온주입시의 채널링을 방지하기 위해 희생산화막을 형성한 후 이온주입을 하는 방법을 사용하고 있다. 이 때 주입이온과 산화막의 산소와의 충돌로 인해 실리콘 표면에 침입형 불순물을 생성하여 후속 열 공정시 주입된 불순물의 확산을 도와서 접합깊이를 증가시키게 된다.

또한 이런 침입형 불순물들이 후속 열공정에 의하여 이온주입시의 R_p(projected range) 및 비정질/결정질의 계면에 포획되게 되고 이는 계속되는 후속열공정에 의해 적층결함이나 전위 루프의 형태로 전이하여 전하의 공핍영역에 위치할 확률이 높아지게 된다.

또한 지금까지의 열공정시의 분위기는 주로 순수 질소가스만으로 이루어져 저항특성의 측면에서 다소좋지 않았으나 그다지 큰 문제는 아니었다. 하지만 향후 채널크기가 작은 소자의 경우 접합부분에서 요구되는 얇은 접합 깊이와 낮은 면저항의 실현을 위해서는 낮은 에너지와 고조사량의 이온주입 및 질소 분위기하에서 산소를 불어넣어 열공정을 하는 것이 필요하다.

본 발명의 목적은 상기한 문제점을 해결하기 위하여 N 타입의 접합을 형성하기 위한 이온 주입시 희생산화막을 사용하지 않고 이온주입 조건과 후속 열공정시의 가스양을 조절함으로서 안정적이고 얇으며 낮은 저항을 갖는 MOSFET의 접합부분을 갖는 MOSFET 소자의 제조방법을 제공하는 데에 있다.

도 1 내지 도 4는 본 발명에 따른 모스전계효과트랜지스터 소자의 제조방법을 구현하기 위한 일실시예를 나타낸 공정단면도이다.

도 1은 LDD의 형성 및 게이트의 스페이서를 형성한 후의 상태를,

도 2는 실리콘 표면상에 희생산화막없이 이온주입을 행하는 상태를,

도 3은 상기 이온주입에 의해 N+ 접합이 형성된 상태를,

도 4는 산소 어닐과정 후의 상태를 각각 도시한 도면이다.

* 도면의 주요부분의 부호의 설명 *

101 : 실리콘 기판 102 : 소자분리막

103 : 게이트산화막 104 : 제 1폴리층

105 : 게이트 스페이서(제 1폴리 스페이서)

106 : LDD (Lightly Doped Drain)

201 : 이온주입 202 : 마스크 옥사이드

301 : 이온주입 바로후의 N+ 접합부분

401 : 옥사이드 어닐이후의 N+ 접합부분

상기한 기술적 과제를 달성하기 위하여 본 발명은 MOSFET 소자의 제조방법에 있어서, 반도체 기판에 게이트 전극을 형성한 후 트랜지스터의 드레인(drain) 영역에 LDD(Lightly Doped Drain)을 형성하는 단계; 상기 게이트 전극의 측면에 스페이서를 형성하는 단계; PMOS 영역을 마스킹한 후, 희생산화막 없이 실리콘 기판위에 직접 이온주입을 행하여 N 타입 접합부분을 형성하는 단계; 질소분위기 하에서 산소를 유입시키면서 어닐공정을 진행하는 단계를 포함하여 이루어짐을 특징으로 구성되어 있다.

본 발명에 따른 MOSFET소자의 제조방법에 있어서, 상기 접합부분의 형성시 이온종은 As으로 하는 것이 바람직하다.

본 발명에 따른 MOSFET소자의 제조방법에 있어서, 상기 이온주입시의 에너지는 2 ~ 4 keV 로, 조사량은 1E15 ~ 5E15 ions/cm²으로 하는 것이 바람직하며, 로우 에너지 이온주입기를 사용하여 접합깊이가 70 ~ 80 nm 정도 되도록 하는 것이 바람직하다.

본 발명에 따른 MOSFET소자의 제조방법에 있어서 상기 어닐 공정은 RTP 장비에서 행하는 것이 바람직하며, 최고온도는 950 ~ 1050℃로 하는 것이 바람직 하며, 시간은 10 ~ 40초 정도로 하는 것이 바람직하다. 또한 상기 어닐 공정에 있어서의 산소가스의 양은 질소가스에 대해 0.5 ~ 1.0 % 정도로 하는 것이 바람직하다.

0.13㎛이하의 공정에서 요구되는 접합깊이와 면저항, 접촉저항을 확보하기 위해서는 주입된 불순물들의 전기적 활성화가 매우 중요하다. 접합 깊이가 작아지게 되면 저항은 증가하는 것이 일반적이 현상이나, 본 발명에 따른 MOSFET소자의 제조방법에 의하면 낮은 에너지와 높은 이온을 조사할 수 있는 장비와 RTP(Rapid Thermal Processing)장비를 이용하여 얇은 접합 깊이와 낮은 저항을 갖는 접합부분을 형성할 수 있다.

이하 첨부한 도면을 참조하여 본 발명을 좀 더 상세히 살펴보기로 한다.

도 1 내지 도 4 는 본 발명에 따르는 MOSFET소자의 제조방법을 구현하기 위한 일실시예의 공정 단면도를 도시한 것이다.

도 1 은 LDD(106)의 형성 및 게이트 스페이서(105)를 형성한 후의 도면이다.

상기 과정 이후 희생산화막을 사용하지 않고 낮은 에너지와 고조사량으로 N타입 접합이 형성될 지역만 오픈한 후 하기 도 2 와 같이 이온주입(201)을 행한다. 이 때 기존의 접합형성 방법과 달리 희생산화막을 사용하지 않고 낮은 에너지를 사용할 수 있는 것은 위의 에너지 영역대에서 채널링 현상이 발생하지 않기 때문이며, 희생산화막을 사용하지 않음에 따라 이온 주입시 산화막층과의 충돌로 인한 산소가 기판으로 침투하는 것을 막음으로써 접합영역에 결함이 생기지 않게 된다.

이온주입은 As 으로 행하고, 채널링현상(Channeling Effect)이 발생하지 않고 접합 깊이가 70 ~ 80nm 가 되도록 2 ~ 4keV의 에너지로 진행하며, 조사량은 피크(peak)지점에서의 농도가 5E20 atoms/cm³이 되도록 약 1E15 ~ 5E15 ions/cm²정도로 한다. 상기 과정이 완료되면 하기 도 3에 도시한 바와 같이 N+타입의 접합부분(301)이 생성된다.

상기 이온주입 과정이 완료된 후 불순물들의 활성화를 위한 열공정을 진행한다. 종래의 방법에 의하면 순수 질소가스 분위기 하에서 행하는데 순수 질소 분위기 하에서는 얇은 접합부분의 형성은 가능하나 As의 증기압이 높기 때문에 주입 불순물이 표면 밖으로 외부확산(out-diffusion)되는 양이 많아 저항특성은 나쁘게 된다.

본 발명에서는 순수 질소가스의 분위기가 아닌 산소가스를 부가하여 유입시켜줌으로서 실리콘 윈도우 표면에 약간의 산소막층이 형성되어 불순물들이 표면으로 외부확산되는 양이 줄어들게 되며, 이에 따라 접합부분에서의 도펀트 손실을 줄일 수 있다. 이때 산소의 유입량이 적정량에 못미치면 실리콘 표면의 초기 성장단계에서 침입형 불순물이 유입되어 불순물들의 확산이 커지는 결과를 초래하고, 산소의 유입량이 과도하면 산화막이 두꺼워져 침입형 불순물의 유입은 줄어들지만 접합층에 있어야 할 불순물들이 산화막에 많이 존재하여 전체적으로 면저항을 낮추게 된다. 따라서 적정량의 산소농도를 설정하는 것이 매우 중요하며 상기 과정에서는 질소가스 내의 산소함량은 0.5 ~ 1.0% 정도로 하였다.

상기 열공정은 950 ~ 1050℃의 범위에서 RTP 장비에서 실시한다. 상기 열공정은 온도범위의 설정 또한 매우 중요한데 온도가 지나치게 낮으면 전기적활성화의 효율이 낮아지며, 온도가 지나치게 높으면 채널 부분에서 불순물이 재분포될 가능성이 있기 때문이다. 상기 열공정과정이 끝나면 하기 도 4 와 같이 얇은 접합(shallow junction)(401)이 형성된다.

상기한 바와 같이 본 발명에 따르는 MOSFET소자의 제조방법에 의하면 우선 이온 주입시의 채널링 현상을 방지하기 위하여 실리콘 기판위에 희생산화막을 사용할 필요가 없으므로 공정 단계를 줄일 수 있으며, 종래의 희생산화막 사용에 따른 침입형 불순물에 의한 불순물의 증가, 접합부분의 누설전류의 증가 등의 문제를 해결할 수 있어 안정적인 접합을 형성할 수 있다. 또한 산소가스를 이용한 어닐과정에 의하여 도펀트의 손실을 줄여 면저항을 낮춤으로써 포화전류(saturation current)를 향상시키는 효과를 나타내어 소자특성을 향상시킬 수 있다.

Claims (5)

1. 반도체 기판에 게이트 전극을 형성한 후 트랜지스터의 드레인(drain) 영역에 LDD(Lightly Doped Drain)을 형성하는 단계;

   상기 과정의 완료 후 게이트 전극의 측면에 스페이서를 형성하는 단계;

   상기 과정의 완료 후 PMOS 영역을 마스킹한 후, 희생산화막 없이 실리콘 기판위에 직접 이온주입을 행하여 N 타입 접합부분을 형성하는 단계; 및

   상기 과정의 완료 후 질소분위기 하에서 산소를 유입시키면서 어닐공정을 진행하는 단계를 포함하여 이루어짐을 특징으로 하는 MOSFET소자의 제조방법.
2. 제 1 항 또는 제 2 항에 있어서, 상기 이온 주입시의 이온종은 As으로 하는 것을 특징으로 하는 MOSFET소자의 제조방법.
3. 제 1 항, 제 2 항, 제 3 항 중 어느 한 항에 있어서, 상기 이온 주입시의 에너지는 2 ~ 4 keV 로, 조사량은 1E15 ~ 5E15 ions/cm²으로 하는 것을 특징으로 하는 MOSFET소자의 제조방법.
4. 제 1 항에 있어서, 상기 어닐 공정은 RTP 장비에서 최고온도를 950 ~ 1050℃로, 시간을 10 ~ 40초로 진행하는 것을 특징으로 하는 MOSFET소자의 제조방법.
5. 제 1 항 있어서, 상기 어닐 공정에 있어서의 산소가스의 양은 질소가스에 대해 0.5 ~ 1.0 % 로 하는 것을 특징으로 하는 MOSFET소자의 제조방법.