JPH06204419A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06204419A JPH06204419A JP4348582A JP34858292A JPH06204419A JP H06204419 A JPH06204419 A JP H06204419A JP 4348582 A JP4348582 A JP 4348582A JP 34858292 A JP34858292 A JP 34858292A JP H06204419 A JPH06204419 A JP H06204419A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- implanted
- boron
- semiconductor device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 Ｎ型ポリシリコンゲート電極とするＭＯＳト
ランジスタにおいて、しきい値電圧を低くしてもリーク
電流の少ないＭＯＳトランジスタを得ることを目的とす
る。 【構成】 半導体基板６上にゲート酸化膜１を形成した
後に、ゲート酸化膜１の下の半導体基板６表面に珪素を
イオン注入する。しかる後、半導体基板６表面にホウ素
をイオン注入する。次にＮ+ ポリシリコンゲート電極４
をゲート酸化膜１上に形成した後、ソース７、ドレイン
８を形成し熱処理をし、半導体基板を単結晶化する。
ランジスタにおいて、しきい値電圧を低くしてもリーク
電流の少ないＭＯＳトランジスタを得ることを目的とす
る。 【構成】 半導体基板６上にゲート酸化膜１を形成した
後に、ゲート酸化膜１の下の半導体基板６表面に珪素を
イオン注入する。しかる後、半導体基板６表面にホウ素
をイオン注入する。次にＮ+ ポリシリコンゲート電極４
をゲート酸化膜１上に形成した後、ソース７、ドレイン
８を形成し熱処理をし、半導体基板を単結晶化する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にＭＯＳトランジスタのしきい値電圧を調整す
るための製造方法に関するもので、相補型ＭＯＳ回路を
用いた半導体装置の低待機時電流はそのままで、低電圧
化を図るＬＳＩ製造技術分野に利用出来るものである。
関し、特にＭＯＳトランジスタのしきい値電圧を調整す
るための製造方法に関するもので、相補型ＭＯＳ回路を
用いた半導体装置の低待機時電流はそのままで、低電圧
化を図るＬＳＩ製造技術分野に利用出来るものである。
【０００２】
【従来の技術】Ｎ型ポリシリコンをゲート電極とする相
補型ＭＯＳトランジスタの製造方法において、Ｐチャネ
ルトランジスタにおいては、しきい値電圧を低くするた
めに、Ｎチャネルトランジスタにおいては、しきい値電
圧を高くするために基板表面部分にホウ素をイオン注入
し、チャネル部分の濃度を調整する。従来においては、
図３に示すように、このホウ素はゲート酸化膜形成後、
Ｎ型ポリシリコン電極形成前に、単結晶半導体基板表面
部分にイオン注入されていた。
補型ＭＯＳトランジスタの製造方法において、Ｐチャネ
ルトランジスタにおいては、しきい値電圧を低くするた
めに、Ｎチャネルトランジスタにおいては、しきい値電
圧を高くするために基板表面部分にホウ素をイオン注入
し、チャネル部分の濃度を調整する。従来においては、
図３に示すように、このホウ素はゲート酸化膜形成後、
Ｎ型ポリシリコン電極形成前に、単結晶半導体基板表面
部分にイオン注入されていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
方法だと、イオン注入装置の性能上、注入エネルギーを
低くする事に限界がある。すなわちイオン注入されるホ
ウ素の分布をより浅くしようとしても限界がある。この
為、半導体装置の低電圧化を図る上で、Ｐチャネルトラ
ンジスタのしきい値電圧をより低くするために、より多
くのホウ素をイオン注入するとトランジスタのリーク電
流が増加し実現出来ないという問題があった。この発明
は、イオン注入装置はそのままで、より浅いホウ素の分
布を提供することを目的としている。
方法だと、イオン注入装置の性能上、注入エネルギーを
低くする事に限界がある。すなわちイオン注入されるホ
ウ素の分布をより浅くしようとしても限界がある。この
為、半導体装置の低電圧化を図る上で、Ｐチャネルトラ
ンジスタのしきい値電圧をより低くするために、より多
くのホウ素をイオン注入するとトランジスタのリーク電
流が増加し実現出来ないという問題があった。この発明
は、イオン注入装置はそのままで、より浅いホウ素の分
布を提供することを目的としている。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、この発明は、ホウ素をイオン注入する前に、珪素を
イオン注入するようにした。こうすることにより、イオ
ン注入されるホウ素の分布をより浅くすることができ
る。
に、この発明は、ホウ素をイオン注入する前に、珪素を
イオン注入するようにした。こうすることにより、イオ
ン注入されるホウ素の分布をより浅くすることができ
る。
【０００５】
【作用】上記のようにして製造された半導体装置におい
ては、先にイオン注入された珪素によって、単結晶であ
る半導体基板がアモルファス化され、後にイオン注入さ
れるホウ素の分布がより浅く、すなわちゲート酸化膜に
近づくため、しきい値電圧を低くしてもリーク電流を小
さくすることができる。
ては、先にイオン注入された珪素によって、単結晶であ
る半導体基板がアモルファス化され、後にイオン注入さ
れるホウ素の分布がより浅く、すなわちゲート酸化膜に
近づくため、しきい値電圧を低くしてもリーク電流を小
さくすることができる。
【０００６】
【実施例】以下に、この発明の実施例を図に基づいて説
明する。図１は実施例の工程順断面図である。図２は、
ゲート酸化膜下の、ホウ素の基板深さ方向の濃度分布を
本願発明の方法と、従来の方法によった場合について示
したものである。
明する。図１は実施例の工程順断面図である。図２は、
ゲート酸化膜下の、ホウ素の基板深さ方向の濃度分布を
本願発明の方法と、従来の方法によった場合について示
したものである。
【０００７】図１（ａ）においてゲート酸化膜を形成す
る。図１（ｂ）において珪素を十分深くイオン注入し、
半導体基板をアモルファス化する。図１（ｃ）におい
て、ホウ素をイオン注入装置の最低の加速エネルギー
（２０〜２５ｋｅｖ）でイオン注入する。ここにおい
て、基板がアモルファス結晶なので、イオン注入された
ホウ素と基板原子の衝突確率が高まり、図２に示すよう
にホウ素の飛程は単結晶にイオン注入した場合より小さ
くなる。図１（ｄ）においてＮ型ポリシリコン電極４を
形成し、ゲート電極の両側にソース、ドレイン領域７、
８を形成した後、熱処理（９００℃前後）を行うことで
アモルファス結晶となっていた半導体基板は単結晶化
し、ホウ素はドーパントとして活性化される。上記工程
において、珪素のかわりにフッ素を用いてもよい。
る。図１（ｂ）において珪素を十分深くイオン注入し、
半導体基板をアモルファス化する。図１（ｃ）におい
て、ホウ素をイオン注入装置の最低の加速エネルギー
（２０〜２５ｋｅｖ）でイオン注入する。ここにおい
て、基板がアモルファス結晶なので、イオン注入された
ホウ素と基板原子の衝突確率が高まり、図２に示すよう
にホウ素の飛程は単結晶にイオン注入した場合より小さ
くなる。図１（ｄ）においてＮ型ポリシリコン電極４を
形成し、ゲート電極の両側にソース、ドレイン領域７、
８を形成した後、熱処理（９００℃前後）を行うことで
アモルファス結晶となっていた半導体基板は単結晶化
し、ホウ素はドーパントとして活性化される。上記工程
において、珪素のかわりにフッ素を用いてもよい。
【０００８】
【発明の効果】本発明では、しきい値電圧調整用のホウ
素の基板内分布を、よりゲート酸化膜に近づけたので、
同じしきい値電圧のものに比べてＭＯＳトランジスタの
リーク電流を約１．５桁低下することができ、低電圧で
動作する半導体装置を提供する。
素の基板内分布を、よりゲート酸化膜に近づけたので、
同じしきい値電圧のものに比べてＭＯＳトランジスタの
リーク電流を約１．５桁低下することができ、低電圧で
動作する半導体装置を提供する。
【図１】本発明の実施例を示す工程順断面図である。
【図２】ゲート酸化膜下の基板深さ方向におけるホウ素
の濃度分布図である。
の濃度分布図である。
【図３】従来の実施例の断面図である。
１ ゲート酸化膜 ２ アモルファス結晶 ３ ホウ素 ４ Ｎ+ ポリシリコンゲート電極 ６ 単結晶半導体基板 ７ ソース ８ ドレイン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9054−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｈ
Claims (1)
- 【請求項１】 相補型ＭＯＳ回路の半導体装置を構成す
るＮ型ポリシリコンをゲート電極とするＭＯＳトランジ
スタ製造方法において、半導体基板上にゲート酸化膜を
形成した後、前記半導体基板の表面部分にＭＯＳトラン
ジスタのしきい値電圧調整用元素をイオン注入すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4348582A JPH06204419A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4348582A JPH06204419A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204419A true JPH06204419A (ja) | 1994-07-22 |
Family
ID=18397986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4348582A Pending JPH06204419A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204419A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010182953A (ja) * | 2009-02-06 | 2010-08-19 | Seiko Instruments Inc | 半導体装置 |
| JP2012079744A (ja) * | 2010-09-30 | 2012-04-19 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
1992
- 1992-12-28 JP JP4348582A patent/JPH06204419A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010182953A (ja) * | 2009-02-06 | 2010-08-19 | Seiko Instruments Inc | 半導体装置 |
| JP2012079744A (ja) * | 2010-09-30 | 2012-04-19 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0419128B1 (en) | Silicon MOSFET doped with germanium to increase lifetime of operation | |
| KR19980047199A (ko) | 씨모스펫(cmosfet) 제조방법 | |
| KR0144020B1 (ko) | 낮은 면저항을 갖는 접합 형성방법 | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0878674A (ja) | 半導体装置およびその製造方法ならびにバイポーラトランジスタ | |
| JPH05267327A (ja) | Ｍｉｓｆｅｔ及びその製造方法 | |
| US5399514A (en) | Method for manufacturing improved lightly doped diffusion (LDD) semiconductor device | |
| JPH06204419A (ja) | 半導体装置の製造方法 | |
| US6541341B1 (en) | Method for fabricating MOS field effect transistor | |
| KR19990026126A (ko) | 얕은 접합의 소오스/드레인을 갖는 모스트랜지스터 및 그것의 제조방법 | |
| JPS62265765A (ja) | 半導体装置の製造方法 | |
| JPH02224223A (ja) | 半導体装置 | |
| KR100334965B1 (ko) | 모스전계효과트랜지스터 소자의 제조방법 | |
| JPH0897422A (ja) | Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置 | |
| KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH06267974A (ja) | 半導体素子の製造方法 | |
| KR970018259A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100406591B1 (ko) | 반도체소자의제조방법 | |
| JPH0722623A (ja) | 半導体装置の製造方法 | |
| US6369434B1 (en) | Nitrogen co-implantation to form shallow junction-extensions of p-type metal oxide semiconductor field effect transistors | |
| JPH05251697A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JP3253712B2 (ja) | 半導体装置の製造方法 | |
| JP3142614B2 (ja) | Ｎチャネルｍｏｓｆｅｔの製造方法 | |
| JPH0697424A (ja) | 半導体素子の製造方法 | |
| JPH05102466A (ja) | Ｍｏｓ型半導体装置及びその製造方法 |