CN1747135A - 改善栅极多晶硅层电阻值的方法 - Google Patents

Abstract

本发明提供一种改善栅极多晶硅层电阻值的方法，它利用硅、锗或氟的离子对栅极结构的栅极非晶硅层进行离子注入，并且在对半导体衬底进行退火工艺来缓和轻掺杂所造成的半导体衬底损伤时，同时使栅极非晶硅层成长形成较大的硅晶粒结构，从而有效地减少栅极多晶硅层在电子传递时，电子受到晶界阻碍的机率，进而降低栅极多晶硅层电阻值较高的缺点。

Description

改善栅极多晶硅层电阻值的方法

技术领域

本发明涉及一种改善栅极多晶硅层电阻值的方法，特别涉及一种通过栅极多晶硅层的晶粒大小，来改善栅极多晶硅层电阻值的方法。

背景技术

金属氧化半导体晶体管(Metal Oxide Semiconductor Transistor)，是现在VLSI技术里相当重要的一种基本电子器件，其主要包括一个具有栅极氧化层、栅极多晶硅层与栅极金属层的MOS栅极结构、一个位于MOS栅极结构两旁且电性与半导体衬底相反的源极(source)与漏极(drain)。

而当半导体元件的生产进入到深亚微米工艺，集成电路的集成度愈来愈高，元件的尺寸愈来愈小，使得栅极与源/漏极区域的面积也等同缩小时，为了有效降低栅极多晶硅层的电阻值，现在一般采取的改善方式有两种，第一种方式是利用在沉积该栅极多晶硅层时，以沉积非晶结构(amorphous)的硅层来取代，而在对半导体衬底进行退火时，使非晶结构的硅层成长形成多晶结构，但这样的方式所形成的非晶硅结构需要较高的能量，且所长成的晶格结构较易为短程有序(short-range order)，导致此种方式所能降低的电阻值却因为增加的晶界，导致效果不佳。第二种方式，是利用掺杂入三价或五价的离子，来降低栅极多晶硅层的电阻值，这种方式虽然可以有效的降低电阻值，但是其工艺上所花费的成本却是相当昂贵的。

因此，本发明针对上述问题，提出一种改善栅极多晶硅层电阻值的方法，来解决已知技术在降低栅极多晶硅层电阻值时无法在成本与效果间获得平衡的问题。

发明内容

本发明的主要目的，在于提供一种改善栅极多晶硅层电阻值的方法，它利用选自硅、锗、氟的离子对栅极非晶硅层进行离子注入，以使栅极非晶硅层在后续的退火工艺后，形成具有较大晶格的栅极多晶硅层，而达到有效的降低晶界所占据的晶格比例，进而达到有效的降低栅极多晶硅层的电阻值的目的。

本发明的另一目的，在于提供一种改善栅极多晶硅层电阻值的方法。

为达到上述目的，本发明提供了一种改善栅极多晶硅层电阻值的方法，它首先提供一个已形成有复数个隔离结构的半导体衬底；然后在半导体衬底上依序沉积一栅极氧化层、一栅极非晶硅层以及一金属硅化物层；接着在半导体衬底上形成一图案化的光刻胶层；再以图案化光刻胶为掩膜对金属硅化物层、栅极非晶硅层与栅极氧化层进行刻蚀，以定义出栅极结构的图案；然后以选自硅、锗、氟的离子对栅极非晶硅层进行离子注入；对半导体衬底进行一次以栅极结构为掩膜的源极、漏极的轻掺杂工艺；然后对半导体衬底进行一次退火工艺，以使栅极非晶硅层由非晶格结构转变形成多晶格结构的栅极多晶硅；最后在栅极结构两侧各形成间隙壁，以完成金氧半导晶体管的结构。

采用本方法能够有效降低栅极多晶硅层的电阻值，并且能够有效降低该工艺成本。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1至图6为本发明的工艺的各步骤构造剖面图。

标号说明：

10半导体衬底           22栅极结构

12浅槽隔离区域         24轻掺杂

14栅极氧化层           26栅极多晶硅层

16栅极非晶硅层         28间隙壁

18金属硅化物层         30重掺杂源/漏极区域

20图案化光刻胶层

具体实施方式

本发明涉及一种改善栅极多晶硅层电阻值的方法，它用以降低栅极多晶硅层的电阻值，在此举一个P型半导体衬底来进行说明，但这并不能以此限制本发明的范围。

首先，请参阅图1，先在一个P型半导体衬底10上形成有复数个用于隔绝半导体衬底10中的有源元件及无源元件的浅槽隔离区域(shallow trench isolation，STI)12，再在半导体衬底10表面形成一个包含栅极氧化层14及位于栅极氧化层14上方利用化学气相沉积法所形成的栅极非晶硅层16与位于栅极非晶硅层16上方的金属硅化物层18，其中栅极氧化层14是利用将半导体衬底10置于含有氧的气氛中进行加热氧化处理的方式所制得，而在进行加热氧化处理之前更可先对半导体衬底10进行清洗，以确保半导体衬底10表面所暴露出的硅品质良好。

然后，在半导体衬底10上形成一个图案化光刻胶层20，接着以图案化光刻胶层20为掩膜对栅极氧化层14、栅极非晶硅层16与金属硅化物层18进行刻蚀，以定义出栅极结构22，然后移除图案化光刻胶层20，形成如图2所示的结构图。

请参阅图3所示，以选自硅、锗、氟等的离子对栅极非晶硅层16进行离子注入，使栅极非晶硅层16内形成富含注入离子的状态。

然后，以栅极结构22为掩膜，对半导体衬底10进行源极、漏极的轻掺杂24，此时因为半导体衬底10为P型所以进行离子注入时一般是以磷离子为主，接着对半导体衬底10进行退火，此时的退火不仅单单修补了因轻掺杂工艺对半导体衬底10所破坏的衬底硅原子结构，更提供给了处于非结晶结构的栅极非晶硅层16足够的能量，驱使栅极非晶硅层16产生再结晶的现象，且因为注入的硅、锗、氟等离子造成栅极非晶硅层16的具有潜在应变能，使得栅极非晶硅层16所需的再结晶能量相对较一般无离子注入的栅极非晶硅层16低，因此使得栅极非晶硅层16在相同的退火温度下形成较大的晶粒而转变成栅极多晶硅层26。在同等体积下，较大的晶粒其晶界所占的整体体积的比例将相对的降低，因此电子传递经过栅极多晶硅层26时，受到晶界阻碍的机率将大幅度的降低，形成如图4所示的结构。

紧接着，请参阅图5所示，进行栅极间隙壁的制作，首先在半导体衬底10上沉积一二氧化硅层(在图中未显示)，在此举二氧化硅的材料为例，其他材料如氮化硅也是可以的，然后将半导体衬底10送进干法刻蚀机，对二氧化硅层以各向异性刻蚀(anistropic etch)方式，进行所谓的间隙壁刻蚀，以在栅极结构22两侧各形成间隙壁28，如图5所示的结构。

紧接着，请参阅图6所示，更可以用栅极结构22与栅极间隙壁28为掩膜，对半导体衬底10进行一次较高浓度的第二次离子注入，以便在半导体衬底10内形成重掺杂源/漏极区域30，接着可再进行一次热退火处理，以重整该半导体衬底10表面包含源/漏极区域30的硅原子，使其恢复成原有的晶格结构。

本发明改善栅极多晶硅层电阻值的方法，是利用硅、锗、氟的离子对栅极非晶硅层进行离子注入，使非晶硅层具有一个潜在的应变能，导致诱发非晶硅结构产生再结晶的能障降低，进而通过一次退火工艺，使非晶硅结构产生结晶反应，并适当的成长，形成具有较大晶粒的栅极多晶硅层，有效地降低晶界在整体晶粒的体积，进而达到降低栅极多晶硅层的电阻值的目的。

以上所述的实施例仅为了说明本发明的技术思想及特点，其目的在使本领域的普通技术人员能够了解本发明的内容并据以实施，本专利的范围并不仅局限于上述具体实施例，即凡依本发明所揭示的精神所作的同等变化或修饰，仍涵盖在本发明的保护范围内。

Claims (7)

1.一种改善栅极多晶硅层电阻值的方法，它包括下列步骤：

提供一个已形成有隔离结构的半导体衬底；

在该半导体衬底上依序形成一个栅极氧化层、一个栅极非晶硅层以及一个金属硅化物层；

在该半导体衬底上形成一个图案化光刻胶层；

以该图案化光刻胶层为掩膜对该栅极氧化层、该栅极多晶硅层与该金属硅化物层进行刻蚀；

以选自硅、锗、氟的离子对该栅极非晶硅层进行离子注入；

以该栅极结构为掩膜，对该半导体衬底进行源极、漏极轻掺杂工艺；

对该半导体衬底进行退火，以使栅极非晶硅层的非晶硅结构形成多晶硅结构；

以及在该栅极结构两侧壁各形成一个间隙壁。

2.根据权利要求1所述的改善栅极多晶硅层电阻值的方法，其特征在于：完成该间隙壁的工艺后，对该半导体衬底进行源极、漏极的重掺杂。

3.根据权利要求2所述的改善栅极多晶硅层电阻值的方法，其特征在于：当该半导体衬底为P型时，该重掺杂的离子选自磷。

4.根据权利要求1所述的改善栅极多晶硅层电阻值的方法，其特征在于：在形成该栅极氧化层前对该半导体衬底先进行一次清洗工艺。

5.根据权利要求1所述的改善栅极多晶硅层电阻值的方法，其特征在于：该栅极氧化层是利用对该半导体衬底进行热氧化的方式所制得。

6.根据权利要求1所述的改善栅极多晶硅层电阻值的方法，其特征在于：该间隙壁的形成是利用在该半导体衬底上沉积一二氧化硅层后，再利用各项异性刻蚀对该二氧化硅层进行刻蚀后所形成。

7.根据权利要求1所述的改善栅极多晶硅层电阻值的方法，其特征在于：该栅极非晶硅层是利用化学气相沉积法形成。

Images