CN101567317A - 具有轻掺杂漏极的晶体管的制造方法 - Google Patents

Abstract

一种具有轻掺杂漏极的晶体管的制造方法，包括如下步骤：提供半导体衬底，所述半导体衬底表面具有栅堆叠结构；在半导体衬底表面制作注入阻挡层，界定预形成轻掺杂漏极区域的位置；将第一掺杂离子注入半导体衬底中，形成轻掺杂漏极区域；在栅堆叠结构侧面制作侧墙；将第二掺杂离子注入半导体衬底中的轻掺杂漏极区域；对半导体衬底进行退火处理。半导体衬底表面的掺杂浓度呈梯度分布，半导体衬底表面掺杂浓度的梯度分布进一步引起表面电场呈梯度分布，使表面电场的分布变得相对平缓，提高晶体管对电压的耐受能力，降低表面电场强度的最大值，从而可以降低晶体管在关断状态下的漏电电流值。

Description

具有轻掺杂漏极的晶体管的制造方法

【技术领域】

本发明涉及集成电路制造领域，尤其涉及具有轻掺杂漏极的晶体管的制造方法。

【背景技术】

晶体管，尤其是“金属-半导体-氧化物”场效应晶体管(MOSFET)，是集成电路中最常见的元件之一。漏电电流是衡量晶体管性能的重要指标。漏电电流越低意味着晶体管对电流的控制能力越强。

采用轻掺杂漏极(LDD)技术是目前在晶体管制造领域常见的技术之一。该技术是采用与漏极相同的掺杂离子注入漏极与导电沟道之间的区域，形成的掺杂浓度小于漏极的掺杂浓度，形成所谓的轻掺杂漏极结构。这种结构的作用是提高源极和漏极掺杂区域之间的沟道长度，抑制短沟道效应，从而降低晶体管在关断状态下源极和漏极之间的漏电电流。关于LDD工艺的详细叙述，可以参考申请号为200510069615.0的中国专利申请以及与半导体工艺有关的书籍。

但是，随着器件尺寸的不断降低，栅极长度不断减小，现有LDD技术已经不足以将晶体管的漏电电流抑制在所希望的范围之内。因此需要改进现有的LDD技术进一步抑制源极和漏极之间的漏电电流。

【发明内容】

本发明所要解决的技术问题是，提供一种晶体管的制造方法，改进现有的LDD技术进一步抑制源极和漏极之间的漏电电流。

为了解决上述问题，本发明提供了一种具有轻掺杂漏极的晶体管的制造方法，包括如下步骤：提供半导体衬底，所述半导体衬底表面具有栅堆叠结构；在半导体衬底表面制作注入阻挡层，界定预形成轻掺杂漏极区域的位置；将第一掺杂离子注入半导体衬底中，形成轻掺杂漏极区域；在栅堆叠结构侧面制作侧墙；将第二掺杂离子注入半导体衬底中的轻掺杂漏极区域：对半导体衬底进行退火处理。

所述半导体衬底可以为P型或者N型单晶硅衬底。第一与第二掺杂离子具有相同的、与半导体衬底相反的导电类型。当半导体衬底为P型时，第一与第二掺杂离子同为N型，例如砷离子、磷离子等；当半导体衬底为N型时，第一与第二掺杂离子为P型，例如铟离子、硼离子、氟化硼离子等。第一掺杂离子与第二掺杂离子可以为相同或者不同的离子。第一掺杂离子的注入能量大于第二掺杂离子的注入能量，第二掺杂离子的注入剂量大于第一掺杂离子的注入剂量。

所述半导体衬底为P型单晶硅衬底的情况下，所述第一掺杂离子为砷离子，注入能量为0.5keV至5.0keV，注入剂量为1×10¹⁴cm^-2～1×10¹⁵cm^-2；所述第二掺杂离子为砷离子，注入能量为1keV至10keV，注入剂量为6×10¹²cm^-2～2×10¹⁴cm^-2。

半导体衬底为P型单晶硅衬底的情况下，另一种技术方案是，所述第一掺杂离子为砷离子，注入参数同上；所述第二掺杂离子为磷离子，注入能量为1keV至8keV，注入剂量为6×10¹²cm^-2～1×10¹⁴cm^-2。

所述半导体衬底为N型单晶硅衬底的情况下，所述第一掺杂离子为铟离子，注入能量为20keV至80keV，注入剂量为5×10¹⁴cm^-2～1×10¹⁵cm^-2；所述第二掺杂离子为氟化硼离子，注入能量为2keV至15keV，注入剂量为1×10¹³cm^-2～1×10¹⁵cm^-2。

半导体衬底为N型单晶硅衬底的情况下，另一种技术方案是，所述第一掺杂离子为铟离子，注入参数同上；所述第二掺杂离子为硼离子，注入能量为0.3keV至3keV，注入剂量为6×10¹²cm^-2～1×10¹⁴cm^-2。

半导体衬底为N型单晶硅衬底的情况下，另一种技术方案是，所述第一掺杂离子为氟化硼离子，注入能量为2keV至15keV，注入剂量为1×10¹³cm^-2～1×10¹⁵cm^-2；第二掺杂离子为硼离子，注入能量为0.3keV至3keV，注入剂量为6×10¹²cm^-2～1×10¹⁴cm^-2。

所述侧墙的厚度范围为2nm至10nm。

本发明的优点在于，半导体衬底表面的掺杂浓度呈梯度分布，半导体衬底表面掺杂浓度的梯度分布进一步引起表面电场呈梯度分布，使表面电场的分布变得相对平缓，提高晶体管对电压的耐受能力，降低表面电场强度的最大值，从而可以降低晶体管在关断状态下的漏电电流值。

【附图说明】

附图1为本发明所提供的具有轻掺杂漏极的晶体管的制造方法的具体实施方式的工艺流程图；

附图2至附图6为本发明所提供的具有轻掺杂漏极的晶体管的制造方法的具体实施方式的实施步骤示意图。

【具体实施方式】

下面结合附图对本发明所提供的具有轻掺杂漏极的晶体管的制造方法做详细的说明。

附图1为本发明所提供的具有轻掺杂漏极的晶体管的制造方法的具体实施方式的工艺流程图。在本具体实施方式中，所述之晶体管为MOSFET。步骤S10，提供半导体衬底，所述半导体衬底表面具有栅堆叠结构；步骤S11，在半导体衬底表面制作注入阻挡层，界定预形成轻掺杂漏极区域的位置；步骤S12，将第一掺杂离子注入半导体衬底中，形成轻掺杂漏极区域；步骤S13，在栅堆叠结构侧面制作侧墙；步骤S14，将第二掺杂离子注入半导体衬底中的轻掺杂漏极区域；步骤S15，对半导体衬底进行退火处理。

所述半导体衬底可以为P型或者N型单晶硅衬底。第一与第二掺杂离子具有相同的、与半导体衬底相反的导电类型。当半导体衬底为P型时，第一与第二掺杂离子同为N型，例如砷离子、磷离子等；当半导体衬底为N型时，第一与第二掺杂离子为P型，例如铟离子、硼离子、氟化硼离子等。第一掺杂离子与第二掺杂离子可以为相同或者不同的离子。第一掺杂离子的注入能量大于第二掺杂离子的注入能量，第二掺杂离子的注入剂量大于第一掺杂离子的注入剂量。

附图2至附图6为本发明所提供的具有轻掺杂漏极的晶体管的制造方法的具体实施方式的实施步骤示意图。

附图2所示，参考步骤S10，提供半导体衬底100，所述半导体衬底100表面具有栅堆叠结构。在本具体实施方式中，所述半导体衬底100为单晶硅衬底，可以是P型单晶硅衬底或者N型单晶硅衬底。如图所示，在半导体衬底100的表面上已经制作了栅堆叠结构101。在实际应用中，所述半导体衬底100可以是半导体领域技术人员熟知的各种半导体材料，包括多晶结构的硅、绝缘体上硅(SOI)等。

附图3所示，参考步骤S11，在半导体衬底100表面制作注入阻挡层102，界定预形成轻掺杂漏极区域的位置。阻挡层102将需要注入的区域暴露出来，暴露的区域即为漏极中需要实施轻掺杂的区域。栅堆叠结构101在此也起到阻挡注入的作用。在半导体衬底100表面不需要进行离子注入的位置制作阻挡层102，可以在离子注入过程中起到阻挡注入离子的作用。常见的阻挡层材料为二氧化硅、氮化硅或者氮氧化硅。可以采用化学沉积、物理沉积、热氧化等方法在半导体衬底100的表面生长阻挡层，并在阻挡层中制作图形以界定漏极中实施轻掺杂的区域。图形制作可以采用本领域内技术人员所公知的光刻工艺或者电子束曝光工艺等。

附图4所示，参考步骤S12，将第一掺杂离子注入半导体衬底100中，形成轻掺杂漏极区域103。

当半导体衬底100为P型单晶硅衬底时，所述第一掺杂离子为砷离子。砷离子的注入能量为0.5keV至5.0keV，注入剂量为1×10¹⁴cm^-2～1×10¹⁵cm^-2。

当半导体衬底100为N型单晶硅衬底时，所述第一掺杂离子可以为铟或者氟化硼(BF₂)。当所述第一掺杂离子为铟时，注入能量为20keV至80keV，注入剂量为5×10¹⁴cm^-2～1×10¹⁵cm^-2；当所述第二掺杂离子为氟化硼时，注入能量为0.3keV至3keV，注入剂量为6×10¹²cm^-2～1×10¹⁴cm^-2。

附图5所示，参考步骤S13，在栅堆叠结构101侧面制作侧墙104。所述侧墙103可以控制第二掺杂离子注入衬底时的注入区域。使第一掺杂离子和第二掺杂离子在衬底中形成具有梯度的分布形态。如附图5中所示，所述侧墙104的厚度d是指侧墙104从栅堆叠结构101的侧面向外延伸的距离。所述侧墙104的厚度d为2nm至10nm。

附图6所示，将第二掺杂离子注入半导体衬底100中的轻掺杂漏极区域103。

当所述半导体衬底100为P型单晶硅衬底、所述第一掺杂离子为砷时，所述第二掺杂离子可以为砷或者磷。当所述第二掺杂离子为砷时，其注入能量为1keV至10keV，注入剂量为6×10¹²cm^-2～2×10¹⁴cm^-2；当所述第二掺杂离子为磷时，其注入能量为1keV至8keV，注入剂量为6×10¹²cm^-2～1×10¹⁴cm^-2。

当半导体衬底100为N型单晶硅衬底、所述第一掺杂离子为铟时，所述第二掺杂离子可以为硼或者氟化硼。当所述第二掺杂离子为硼时，其注入能量为0.3keV至3keV，注入剂量为6×10¹²cm^-2～1×10¹⁴cm^-2；当所述第二掺杂离子为氟化硼时，注入能量为2keV至15keV，注入剂量为1×10¹³cm^-2～1×10¹⁵cm^-2。

当半导体衬底100为N型单晶硅衬底、所述第一掺杂离子为氟化硼时，所述第二掺杂离子为硼，其注入能量为0.3keV至3keV，注入剂量为6×10¹²cm^-2～1×10¹⁴cm^-2。

第一掺杂离子的注入能量大于第二掺杂离子的注入能量，可以保证第二次注入的离子不会影响第一次注入离子与半导体衬底之间的界面状态，因此是一种较佳的技术方案；并且，第二掺杂离子的注入剂量大于第一掺杂离子的注入剂量，可以保证轻掺杂漏区域掺杂浓度的梯度分布更为明显，因此是一种较佳的技术方案。

第二掺杂离子由于受到侧墙104的阻挡，注入到半导体衬底100内部形成的二次掺杂区域105小于第一掺杂离子注入半导体衬底100内的轻掺杂漏极区域103。如附图6所示，在靠近栅堆叠结构101一侧由于有侧墙104的阻挡，因此第二掺杂离子并不能注入到靠近栅堆叠结构101一侧的半导体衬底100中。因此，对于采用本具体实施方式中的双注入技术形成的轻掺杂漏结构，掺杂离子在半导体衬底100中形成梯度分布。由此造成了半导体衬底100表面的掺杂浓度的分布也是具有梯度的，靠近栅堆叠结构101一侧的掺杂浓度较低，远离栅堆叠结构101一侧的掺杂浓度较高。上述半导体衬底100表面掺杂浓度的梯度分布可以引起表面电场的再分布。

由半导体物理的相关知识可知，对于晶体管来说，处于关断状态时，源极和漏极之间的半导体衬底表面电场分布与掺杂浓度的分布是密切相关的。掺杂浓度较高的位置，电场的强度也相对较强。电场的集中分布容易引起晶体管的耐受电压的能力降低、漏电电流增大，严重时甚至可以在电场强度最大的地方产生击穿。半导体衬底表面掺杂浓度的梯度分布进一步引起表面电场呈梯度分布，使表面电场的分布变得相对平缓，提高晶体管对电压的耐受能力，降低表面电场强度的最大值，从而可以降低晶体管在关断状态下的漏电电流值。

参考步骤S15，对半导体衬底进行退火处理。所述退火包括脉冲退火或者快速热退火。采用快速热退火的方法，温度为950℃～1050℃，退火时间为30秒～300秒；采用脉冲退火工艺，脉冲退火的脉冲次数为120次～250次，每次的退火时间不超过1秒，温度为1000℃～1050℃。

上述步骤实施完毕后，还要实施其它步骤，包括形成源、漏极注入侧墙，源、漏极离子注入、源、漏极退火等本领域内技术人员所公知的制作晶体管的技术，得到具有轻掺杂漏极的晶体管。

下面给出本发明所述具有轻掺杂漏极的晶体管的制造方法的实施例。

实施例一：

第一步，提供P型单晶硅衬底，衬底表面有栅堆叠结构；

第二步，在P型单晶硅衬底的表面制作二氧化硅注入阻挡层，用以界定实施轻掺杂的区域；

第三步，将砷离子注入P型单晶硅衬底中由二氧化硅阻挡层界定的实施轻掺杂的区域，砷离子的注入能量为3keV，注入剂量为5×10¹⁴cm^-2；

第四步，在栅堆叠结构侧面制作侧墙，侧墙的厚度为5nm；

第五步，将磷离子注入P型单晶硅衬底中由二氧化硅阻挡层界定的实施轻掺杂的区域，磷离子的注入能量为5keV，注入剂量为1×10¹³cm^-2；

第六步，对半导体衬底进行退火处理，采用快速热退火的方法，温度为1000℃，退火时间为150秒。

实施例二：

第一步，提供N型单晶硅衬底，衬底表面有栅堆叠结构；

第二步，在N型单晶硅衬底的表面制作二氧化硅注入阻挡层，用以界定实施轻掺杂的区域；

第三步，将铟离子注入P型单晶硅衬底中由二氧化硅阻挡层界定的实施轻掺杂的区域，铟离子的注入能量为50keV，注入剂量为8×10¹⁴cm^-2；

第四步，在栅堆叠结构侧面制作侧墙，侧墙的厚度为5nm；

第五步，将硼离子注入P型单晶硅衬底中由二氧化硅阻挡层界定的实施轻掺杂的区域，硼离子的1keV，注入剂量为1×10¹³cm^-2；

第六步，对半导体衬底进行退火处理，采用快速热退火的方法，温度为1000℃，退火时间为150秒。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (22)

1.一种具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，包括如下步骤：

提供半导体衬底，所述半导体衬底表面具有栅堆叠结构；

在半导体衬底表面制作注入阻挡层，界定预形成轻掺杂漏极区域的位置；

将第一掺杂离子注入半导体衬底中，形成轻掺杂漏极区域；

在栅堆叠结构侧面制作侧墙；

将第二掺杂离子注入半导体衬底中的轻掺杂漏极区域；

对半导体衬底进行退火处理。

2.根据权利要求1所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述第一掺杂离子的注入能量大于第二掺杂离子的注入能量。

3.根据权利要求1所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述第二掺杂离子的注入剂量大于第一掺杂离子的注入剂量。

4.根据权利要求1所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述半导体衬底为P型单晶硅衬底。

5.根据权利要求4所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述第一掺杂离子为砷离子。

6.根据权利要求5所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述砷离子的注入能量为0.5keV至5.0keV，注入剂量为1×10¹⁴cm^-2～1×10¹⁵cm^-2。

7.根据权利要求5所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述第二掺杂离子为砷离子。

8.根据权利要求7所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述砷离子的注入能量为1keV至10keV，注入剂量为6×10¹²cm^-2～2×10¹⁴cm^-2。

9.根据权利要求4所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述第二掺杂离子为磷离子。

10.根据权利要求9所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述磷离子的注入能量为1keV至8keV，注入剂量为6×10¹²cm^-2～1×10¹⁴cm^-2。

11.根据权利要求1所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述半导体衬底为N型单晶硅衬底。

12.根据权利要求11所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述第一掺杂离子为铟离子。

13.根据权利要求12所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述铟离子的注入能量为20keV至80keV，注入剂量为5×10¹⁴cm^-2～1×10¹⁵cm^-2。

14.根据权利要求12所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述第二掺杂离子为氟化硼离子。

15.根据权利要求14所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述氟化硼离子的注入能量为2keV至15keV，注入剂量为1×10¹³cm^-2～1×10¹⁵cm^-2。

16.根据权利要求12所述的具有轻掺杂漏极区域的晶体管的制造方法，其特征在于，所述第二掺杂离子为硼离子。

17.根据权利要求16所述的具有轻掺杂漏极的晶体管的制造方法，其特征在于，所述硼离子的注入能量为0.3keV至3keV，注入剂量为6×10¹²cm^-2～1×10¹⁴cm^-2。

18.根据权利要求11所述的具有轻掺杂漏极的晶体管的制造方法，其特征在于，所述第一掺杂离子为氟化硼离子。

19.根据权利要求18所述的具有轻掺杂漏极的晶体管的制造方法，其特征在于，所述氟化硼离子的注入能量为2keV至15keV，注入剂量为1×10¹³cm^-2～1×10¹⁵cm^-2。

20.根据权利要求18所述的具有轻掺杂漏极的晶体管的制造方法，其特征在于，所述第二掺杂离子为硼离子。

21.根据权利要求20所述的具有轻掺杂漏极的晶体管的制造方法，其特征在于，所述硼离子的注入能量为0.3keV至3keV，注入剂量为6×10¹²cm^-2～1×10¹⁴cm^-2。

22.根据权利要求1所述的具有轻掺杂漏极的晶体管的制造方法，其特征在于，所述侧墙的厚度为2nm至10nm。

Images