CN103746045B - 抑制p型特高阻硅单晶材料表面高温反型的方法 - Google Patents

抑制p型特高阻硅单晶材料表面高温反型的方法 Download PDF

Info

Publication number
CN103746045B
CN103746045B CN201410046927.9A CN201410046927A CN103746045B CN 103746045 B CN103746045 B CN 103746045B CN 201410046927 A CN201410046927 A CN 201410046927A CN 103746045 B CN103746045 B CN 103746045B
Authority
CN
China
Prior art keywords
type
ion implantation
boron ion
single crystal
crystal material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410046927.9A
Other languages
English (en)
Other versions
CN103746045A (zh
Inventor
黄烈云
向勇军
王昊璇
李睿智
许宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 44 Research Institute
Original Assignee
CETC 44 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 44 Research Institute filed Critical CETC 44 Research Institute
Priority to CN201410046927.9A priority Critical patent/CN103746045B/zh
Publication of CN103746045A publication Critical patent/CN103746045A/zh
Application granted granted Critical
Publication of CN103746045B publication Critical patent/CN103746045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

一种抑制P型特高阻硅单晶材料表面高温反型的方法，其创新在于：1）采用高温栅氧化工艺，在P型特高阻硅单晶材料表面的待处理区域上生长一定厚度的二氧化硅薄膜，所述二氧化硅薄膜即形成硼离子注入阻挡层；2）采用硼离子注入工艺，对P型特高阻硅单晶材料表面覆盖有硼离子注入阻挡层的区域进行浅结掺杂处理；3）采用二氧化硅腐蚀液将硼离子注入阻挡层腐蚀掉，处理完成。本发明的有益技术效果是：可提高P型特高阻硅单晶材料发生反型的难度，抑制高温热氧化工艺对P型特高阻硅单晶材料造成的反型效果。

Description

抑制P型特高阻硅单晶材料表面高温反型的方法
技术领域
本发明涉及一种半导体制作工艺，尤其涉及一种抑制P型特高阻硅单晶材料表面高温反型的方法。
背景技术
当P型硅表面加正电压或其表面存在较多界面态时，P型硅表面处的能带相对于体内将向下弯曲，P型硅表面处费米能级位置高于禁带中央能量Ei，这就使P型硅表面处电子浓度超过空穴浓度，P型硅表面就会发生反型，从而形成与半导体衬底导电类型相反的一N型层（即反型层）。
半导体材料的反型主要发生在近表面，反型与表面杂质浓度、表面电荷密度有关。反型状态是以表面处少数载流子浓度ns是否超过体内多数载流子浓度pp0为标志来定，当ns≥pp0时，P型材料发生反型。根据理论分析，可知P型材料表面发生反型的条件为：
由上式可知，衬底杂质浓度NA越高，要达到强反型所需的表面势Vs就越大，即造成反型所需的氧化层电荷密度越大，因此在相同的工艺条件和表面势下，NA越高则越不易达到反型。
在P型特高阻硅PIN光电探测器工艺制作过程中，作为衬底材料的P型高阻硅单晶材料的杂质浓度较小，材料表面易发生反型，尤其是在高温热氧化工艺（即钝化层制作）中，即使严格控制氧化层的质量，尽量减少Si-SiO2系统中的能量状态，但氧化层及Si-SiO2系统存在大量的正电荷，将感应硅表面负电荷积累，很容易发生反型，导致P型特高阻硅PIN光电探测器击穿特性不稳定，暗电流漂移。
发明内容
针对背景技术中的问题，本发明提出了一种抑制P型特高阻硅单晶材料表面高温反型的方法，其处理步骤为：1）采用高温栅氧化工艺，在P型特高阻硅单晶材料表面的待处理区域上生长一定厚度的二氧化硅薄膜，所述二氧化硅薄膜即形成硼离子注入阻挡层；硼离子注入阻挡层可以对硼离子的注入起到阻挡作用，从而实现硼离子的浅结掺杂和梯度分布；
2）采用硼离子注入工艺，对P型特高阻硅单晶材料表面覆盖有硼离子注入阻挡层的区域进行浅结掺杂处理；
3）采用二氧化硅腐蚀液将硼离子注入阻挡层腐蚀掉，处理完成。
P型特高阻硅单晶材料表面经过前述工艺处理后，就能获得较高浓度的硼杂质梯度分布，提高P型特高阻硅单晶材料发生反型时所需要的表面势，对反型起到抑制作用。
优选地，所述P型特高阻硅单晶材料的电阻率大于或等于8000Ω·cm，厚度为550μm±20μm。
优选地，步骤1）中，高温栅氧化工艺的氧化工艺温度为1200℃±1℃，硼离子注入阻挡层厚度为40nm~120nm。
优选地，步骤2）中，硼离子注入工艺的剂量为1014/cm2~1016/cm2，能量为100keV~140keV，掺杂结深为0.5μm~1.2μm。
基于前述方案，本发明还提出了一种P型特高阻硅PIN光电探测器的制作方法，包括：A）制备硅衬底、B）钝化层制作、C）有源区制作、D）背面减薄、E）背面掺杂、F）金属化制作、G）后续工艺制作；所述硅衬底为P型特高阻硅单晶材料；所述步骤A）、B）、C）、D）、E）、F）、G），均为现有技术中制作P型特高阻硅PIN光电探测器的常规工艺，本发明的独创之处在于：在步骤A）的操作完成后，先按如下工艺对硅衬底表面的待处理区域进行反型抑制处理，然后再进行步骤B）的操作：
1）采用高温栅氧化工艺，在P型特高阻硅单晶材料表面的待处理区域上生长一定厚度的二氧化硅薄膜，所述二氧化硅薄膜即形成硼离子注入阻挡层；
2）采用硼离子注入工艺，对P型特高阻硅单晶材料表面覆盖有硼离子注入阻挡层的区域进行浅结掺杂处理；
3）采用二氧化硅腐蚀液将硼离子注入阻挡层腐蚀掉；经过前述处理后，P型特高阻硅单晶材料表面的待处理区域形成工艺操作区。
优选地，所述P型特高阻硅单晶材料的电阻率大于或等于8000Ω·cm，厚度为550μm±20μm。
优选地，步骤1）中，高温栅氧化工艺的氧化工艺温度为1200℃±1℃，硼离子注入阻挡层厚度为40nm~120nm。
优选地，步骤2）中，硼离子注入工艺的剂量为1014/cm2~1016/cm2，能量为100keV~140keV，掺杂结深为0.5μm~1.2μm。
优选地，所述步骤B）包括：采用高温氧化工艺，在工艺操作区表面生长二氧化硅薄膜，此二氧化硅薄膜形成钝化层，工艺温度1200℃±1℃，钝化层厚度：300nm~500nm；所述步骤E）包括：采用高温硼扩散工艺进行背面高浓度掺杂，掺杂浓度为1×1018/cm3~5×1020/cm3，结深为0.5μm~2.0μm。
本发明的有益技术效果是：可提高P型特高阻硅单晶材料发生反型的难度，抑制高温热氧化工艺对P型特高阻硅单晶材料造成的反型效果。
附图说明
图1、反型抑制处理的原理示意图；
图2、现有技术在制作P型特高阻硅PIN光电探测器时的工艺流程图；
图3、采用本发明方案制作P型特高阻硅PIN光电探测器时的工艺流程图，图中阻挡层制作即对应步骤1），浅结掺杂处理即对应步骤2），阻挡层腐蚀即对应步骤3）；
图中各个标记所对应的名称为：P型特高阻硅单晶材料3、硼离子注入阻挡层4、浅结掺杂处理后在P型特高阻硅单晶材料表面形成的掺杂区5。
具体实施方式
一种抑制P型特高阻硅单晶材料表面高温反型的方法，其步骤为：1）采用高温栅氧化工艺，在P型特高阻硅单晶材料3表面的待处理区域上生长一定厚度的二氧化硅薄膜，所述二氧化硅薄膜即形成硼离子注入阻挡层4；
2）采用硼离子注入工艺，对P型特高阻硅单晶材料3表面覆盖有硼离子注入阻挡层4的区域进行浅结掺杂处理；
3）采用二氧化硅腐蚀液将硼离子注入阻挡层4腐蚀掉，处理完成。
进一步地，所述P型特高阻硅单晶材料3的电阻率大于或等于8000Ω·cm，厚度为550μm±20μm。
进一步地，步骤1）中，高温栅氧化工艺的氧化工艺温度为1200℃±1℃，硼离子注入阻挡层4厚度为40nm~120nm。
进一步地，步骤2）中，硼离子注入工艺的剂量为1014/cm2~1016/cm2，能量为100keV~140keV，掺杂结深为0.5μm~1.2μm。
一种P型特高阻硅PIN光电探测器的制作方法，包括：A）制备硅衬底、B）钝化层制作、C）有源区制作（包括光刻、磷扩散、增透膜制作等半导体制造工艺）、D）背面减薄（即采用机械研磨工艺将晶圆减薄至所需的厚度）、E）背面掺杂、F）金属化制作（采用电子束蒸发工艺和光刻工艺制作钛/铝双层金属电极）、G）后续工艺制作（包括划片、烧结、压焊、封装、测试等工序）；所述硅衬底为P型特高阻硅单晶材料3；其创新在于：在步骤A）的操作完成后，先按如下工艺对硅衬底表面的待处理区域进行反型抑制处理，然后再进行步骤B）的操作：
1）采用高温栅氧化工艺，在P型特高阻硅单晶材料3表面的待处理区域上生长一定厚度的二氧化硅薄膜，所述二氧化硅薄膜即形成硼离子注入阻挡层4；
2）采用硼离子注入工艺，对P型特高阻硅单晶材料3表面覆盖有硼离子注入阻挡层4的区域进行浅结掺杂处理；
3）采用二氧化硅腐蚀液将硼离子注入阻挡层4腐蚀掉；经过前述处理后，P型特高阻硅单晶材料3表面的待处理区域形成工艺操作区。
进一步地，所述P型特高阻硅单晶材料3的电阻率大于或等于8000Ω·cm，厚度为550μm±20μm。
进一步地，步骤1）中，高温栅氧化工艺的氧化工艺温度为1200℃±1℃，硼离子注入阻挡层4厚度为40nm~120nm。
进一步地，步骤2）中，硼离子注入工艺的剂量为1014/cm2~1016/cm2，能量为100keV~140keV，掺杂结深为0.5μm~1.2μm。
进一步地，所述步骤B）包括：采用高温氧化工艺，在工艺操作区表面生长二氧化硅薄膜，此二氧化硅薄膜形成钝化层，工艺温度1200℃±1℃，钝化层厚度：300nm~500nm；所述步骤E）包括：采用高温硼扩散工艺进行背面高浓度掺杂，掺杂浓度为1×1018/cm3~5×1020/cm3，结深为0.5μm~2.0μm。

Claims (7)

1.一种抑制P型特高阻硅单晶材料表面高温反型的方法，其特征在于：1）采用高温栅氧化工艺，在P型特高阻硅单晶材料（3）表面的待处理区域上生长一定厚度的二氧化硅薄膜，所述二氧化硅薄膜即形成硼离子注入阻挡层（4）；
2）采用硼离子注入工艺，对P型特高阻硅单晶材料（3）表面覆盖有硼离子注入阻挡层（4）的区域进行浅结掺杂处理；
3）采用二氧化硅腐蚀液将硼离子注入阻挡层（4）腐蚀掉，处理完成；
所述P型特高阻硅单晶材料（3）的电阻率大于或等于8000Ω·cm，厚度为550μm±20μm。
2.根据权利要求1所述的抑制P型特高阻硅单晶材料表面高温反型的方法，其特征在于：步骤1）中，高温栅氧化工艺的氧化工艺温度为1200℃±1℃，硼离子注入阻挡层（4）厚度为40nm~120nm。
3.根据权利要求1所述的抑制P型特高阻硅单晶材料表面高温反型的方法，其特征在于：步骤2）中，硼离子注入工艺的剂量为1014/cm2~1016/cm2，能量为100keV~140keV，掺杂结深为0.5μm~1.2μm。
4.一种P型特高阻硅PIN光电探测器的制作方法，包括：A）制备硅衬底、B）钝化层制作、C）有源区制作、D）背面减薄、E）背面掺杂、F）金属化制作、G）后续工艺制作；所述硅衬底为P型特高阻硅单晶材料（3）；
其特征在于：在步骤A）的操作完成后，先按如下工艺对硅衬底表面的待处理区域进行反型抑制处理，然后再进行步骤B）的操作：
1）采用高温栅氧化工艺，在P型特高阻硅单晶材料（3）表面的待处理区域上生长一定厚度的二氧化硅薄膜，所述二氧化硅薄膜即形成硼离子注入阻挡层（4）；
2）采用硼离子注入工艺，对P型特高阻硅单晶材料（3）表面覆盖有硼离子注入阻挡层（4）的区域进行浅结掺杂处理；
3）采用二氧化硅腐蚀液将硼离子注入阻挡层（4）腐蚀掉；经过前述处理后，P型特高阻硅单晶材料（3）表面的待处理区域形成工艺操作区；
所述P型特高阻硅单晶材料（3）的电阻率大于或等于8000Ω·cm，厚度为550μm±20μm。
5.根据权利要求4所述的P型特高阻硅PIN光电探测器的制作方法，其特征在于：步骤1）中，高温栅氧化工艺的氧化工艺温度为1200℃±1℃，硼离子注入阻挡层（4）厚度为40nm~120nm。
6.根据权利要求4所述的P型特高阻硅PIN光电探测器的制作方法，其特征在于：步骤2）中，硼离子注入工艺的剂量为1014/cm2~1016/cm2，能量为100keV~140keV，掺杂结深为0.5μm~1.2μm。
7.根据权利要求4所述的P型特高阻硅PIN光电探测器的制作方法，其特征在于：所述步骤B）包括：采用高温氧化工艺，在工艺操作区表面生长二氧化硅薄膜，此二氧化硅薄膜形成钝化层，工艺温度1200℃±1℃，钝化层厚度：300nm~500nm；
所述步骤E）包括：采用高温硼扩散工艺进行背面高浓度掺杂，掺杂浓度为1×1018/cm3~5×1020/cm3，结深为0.5μm~2.0μm。
CN201410046927.9A 2014-02-10 2014-02-10 抑制p型特高阻硅单晶材料表面高温反型的方法 Active CN103746045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410046927.9A CN103746045B (zh) 2014-02-10 2014-02-10 抑制p型特高阻硅单晶材料表面高温反型的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410046927.9A CN103746045B (zh) 2014-02-10 2014-02-10 抑制p型特高阻硅单晶材料表面高温反型的方法

Publications (2)

Publication Number Publication Date
CN103746045A CN103746045A (zh) 2014-04-23
CN103746045B true CN103746045B (zh) 2016-04-13

Family

ID=50503052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410046927.9A Active CN103746045B (zh) 2014-02-10 2014-02-10 抑制p型特高阻硅单晶材料表面高温反型的方法

Country Status (1)

Country Link
CN (1) CN103746045B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567317A (zh) * 2008-04-25 2009-10-28 中芯国际集成电路制造(上海)有限公司 具有轻掺杂漏极的晶体管的制造方法
CN102544083A (zh) * 2010-12-10 2012-07-04 比亚迪股份有限公司 一种mos型功率器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111241A (en) * 1980-02-01 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device
JP5070935B2 (ja) * 2007-05-24 2012-11-14 株式会社デンソー 炭化珪素半導体装置の製造方法
CN100555635C (zh) * 2008-04-11 2009-10-28 苏州硅能半导体科技股份有限公司 一种功率沟槽式mos场效应管及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567317A (zh) * 2008-04-25 2009-10-28 中芯国际集成电路制造(上海)有限公司 具有轻掺杂漏极的晶体管的制造方法
CN102544083A (zh) * 2010-12-10 2012-07-04 比亚迪股份有限公司 一种mos型功率器件及其制造方法

Also Published As

Publication number Publication date
CN103746045A (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
US9620615B2 (en) IGBT manufacturing method
US9543289B2 (en) Manufacturing method of semiconductor device
US10192974B2 (en) Method for forming a semiconductor device and a semiconductor substrate
US9443926B2 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
KR20140036406A (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
CN103915334B (zh) 双层多晶硅双极型晶体管的制造方法
EP3016144B1 (en) Manufacturing method of a field-stop reverse conducting insulated gate bipolar transistor
CN104838504A (zh) 半导体装置的制造方法
CN104681433A (zh) 一种fs-igbt的制备方法
JP5565134B2 (ja) 半導体装置の製造方法
KR100928204B1 (ko) 실리콘 에피층을 이용한 ｃｍｏｓ 기반의 평판형 애벌란시포토다이오드 및 그 제조 방법
US8889535B2 (en) Semiconductor device and method for fabricating semiconductor buried layer
JP5011656B2 (ja) 半導体装置の製造方法
JP2015142079A (ja) 光電変換装置
CN103746045B (zh) 抑制p型特高阻硅单晶材料表面高温反型的方法
US9236433B2 (en) Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer
CN108231886B (zh) 制造半导体器件的方法以及半导体器件
US9911808B2 (en) Method for forming a semiconductor device and a semiconductor device
US20200119173A1 (en) Advanced field stop thyristor structure and manufacture methods
JP4048856B2 (ja) 半導体装置の製造方法
JP2017092283A (ja) 半導体装置およびその製造方法
CN103943471A (zh) 外延层形成方法及半导体结构
CN103426905A (zh) 半导体结构、具有其的半导体器件和用于制造其的方法
JP2013026335A (ja) 半導体素子の製造方法、ｅｓｄ保護素子の製造方法
US20210111248A1 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant