CN103681278B - 一种pmos源漏的形成方法 - Google Patents

一种pmos源漏的形成方法 Download PDF

Info

Publication number
CN103681278B
CN103681278B CN201210356135.2A CN201210356135A CN103681278B CN 103681278 B CN103681278 B CN 103681278B CN 201210356135 A CN201210356135 A CN 201210356135A CN 103681278 B CN103681278 B CN 103681278B
Authority
CN
China
Prior art keywords
epitaxy
epitaxial film
source
drain
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210356135.2A
Other languages
English (en)
Other versions
CN103681278A (zh
Inventor
金兰
涂火金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210356135.2A priority Critical patent/CN103681278B/zh
Publication of CN103681278A publication Critical patent/CN103681278A/zh
Application granted granted Critical
Publication of CN103681278B publication Critical patent/CN103681278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/203—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using physical deposition, e.g. vacuum deposition, sputtering
    • H01L21/2033—Epitaxial deposition of elements of Group IV of the Periodic System, e.g. Si, Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping

Abstract

本发明涉及一种PMOS源漏的形成方法，包括：提供半导体衬底，至少包含栅极结构；在所述栅极两侧形成凹槽并在所述凹槽中外延生长SiGeB层，其特征在于，在外延生长SiGe的同时原位掺杂B，以在所述凹槽中外延生长所述SiGeB层，具体包括以下步骤：1）通入B2H6气体，控制气流量由B1增加到B2，时间为T1；2）将B2H6气体流量由B2增加到B3，时间为T2；3）调节通入B2H6气体的流量由B3降到0，时间为T3，其中所述T2>T3；所述SiGeB层即为PMOS中B掺杂的源漏。本发明所述方法可以跳过单独的离子注入过程，从而使沟道区域的应力得以保持使制备得到的器件具有更好的性能。

Description

一种PMOS源漏的形成方法
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种PMOS源漏的形成方法。
背景技术
随着半导体技术的不断发展，半导体器件的制备趋于微型化，目前已经发展到纳米级别，同时常规器件的制备工艺逐渐成熟。目前制备PMOS的方法往往包括以下常规步骤：首先是提供半导体衬底，然后在所述半导体衬底上形成双阱、浅沟槽隔离以及多晶硅栅极结构，随着栅的宽度不断减小，栅结构下的沟道长度也不断的减小，为了有效的防止短沟道效应，在集成电路制造工艺中引入了轻掺杂漏工艺（LDD），然后进行源漏注入，在源漏注入前为了防止大剂量的源漏注入过于接近沟道从而导致沟道过短甚至源漏连通，在PMOS的LDD注入之后要在多晶硅栅的两侧形成侧墙，在源漏注入后还可以进一步包括退火等步骤。
为了获得更好的性能在制备PMOS过程中，通常在PMOS的源漏区进行外延SiGe以对衬底的沟道处施加压应力，然后外延SiGe后进行离子注入以获得较高的掺杂浓度，在该过程中通常选用高能量、低剂量的B（Boron）在对其源漏进行掺杂，以形成掺杂拖尾（dopingtail）轮廓，来降低交界处的漏电，但是在PMOS的SiGe的源漏进行离子注入后通常会导致器件在退火后产生应变弛豫，而应变弛豫将直接导致器件性能的降低。
因此，为了降低离子注入时造成的源漏弛豫，尽可能的跳过源漏注入步骤，但是所述交界处图案的控制成为挑战，需要对目前PMOS中源漏注入方法进行改进，以解决现有技术中存在的各种问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决上述问题，本发明提供了一种PMOS源漏的形成方法，包括：
提供半导体衬底，至少包含栅极结构；
在所述栅极两侧形成凹槽并在所述凹槽中外延生长SiGeB层，其特征在于，
在外延生长SiGe的同时原位掺杂B，以在所述凹槽中外延生长所述SiGeB层，具体包括以下步骤：
1）通入B2H6气体，控制气流量由B1增加到B2，时间为T1；
2）将B2H6气体流量由B2增加到B3，时间为T2；
3）调节通入B2H6气体的流量由B3降到0，时间为T3，其中所述T2>T3；
所述SiGeB层即为PMOS中B掺杂的源漏。
作为优选，所述T1=T2+T3。
作为优选，所述方法还包括在形成所述源漏后执行一退火步骤。
作为优选，所述外延生长SiGe的温度为450-700℃。
作为优选，所述外延生长SiGe中Ge的含量为15-55%。
作为优选，所述外延生长SiGeB中B的峰值浓度为5E+19~1E+21原子/cm3。
作为优选，所述步骤1）中所形成的外延层的厚度为10-30nm。
作为优选，在所述步骤1）中沉积的外延层中B的浓度为1E+18-1~5E+19原子/cm3。
作为优选，所述步骤2）中所形成的外延层的厚度为30-100nm。
作为优选，在所述步骤2）中沉积的外延层中B的浓度为1~5E+19-1E+20~1E+21原子/cm3。
作为优选，所述步骤3）中所形成的外延层的厚度为5-10nm。
作为优选，在所述步骤3）中沉积的外延层中B的浓度为1E+20~1E+21原子/cm3-0原子/cm3。
作为优选，所述方法不执行用于形成源漏的离子注入步骤。
本发明提供了一种通过多个步骤对PMOS的源漏区进行自由原位掺杂的方法，所述方法通过将B掺杂分为3个步骤，在外延生长SiGe时通入B2H6气体，外延的同时实现B的掺杂，实现了更加自由的原位源漏掺杂，并延长起始气体浓度较小时的通气时间，可以使B掺杂后获得更为平坦的掺杂拖尾（dopingtail）轮廓，还可以通过控制后面两个步骤中的时间T2和T3，来控制外延层中B掺杂（dopingtail）轮廓，进而降低结漏电（junctionleakage），通过上述方法可以跳过单独的离子注入过程，从而使沟道区域的应力得以保持使制备得到的器件具有更好的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为本发明中所述方法中时间与气体流量关系示意图；
图2为本发明所制备得到的外延层过程以及B掺杂分布示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明PMOS源漏的形成方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
首先提供半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。在本发明中优选绝缘体上硅（SOI），所述绝缘体上硅（SOI）从下往上依次为支撑衬底、氧化物绝缘层以及半导体材料层，但并不局限于上述示例。
在所述半导体衬底中形成隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底中还形成有各种阱(well)结构及衬底表面的沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度。
在所述衬底上形成栅极结构，在所述衬底上形成栅极介电层，所述栅极介电层可以是氧化硅(SiO2)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的栅极介质层。然后沉积栅极材料层，包含半导体材料的多层结构，例如硅、锗、金属或其组合。对所述栅极介质层以及栅极材料层进行蚀刻形成栅极结构。
形成栅极结构后在栅极的两侧形成间隙壁，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
其中上述浅沟槽以及栅极结构、离子注入等均是示例性的，并非局限于该实施方式，本领域技术人员可以根据制备器件的需要选择本领域常用的其他方法或者在该衬底中形成其他有源器件。
形成所述间隙壁后蚀刻所述栅极的两侧形成凹槽，在本发明中优选形成“∑”形凹槽，然后在所述的凹槽中外延生在SiGeB，在外延生长SiGe的同时进行原位掺杂B，作为优选，所述外延生长SiGe的温度为450-700℃，所述外延生长SiGeB中Ge的含量为15-55%，外延生长得到的SiGeB中B的峰值浓度为E+19~1E+21原子/cm3。
本发明所述的掺杂方法为原位多步掺杂B，以降低现有技术中源漏掺杂、退火后造成的弛豫现象，具体地，在所述“∑”形凹槽中外延生长SiGe的同时通入B2H6气体，通气过程分为3个步骤：
（1）首先通入B2H6气体，通气的起始流量为B1，然后逐渐增加气体流量至B2，所述通气时间为T1；
在该步骤中由于起始通气量较小，该过程中沉积掺杂量也小，因此需要延长通气时间T1，如图1中t1-t2段所示，在该步骤中沉积形成的外延层的厚度为10-30nm，如图2中t1-t2段所示，具体地，在该步骤中所述外延生长SiGe中B的梯度浓度为1E+18--1~5E+19原子/cm3。在本发明中气体流量以及温度等实验条件，在不做其他说明的情况下，所述增加均指正增加，变大，在下面的描述中均参照该解释。
（2）在该步骤中将通入的B2H6气体的流量进一步提高，将气体流量由B2增加到B3，该过程的通气时间为T2，如图1中t2-t3段所示，其中所述B3>B2>B1，
在该步骤中所形成的外延层的厚度为30-100nm，如图2中t2-t3段所示，在所述厚度的外延层中B的掺杂梯度浓度为1~5E+19-1E+20～1E+21原子/cm3。
（3）继续通入气体，起始流量为B3，然后逐渐降低，将B2H6的气体流量由B3降到0，以形成B掺杂量的高斯分布（implantationguassprofile）,如图2所示；
具体地，在该步骤逐渐降低通入气体量至0，所述通气时间为T3，在该步骤中所形成的外延层的厚度为5-10nm，如图2中t3-t4段所示，该外延层中所述B的梯度浓度为1E+20～1E+21原子/cm3-0原子/cm3。
在本发明中需要严格控制所述后面两个步骤的时间T2和T3，所述两者时间之比决定了B掺杂图案（Borondopingprofile），其中所述T2>T3，得到呈高斯分布（implantationguassprofile）的掺杂曲线，以降低结漏电（junctionleakage），作为优选，在本发明中优选T1=T2+T3，在所述范围内可以进一步降低结漏电，提高器件的性能。
本发明提供了一种通过多个步骤对PMOS的源漏区进行自由原位掺杂的方法，所述方法通过将B掺杂分为3个步骤，在外延生长SiGe时通入B2H6气体，外延的同时实现B的掺杂，实现了更加自由的原位源漏掺杂，并延长起始气体浓度较小时的通气时间，可以使B掺杂后获得更为平坦的掺杂拖尾（dopingtail）轮廓，还可以通过控制后面两个步骤中的时间T2和T3，来控制外延层中B掺杂（dopingtail）轮廓，进而降低结漏电（junctionleakage），通过上述方法可以跳过单独的离子注入过程，从而使沟道区域的应力得以保持使制备得到的器件具有更好的性能。
在外延形成掺杂的源漏之后还可以进一步的包括热退火步骤，可以将硅片上的损害消除，少数载流子寿命以及迁移率会得到不同程度的恢复，掺杂杂质也会得到一定比例的激活，进一步可以提高器件效率。所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为900-1200℃，所述热退火步骤时间为1-180s。
作为进一步的优选，在本发明中可以选用快速热退火，具体地，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源（如卤灯、电弧灯、石墨加热）快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种PMOS源漏的形成方法，包括：
提供半导体衬底，至少包含栅极结构；
在所述栅极两侧形成凹槽并在所述凹槽中外延生长SiGeB层，其特征在于，
在外延生长SiGe的同时原位掺杂B，以在所述凹槽中外延生长所述SiGeB层，具体包括以下步骤：
1)通入B2H6气体，控制气流量由B1增加到B2，时间为T1；
2)将B2H6气体流量由B2增加到B3，时间为T2；
3)调节通入B2H6气体的流量由B3降到0，时间为T3，其中所述T2>T3，来控制外延层中B掺杂轮廓，进而降低结漏电；
所述SiGeB层即为PMOS中B掺杂的源漏。
2.根据权利要求1所述的方法，其特征在于，所述T1＝T2+T3。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括在形成所述源漏后执行一退火步骤。
4.根据权利要求1所述的方法，其特征在于，所述外延生长SiGe的温度为450-700℃。
5.根据权利要求1所述的方法，其特征在于，所述外延生长SiGe中Ge的含量为15-55％。
6.根据权利要求1所述的方法，其特征在于，所述外延生长SiGeB中B的峰值浓度为5E+19～1E+21原子/cm3。
7.根据权利要求1所述的方法，其特征在于，所述步骤1)中所形成的外延层的厚度为10-30nm。
8.根据权利要求1所述的方法，其特征在于，在所述步骤1)中沉积的外延层中B的浓度为1E+18-1～5E+19原子/cm3。
9.根据权利要求1所述的方法，其特征在于，所述步骤2)中所形成的外延层的厚度为30-100nm。
10.根据权利要求1所述的方法，其特征在于，在所述步骤2)中沉积的外延层中B的浓度为1～5E+19-1E+20～1E+21原子/cm3。
11.根据权利要求1所述的方法，其特征在于，所述步骤3)中所形成的外延层的厚度为5-10nm。
12.根据权利要求1所述的方法，其特征在于，在所述步骤3)中沉积的外延层中B的浓度为1E+20～1E+21原子/cm3-0原子/cm3。
13.根据权利要求1所述的方法，其特征在于，所述方法不执行用于形成源漏的离子注入步骤。
CN201210356135.2A 2012-09-20 2012-09-20 一种pmos源漏的形成方法 Active CN103681278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210356135.2A CN103681278B (zh) 2012-09-20 2012-09-20 一种pmos源漏的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210356135.2A CN103681278B (zh) 2012-09-20 2012-09-20 一种pmos源漏的形成方法

Publications (2)

Publication Number Publication Date
CN103681278A CN103681278A (zh) 2014-03-26
CN103681278B true CN103681278B (zh) 2016-06-01

Family

ID=50318481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210356135.2A Active CN103681278B (zh) 2012-09-20 2012-09-20 一种pmos源漏的形成方法

Country Status (1)

Country Link
CN (1) CN103681278B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779216B (zh) * 2012-10-18 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
US9647122B2 (en) * 2015-09-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
CN111129117A (zh) * 2019-12-27 2020-05-08 上海华虹宏力半导体制造有限公司 超级结的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257046A (zh) * 2007-02-27 2008-09-03 联华电子股份有限公司 半导体元件及其制造方法
CN101419979A (zh) * 2007-10-24 2009-04-29 台湾积体电路制造股份有限公司 一种半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088371B2 (ja) * 1993-03-10 1996-01-29 株式会社日立製作所 薄膜太陽電池及びその製造方法
US7176481B2 (en) * 2005-01-12 2007-02-13 International Business Machines Corporation In situ doped embedded sige extension and source/drain for enhanced PFET performance
US20080242032A1 (en) * 2007-03-29 2008-10-02 Texas Instruments Incorporated Carbon-Doped Epitaxial SiGe

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257046A (zh) * 2007-02-27 2008-09-03 联华电子股份有限公司 半导体元件及其制造方法
CN101419979A (zh) * 2007-10-24 2009-04-29 台湾积体电路制造股份有限公司 一种半导体器件

Also Published As

Publication number Publication date
CN103681278A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP4597531B2 (ja) チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法
KR101811796B1 (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
JP2013069977A (ja) 半導体装置の製造方法
CN102339859A (zh) Mos晶体管及其形成方法
CN103426769A (zh) 半导体器件制造方法
CN108962987A (zh) 半导体装置及其制造方法
CN110034067A (zh) 半导体器件及其形成方法
CN110047754A (zh) 半导体器件及其制造方法
CN102054695B (zh) 提高半导体元器件的性能的方法
CN104037083A (zh) 一种半导体器件的制造方法
CN103681278B (zh) 一种pmos源漏的形成方法
US8728894B2 (en) Method for fabricating an NMOS transistor
WO2017219968A1 (zh) 横向绝缘栅双极型晶体管及其制造方法
CN101281870A (zh) 半导体器件的制造方法
CN103794559A (zh) 一种半导体器件及其制备方法
CN103779216B (zh) 一种半导体器件的制备方法
CN104425282A (zh) 一种半导体器件的制造方法
US20160141412A1 (en) Silicon carbide semiconductor device and method of manufacture thereof
KR100525615B1 (ko) 고내압 전계효과 트랜지스터 및 이를 형성하는 방법
CN103811420A (zh) 一种半导体器件的制备方法
CN110838445B (zh) 半导体器件及其形成方法
CN105097921A (zh) 一种vdmos晶体管结构及其制作方法
CN115911087A (zh) 一种提高uis性能的sgt-mosfet及其制造方法
CN104157690A (zh) 一种带槽型结构的应变nldmos器件及其制作方法
CN101996885A (zh) Mos晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant