CN101257046A - 半导体元件及其制造方法 - Google Patents
半导体元件及其制造方法 Download PDFInfo
- Publication number
- CN101257046A CN101257046A CNA2007100843248A CN200710084324A CN101257046A CN 101257046 A CN101257046 A CN 101257046A CN A2007100843248 A CNA2007100843248 A CN A2007100843248A CN 200710084324 A CN200710084324 A CN 200710084324A CN 101257046 A CN101257046 A CN 101257046A
- Authority
- CN
- China
- Prior art keywords
- germanium layer
- polysilicon germanium
- substrate
- openings
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 162
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 147
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 147
- 229920005591 polysilicon Polymers 0.000 claims abstract description 123
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 79
- 229910052796 boron Inorganic materials 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000004020 conductor Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 abstract description 43
- 125000006850 spacer group Chemical group 0.000 abstract description 36
- 239000010410 layer Substances 0.000 description 145
- 239000002019 doping agent Substances 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体元件，其包括基底、栅极结构、间隙壁、具有硼掺杂的第一多晶硅锗层与第二多晶硅锗层。其中，基底中具有两个开口，栅极结构配置在两个开口之间的基底上。间隙壁配置在栅极结构的侧壁，且位于部分两个开口上方。另外，第一多晶硅锗层配置在基底的两个开口表面上，而第二多晶硅锗层配置在第一多晶硅锗层上，且第二多晶硅锗层的顶部高于基底的表面。其中，第一多晶硅锗层的硼浓度低于第二多晶硅锗层的硼浓度。
Description
技术领域
本发明涉及一种集成电路的元件结构，且特别涉及一种半导体元件及其制造方法。
背景技术
对于硅金属氧化物半导体晶体管元件而言，当栅极长度缩小至深亚微米范围时，由于载子穿越时间随着沟道长度缩短而减小，因此可得到较佳的元件效能。然而，此种工艺发展在技术上仍有许多需克服的难题。
目前，为得到较佳的元件效能，已正积极发展以硅锗技术来制作源极/漏极区的金属氧化物半导体晶体管。硅锗材料既可选择性地成长于源极/漏极区，且相对于硅与氧化硅，硅锗材料又可被选择性地蚀刻。
通常，在利用硅锗技术所制作的源极/漏极区中会掺入高浓度的硼(boron)，以降低其电阻率。而且，对以具有高浓度硼掺杂的多晶硅锗层当作源极/漏极区的晶体管元件而言，硼的浓度较高则可获得较佳的元件电流增益。然而，在多晶硅锗层中所掺入的硼会不可避免地向外扩散。若硼掺质产生纵向扩散，会使得结深度(junction depth)过深，而易造成电学击穿(punchthrough)效应等问题；若硼掺质产生横向扩散，则易造成短沟道效应，而影响元件效能。
因此，如何利用硅锗技术来制作晶体管元件中的源极/漏极区，且可避免上述的种种问题，已成为业界发展的重要课题之一。
发明内容
有鉴于此，本发明的目的就是在提供一种半导体元件及其制造方法，能够抑制多晶硅锗层中的硼掺质的扩散，以避免因电学击穿效应或短沟道效应等问题，而影响元件效能。
本发明提出一种半导体元件，其包括基底、栅极结构、间隙壁、具有硼掺杂的第一多晶硅锗层与第二多晶硅锗层。其中，基底中具有两个开口，栅极结构配置在两个开口之间的基底上。间隙壁配置在栅极结构的侧壁，且位于部分两个开口上方。另外，第一多晶硅锗层配置在基底的两个开口表面上，而第二多晶硅锗层配置在第一多晶硅锗层上，且第二多晶硅锗层的顶部高于基底的表面。其中，第一多晶硅锗层的硼浓度低于第二多晶硅锗层的硼浓度。
依照本发明的实施例所述的半导体元件，其可进一步包括有至少一层具有硼掺杂的第三多晶硅锗层。此第三多晶硅锗层配置于第一多晶硅锗层与第二多晶硅锗层之间，且第三多晶硅锗层的硼浓度介于第一多晶硅锗层与第二多晶硅锗层的硼浓度之间。
依照本发明的实施例所述的半导体元件，上述的第一多晶硅锗层的锗含量大于第二多晶硅锗层的锗含量。另外，第一多晶硅锗层的锗含量等于第二多晶硅锗层的锗含量。
本发明另提出一种半导体元件，其包括基底、栅极结构、间隙壁以及具有硼掺杂的多晶硅锗层。其中，基底中具有两个开口，栅极结构配置在两个开口之间的基底上。间隙壁配置在栅极结构的侧壁，且位于部分两个开口上方。另外，多晶硅锗层配置在基底的两个开口中，而多晶硅锗层的顶部高于基底的表面，且多晶硅锗层具有往基底方向递减的渐变硼浓度值。
依照本发明的实施例所述的半导体元件，上述的多晶硅锗层具有往基底方向递增的渐变锗含量值。另外，多晶硅锗层中的锗含量亦可为固定值。
本发明又提出一种半导体元件的制造方法。首先，在基底上依序形成栅极氧化层以及栅极导体层。然后，定义栅极导体层以及栅极氧化层，以形成栅极结构。接着，在栅极结构的侧壁形成间隙壁。之后，在间隙壁两侧的基底中形成两个开口，且两个开口延伸至部分间隙壁下方。接着，在两个开口中依序形成具有硼掺杂的第一多晶硅锗层与第二多晶硅锗层，而第二多晶硅锗层的顶部高于基底的表面，且第一多晶硅锗层的硼浓度低于第二多晶硅锗层的硼浓度。
依照本发明的实施例所述的半导体元件的制造方法，其可进一步在第一多晶硅锗层与第二多晶硅锗层之间形成有至少一层具有硼掺杂的第三多晶硅锗层。而且，第三多晶硅锗层的硼浓度介于第一多晶硅锗层与第二多晶硅锗层的硼浓度之间。另外，第一多晶硅锗层的锗含量大于第二多晶硅锗层的锗含量。第一多晶硅锗层的锗含量亦可等于第二多晶硅锗层的锗含量。承上述，第一多晶硅锗层与第二多晶硅锗层的形成方法例如是化学气相沉积法。在间隙壁两侧的基底中形成两个开口的方法例如是各向同性蚀刻法。另外，在两个开口形成之后，还可对两个开口进行预清洗工艺。
本发明再提出一种半导体元件的制造方法。首先，在基底上依序形成栅极氧化层以及栅极导体层。然后，定义栅极导体层以及栅极氧化层，以形成栅极结构。接着，在栅极结构的侧壁形成间隙壁。之后，在间隙壁两侧的基底中形成两个开口，且部分两个开口延伸至间隙壁下方。接着，在两个开口中形成具有硼掺杂的多晶硅锗层，而多晶硅锗层的顶部高于基底的表面，且多晶硅锗层具有往基底方向递减的渐变硼浓度值。
依照本发明的实施例所述的半导体元件的制造方法，上述的多晶硅锗层具有往基底方向递增的渐变锗含量值。而多晶硅锗层中的锗含量亦可为固定值。承上述，多晶硅锗层的形成方法例如是化学气相沉积法。在间隙壁两侧的基底中形成两个开口的方法例如是各向同性蚀刻法。此外，在两个开口形成之后，还可进一步对两个开口进行预清洗工艺。
本发明的半导体元件是以具有不同硼浓度的双层或甚至是多层多晶硅锗层作为源极/漏极，且多晶硅锗层中与基底接触的部分具有较低的硼浓度。因此，本发明可有效抑制硼掺质向外扩散，以改善现有技术因硼掺质严重扩散而产生的电学击穿效应、短沟道效应等问题。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1为依照本发明的一个实施例所绘示的半导体元件的剖面示意图。
图2为依照本发明的另一实施例所绘示的半导体元件的剖面示意图。
图3、图4、图5、图6(a)和6(b)为依照本发明的实施例所绘示的半导体元件的制造方法的流程剖面示意图。
图7表示多晶硅锗层中硼浓度与半导体元件的源极/漏极的结深度的关系图。
附图标记说明
100、200：半导体元件 101、301：基底
102、306：栅极结构 104、308：间隙壁
106、310：开口 108：第一多晶硅锗层
110：第二多晶硅锗层 120、312、314、320：多晶硅锗层
302：栅极氧化层 304：栅极导体层
710、720、730：曲线
具体实施方式
图1为依照本发明的一个实施例所绘示的半导体元件的剖面示意图。
请参照图1，本发明的半导体元件100包括基底101、栅极结构102、间隙壁104、具有硼掺杂的第一多晶硅锗层108以及第二多晶硅锗层110。上述，基底101例如是硅基底或其他合适的半导体基底，且在基底101中具有两个开口106。栅极结构102是配置于开口106之间的基底101上，而栅极结构102例如是由栅极介电层(未绘示)与栅极导体层(未绘示)所构成，且其材质为本领域技术人员所熟知，所以于此不再赘述。另外，间隙壁104是配置于栅极结构102的侧壁，且位于部分开口106上方。间隙壁104可例如是单层间隙壁结构或多层间隙壁结构，其中多层间隙壁结构由至少一层补偿间隙壁(offset spacer)与间隙壁所构成。
本实施例的第一多晶硅锗层108是配置在开口106的表面。第二多晶硅锗层110是配置在第一多晶硅锗层108上，且第二多晶硅锗层110的顶部会高于基底101的表面。而且，第一多晶硅锗层108的硼浓度低于第二多晶硅锗层110的硼浓度。在本实施例中，第一多晶硅锗层108的锗含量等于第二多晶硅锗层110的锗含量。承上述，第一多晶硅锗层108与第二多晶硅锗层110是用来作为半导体元件100的源极/漏极，其可提供低的电阻，且可降低漏电流。
特别要说明的是，第一多晶硅锗层108具有较低的硼浓度，如此可抑制整个源极/漏极中的硼掺质向外扩散，以改善现有技术因硼掺质严重扩散而产生的电学击穿效应、短沟道效应等问题。详言之，由于本实施例的半导体元件100的源极/漏极是由具有不同浓度硼掺杂的两层多晶硅锗层所组成，而与基底101接触的第一多晶硅锗层108的硼浓度较低，因此相对于现有技术仅用高浓度硼掺杂的多晶硅锗层作为源极/漏极而言，本实施例可有效抑制硼掺质的严重扩散情形。
另外，在一个实施例中，第一多晶硅锗层108的锗含量可大于第二多晶硅锗层110的锗含量，如此亦有助于达到抑制硼掺质严重扩散的目的。
在又一实施例中，于本实施例的半导体元件100中，还可进一步包括至少一层第三多晶硅锗层(未绘示)。第三多晶硅锗层可配置于第一多晶硅锗层108与第二多晶硅锗层110之间。而且，第三多晶硅锗层的硼浓度可介于第一多晶硅锗层108与第二多晶硅锗层110的硼浓度之间。
本发明除了上述实施例的外，尚具有其他的实施型态。图2为依照本发明的另一实施例所绘示的半导体元件的剖面示意图。其中在图2中与图1相同的构件给予相同的标号，并省略可能重复的说明。
请参照图2，本发明的半导体元件200包括基底101、栅极结构102、间隙壁104以及具有硼掺杂的多晶硅锗层120。其中，栅极结构102是配置于开口106之间的基底101上。间隙壁104是配置于栅极结构102的侧壁，且位于开口106上方。另外，多晶硅锗层120配置在开口106中，多晶硅锗层120的顶部高于基底101的表面，且多晶硅锗层120具有往基底101方向递减的渐变硼浓度值。在本实施例中，多晶硅锗层120中的锗含量可为固定值。
同样地，多晶硅锗层120与基底101接触的部分具有较低的硼浓度，如此可抑制硼掺质向外扩散，以避免现有技术因硼掺质严重扩散而衍生的种种问题。
另外，在一个实施例中，多晶硅锗层120还可以是具有往基底101方向递增的渐变锗含量值，如此亦有助于达到抑制硼掺质严重扩散的目的。
以下，以图3至图6(a)、6(b)详细说明本发明的半导体元件的制造方法。图3、图4、图5、图6(a)和6(b)为依照本发明的实施例所绘示的半导体元件的制造方法的流程剖面示意图。
首先，请参照图3，在基底301上形成一层栅极氧化层302。栅极氧化层302的材质例如是氧化硅，其形成方法例如是热氧化法。然后，在栅极氧化层302上形成一层栅极导体层304。栅极导体层304的材质例如是多晶硅，其形成方法例如是化学气相沉积法。
接着，定义栅极导体层304与栅极氧化层302，以形成栅极结构306。上述，栅极结构306的形成方法例如是，在栅极导体层304上形成图案化的掩模层，之后以图案化的掩模层为掩模，进行蚀刻工艺，移除部分栅极导体层304与栅极氧化层302，以形成之。
然后，请参照图4，在栅极结构306的侧壁形成间隙壁308。间隙壁308可以例如是单层间隙壁结构或多层间隙壁结构。若间隙壁308为单层间隙壁结构，则其材质例如是氮化硅；若间隙壁308为多层间隙壁结构，则其材质例如是氧化硅/氮化硅。
之后，请参照图5，在间隙壁308两侧的基底301中形成两个开口310。开口310的形成方法例如是，进行各向同性蚀刻工艺，移除间隙壁308两侧的部分基底301，以形成该开口，而部分开口310会延伸至间隙壁308下方。在本实施例中，开口310的深度可介于700nm至800nm之间。另外，在开口310形成之后，通常会进行预清洗(pre-cleaning)工艺以清洁开口310底部的基底301表面。
随后，请参照图6(a)与图6(b)，在开口310中形成硼浓度不同的多晶硅锗层，以作为半导体元件的源极/漏极。其中，图6(a)的结构包括两层不同硼浓度的多晶硅锗层312、314，而图6(b)的结构中的多晶硅锗层320具有往基底301方向递减的渐变硼浓度值。
若欲形成如图6(a)所示的结构，其形成方法例如是利用化学气相沉积法来制备。更详细而言，先在开口310中使用锗烷(GeH4)、硅烷(Si2H6)当作反应气体以及H2或N2当作载气，以沉积一层多晶硅锗材料层，之后再进行掺入硼原子的掺杂工艺，以形成多晶硅锗层312。此多晶硅锗层312的厚度约为100nm左右，硼掺质的浓度介于1×1018～5×1019个原子/每立方厘米之间，而锗含量约为22％左右。然后，在多晶硅锗层312形成之后，接着以临场(in situ)方式形成多晶硅锗层314，亦即是指多晶硅锗层312与多晶硅锗层314的制备可以是在同一反应室或同一机台中完成。多晶硅锗层314的厚度约为1,100nm左右，硼掺质的浓度介于5×1020～1×1021个原子/每立方厘米之间，而锗含量约为22％左右。另外，亦可使所形成的多晶硅锗层312的锗含量约为27％左右，而多晶硅锗层314的锗含量约为22％左右。
另外，若欲形成如图6(b)所示的多晶硅锗层320，其形成方法例如是利用化学气相沉积法，并藉由调整反应气体流量以及硼掺质浓度，而于开口310中形成多晶硅锗层320，其中多晶硅锗层320可具有往基底301方向递减的渐变硼浓度值。在此多晶硅锗层320中，其锗含量可为固定值。当然，多晶硅锗层320亦可具有往基底301方向递增的渐变锗含量值。
要注意的是，在图3至图6(a)、6(b)的制造流程中所列出的开口深度以及多晶硅锗层的厚度、硼浓度或锗含量等数值皆为举例说明，其并非用以限制本发明，且本领域技术人员可依据本发明的技术特征，而能够具体实施本发明。
接下来，以图7来更加详细说明本发明的功效。
请参照图7，其显示多晶硅锗层中硼浓度与半导体元件的源极/漏极的结深度的关系图。其中，X轴表示源极/漏极的结深度(nm)，Y轴表示多晶硅锗层中的硼浓度(atom/cm3)。如图7所示，曲线720、730的硼浓度较曲线710的硼浓度低，且曲线720、730的扩散后的结深度较曲线710的扩散后的结深度浅。所以，由图7可以得到硼浓度较低则扩散后的结深度较浅的结果。因此，在本发明的半导体元件中，与基底接触的多晶硅锗层的硼浓度较低，如此确实可有效抑制硼掺质的严重扩散情形。
综上所述，在本发明中，与基底接触的多晶硅锗层的硼浓度较低，如此可抑制硼掺质向外扩散，以改善现有技术因硼掺质严重扩散而产生的电学击穿效应、短沟道效应等问题。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当由权利要求所界定的为准。
Claims (20)
1. 一种半导体元件，包括：
基底，该基底中具有两个开口；
栅极结构，配置在该两个开口之间的该基底上；
间隙壁，配置在该栅极结构的侧壁，且位于部分该两个开口上方；
具有硼掺杂的第一多晶硅锗层，配置在该基底的该两个开口表面上；以及
具有硼掺杂的第二多晶硅锗层，配置在该第一多晶硅锗层上，且该第二多晶硅锗层的顶部高于该基底的表面，
其中该第一多晶硅锗层的硼浓度低于该第二多晶硅锗层的硼浓度。
2. 如权利要求1所述的半导体元件，更包括至少一层具有硼掺杂的第三多晶硅锗层，其配置于该第一与该第二多晶硅锗层之间，且该第三多晶硅锗层的硼浓度介于该第一与该第二多晶硅锗层的硼浓度之间。
3. 如权利要求1所述的半导体元件，其中该第一多晶硅锗层的锗含量大于该第二多晶硅锗层的锗含量。
4. 如权利要求1所述的半导体元件，其中该第一多晶硅锗层的锗含量等于该第二多晶硅锗层的锗含量。
5. 一种半导体元件，包括：
基底，该基底中具有两个开口；
栅极结构，配置在该两个开口之间的该基底上；
间隙壁，配置在该栅极结构的侧壁，且位于部分该两个开口上方；以及
具有硼掺杂的多晶硅锗层，配置在该基底的该两个开口中，而该多晶硅锗层的顶部高于该基底的表面，且该多晶硅锗层具有往该基底方向递减的渐变硼浓度值。
6. 如权利要求5所述的半导体元件，其中该多晶硅锗层具有往该基底方向递增的渐变锗含量值。
7. 如权利要求5所述的半导体元件，其中该多晶硅锗层中的锗含量为固定值。
8. 一种半导体元件的制造方法，包括：
在基底上依序形成栅极氧化层以及栅极导体层；
定义该栅极导体层以及该栅极氧化层，以形成栅极结构；
在该栅极结构的侧壁形成间隙壁；
在该间隙壁两侧的该基底中形成两个开口，且部分该两个开口延伸至该间隙壁下方；以及
在该两个开口中依序形成具有硼掺杂的第一多晶硅锗层与第二多晶硅锗层，而该第二多晶硅锗层的顶部高于该基底的表面，且该第一多晶硅锗层的硼浓度低于该第二多晶硅锗层的硼浓度。
9. 如权利要求8所述的半导体元件的制造方法，更包括在该第一与该第二多晶硅锗层之间形成至少一层具有硼掺杂的第三多晶硅锗层，其中该第三多晶硅锗层的硼浓度介于该第一与该第二多晶硅锗层的硼浓度之间。
10. 如权利要求8所述的半导体元件的制造方法，其中该第一多晶硅锗层的锗含量大于该第二多晶硅锗层的锗含量。
11. 如权利要求8所述的半导体元件的制造方法，其中该第一多晶硅锗层的锗含量等于该第二多晶硅锗层的锗含量。
12. 如权利要求8所述的半导体元件的制造方法，其中该第一与该第二多晶硅锗层的形成方法包括化学气相沉积法。
13. 如权利要求8所述的半导体元件的制造方法，其中在该间隙壁两侧的该基底中形成该两个开口的方法包括各向同性蚀刻法。
14. 如权利要求8所述的半导体元件的制造方法，其中在该两个开口形成之后，更包括对该两个开口进行预清洗工艺。
15. 一种半导体元件的制造方法，包括：
在基底上依序形成栅极氧化层以及栅极导体层；
定义该栅极导体层以及该栅极氧化层，以形成栅极结构；
在该栅极结构的侧壁形成间隙壁；
在该间隙壁两侧的该基底中形成两个开口，且该两个开口延伸至部分该间隙壁下方；以及
在该两个开口中形成具有硼掺杂的多晶硅锗层，而该多晶硅锗层的顶部高于该基底的表面，且该多晶硅锗层具有往该基底方向递减的渐变硼浓度值。
16. 如权利要求15所述的半导体元件的制造方法，其中该多晶硅锗层具有往该基底方向递增的渐变锗含量值。
17. 如权利要求15所述的半导体元件的制造方法，其中该多晶硅锗层中的锗含量为固定值。
18. 如权利要求15所述的半导体元件的制造方法，其中该多晶硅锗层的形成方法包括化学气相沉积法。
19. 如权利要求15所述的半导体元件的制造方法，其中在该间隙壁两侧的该基底中形成该两个开口的方法包括各向同性蚀刻法。
20. 如权利要求15所述的半导体元件的制造方法，其中在该两个开口形成之后，更包括对该两个开口进行预清洗工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100843248A CN100565921C (zh) | 2007-02-27 | 2007-02-27 | 半导体元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100843248A CN100565921C (zh) | 2007-02-27 | 2007-02-27 | 半导体元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101257046A true CN101257046A (zh) | 2008-09-03 |
| CN100565921C CN100565921C (zh) | 2009-12-02 |
Family
ID=39891649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100843248A Active CN100565921C (zh) | 2007-02-27 | 2007-02-27 | 半导体元件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100565921C (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101986423A (zh) * | 2009-07-28 | 2011-03-16 | 台湾积体电路制造股份有限公司 | 形成高锗浓度的硅锗应力源的方法及集成电路晶体管结构 |
| CN102456731A (zh) * | 2010-10-18 | 2012-05-16 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
| CN103681278A (zh) * | 2012-09-20 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种pmos源漏的形成方法 |
| CN104538448A (zh) * | 2014-12-24 | 2015-04-22 | 上海集成电路研发中心有限公司 | 具有SiGe源漏区的PMOS结构及其制造方法 |
| CN105206530A (zh) * | 2014-06-27 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的形成方法 |
| CN105723515A (zh) * | 2013-12-18 | 2016-06-29 | 英特尔公司 | 通过增大有效栅极长度来改进栅极对晶体管沟道的控制的技术 |
| CN109309009A (zh) * | 2018-11-21 | 2019-02-05 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
| CN111613672A (zh) * | 2019-02-22 | 2020-09-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6949482B2 (en) * | 2003-12-08 | 2005-09-27 | Intel Corporation | Method for improving transistor performance through reducing the salicide interface resistance |
| US20060234455A1 (en) * | 2005-04-19 | 2006-10-19 | Chien-Hao Chen | Structures and methods for forming a locally strained transistor |
| CN100463143C (zh) * | 2005-07-07 | 2009-02-18 | 中芯国际集成电路制造(上海)有限公司 | 具有氧化物间隔层的应变源漏cmos的集成方法 |
-
2007
- 2007-02-27 CN CNB2007100843248A patent/CN100565921C/zh active Active
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101986423A (zh) * | 2009-07-28 | 2011-03-16 | 台湾积体电路制造股份有限公司 | 形成高锗浓度的硅锗应力源的方法及集成电路晶体管结构 |
| CN102456731A (zh) * | 2010-10-18 | 2012-05-16 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
| CN103681278B (zh) * | 2012-09-20 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 一种pmos源漏的形成方法 |
| CN103681278A (zh) * | 2012-09-20 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种pmos源漏的形成方法 |
| CN105723515B (zh) * | 2013-12-18 | 2019-11-05 | 英特尔公司 | 通过增大有效栅极长度来改进栅极对晶体管沟道的控制的技术 |
| CN105723515A (zh) * | 2013-12-18 | 2016-06-29 | 英特尔公司 | 通过增大有效栅极长度来改进栅极对晶体管沟道的控制的技术 |
| US10109628B2 (en) | 2013-12-18 | 2018-10-23 | Intel Corporation | Transistor device with gate control layer undercutting the gate dielectric |
| CN105206530A (zh) * | 2014-06-27 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的形成方法 |
| CN104538448A (zh) * | 2014-12-24 | 2015-04-22 | 上海集成电路研发中心有限公司 | 具有SiGe源漏区的PMOS结构及其制造方法 |
| CN109309009A (zh) * | 2018-11-21 | 2019-02-05 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
| CN109309009B (zh) * | 2018-11-21 | 2020-12-11 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
| CN111613672A (zh) * | 2019-02-22 | 2020-09-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111613672B (zh) * | 2019-02-22 | 2023-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100565921C (zh) | 2009-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456087B2 (en) | Semiconductor device and method of fabricating the same | |
| CN100565921C (zh) | 半导体元件及其制造方法 | |
| KR101390572B1 (ko) | 높은 이동도 및 변형 채널을 갖는 ＦｉｎＦＥＴ | |
| KR100844933B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| CN103311124B (zh) | 半导体器件及其制造方法 | |
| CN104218083B (zh) | 半导体器件以及形成半导体器件的方法 | |
| CN100452431C (zh) | 具有局部应力结构的金属氧化物半导体场效应晶体管 | |
| US8415236B2 (en) | Methods for reducing loading effects during film formation | |
| CN101305457B (zh) | 电子器件和形成电子器件的方法 | |
| US20160155819A1 (en) | Transistor strain-inducing scheme | |
| US8841191B2 (en) | Semiconductor device and method of manufacturing same | |
| US10658175B2 (en) | Semiconductor device and manufacturing method therefor | |
| US9634119B2 (en) | Semiconductor devices utilizing partially doped stressor film portions | |
| KR100745929B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20080017931A1 (en) | Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof | |
| US20070228417A1 (en) | Semiconductor device and method of fabricating the same | |
| CN104576391B (zh) | 一种pmos器件及其制备方法 | |
| KR20180135085A (ko) | 트랜지스터의 소스/드레인 영역 상의 에피택셜 필름에 대한 선택적 식각 방법 | |
| US7674668B2 (en) | Method of manufacturing a semiconductor device | |
| CN107658227B (zh) | 源/漏的形成方法以及半导体器件的形成方法 | |
| JP5366797B2 (ja) | 絶縁層の上に厚さの異なる複数の半導体島を含む電子デバイスおよびその形成方法 | |
| KR100966002B1 (ko) | 니켈 규화물과 코발트 규화물 에칭 방법 및 전도성 라인형성 방법 | |
| TW201833996A (zh) | 在鰭式場效電晶體(finfet)裝置上形成共形磊晶半導體覆層材料之方法 | |
| JP4376505B2 (ja) | 半導体装置の製造方法 | |
| JP2006128628A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |