CN101305457B - 电子器件和形成电子器件的方法 - Google Patents

电子器件和形成电子器件的方法 Download PDF

Info

Publication number
CN101305457B
CN101305457B CN2006800417935A CN200680041793A CN101305457B CN 101305457 B CN101305457 B CN 101305457B CN 2006800417935 A CN2006800417935 A CN 2006800417935A CN 200680041793 A CN200680041793 A CN 200680041793A CN 101305457 B CN101305457 B CN 101305457B
Authority
CN
China
Prior art keywords
edge
active area
layer
distance
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800417935A
Other languages
English (en)
Other versions
CN101305457A (zh
Inventor
万司·H·亚当斯
保罗·A·格吕多斯基
文卡塔·R·科拉甘塔
布赖恩·A·温斯特德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101305457A publication Critical patent/CN101305457A/zh
Application granted granted Critical
Publication of CN101305457B publication Critical patent/CN101305457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种电子器件(10)，可以包括第一传导类型的晶体管结构(50)、场隔离区(22)、和位于场隔离区上面的第一应力类型的层(130)。例如，晶体管结构(50)可以是p沟道晶体管结构(50)，并且第一应力类型可以是拉伸，或者晶体管结构(60)可以是n沟道晶体管结构，并且第一应力类型(70)可以是压缩。晶体管结构(50)可以包括位于有源区中的沟道区(54)。有源区的边缘包括沟道区(54)和场隔离区(22)之间的界面。自顶视图观察，该层可以包括位于有源区边缘附近的边缘。边缘之间的位置关系可以影响晶体管结构(50)的沟道区(54)中的载流子迁移率。

Description

电子器件和形成电子器件的方法
背景
公开的领域
本发明涉及电子器件和用于形成电子器件的工艺，更具体地，涉及包括与应力层相邻的有源区的晶体管结构的电子器件，以及用于形成该电子器件的工艺。
相关领域描述
随着电子和器件性能的要求日渐苛刻，绝缘体上半导体(SOI)架构变得更加普遍。P沟道晶体管的沟道区中的载流子迁移率持续增加。许多方案在形成金属前(premetal)电介质(PMD)层之前使用双应力层。该双应力层可被并入到电子器件中，作为形成PMD层之前的刻蚀停止层。对于双应力层，刻蚀停止层包括n沟道晶体管结构上面的拉伸层以及p沟道晶体管结构上面的压缩层。
某些尝试集中于改变沿晶体管结构的沟道长度方向的有源区中的应力，以影响漏电流和晶体管的跨导。
附图简述
本发明借助于示例进行说明并且不限于附图。
图1包括一部分基板的截面视图的说明。
图2和3包括形成场隔离和有源区之后的图1的工件的顶视图和截面视图的说明。
图4包括形成栅极和间隔物结构之后的图2和3的工件的顶视图的说明。
图5包括穿过p沟道晶体管结构截取的图4的工件的截面视图的说明。
图6包括穿过n沟道晶体管结构截取的图4的工件的截面视图的说明。
图7和8分别包括形成绝缘层之后的图5和6的工件的截面视图的说明。
图9包括从n沟道区和部分场隔离区上面移除一部分绝缘层之后的图7和8的工件的顶视图的说明。
图10～12包括如图9中指出的剖面线处的图9的工件的截面视图的说明。
图13和14分别包括形成拉伸层之后的图11和12的工件的截面视图的说明。
图15和16分别包括移除部分拉伸层之后的图13和14的工件的顶视图和截面视图的说明。
图17包括基本上完成电子器件的制造之后的图16的工件的截面视图的说明。
图18包括的图表说明了沿沟道宽度方向的应力的变化，该变化是由顶视图测量的有源区边缘和拉伸层边缘之间的距离的函数，该距离从位置1递减到位置6。
本领域的技术人员应认识到，图中的元件是出于简单和清楚的目的说明的，没有必要依比例绘制。例如，图中的某些元件的尺寸可以相对于其他元件放大，以协助改善对本发明的实施例的理解。
具体实施方式
一种电子器件，可以包括第一传导类型的晶体管结构、场隔离区、和位于场隔离区上面的第一应力类型的层。例如，晶体管结构可以是p沟道晶体管结构，并且第一应力类型可以是拉伸，或者晶体管结构可以是n沟道晶体管结构，并且第一应力类型可以是压缩。晶体管结构可以包括位于有源区中的沟道区。有源区的边缘包括沟道区和场隔离区之间的界面。自顶视图观察，该层可以包括位于有源区边缘附近的边缘。在特定的实施例中，该层具有图形并且不覆盖有源区。自顶视图观察，沟道长度方向中的从有源区的每个边缘到其最接近的该层对应边缘的距离不大于沟道宽度方向中的从有源区的每个边缘到其最接近的该层对应边缘的距离。该层可以影响声隔离区中的应力，其接下来可以影响有源区中的应力。有源区和该层的边缘之间的位置关系可有助于增加晶体管结构的沟道区中的载流子迁移率。
在下文描述实施例的细节之前，需要限定或澄清某些术语。术语“有源区”意指被设计为载流子在其中流动的晶体管结构部分。有源区包括一个或多个晶体管结构的沟道区、源区、漏区、源/漏区、或者其任何组合。
术语“沟道长度”意指晶体管结构的沟道区的尺寸，其中该尺寸表示晶体管结构的源区和漏区之间的或者源/漏区之间的最小距离。自顶视图观察，沟道长度典型地处于基本上垂直于沟道-源区界面、沟道-漏区界面、沟道-源/漏区界面等的方向中。
术语“沟道宽度”意指晶体管结构的沟道区的尺寸，其中该尺寸是在基本上垂直于沟道长度的方向中测量的。自顶视图观察，沟道宽度典型地从一个沟道区-场隔离区界面延伸到相对的沟道区-场隔离区界面。
术语“侧向应力”(lateral)意指基本上平行于晶体管结构沟道长度的方向中的有源区中的应力。
术语“主表面”意指随后形成晶体管结构的表面。主表面可以是形成任何电子部件之前的基材料的原始表面，或者可以是位于基材料上面的半导体层的表面。例如，绝缘体上半导体基板的半导体层的暴露表面可以是主表面，而基材料的原始表面不是主表面。
术语“应力”意指由于两个相异材料相互接触导致的复合力。应力可以是压缩、零应力或拉伸。如本申请文件中使用的，压缩应力具有负值，而拉伸应力具有正值。
术语“晶体管结构”意指栅电极和相关联的沟道区、源和漏区或者源/漏区。栅极电介质层可以是或者可以不是晶体管结构的一部分。晶体管结构可被配置为用作晶体管、电容器或电阻器。
术语“横向应力”(transverse stress)意指基本上平行于晶体管结构沟道宽度的方向中的有源区中的应力。
术语“单位失准容限”意指特定掩蔽级的可允许的最大失准量。例如，如果掩膜可以失准+/-10nm，则单位失准容限是20nm。可允许的最大失准量部分地由设计规则、特定掩蔽级的最小特征尺寸、特定掩蔽级的最小间距或者任何其组合确定。
术语“垂直应力”意指来自层的由位于其直接下方的表面所体验的应力。
如此处使用的术语“包括”、“包括的”、“包含”、“包含的”、“具有”、“具有的”或其任何变化形式，目的在于涵盖非排他性的包含。例如，包括一系列元素的工艺、方法、事物或装置没有必要仅限于这些元素，而是可以包括未明确列出的或者对于该工艺、方法、事物或装置是固有的其他元素。而且，除非明确说明，否则“或”意指包含性的“或”关系，而非排他性的“或”关系。例如，任何一个如下条件都将满足条件A或B：A为真(或存在)且B为假(或不存在)，A为假(或不存在)且B为真(或存在)，以及A和B均为真(或存在)。
此外，为了清楚起见并且给出此处描述的实施例的范围的一般概念，所使用的“一个”或“一”用于描述“一个”或“一”所指的一个或多个事物。因此，每当使用“一个”或“一”时，应将该描述理解为包括一个或至少一个，并且除非另外说明，否则单数也包括复数。
除非另外限定，否则此处使用的所有技术和科学术语的含义与本发明所属领域的普通技术人员通常理解的含义相同。所有公开专利、专利申请、专利、以及此处提及的其他参考文献的整体内容在此处并入作为参考。在出现冲突的情况中，以本申请文件为主，包括限定。此外，材料、方法和示例仅是说明性的，并非是限制性的。
通过下面的详细描述，并且通过权利要求，本发明的其他特征和优点将是显而易见的。
对于此处未描述的内容，关于具体材料、处理动作和电路的许多细节是传统的，并且可以在半导体和微电子领域的教科书和其他来源中找到。
图1包括诸如集成电路的电子器件10的一部分基板12的截面视图的说明。基板12可以包括单晶半导体晶片、绝缘体上半导体晶片、平板显示器(例如，玻璃板上面的硅层)，或者传统上用于形成电子器件的其他基板。基板12的上表面是主表面13。在一个实施例中，基板12包括基材料14、绝缘层16和半导体层18，半导体层18具有基本上处于(100)晶体平面中的主表面13，随后形成的沟道区的边缘的取向基本上是晶向<110>。
场隔离区22是使用传统的或特有的技术、材料或其任何组合形成的，如图2和3中说明的。场隔离区22围绕每个有源区24、26和28，以及有源区24和26、26和28之间的场隔离区22的部分。场隔离区22的边缘与有源区24、26和28的边缘相邻。在一个实施例中，有源区24可以包括p型掺杂剂并且包括随后形成的n沟道晶体管结构的沟道区，并且有源区26和28可以包括n型掺杂剂并且包括随后形成的p沟道晶体管结构的沟道区。
参考图3，每个有源区24、26和28包括相对边缘对。在图3中相对边缘对是垂直取向的，并且在图3中另一相对边缘对是水平取向的。在阅读本申请文件的剩余部分之后，该边缘的重要性将变得更加显而易见。
如图4、5和6中说明了形成晶体管结构。在一个实施例中，可以形成n沟道和p沟道晶体管结构。图4说明了位于有源区24和26的一部分以及场隔离区22上面的栅电极42，以及位于有源区28的一部分和场隔离区22上面的栅电极44。
图5说明了沿图4中的线5-5截取的p沟道晶体管结构50的截面视图。晶体管结构50包括源/漏区52(S/D区)、栅极电介质54、栅电极42和间隔物结构46。
栅极电介质54可以包括二氧化硅、氮化硅、氧氮化硅、高介电常数(高k)材料(例如，介电常数大于8)或其任何组合的一个或多个膜。高k材料可以包括HfaObNc、HfaSibOc、HfaSibOcNd、HfaZrbOcNd、HfaZrbSicOdNe、HfaZrbOc、ZraSibOc、ZraSibOcNd、ZraOb、其他的含有Hf或含有Zr电介质材料、任何前面材料的掺杂材料(掺杂镧的、掺杂铌的材料等)、或者其任何组合。如此处使用的，通过字母下标指明的化合物材料上的下标用于表示该化合物中存在原子种类(tomicspecies)的非零成分，并且因此，化合物中的字母下标的总和是1.例如，在HfaObNc的情况中，“a”、“b”和“c”的总和是1。栅极电介质54的厚度可以是约1至约20nm的范围。可以通过使用氧化或者氮化环境使栅极电介质54进行热生长，或者使用化学气相淀积技术、物理气相淀积技术、或者其任何组合使栅极电介质54进行淀积。
栅电极42可以包括位于p沟道区26上面的表面部分。该表面部分基本上设定了完成的电子器件中的晶体管的功函数。在更特定的实施例中，该表面部分可以包括金属元素、诸如过渡金属元素。在特定的实施例中，该表面部分中的所有金属元素仅包括一个或多个过渡金属元素。对于本申请文件，硅和锗未被视为金属元素。在另一实施例中，该表面部分可以包括第二元素，其是硅、氧、氮、或者其任何组合。栅电极42的表面部分可以包括TiaNb、MoaNb、MoaSibNc、RuaOb、IraOb、Ru、Ir、MoaSibO、MoaSibOcNd、MoaHfbOc、MoaHfbOcNd、或者含有过渡金属或者其任何组合的其他材料。
栅电极42的另一部分可以位于该表面部分上面。在一个实施例中，该上面部分比表面部分更具传导性，并且可以包括诸如硅、多晶硅、氮化物、含有金属的材料、另一适当材料、或者其任何组合的材料。在一个实施例中，该材料可以包括铂、钯、铱、锇、钌、铼、铟-锡、铟-锌、铝-锡、或者其任何组合。在另一实施例中，在栅电极42上形成能够与硅反应形成硅化物的材料，并且可以包括Ti、Ta、Co、W、Mo、Zr、Pt、其他适当材料或者其任何组合，并且随后使该材料反应以形成金属硅化物。在另一实施例中，栅电极42可以包括相对更具传导性的部分并且可以不包括表面部分。栅电极42可以具有约30和约500nm之间的厚度。
间隔物结构46可以包括硅、多晶硅、氮化物、氧化物、氧氮化物、或者其任何组合。间隔物结构46可以使用传统的或特有的淀积和刻蚀技术形成。间隔物结构46的截面可以具有多个形状(未说明)中的一个形状。该形状可以基本上是三角形、正方形、L形、或者某些其他形状。
在有源区26的一部分中可以形成S/D区52。将p型掺杂剂(例如，硼)引入到与栅电极42相邻的有源区26中。在一个实施例中，可以使用离子注入引入掺杂剂。可以执行可选的热循环来激活掺杂剂。在另一实施例中，后继处理可以具有能够激活掺杂剂的一个或多个热循环。在另一实施例中，掺杂区52的掺杂浓度至少约为1E19原子/cm3。
参考图5，沟道区58位于栅电极42下面并且位于S/D区52之间。沟道区58具有沟道长度和沟道宽度。沟道长度是主表面13处的S/D区52之间的距离。在基本上垂直于沟道长度的方向中测量沟道宽度。参考图4，包括有源区26的晶体管结构的沟道宽度是在栅电极42下面测量的有源区26的左手和右手边缘之间的距离。
有源区28包括与晶体管结构50相似的晶体管结构，如图5中说明的。包括有源区28的晶体管结构的材料、厚度和形成技术与晶体管结构50相比可以相同或不同。与栅电极42相似，栅电极44可以包括表面部分和(与表面部分相比)更具传导性的上面部分。与栅电极42相似，表面部分不是必需的。
图6说明了沿图4中的线6-6截取的n沟道晶体管结构60的截面视图。晶体管结构60包括S/D区62、栅极电介质54、栅电极42和间隔物结构46。栅极电介质54可以使用如前面参考晶体管结构50描述的任何一个或多个实施例形成。位于有源区24上面的栅极电介质层54的部分可以与位于有源区26上面的栅极电介质层54的部分相同或不同。
栅电极42可以包括另一表面部分，其可以基本上设定晶体管结构60的功函数。该表面部分可以包括TaaCb、TaaSibNc、TaaNb、TaaSibCc、HfaCb、NbaCb、TiaCb、NiaSib或其任何组合。栅电极42的上面部分可以基本上与前面的描述相同。该另一表面部分是可选的并且不是必需的。
n型掺杂剂(例如，砷、磷、锑、或者其任何组合)可被引入到与栅电极42相邻的有源区24以形成S/D区62。如前面关于S/D区52的描述，引入和激活该掺杂剂。在一个实施例中，S/D区62的掺杂浓度至少约为1E19原子/cm3。在另一实施例中(未说明)，用于形成晶体管结构60一部分的材料和技术可以与用于形成晶体管结构50一部分的材料和技术相同或不同。晶体管结构50和60一部分的形成可以同时发生或者不同时发生。
参考图6，沟道区68位于栅电极42下面以及S/D区62之间。沟道区68具有沟道长度和沟道宽度。沟道长度是主表面13处的S/D区62之间的距离。在基本上垂直于沟道长度的方向中测量沟道宽度。参考图4，包括有源区24的晶体管结构的沟道宽度是在栅电极42下面测量的有源区24的左手和右手边缘之间的距离。
使用传统的或特有的工艺，在包括场隔离区22、以及有源区24和26(如图7和8中说明的)和有源区28(图7或8中未说明)的基板12上面形成绝缘层70。绝缘层70可以包括氧化物、氮化物、氧氮化物、或者其组合。绝缘层70可以是生长或淀积的。应力的量值是位于上面的膜的厚度和固有应力的函数。一个或多个工艺参数，诸如压力、温度、气体比例、功率密度、频率、辐射、离子注入、或者其任何组合，可用于影响膜中的应力。在一个实施例中，等离子体增强化学气相淀积(PECVD)可用于淀积拉伸膜或者压缩膜。在另一实施例中，(一个或多个)工艺参数可以在不改变应力类型的情况下增加或减少应力的量值。
在一个实施例中，绝缘层70具有压缩应力。在特定的实施例中，绝缘层70具有不小于约1.4GPa的压缩应力。在更特定的实施例中，绝缘层70具有在约1.6与约3.2Gpa之间的压缩应力。在另一实施例中，绝缘层70的厚度不大于约200nm，并且在特定的实施例中，不大于约90nm。在更特定的实施例中，绝缘层70处于约40nm至约90nm的范围。在另一实施例中，绝缘层70的一部分可以用作后继处理过程中的刻蚀停止层。
在一个实施例中，反应器容器是单基板处理工具的一部分，其具有双频射频(RF)生成器和高度可调载片台，该载片台被设计用于处理额定直径200mm的基板。在特定的实施例中，该工艺可以在AppliedMaterials，Inc.of Santa Clara，California制造的PRODUCERTM品牌或CENTURATM品牌的腔室中执行。在一个实施例中，压力可以处于约1至约10托的范围。在更特定的实施例中，压力可以处于约2至约6.5托的范围。在另一实施例中，载片台的温度可以处于约200℃至约600℃的范围。在更特定的实施例中，温度可以处于约350℃至约600℃的范围。在另一实施例中，在工艺中的该点处部分形成的电子器件10仅可以承受高达约400℃的温度。
在另一实施例中，当使用含有氮的前体和含有硅的前体来形成氮化硅膜时，含有氮的前体的流量比含有硅的前体的流量高出约1.5至约5倍。在更特定的实施例中，氨可以是含有氮的前体，并且硅烷可以是含有硅的前体。在更特定的实施例中，载体气流可包括相对惰性的气体，诸如氮、氦、氩、或者其任何组合。在另一特定实施例中，总的RF功率密度可以处于约0.1至约1.6瓦每平方厘米(W/cm2)的范围，而基板间距可以是0.63至约1.27cm的范围。在更特定的实施例中，在形成压缩氮化硅膜时，总的RF功率密度可以是约0.48至约0.80W/cm2的范围，而基板间距是约0.74至约1.14cm的范围。在另一更特定的实施例中，在形成拉伸氮化硅膜的情况下，总的RF功率密度可以是0.064和0.318W/cm2的范围，而基板间距可以是约1.02至约1.27cm的范围。RF功率可以处于一个或多个频率，并且因此，总的RF功率密度是每个频率处的RF功率的总和除以主表面13的面积。
然后对绝缘层70构图以使有源区24以及有源区26和28之间的场隔离区22的部分暴露，如图9至12说明的。每个有源区26和28基本上由绝缘层70的剩余部分覆盖，且每个剩余部分的一部分位于场隔离区22上面。在一个实施例中，由如图9中说明的顶视图，沟道长度方向中的从有源区26和28的每个边缘到其最接近的绝缘层70剩余部分的对应边缘的距离(即，如图9中说明的距离92)不大于沟道宽度方向中的从有源区26和28的每个边缘到其最接近的绝缘层70剩余部分的对应边缘的距离(即，如图9中说明的距离94)。在一个实施例中，每个距离92小于每个距离94。在一个特定实施例中，距离92的总和基本上等于一个单位的失准容限，并且距离94的总和显著大于一个单位的失准容限。
图10说明了沿图9中的线10-10截取的工件的截面视图。在特定的实施例中，从有源区26和28的每个边缘到其对应的绝缘层70的上面部分的边缘的距离不小于单位失准容限的一半。图10中说明了一个距离92。图11和12分别说明了分别沿线11-11和12-12截取的有源区24和26的截面视图。图11中说明了一个距离94。
使用传统的或特有的淀积工艺，在包括场隔离区22、以及有源区24、26和28(如图13和14说明的)的基板12上方，形成拉伸层130。可以使用前面描述的用于绝缘层70任何工艺，由任何材料组合形成拉伸层130。在一个实施例中，拉伸层130比绝缘层70更具拉伸性。在特定的实施例中，拉伸层130具有量值不小于0.6GPa的拉伸应力。在更特定的实施例中，拉伸层130具有量值为约1.0至约3.0Gpa范围的拉伸应力。拉伸层130可以具有与针对绝缘层70描述的厚度相似的厚度。在一个实施例中，拉伸层130具有基本上与绝缘层70相同的厚度。在另一实施例中，拉伸层130具有基本上与绝缘层70相同的化学组分。
在拉伸层130上面形成构图层，其基本上是用于对绝缘层70构图的图形的负像。然后移除位于绝缘层70的剩余部分上面的拉伸层130的部分，以在具有与绝缘层70剩余部分的边缘相邻的边缘的拉伸层130中创建开口。对应边缘的对可以具有相对于下面的有源区的基本上相同的位置，如前面关于绝缘层70的剩余部分的描述。因此，距离基本上与距离92(图9)相同，并且距离基本上与距离94(图9)相同，如图15中说明的。
具有较大正应力(即，更具拉伸性)的膜可以比具有较大负应力(即，更具压缩性)的组分基本相同的膜具有更高的化学刻蚀速率。在一个实施例中，拉伸层130的湿法刻蚀速率至少是绝缘层70剩余部分的湿法刻蚀速率的两倍。当绝缘层70和拉伸层130包括氮化硅时，HF溶液可以用作湿法化学刻蚀剂。在一个实施例中，HF溶液可以具有约10∶1(10份水对1份HF)至约1000∶1范围的浓度，并且在特定实施例中，可以具有约50∶1至约200∶1范围的浓度。在特定实施例中，绝缘层130(更具拉伸性)以至少约为高于绝缘层70(更具压缩性)六倍的刻蚀速率进行刻蚀，并且在特定实施例中，以高出约10至15倍范围的刻蚀速率进行刻蚀。因此，湿法化学刻蚀可用于选择性地移除位于绝缘层70的剩余部分上面的绝缘层130的部分，同时不会过多地移除下面的绝缘层70。
移除构图层，留下如图15和16中说明的工件。在一个实施例中，绝缘层70的剩余部分和拉伸层130可以用作后继处理过程中的刻蚀停止层，特别是在后继形成穿过后继形成的绝缘层的接触开口时。在一个实施例中，自顶视图观察，有源区26和28之间的拉伸层130的部分仅位于场隔离区22的一部分上面。在另一实施例中，拉伸层130将基本上位于两个有源区26和28之间的整个场隔离区上，并且基本上不位于有源区26和28中任何一个的上面(即，自顶视图观察，拉伸层130中的开口的边缘与有源区26和28的边缘是相接的)。在另一实施例中，有源区26和28之间的拉伸层130的部分可以稍微侵入到这些区中的一个或两个上面。
在可替换的实施例中，在形成绝缘层70剩余部分之前，可以形成拉伸层130并对其开口。在另一可替换的实施例中，未形成绝缘层70。绝缘层70可以具有压缩性、不具有应力、或者是略微具有拉伸性。在这绝缘层70和130中的更具拉伸性的层以相对更高的速率进行刻蚀的情况下，随着绝缘层70和130之间的应力差的增加，刻蚀速率的差也应增加。
处理可以继续，以形成基本上完成的电子器件，如图17中说明的。使用一个或多个传统的或特有的技术形成一个或多个绝缘层174、一个或多个传导层176、和一个或多个封装层178。
图18包括说明了作为位置(例如，图15中的距离)的函数的增量(delta)平均应力的数据。位置1对应于无拉伸性的层130(例如，覆盖绝缘层130)，位置2对应于拉伸层130和绝缘层70之间的边缘，相比于有源区26，该边缘更接近有源区24(例如，如由顶视图测量的，离开有源区24的边缘约40nm)，位置3对应于拉伸层130和绝缘层70之间的边缘，该边缘位于有源区24和有源区26中间，位置4对应于拉伸层130和绝缘层70之间的边缘，相比于有源区24，该边缘更接近有源区26(例如，如由顶视图测量的，离开有源区26的边缘约40nm)，位置5对应于拉伸层130和绝缘层70之间的边缘，该边缘位于有源区26的边缘上面，并且位置6对应于拉伸层130和绝缘层70之间的边缘，该边缘侵入到有源区26上面(例如，如由顶视图测量的、侵入到有源区16上面约40nm)。
图18中的数据指出了，沟道宽度方向中的增量平均应力增加，直至拉伸层130和绝缘层70之间的边缘与下面的有源区26的边缘相接。增量平均应力随着如由顶视图测量的两个边缘之间距离的函数的增加而减少，与拉伸层130未位于有源区26上面的时候相反，当拉伸层130位于有源区26上面时，减少的增量平均应力随着更强的函数而减少。而且，拉伸层130仍可以位于有源区26的相对小的部分上面，并且仍提供足够的增量平均应力。增加的增量平均应力的净影响可以是p沟道晶体管结构的有源区26中的增加的载流子迁移率。增加的载流子迁移率可以提高p沟道晶体管的性能。而且，随着拉伸层130和压缩层70之间的应力差的增加，沟道中的应力增强的量值增加。
位于p沟道晶体管结构之间的场隔离区上面的绝缘膜130可以通过增加载流子迁移率改善电气特性。例如，p沟道晶体管结构可以取向为基本上在晶向<110>中，无论有源区的主表面位于(100)或(110)晶面上。对于取向基本上是晶向<100>的p沟道晶体管结构，当有源区具有位于(100)或(110)晶面上的主表面时，载流子迁移率可以劣化或者可以不劣化。
在可替换的实施例中，传导类型和应力可以反转。例如，有源区24可以是n型掺杂的并且包括后继形成的p沟道晶体管结构的沟道区，并且有源区26和28可以是p型掺杂的并且包括后继形成的n沟道晶体管结构的沟道区，绝缘层70可以是拉伸膜，并且绝缘层130可以是压缩膜。位于n沟道晶体管结构之间的场隔离区上面的压缩膜可以通过增加载流子迁移率来改善电气特性。例如，n沟道晶体管结构可以取向为基本上晶向<110>，无论有源区的主表面位于(100)或(110)晶面上。对于取向基本上是晶向<100>的n沟道晶体管结构，对于具有位于(110)上的主表面的有源区，可以提高载流子迁移率，但是当有源区具有位于(100)晶面上的主表面时，载流子迁移率可以劣化。
许多不同的方面和实施例是可行的。下面描述了某些该方面和实施例。在阅读本申请文件之后，本领域的技术人员将认识到，这些方面和实施例仅是说明性的，并未限制本发明的范围。
在第一方面中，一种电子器件可以包括：包括第一有源区的第一传导类型的第一晶体管结构，该第一有源区具有基本上沿第一沟道长度方向延伸的第一边缘；和包括第二有源区的第一传导类型的第二晶体管结构，该第二有源区具有基本上沿第二沟道长度方向延伸的第二边缘。该电子器件还可以包括位于第一和第二有源区之间的场隔离区的部分。该电子器件可以进一步包括位于场隔离区的该部分上面的第一应力类型的层的部分，其中第一应力类型的层的该部分不是侧壁间隔物，并且具有与第一有源区的第一边缘相邻的第一边缘和与第二有源区的第二边缘相邻的第二边缘。
在第一方面的一个实施例中，第一传导类型是p型并且第一应力类型是拉伸，并且在特定实施例中，第一和第二有源区每个均包括位于(100)或(110)晶面上并且取向基本上是晶向<110>的主表面。在另一实施例中，第一传导类型是n型并且第一应力类型是压缩，并且在特定实施例中，第一和第二有源区每个均包括位于(100)或(110)晶面上并且取向基本上是晶向<100>或<110>的主表面。在另一实施例中，第一传导类型是p型并且第一应力类型是压缩，并且在特定实施例中，第一和第二有源区每个均包括位于(100)或(110)晶面上并且取向基本上是晶向<100>的主表面。
在第一方面的另一实施例中，晶体管结构的有源区不位于第一和第二有源区之间。在另一实施例中，第一和第二有源区每个均包括位于(100)或(110)晶面上并且取向基本上是晶向<110>的主表面。在另一实施例中，第一应力类型的层的该部分包括氮化硅。在另一实施例中，该层的该部分不位于第一有源区或第二有源区上面。
在第一方面的另一实施例中，第一有源区进一步包括第三边缘、第四边缘、和第五边缘，其中自顶视图观察，第一和第三边缘位于沿着第一有源区的第一对相对边缘，并且第四和第五边缘沿着第一有源区的第二对相对边缘。第一应力类型的层的该部分进一步包括第三边缘，第四边缘、和第五边缘，其中自顶视图观察，该层的该部分的第三边缘位于与第一有源区的第三边缘相邻，该层的该部分的第四边缘位于与第一有源区的第四边缘相邻，并且该层的该部分的第五边缘位于与第一有源区的第五边缘相邻。同样自顶视图观察，第一距离是第一有源区的第一边缘和该层的该部分的第一边缘之间的距离，并且第二距离是第一有源区的第三边缘和该层的该部分的第三边缘之间的距离。第三距离是第一有源区的第四边缘和该层的该部分的第四边缘之间的距离，并且第四距离是第二有源区的第五边缘和该层的该部分的第五边缘之间的距离。第一总和是第一和第二距离的总和，而第二总和是第三和第四距离的总和，并且第一总和小于第二总和。
在第一方面的另一实施例中，第一和第二距离的平均值不大于用于对该层构图的掩膜的一个单位失准容限的约一半。在另一实施例中，该层基本上不位于第一有源区或第二有源区上面。
在第二方面，一种电子器件可以包括第一传导类型的第一晶体管结构，其包括具有第一边缘和第二边缘的第一有源区，其中第一边缘具有基本上沿第一晶体管结构的沟道长度方向延伸的长度，并且第二边缘具有基本上沿第一晶体管结构的沟道宽度方向延伸的长度。该电子器件还可以包括与第一有源区相邻的场隔离区，和位于场隔离区上面的第一应力类型的层，其中自顶视图观察，该层不是第一晶体管结构的侧壁间隔物结构的一部分。同样自顶视图观察，该层的第一边缘位于与第一有源区的第一边缘相邻，并且该层的第二边缘位于与第一有源区的第二边缘相邻。第一距离是第一有源区的第一边缘和该层的第一边缘之间的距离，第二距离是第一有源区的第二边缘和该层的第二边缘之间的距离，并且第一距离小于第二距离。
在第二方面的一个实施例中，第一传导类型是p型并且第一应力类型是拉伸，而在另一实施例中，第一传导类型是n型并且第一应力类型是压缩。
在第二方面的另一实施例中，第一有源区包括沟道宽度，并且第一有源区位于该层中的开口下面，其中自顶视图观察，该开口具有在基本上平行于沟道宽度的方向中测量的尺寸。该尺寸不大于沟道宽度和用于用于限定该层中开口的掩膜的一个单位失准容限的近似总和。在另一实施例中，该电子器件进一步包括第二晶体管结构，其包括第二有源区。第二晶体管结构具有与第一传导类型相反的第二传导类型，并且第二有源区位于与第一有源区相邻，并且该层位于第二有源区上面。
在第二方面的另一实施例中，第一有源区基本上未由该层覆盖，并且基本上所有第二有源区由该层覆盖。在另一实施例中，第一和第二有源区每个均包括位于(100)或(110)晶面上并且取向基本上是晶向<110>的主表面。在另一实施例中，第一和第二有源区每个均与半导体基材料电气绝缘。
在第二方面的另一实施例中，第一有源区进一步包括第三边缘和第四边缘，其中第三边缘基本上与第一边缘平行，并且第四边缘基本上与第二边缘平行。自顶视图观察，第一应力类型的层的第三边缘位于与第一有源区的第三边缘相邻，并且该层的第四边缘与第一有源区的第四边缘相邻。而且自顶视图观察，第三距离是第一有源区的第三边缘和该层的第一边缘之间的距离，第四距离是第一有源区的第四边缘和该层的第四边缘之间的距离。第一距离和第三距离每个均小于第二距离和第四距离中的每一个。
在第三方面，一种用于形成电子器件的工艺可以包括：形成延伸到半导体层中的场隔离区，其中自顶视图观察，在形成场隔离区之后，第一有源区具有第一边缘和第二边缘并且由场隔离区围绕。该工艺还可以包括：形成第一传导类型的第一晶体管结构，其包括第一有源区，其中第一有源区的第一边缘具有基本上平行于第一晶体管结构的沟道长度方向延伸的第一长度，并且第一有源区的第二边缘具有基本上平行于第一晶体管结构的沟道宽度方向延伸的第二长度。该工艺可以进一步包括：形成位于场隔离区和第一有源区上面的层，并且对该层构图以限定开口，其中自顶视图观察，开口的第一边缘位于与第一有源区的第一边缘相邻并且基本上与其平行，并且开口的第二边缘位于与第一有源区的第二边缘相邻并且基本上与其平行。同样自顶视图观察，第一距离是第一有源区的第一边缘和开口的第一边缘之间的距离，并且第二距离是第一晶体管的第二边缘和开口的第二边缘之间的距离。第一距离不大于第二距离。
在第三方面的一个实施例中，第一传导类型是p型并且第一应力类型是拉伸，而在另一实施例中，第一传导类型是n型并且第一应力类型是压缩。
在第三方面的另一实施例中，形成第一晶体管结构包括：形成第一晶体管结构，使得第一有源区包括沟道宽度。对该层构图包括：形成开口，使得自顶视图观察，开口具有在基本上平行于沟道宽度的方向中测量的尺寸，并且该尺寸不大于沟道宽度和用于对该层构图的掩膜的一个单位失准容限的近似总和。
在第三方面的另一实施例中，该工艺可以进一步包括：形成第二晶体管结构，其具有与第一传导类型相反的第二传导类型。形成场隔离包括：形成场隔离区，使得自顶视图观察，在形成场隔离区之后，第二有源区具有第三边缘和第四边缘，由场隔离区围绕，并且位于与第一有源区相邻。形成第二晶体管结构还可以包括：形成第二晶体管结构，其包括第二有源区。形成该层包括：在第二有源区上面形成该层，并且对该层构图包括：对该层构图，使得该层保持在第二有源区上方。
在第三方面的另一实施例中，形成场隔离区包括：形成场隔离区，使得第一和第二有源区每个均包括位于(100)或(110)晶面上并且取向基本上是晶向<110>的主表面。在另一实施例中，形成场隔离区包括：形成场隔离区，使得场隔离区延伸通过半导体层的整个厚度。
应当注意，上文的一般描述或示例中描述的所有行动并非都是必需的，一部分特定的行动可能不是必需的，并且除了所描述的行动之外，可能执行一个或多个另外的行动。而且，列出行动的次序没有必要是执行行动的次序。在阅读本申请文件之后，本领域的技术人员将能够确定，对于其特定的需要或要求，可以使用什么样的行动。
上文参考一个或多个特定的实施例描述了任何一个或多个益处、一个或多个其他优点、对一个或多个问题的一个或多个解决方案、或者其任何组合。然而，该益处、优点、对问题的解决方案、或者可以引出任何益处、优点、或解决方案或者使其变得更加显著的任何因素，不应被解释为任何或所有权利要求的关键的、必需的、或基本的特征或因素。
上文公开的内容应被视为说明性的，而非限制性的，并且后附权利要求应涵盖本发明的范围内的所有修改方案、增强方案、和其他实施例。因此，在法律允许的最大范围内，本发明的范围由附属权利要求及其等效物的最广泛的可允许的解释所限定，并且不应受前面的详细描述的限制。

Claims (19)

1.一种电子器件，包括：
包括第一有源区的第一传导类型的第一晶体管结构，所述第一有源区具有沿第一沟道长度方向延伸的第一边缘；
包括第二有源区的所述第一传导类型的第二晶体管结构，所述第二有源区具有沿第二沟道长度方向延伸的第二边缘；
位于所述第一和第二有源区之间的场隔离区的一部分；以及
位于所述场隔离区所述部分上面的第一应力类型的层的一部分，其中，所述第一应力类型的所述层的所述部分不是侧壁间隔物并且具有位于与所述第一有源区的所述第一边缘相邻的第一边缘和位于与所述第二有源区的所述第二边缘相邻的第二边缘，
其中：
所述第一有源区进一步包括第三边缘、第四边缘、和第五边缘，
其中自顶视图观察，所述第一和第三边缘位于沿着所述第一有源区的第一对相对边缘，并且所述第四和第五边缘位于沿着所述第一有源区的第二对相对边缘；
所述第一应力类型的层的所述部分进一步包括第三边缘，第四边缘、和第五边缘，其中自顶视图观察：
所述层的所述部分的所述第三边缘位于与所述第一有源区的所述第三边缘相邻；
所述层的所述部分的所述第四边缘位于与所述第一有源区的所述第四边缘相邻；
所述层的所述部分的所述第五边缘位于与所述第一有源区的所述第五边缘相邻；
第一距离是所述第一有源区的所述第一边缘和所述层的所述部分的所述第一边缘之间的距离；
第二距离是所述第一有源区的所述第三边缘和所述层的所述部分的所述第三边缘之间的距离；
第三距离是所述第一有源区的所述第四边缘和所述层的所述部分的所述第四边缘之间的距离；
第四距离是所述第二有源区的所述第五边缘和所述层的所述部分的所述第五边缘之间的距离；
第一总和是所述第一和第二距离的总和，而第二总和是所述第三和第四距离的总和；以及
所述第一总和小于所述第二总和。
2.如权利要求1所述的电子器件，其中所述第一传导类型是p型并且所述第一应力类型是拉伸。
3.如权利要求2所述的电子器件，其中所述第一和第二有源区每个均包括位于(100)或(110)晶面上并且取向是晶向<110>的主表面。
4.如权利要求1所述的电子器件，其中所述第一传导类型是n型并且所述第一应力类型是压缩。
5.如权利要求4所述的电子器件，其中所述第一和第二有源区每个均包括位于(100)或(110)晶面上并且取向是晶向<100>或<110>的主表面。
6.如权利要求1所述的电子器件，其中所述第一传导类型是p型并且所述第一应力类型是压缩。
7.如权利要求6所述的电子器件，其中所述第一和第二有源区每个均包括位于(100)或(110)晶面上并且取向是晶向<100>的主表面。
8.一种电子器件，包括：
包括第一有源区的第一传导类型的第一晶体管结构，该第一有源区具有第一边缘和第二边缘，其中：
所述第一边缘具有沿所述第一晶体管结构的沟道长度方向延伸的长度；以及
所述第二边缘具有沿所述第一晶体管结构的沟道宽度方向延伸的长度；
与所述第一有源区相邻的场隔离区；和
位于所述场隔离区上面的第一应力类型的层，其中自顶视图观察：
所述层不是所述第一晶体管结构的侧壁间隔物结构的一部分；
所述层的第一边缘位于与所述第一有源区的所述第一边缘相邻；
所述层的第二边缘位于与所述第一有源区的所述第二边缘相邻；
第一距离是所述第一有源区的所述第一边缘和所述层的所述第一边缘之间的距离；
第二距离是所述第一有源区的所述第二边缘和所述层的所述第二边缘之间的距离；以及
所述第一距离小于所述第二距离。
9.如权利要求8所述的电子器件，其中所述第一传导类型是p型并且所述第一应力类型是拉伸。
10.如权利要求8所述的电子器件，其中所述第一传导类型是n型并且所述第一应力类型是压缩。
11.如权利要求8所述的电子器件，其中：
所述第一有源区包括沟道宽度；
所述第一有源区位于所述层中的开口下面，其中自顶视图观察，所述开口具有在平行于所述沟道宽度的方向中测量的尺寸；以及
所述尺寸不大于所述沟道宽度和用于限定所述拉伸层中所述开口的掩膜的一个单位失准容限的总和。
12.如权利要求8所述的电子器件，进一步包括第二晶体管结构，该第二晶体管结构包括第二有源区，其中：
所述第二晶体管结构具有与所述第一传导类型相反的第二传导类型；
所述第二有源区位于与所述第一有源区相邻；以及
所述层位于所述第二有源区上面。
13.如权利要求12所述的电子器件，其中：
所述第一有源区均未由所述层覆盖；以及
所有所述第二有源区由所述层覆盖。
14.如权利要求10所述的电子器件，其中所述第一有源区包括位于(100)或(110)晶面上并且取向是晶向<110>的主表面。
15.一种用于形成电子器件的工艺，包括：
形成延伸到半导体层中的场隔离区，其中自顶视图观察，在形成所述场隔离区之后，第一有源区具有第一边缘和第二边缘并且被所述场隔离区围绕；
形成包括所述第一有源区的第一传导类型的晶体管结构，其中：
所述第一有源区的所述第一边缘具有平行于所述晶体管结构的沟道长度方向延伸的第一长度；以及
所述第一有源区的所述第二边缘具有平行于所述晶体管结构的沟道宽度方向延伸的第二长度；
形成位于所述场隔离区和第一有源区上面的第一应力类型的层；以及
对所述层构图以限定开口，其中自顶视图观察：
所述开口的第一边缘位于相邻于并且平行于所述第一有源区的所述第一边缘；
所述开口的第二边缘位于相邻于并且平行于所述第一有源区的所述第二边缘；
第一距离是所述第一有源区的所述第一边缘和所述开口的所述第一边缘之间的距离；
第二距离是所述第一有源区的所述第二边缘和所述开口的所述第二边缘之间的距离；以及
所述第一距离不大于所述第二距离。
16.如权利要求15所述的工艺，其中所述第一传导类型是p型并且所述第一应力类型是拉伸。
17.如权利要求15所述的工艺，其中所述第一传导类型是n型并且所述第一应力类型是压缩。
18.如权利要求15所述的工艺，其中：
形成所述晶体管结构包括：形成所述晶体管结构，使得所述第一有源区包括沟道宽度；以及
对所述层构图包括：形成所述开口，使得自顶视图观察，所述开口具有在平行于所述沟道宽度的方向中测量的尺寸，并且所述尺寸不大于所述沟道宽度和用于对所述层构图的掩膜的一个单位失准容限的总和。
19.如权利要求17所述的工艺，其中形成所述场隔离区包括：形成所述场隔离区，使得所述第一有源区包括位于(100)或(110)晶面上并且取向是晶向<110>的主表面。
CN2006800417935A 2005-11-08 2006-10-10 电子器件和形成电子器件的方法 Active CN101305457B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/269,303 US7420202B2 (en) 2005-11-08 2005-11-08 Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
US11/269,303 2005-11-08
PCT/US2006/039650 WO2007055853A2 (en) 2005-11-08 2006-10-10 Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device

Publications (2)

Publication Number Publication Date
CN101305457A CN101305457A (zh) 2008-11-12
CN101305457B true CN101305457B (zh) 2010-11-17

Family

ID=38002884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800417935A Active CN101305457B (zh) 2005-11-08 2006-10-10 电子器件和形成电子器件的方法

Country Status (7)

Country Link
US (2) US7420202B2 (zh)
EP (1) EP1949434B1 (zh)
JP (1) JP5301279B2 (zh)
KR (1) KR101322150B1 (zh)
CN (1) CN101305457B (zh)
TW (1) TWI453912B (zh)
WO (1) WO2007055853A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420202B2 (en) * 2005-11-08 2008-09-02 Freescale Semiconductor, Inc. Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
US7485515B2 (en) * 2006-04-17 2009-02-03 United Microelectronics Corp. Method of manufacturing metal oxide semiconductor
US20070246776A1 (en) * 2006-04-20 2007-10-25 Synopsys, Inc. Stress engineering for cap layer induced stress
US8354726B2 (en) * 2006-05-19 2013-01-15 Panasonic Corporation Semiconductor device and method for fabricating the same
US20080142897A1 (en) * 2006-12-19 2008-06-19 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system having strained transistor
US8569858B2 (en) 2006-12-20 2013-10-29 Freescale Semiconductor, Inc. Semiconductor device including an active region and two layers having different stress characteristics
US7843011B2 (en) * 2007-01-31 2010-11-30 Freescale Semiconductor, Inc. Electronic device including insulating layers having different strains
JP5347250B2 (ja) * 2007-08-20 2013-11-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7633103B2 (en) * 2007-08-28 2009-12-15 Globalfoundries Inc. Semiconductor device and methods for fabricating same
US20090215277A1 (en) * 2008-02-26 2009-08-27 Tung-Hsing Lee Dual contact etch stop layer process
US7883953B2 (en) * 2008-09-30 2011-02-08 Freescale Semiconductor, Inc. Method for transistor fabrication with optimized performance
JP5499641B2 (ja) * 2009-11-04 2014-05-21 富士通セミコンダクター株式会社 半導体装置及びその設計方法並びに半導体装置の製造方法
JP2012156356A (ja) * 2011-01-27 2012-08-16 Elpida Memory Inc 半導体装置の製造方法
US8395139B1 (en) * 2011-12-06 2013-03-12 Nanya Technology Corp. 1T1R resistive memory device and fabrication method thereof
CN103855092B (zh) * 2012-11-28 2018-11-06 中国科学院微电子研究所 半导体器件制造方法
CN104143534B (zh) * 2013-05-10 2018-05-15 中国科学院微电子研究所 半导体器件制造方法
CN104253049B (zh) * 2013-06-28 2018-11-06 中国科学院微电子研究所 半导体器件制造方法
CN104332399B (zh) * 2013-07-22 2018-09-18 中国科学院微电子研究所 半导体器件制造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569698A (en) * 1982-02-25 1986-02-11 Raytheon Company Method of forming isolated device regions by selective successive etching of composite masking layers and semiconductor material prior to ion implantation
US5283202A (en) * 1986-03-21 1994-02-01 Advanced Power Technology, Inc. IGBT device with platinum lifetime control having gradient or profile tailored platinum diffusion regions
US5200351A (en) * 1989-10-23 1993-04-06 Advanced Micro Devices, Inc. Method of fabricating field effect transistors having lightly doped drain regions
KR950000141B1 (ko) * 1990-04-03 1995-01-10 미쓰비시 뎅끼 가부시끼가이샤 반도체 장치 및 그 제조방법
US5729045A (en) * 1996-04-02 1998-03-17 Advanced Micro Devices, Inc. Field effect transistor with higher mobility
JP2000243854A (ja) 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
US6593157B1 (en) * 1999-07-16 2003-07-15 Taiwan Semiconductor Manufacturing Company Early response to plasma/charging damage by special pattern design of active region
KR100567022B1 (ko) 1999-12-29 2006-04-04 매그나칩 반도체 유한회사 반도체소자의 트렌치를 이용한 소자분리막 형성방법
JP4776755B2 (ja) * 2000-06-08 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7115954B2 (en) * 2000-11-22 2006-10-03 Renesas Technology Corp. Semiconductor device including stress inducing films formed over n-channel and p-channel field effect transistors and a method of manufacturing the same
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
KR100400308B1 (ko) * 2001-03-28 2003-10-01 주식회사 하이닉스반도체 반도체소자의 보더리스 콘택 형성방법
US6506642B1 (en) * 2001-12-19 2003-01-14 Advanced Micro Devices, Inc. Removable spacer technique
JP4173672B2 (ja) * 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
WO2003105204A2 (en) 2002-06-07 2003-12-18 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
US6674146B1 (en) * 2002-08-08 2004-01-06 Intel Corporation Composite dielectric layers
JP4030383B2 (ja) * 2002-08-26 2008-01-09 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3847683B2 (ja) 2002-08-28 2006-11-22 富士通株式会社 半導体装置の製造方法
JP4004040B2 (ja) * 2002-09-05 2007-11-07 株式会社東芝 半導体装置
US6864135B2 (en) * 2002-10-31 2005-03-08 Freescale Semiconductor, Inc. Semiconductor fabrication process using transistor spacers of differing widths
EP1565931B1 (en) 2002-11-25 2007-11-07 International Business Machines Corporation Strained finfet cmos device structures
US6825529B2 (en) * 2002-12-12 2004-11-30 International Business Machines Corporation Stress inducing spacers
US6870179B2 (en) * 2003-03-31 2005-03-22 Intel Corporation Increasing stress-enhanced drive current in a MOS transistor
US6902971B2 (en) * 2003-07-21 2005-06-07 Freescale Semiconductor, Inc. Transistor sidewall spacer stress modulation
JP4504633B2 (ja) * 2003-05-29 2010-07-14 パナソニック株式会社 半導体集積回路装置
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
KR100500451B1 (ko) * 2003-06-16 2005-07-12 삼성전자주식회사 인장된 채널을 갖는 모스 트랜지스터를 구비하는반도체소자의 제조 방법
US7329923B2 (en) 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7279746B2 (en) * 2003-06-30 2007-10-09 International Business Machines Corporation High performance CMOS device structures and method of manufacture
FR2857502B1 (fr) 2003-07-10 2006-02-24 Soitec Silicon On Insulator Substrats pour systemes contraints
US6891192B2 (en) 2003-08-04 2005-05-10 International Business Machines Corporation Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions
US7101742B2 (en) 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US7462526B2 (en) 2003-11-18 2008-12-09 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
WO2005064680A1 (ja) * 2003-12-25 2005-07-14 Fujitsu Limited 半導体装置および半導体集積回路装置
US7101765B2 (en) * 2004-03-31 2006-09-05 Intel Corporation Enhancing strained device performance by use of multi narrow section layout
US7163903B2 (en) 2004-04-30 2007-01-16 Freescale Semiconductor, Inc. Method for making a semiconductor structure using silicon germanium
JP4994581B2 (ja) * 2004-06-29 2012-08-08 富士通セミコンダクター株式会社 半導体装置
US7316960B2 (en) * 2004-07-13 2008-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Strain enhanced ultra shallow junction formation
US7445978B2 (en) * 2005-05-04 2008-11-04 Chartered Semiconductor Manufacturing, Ltd Method to remove spacer after salicidation to enhance contact etch stop liner stress on MOS
US7442598B2 (en) 2005-06-09 2008-10-28 Freescale Semiconductor, Inc. Method of forming an interlayer dielectric
US7488670B2 (en) 2005-07-13 2009-02-10 Infineon Technologies Ag Direct channel stress
JP2007073800A (ja) * 2005-09-08 2007-03-22 Seiko Epson Corp 半導体装置
US7297584B2 (en) * 2005-10-07 2007-11-20 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having a dual stress liner
US7504289B2 (en) * 2005-10-26 2009-03-17 Freescale Semiconductor, Inc. Process for forming an electronic device including transistor structures with sidewall spacers
US7420202B2 (en) 2005-11-08 2008-09-02 Freescale Semiconductor, Inc. Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
US7511360B2 (en) * 2005-12-14 2009-03-31 Freescale Semiconductor, Inc. Semiconductor device having stressors and method for forming

Also Published As

Publication number Publication date
US7420202B2 (en) 2008-09-02
US7714318B2 (en) 2010-05-11
WO2007055853A2 (en) 2007-05-18
WO2007055853A3 (en) 2007-07-05
JP2009515360A (ja) 2009-04-09
JP5301279B2 (ja) 2013-09-25
EP1949434A4 (en) 2009-11-04
EP1949434B1 (en) 2018-08-01
TW200723533A (en) 2007-06-16
CN101305457A (zh) 2008-11-12
US20080296633A1 (en) 2008-12-04
TWI453912B (zh) 2014-09-21
EP1949434A2 (en) 2008-07-30
KR20080066782A (ko) 2008-07-16
KR101322150B1 (ko) 2013-10-25
US20070102755A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
CN101305457B (zh) 电子器件和形成电子器件的方法
US11282936B2 (en) Horizontal gate all around device nanowire air gap spacer formation
TWI484633B (zh) 用於多通道場效電晶體之中間產物及用於獲得中間產物的方法
KR0171582B1 (ko) 배선 구조를 갖는 반도체 디바이스 및 그 제조 방법
US7504289B2 (en) Process for forming an electronic device including transistor structures with sidewall spacers
TWI334195B (en) Semiconductor device and fabricating method thereof
US7622340B2 (en) Method for manufacturing semiconductor device
CN101258582B (zh) 功率场效应晶体管及其制造方法
CN101553916A (zh) 蚀刻到含氧化硅材料中的方法、形成容器电容器的方法和形成动态随机存取存储器（dram）阵列的方法
CN103779207A (zh) 包含湿蚀刻制程以移除氮化硅的半导体结构形成方法
CN101132023A (zh) 使用低介电常数应力衬垫减小寄生电容的结构和方法
US8415723B2 (en) Spacer structure wherein carbon-containing oxide film formed within
CN101651153B (zh) 半导体器件和制造其的方法
CN103579111A (zh) 一种金属栅半导体器件的制造方法
US20020098633A1 (en) Use of selective ozone TEOS oxide to create variable thickness layers and spacers
CN101512771A (zh) 使用简化双应力衬层配置的具有增强性能的半导体结构
US20030178674A1 (en) Semiconductor device and its manufacturing method
US20100197124A1 (en) Methods of Forming Semiconductor Devices Using Plasma Dehydrogenation and Devices Formed Thereby
US7682890B2 (en) Method of fabricating semiconductor device
CN102487017B (zh) 应变cmos器件的制作方法
US10032771B2 (en) Integrated circuits with capacitors and methods for producing the same
CN106960817B (zh) 一种半导体器件以及制备方法、电子装置
TW201501209A (zh) 半導體裝置及其製造方法
JPS61214542A (ja) 半導体装置の製造方法
CN107785312B (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.