CN105206530A

CN105206530A - Pmos晶体管的形成方法

Info

Publication number: CN105206530A
Application number: CN201410301930.0A
Authority: CN
Inventors: 刘佳磊
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-06-27
Filing date: 2014-06-27
Publication date: 2015-12-30

Abstract

一种PMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有多个分立的栅极结构；在所述栅极结构的上表面和两侧形成第一侧墙；对相邻所述第一侧墙下方的半导体衬底进行氧化，形成氧化层；在所述栅极结构的上表面和两侧形成覆盖所述第一侧墙的第二侧墙，所述第一侧墙和第二侧墙的总厚度为目标侧墙的厚度；蚀刻所述氧化层及所述氧化层下方的半导体衬底，形成第一凹槽；去除剩余所述氧化层，直至在所述凹槽侧壁形成凹陷；蚀刻去除所述凹陷侧壁与所述凹槽底部之间的半导体衬底，直至形成西格玛形的第二凹槽；在所述第二凹槽内形成硅锗层。所述形成方法形成的PMOS晶体管性能提高。

Description

PMOS晶体管的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种PMOS晶体管的形成方法。

背景技术

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS管的性能成为越来越常用的技术手段。具体地，通过适当控制应力，可以提高载流子(NMOS晶体管中的电子，PMOS晶体管中的空穴)迁移率，从而提高驱动电流，进而极大地提高MOS晶体管的性能。

目前，通常采用嵌入式硅锗技术(EmbeddedSiGeTechnology)形成PMOS晶体管的源区和漏区，即在需要形成源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS晶体管的源区和漏区。形成所述锗硅材料是为了引入硅和锗硅(SiGe)之间晶格失配的压应力，从而提高PMOS管的性能。

现有PMOS晶体管的形成方法请参考图1至图4。

请参考图1，提供半导体衬底，在半导体衬底上形成分立的栅极结构，图1中显示了其中两个栅极结构为代表，其中第一个栅极结构包括栅介质层111和栅极112，第二个栅极结构包括栅介质层121和栅极122。第一个栅极结构的上表面和侧面被侧墙113覆盖，第二个栅极结构的上表面和侧面被侧墙123覆盖。

请参考图2，采用干法刻蚀工蚀刻位于侧墙113和侧墙123之间的半导体衬底形成凹槽101。

请参考图3，利用湿法刻蚀工艺对凹槽101进行刻蚀，例如采用四甲基氢氧化铵(TMAH)溶液进行湿法刻蚀。由于TMAH溶液沿(100)晶面和(110)晶面的刻蚀速度大于沿(111)晶面的刻蚀速度，所以形成具有西格玛形(sigma)的凹槽102。

请参考图4，在凹槽102中填充形成外延锗硅层103。但是现有方法形成的PMOS晶体管中，所形成的外延锗硅层103距离沟道区太远，两者之间的距离通常如图4中的距离D1所示(通常距离D1大于)。即现有方法形成的外延锗硅层103无法对沟道区施加足够的应力，因此PMOS晶体管性能不好。

发明内容

本发明解决的问题是提供一种PMOS晶体管的形成方法，以提高PMOS晶体管性能。

为解决上述问题，本发明提供一种PMOS晶体管的形成方法，包括：

提供半导体衬底，所述半导体衬底表面具有多个分立的栅极结构；

在所述栅极结构的上表面和两侧形成第一侧墙；

对相邻所述第一侧墙下方的半导体衬底进行氧化，形成氧化层；

在所述栅极结构的上表面和两侧形成覆盖所述第一侧墙的第二侧墙，所述第一侧墙和第二侧墙的总厚度为目标侧墙的厚度；

以所述第二侧墙为掩模，蚀刻所述氧化层及所述氧化层下方的半导体衬底，形成第一凹槽，所述氧化层剩余部分位于所述第二侧墙下方且位于所述第一凹槽侧壁；

去除剩余所述氧化层，直至在所述凹槽侧壁形成凹陷；

蚀刻去除所述凹陷侧壁与所述凹槽底部之间的半导体衬底，直至形成西格玛形的第二凹槽；

在所述第二凹槽内形成硅锗层；

在所述栅极结构一侧下方的所述硅锗层中形成源极，在所述栅极结构另一侧下方的所述硅锗层中形成漏极。

可选的，所述第一侧墙的厚度范围为

可选的，所述第二侧墙的厚度范围为

可选的，所述氧化层的厚度范围为

可选的，形成所述氧化层采用的工艺为干法氧化工艺，所述干法氧化工艺采用的气体包括氧气和臭氧的至少其中之一。

可选的，所述干法氧化工艺采用的温度范围为0℃～500℃。

可选的，形成所述氧化层采用的氧化工艺为湿法氧化工艺，所述湿法氧化工艺采用的溶液包括过氧化氢溶液和臭氧溶液的至少其中之一。

可选的，去除剩余所述氧化层采用的溶液为氢氟酸。

可选的，去除剩余所述氧化层采用的温度为20℃～25℃。

可选的，蚀刻去除所述凹陷侧壁与所述凹槽底部之间的半导体衬底中，采用的溶液包括氨水、四甲基氢氧化铵和四乙基氢氧化铵的至少其中之一。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案先在栅极结构表面形成厚度较小的第一侧墙，然后在相邻第一侧墙下方的半导体衬底表面形成氧化层，再形成第二侧墙覆盖第一侧墙，并以第二侧墙为掩模蚀刻氧化层，并同时蚀刻氧化层下方的半导体衬底，形成第一凹槽，此时氧化层剩余部分位于侧墙正下方，之后去除剩余氧化层形成凹陷，此后蚀刻凹陷侧壁与第一凹槽底部之间的半导体衬底形成西格玛形的第二凹槽，所形成的第二凹槽侧壁距离沟道区区域的距离大幅减小，因此，后续填充第二凹槽的外延锗硅层能够将应力近距离的作用在沟道区区域上，使空穴迁移率提高，从而提高PMOS晶体管的性能。

进一步，所述第一侧墙的厚度为一方面保证在形成氧化层的过程中，栅极结构不受影响，另一方面，保证氧化层到沟道区区域的距离较小，从而保证后续形成的第二凹槽到所述沟道区区域的距离较小。

进一步，所述氧化层的厚度为一方面保证后续去除氧化层时，形成的凹陷具有足够高度，另一方面节省工艺时间。

附图说明

图1至图4是现有PMOS晶体管的形成方法各步骤对应剖面结构示意图；

图5至图10是本发明实施例提供的PMOS晶体管的形成方法各步骤对应剖面结构示意图。

具体实施方式

正如背景技术所述，现有PMOS晶体管中，外延锗硅层距离沟道区太远，因此无法对沟道区施加足够的应力，PMOS晶体管性能不好。进一步分析可知，这是因为，现有PMOS晶体管的形成方法所形成的侧墙厚度较大，在采用干法刻蚀工艺形成凹槽时，凹槽侧壁到沟道区区域的距离较远。后续填充凹槽的外延锗硅层到沟道区区域的距离也较远，因此，外延锗硅层无法很好地作用在沟道区区域。

为此，本发明提供一种新的PMOS晶体管的形成方法，所述方法通过先形成第一凹槽，然后在第一凹槽侧壁形成凹陷，再对第一凹槽进行蚀刻形成第二凹槽。由于在整个工艺过程中形成了所述凹陷，因此，在对第一凹槽进行蚀刻形成第二凹槽时，第二凹槽的侧壁能够向两侧拓展，从而使第二凹槽到沟道区区域的距离减小，因此，最终填充第二凹槽的外延锗硅层到沟道区区域的距离也减小，因此外延锗硅层对沟道区区域的应力作用增强，PMOS晶体管的性能提高。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图5，提供半导体衬底200，半导体衬底200上具有多个分立的栅极结构(未标注)。

图5中显示了两个栅极结构为代表，所述两个栅极结构分别为第一栅极结构和第二栅极结构。其中，第一栅极结构包括栅介质层211和栅极212，第二栅极结构包括栅介质层221和栅极222。第一栅极结构的上表面和侧面被侧墙213覆盖，第二栅极结构的上表面和侧面被侧墙223覆盖。

半导体衬底200材料可以是硅衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，或金刚石衬底，或本领域技术人员公知的其他半导体材料衬底。具体的，本实施例中，所述半导体衬底200为硅衬底。

本实施例中，半导体衬底200中还可以形成有隔离结构，所述隔离结构可以是浅沟槽隔离结构，或本领域技术人员公知的其他用于器件隔离或有源区隔离的隔离结构。

本实施例中，栅介质层211和栅介质层221的材料可以是氧化硅或氧化铪等高k介质材料。

本实施例中，栅极212和栅极222的材料可以是掺杂多晶硅、金属、金属硅化物或其他导电材料。

请继续参考图5，在第一栅极结构的顶面和两个侧面形成第一侧墙213，在第二栅极结构的顶面和两个侧面形成第一侧墙223。

本实施例中，第一侧墙213和第一侧墙223的材料可以是为氮化硅或氮氧化硅。第一侧墙213和第一侧墙223可以同时采用相同的侧墙形成工艺形成。

本实施例中，第一侧墙213和第一侧墙223的厚度可以为一方面保证在形成氧化层(请参考图6)的过程中，栅极结构不受影响，另一方面，保证氧化层到沟道区区域的距离较小，从而保证后续形成的第二凹槽到所述沟道区区域的距离较小。

请参考图6，对相邻所述第一侧墙下方的半导体衬底200进行氧化，形成氧化层201。

本实施例中，形成氧化层201采用的工艺为干法氧化工艺，所述干法氧化工艺采用的气体包括氧气(O₂)和臭氧(O₃)的至少其中之一。

本实施例中，所述干法氧化工艺采用的氧化温度范围为0℃～500℃。如果温度低于0℃，氧化效果不好，而如果温度高于500℃，不仅使热预算增大，而且影响半导体器件的性能。

本实施例中，所述干法氧化工艺的氧化时间可以根据所要形成的氧化层厚度决定。具体的，氧化层201的厚度可以为一方面保证后续去除氧化层201时，形成的凹陷(请参考图8)具有足够高度，另一方面节省工艺时间。

需要说明的是，在本发明的其它实施例中，也可以采用湿法氧化工艺形成所述氧化层201。当采用湿法氧化工艺时，所采用的溶液可以是过氧化氢(H₂O₂)溶液和臭氧溶液的至少其中之一，并且所述溶液使用的溶剂为去离子水。并且，所述湿法氧化工艺采用的温度范围可以为0℃～100℃，只要保证水不结冰或者汽化即可。

请参考图7，形成第二侧墙214覆盖图6中的第一侧墙213，形成第二侧墙224覆盖图6中的第一侧墙223。

侧墙形成工艺为本领域技术人员所熟知，在此不再详述。

本实施例中，第二侧墙214和第二侧墙224的材料可以与第一侧墙213和第一侧墙223的材料相同。并且，第二侧墙214和第二侧墙224的厚度范围为

本实施例中，第一侧墙213和第二侧墙214的总厚度为目标侧墙的厚度，所述目标侧墙是指通常形成PMOS晶体管时形成的侧墙。也就是说，第一侧墙213和第二侧墙214的总厚度为通常PMOS晶体管侧墙的厚度，从而保证第一侧墙213和第二侧墙214起到相应的保护作用。同样的，第一侧墙223和第二侧墙224的总厚度也为目标侧墙的厚度。

请继续参考图7，以第二侧墙214和第二侧墙224为掩模，采用干法刻蚀工艺蚀刻所述氧化层201及氧化层201下方的半导体衬底200，形成第一凹槽202，氧化层201剩余的部分为剩余氧化层201’，剩余氧化层201’位于所述第二侧墙下方且位于所述第一凹槽202侧壁。剩余氧化层201’的宽度通常与第二侧墙的厚度大致相等。

本实施例中，形成所述第一凹槽202的过程可以为：以第二侧墙214和第二侧墙224为掩模，使用各向异性干法刻蚀工艺，蚀刻氧化层201和氧化层201下方的半导体衬底200，以在半导体衬底200内形成呈矩形的第一凹槽202。所述各向异性的干法刻蚀工艺的刻蚀气体可以包括CF₄和HBr。

请参考图8，去除剩余氧化层201’，形成位于第一凹槽202侧壁的凹陷203。

本实施例中，去除剩余氧化层201’采用的溶液可以为氢氟酸溶液，所述氢氟酸溶液的质量浓度可以为0.01％～1.0％，并且由于氢氟酸溶液对剩余氧化层201’的去除速度较快，可选择在室温(20℃～25℃)条件下进行蚀刻。

请参考图9，去除图8中凹陷203侧壁与所述第一凹槽底部之间的半导体衬底200(图8中虚线圈所示区域，未标注)，直至形成西格玛形的第二凹槽204。

正是由于前面形成了凹陷203(请参考图8)，本实施例后续蚀刻第一凹槽202形成第二凹槽204时，能够使所形成的第二凹槽204侧壁向两侧拓展，从而使使第二凹槽204到沟道区区域的距离减小，第二凹槽204的侧壁甚至能够直至延伸至沟道区区域或者沟道区区域正下方。因此，后续填充第二凹槽204的外延锗硅层至沟道区区域的距离相应减小，外延锗硅层对沟道区区域的压缩应力作用相应增强，从而使沟道区区域的空穴迁移率提高，最终提高PMOS晶体管的性能。

本实施例中，可以利用碱基溶液进行湿法刻蚀。碱基溶液对半导体衬底{100}晶面族和{110}晶面族的刻蚀速率大于对半导体衬底{111}晶面族的刻蚀速率。所述碱基溶液具体可以是氨水(质量浓度可以为0.1％～30％)、四甲基氢氧化铵或四乙基氢氧化铵(TEAH)等等，也可以是它们的混合溶液，并且可以在所述混合溶液中添加表面活化剂(surfactants)。在本实施例中，使用TMAH溶液蚀刻第一凹槽202，TMAH溶液具有较高的腐蚀速率、无毒无污染和便于操作等优点，且TMAH的晶向选择性好。

请参考图10，在第二凹槽204内先形成第一锗硅层205，并在第一锗硅层205上继续形成第二锗硅层206，其中，第二锗硅层206中锗的浓度大于第一锗硅层205中锗的浓度。

第二锗硅层206中锗的浓度可以为20％～30％，第一锗硅层205中锗的浓度可以为5％～15％，所述锗的浓度是指锗硅层中锗原子的数量与硅原子和锗原子数量总和的比值。

本实施例中，先形成第一锗硅层205，再形成第二锗硅层206，有三个方面的考虑：

第一，在后续掺杂形成源极和漏极之后，通常会进行高温处理以激活掺杂离子。为了防止所述掺杂离子扩散到半导体衬底200中而引起源极和漏极的电阻率发生偏移，先形成第一硅锗层205，再形成第二锗硅层206，这样围绕在第二锗硅层206外围的第一硅锗层205可以防止所述掺杂离子向半导体衬底200扩散。

第二，如果直接在第二凹槽204表面形成锗含量比较高的外延锗硅层，会因为锗的晶格常数远大于硅的晶格常数，而造成晶格不匹配，影响到外延锗硅层与半导体衬底200之间的晶格匹配，并且可能会导致外延锗硅层的应力释放，所以在第二锗硅层206与半导体衬底200之间先形成锗含量比较低的第一锗硅层205。

第三，在采用刻蚀工艺形成第二凹槽204后，第二凹槽204的表面会受到损伤，第一锗硅层205可以修复第二凹槽204表面的损伤，从而得到光滑的表面，利于后续第二锗硅层206的形成。

需要说明的是，虽然具有上述三方面的考虑，但在本发明的其它实施例中，当满足其它方面的要求时，可以在第二凹槽204中仅形成一层锗硅层。

图中虽未显示，但在形成上述锗硅层之后，可以对栅极结构两侧的所述锗硅层进行掺杂，以在栅极结构其中一侧形成源极，在栅极结构另一侧形成漏极，从而形成完整的PMOS晶体管。

请继续参考图10，在第二锗硅层206上形成金属硅化物层207。金属硅化物层207的形成过程可以为：先在第二锗硅层206上外延生长硅的单晶层，然后沉积金属，并进行高温反应形成所述金属硅化物层207。

本实施例所提供的形成方法形成的锗硅层(第一锗硅层205和第二锗硅层206)与沟道区区域的距离为图10中所示的距离D2，距离D2通常可以缩小至以下，甚至达到负值(即此时锗硅层延伸到沟道区区域或者延伸到沟道区区域正下方)。可知，本实施例所提供的形成方法形成的锗硅层明显比常规方法形成的锗硅层更加靠近沟道区区域，从而使外延锗硅后将能够对沟道提供更大的压应力，进而使器件沟道内的空穴迁移率提升，最终提高PMOS晶体管的电学性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种PMOS晶体管的形成方法，其特征在于，包括：

在所述栅极结构的上表面和两侧形成第一侧墙；

去除剩余所述氧化层，直至在所述凹槽侧壁形成凹陷；

在所述第二凹槽内形成硅锗层；

2.如权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述第一侧墙的厚度范围为

3.如权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述第二侧墙的厚度范围为

4.如权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述氧化层的厚度范围为

5.如权利要求1所述的PMOS晶体管的形成方法，其特征在于，形成所述氧化层采用的工艺为干法氧化工艺，所述干法氧化工艺采用的气体包括氧气和臭氧的至少其中之一。

6.如权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述干法氧化工艺采用的温度范围为0℃～500℃。

7.如权利要求1所述的PMOS晶体管的形成方法，其特征在于，形成所述氧化层采用的氧化工艺为湿法氧化工艺，所述湿法氧化工艺采用的溶液包括过氧化氢溶液和臭氧溶液的至少其中之一。

8.如权利要求1所述的PMOS晶体管的形成方法，其特征在于，去除剩余所述氧化层采用的溶液为氢氟酸。

9.如权利要求8所述的PMOS晶体管的形成方法，其特征在于，去除剩余所述氧化层采用的温度为20℃～25℃。

10.如权利要求1所述的PMOS晶体管的形成方法，其特征在于，蚀刻去除所述凹陷侧壁与所述凹槽底部之间的半导体衬底中，采用的溶液包括氨水、四甲基氢氧化铵和四乙基氢氧化铵的至少其中之一。