CN102104067A - 一种外延生长源/漏区的晶体管及制造方法 - Google Patents

一种外延生长源/漏区的晶体管及制造方法 Download PDF

Info

Publication number
CN102104067A
CN102104067A CN200910201358XA CN200910201358A CN102104067A CN 102104067 A CN102104067 A CN 102104067A CN 200910201358X A CN200910201358X A CN 200910201358XA CN 200910201358 A CN200910201358 A CN 200910201358A CN 102104067 A CN102104067 A CN 102104067A
Authority
CN
China
Prior art keywords
source
drain region
layer
epitaxial
homogeneity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910201358XA
Other languages
English (en)
Inventor
何有丰
胡亚兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910201358XA priority Critical patent/CN102104067A/zh
Publication of CN102104067A publication Critical patent/CN102104067A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种外延生长源/漏区的晶体管，包括：衬底；位于所述衬底之上的栅极结构；形成于衬底中，位于所述栅极结构两侧的源区和漏区，形成于衬底中，位于所述栅极结构两侧的源区和漏区，所述源区和漏区包括掺杂的第一同质外延层、位于所述第一同质外延层之上的掺杂的异质外延层以及位于所述异质外延层之上的掺杂的第二同质外延层。本发明还提供了制造上述晶体管的方法。本发明的外延生长源/漏区的晶体管可有效减少堆垛层错和凹坑缺陷。

Description

一种外延生长源/漏区的晶体管及制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种外延生长源/漏区的MOS晶体管。
背景技术
当半导体集成电路进入深次微米的工艺时，元件的尺寸逐渐缩小，使整个集成电路的运作速度将因此而能有效地提升。但是当元件的尺寸再进一步缩小时，以金属氧化物半导体晶体管来说，栅极和源极/漏极的阻值与寄生电容(parasitic capacitance)会随着增加，使元件缩小化所带来的整体电路效能的提升受到阻碍。若元件尺寸再继续缩小，整个元件的面积将会被源极/漏极的欧姆接触占掉大部份，也因此设下了集成电路集成度的上限。
目前业界将硅锗外延层的选择性外延成长工艺应用在半导体工艺上，以克服上述的问题。为了增加电子迁移率和成本效益，硅锗被用作源区和漏区的材料。这是因为锗原子的半径比硅原子的半径大，所以当锗原子取代部份硅原子，进入硅的晶格(lattice)中时，整个晶格会因此而扭曲。在电荷携带者的密度相同时，晶格扭曲的硅或硅锗合金和单晶硅比起来，其电子和空穴的移动性都大幅增加，分别增加5和10倍左右，如此一来便能够降低元件阻值，使集成电路的集成度可以继续提高，发展下一代甚至下二代的产品。
但是在硅锗外延层在生长过程中，特别是经过热工艺后，由于Si和Ge的晶格常数的不同，会产生硅与锗不能很好地形成单晶从而造成硅锗外延层具有凹坑缺陷的问题。同时在硅锗外延层在生长过程中还会产生堆垛层错(stackingfault)问题。凹坑缺陷和堆垛层错都使得外延生长的硅锗没有形成有序单晶排列的形状，使得应力无法顺利施加到沟道中，从而无法提高晶体管器件的性能。
发明内容
本发明要解决的技术问题是提供一种外延生长源/漏区的晶体管及制造方法，以解决通过生长硅锗外延层形成器件源/漏区的过程中，硅锗外延层产生凹坑缺陷和堆垛层错，影响晶体管器件性能的问题。
为解决上述技术问题，本发明一种外延生长源/漏区的晶体管，包括：
衬底；
位于所述衬底之上的栅极结构；
形成于衬底中，位于所述栅极结构两侧的源区和漏区，所述源区和漏区包括掺杂的第一同质外延层、位于所述第一同质外延层之上的掺杂的异质外延层以及位于所述异质外延层之上的掺杂的第二同质外延层。
可选的，所述第一同质外延层的厚度为1～10nm；
可选的，所述异质外延层的厚度为30～80nm；
可选的，所述第二同质外延层的厚度为1～20nm。
可选的，所处衬底为硅衬底，所述第一同质外延层和所述第二同质外延层为硅外延层。
可选的，所述异质外延层为硅锗外延层或碳化硅外延层。
可选的，所述异质外延层为硅锗外延层时，其锗含量为15～35％。
本发明还提供一种外延生长源/漏区的晶体管的制造方法，包括：
在衬底表面上形成栅极结构；
在所述衬底中蚀刻形成源/漏区凹陷部；
在所述源/漏区凹陷部内外延生长源区和漏区，所述源区和漏区包括第一同质外延层、位于所述第一同质外延层之上的异质外延层以及位于所述异质外延层之上的第二同质外延层；
对所述源区和所述漏区进行掺杂。
可选的，所述第一同质外延层的厚度为1～10nm。
可选的，所述异质外延层的厚度为30～80nm。
可选的，所述第二同质外延层的厚度为1～20nm。
可选的，所述衬底为硅衬底，所述第一同质外延层和所述第二同质外延层为硅外延层。
可选的，所述异质外延层为硅锗外延层或碳化硅外延层。
可选的，所述异质外延层为硅锗外延层时，其锗含量为15～35％。
可选的，所述异质外延层为碳化硅外延层时，其碳含量为1～3％。
可选的，形成所述第一同质外延层和第二同质外延层的方法包括：在压力为3～15Torr，温度为500～1000℃的条件下进行化学气相淀积；硅源前驱气体为SiH4或二氯甲烷，其气体流量为30～300sccm；载气为氢气，其气体流量为5～50slm。
可选的，形成所述第一同质外延层和第二同质外延层的方法还包括：化学气相淀积时还添加HCl气体作为蚀刻剂，其气体流量为50～200sccm。
可选的，所述异质外延层为硅锗外延层时，形成所述异质外延层的方法包括：在压力为3～15Torr，温度为500～1000℃的条件下进行化学气相淀积；硅源前驱气体为SiH4或二氯甲烷，其气体流量为30～300sccm；锗源前驱气体为GeH4，其气体流量为5～500sccm；载气为氢气，其气体流量为5～50slm。
可选的，形成所述异质外延层的方法还包括：化学气相淀积时还添加HCl气体作为蚀刻剂，其气体流量为50～200sccm。
可选的，所述异质外延层为碳化硅外延层时，形成所述异质外延层的方法包括：在压力为3～15Torr，温度为500～1000℃的条件下进行化学气相淀积；硅源前驱气体为硅烷或丙硅烷，其气体流量为30～300sccm。
本发明的外延生长源/漏区的晶体管上，源/漏区的第一同质外延层与衬底的材质相同，易于该外延层的生成，并且受杂质影响比较小，使得该外延层的堆垛层错缺陷变少。源/漏区的异质外延层具有较大的晶格常数，在第一同质外延层上淀积时，其晶格被压缩以适应晶体生长。异质外延层的压缩，进一步引起其下的第一同质外延层及同质外延层下的沟道区的压缩。该压缩在沟道区中形成各向异性原子结构，从而改变沟道材料的导带和价带。该压缩的应力还减小衬底的沟道区域中的空穴有效质量，从而又增加空穴迁移率。增加的空穴迁移率可提高所得到的MOS晶体管的饱和沟道电流，由此改进器件性能。源/漏区的第二同质外延层使得源/漏区各层的晶格常数一致，不会发生晶格不匹配现象，从而避免形成凹坑缺陷。
附图说明
图1为本发明的外延生长源/漏区的晶体管的截面结构示意图；
图2为制备图1所示的晶体管时源/漏区凹陷部形成的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明所述的一种外延生长源/漏区的晶体管及制造方法可利用多种替换方式实现，下面是通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，示意图不依一般比例局部放大，不应以此作为对本发明的限定。
请参照图1，图1为本发明的外延生长源/漏区的晶体管的截面结构示意图。如图1所示，本发明的外延生长源/漏区的晶体管包括：
衬底100；
位于所述衬底100之上的栅极结构110；
形成于衬底100中，位于所述栅极结构110两侧的源区和漏区200，所述源区和漏区200包括掺杂的第一同质外延层201、位于所述第一同质外延层201之上的掺杂的异质外延层202以及位于所述异质外延层202之上的掺杂的第二同质外延层203。
所述第一同质外延层201的厚度为1～10nm；所述异质外延层202的厚度为30～80nm；所述第二同质外延层203的厚度为1～20nm。
所处衬底为硅衬底，所述第一同质外延层和所述第二同质外延层为硅外延层，所述异质外延层202可以为硅锗外延层或碳化硅外延层。若所述异质外延层202为硅锗外延层，其锗含量为15～35％。
请参照图2，图2为制备图1所示的晶体管时源/漏区凹陷部形成的结构示意图。
本发明提出的外延生长源/漏区的晶体管的制造方法可应用于PMOS晶体管的工艺。
首先，在衬底100中形成隔离结构101，再于所述衬底100上形成栅极结构110。其中，所述衬底100可以是硅衬底，所述隔离结构101可以是氧化硅浅沟槽隔离结构。所述栅极结构110由下而上包括栅介电层111与栅电极112，所述栅介电层111的材料可以是氧化硅，所述栅电极112的材料可以是掺杂多晶硅、金属、金属硅化物或其它导体。所述栅极结构110的两侧还可形成绝缘间隙壁113，其可为单层的绝缘材料如氧化硅、氮化硅，或是多层的绝缘材料。
随后，对所述衬底100进行刻蚀，在所述栅极结构110的两侧形成源/漏区凹陷部102。可用各向同性蚀刻剂来有选择地刻蚀形成所述源/漏区凹陷部102。
接着，请同时参照图2和图1，在所述源/漏区凹陷部102内外延生长源区和漏区200。首先，在所述源/漏区凹陷部102内外延沉积形成第一同质外延层201。若所述衬底100为硅衬底，则作为一种实施例，所述第一同质外延层为硅外延层，形成所述第一同质外延层201可采用化学气相淀积方法，在压力为3～15Torr，温度为500～1000℃，最佳温度为500～750℃的条件下进行；硅源前驱气体为SiH4或DCS(二氯甲烷)，其气体流量为30～300sccm；可添加HCl作为蚀刻剂，以增加淀积的材料选择性，HCl的气体流量为50～200sccm；载气可以为氢气，其气体流量为5～50slm。形成的接着，在所述形成的第一同质外延层201上再外延沉积形成异质外延层202。作为一种实施例，所述异质外延层为硅锗外延层，形成所述硅锗外延层可采用化学气相淀积方法，在压力为3～15Torr，温度为500～1000℃，最佳温度为500～750℃的条件下进行；硅源前驱气体可以为SiH4或DCS(二氯甲烷)，其气体流量为30～300sccm；锗源前驱气体可以为GeH4，其气体流量为5～500sccm，最佳气体流量为5～50sccm；可添加HCl作为蚀刻剂，以增加淀积的材料选择性，HCl的气体流量为50～200sccm；载气可以为氢气，其气体流量为5～50slm。作为另一种实施例，所述异质外延层为碳化硅外延层，形成所述碳化硅外延层可采用化学气相淀积方法，在压力为3～15Torr，温度为500～1000℃，最佳温度为500～850℃的条件下进行；硅源前驱气体可以为硅烷或丙硅烷，其气体流量为30～300sccm；所形成的碳化硅外延层的碳含量在1～3％。最后，在形成的所述异质外延层202上再外延沉积形成第二同质外延层203。若所述衬底100为硅衬底，则作为一种实施例，所述第二同质外延层为硅外延层，形成所述第二同质外延层203可采用与形成第一硅外延层201相同的方法。
为保证得到良好的异质外延层，通常将形成同质外延层的工艺参数和形成异质外延层的工艺参数设置得比较靠近，而不是像单纯形成同质外延层那样将最佳温度设为1000度那么高。
形成的所述第一同质外延层201的厚度为1～10nm；形成的所述异质外延层202的厚度为30～80nm；形成的所述第二同质外延层203的厚度为1～20nm。若所述异质外延层202为硅锗外延层，其锗含量为15～35％。
最后，对所述源/漏区200进行掺杂以调整其电学和化学属性。掺杂可使用各种掺杂剂并采用各种掺杂技术来进行。可采用P型杂质如硼对源/漏区200进行掺杂，以形成PMOS晶体管。本领域的技术人员当知，也可用其它技术对源/漏区200进行掺杂。
上述气体流量单位SLM(standard litre per minute)代表标准状态下每分钟1标准升，其与国际标准单位间的换算方式为1SLM＝16.67×10-6立方米/秒。上述气体流量单位sccm(standard-state cubic centimeter per minute)代表标准状态下每分钟1毫升。上述压力单位Torr(托)与国际标准单位间的换算方式为1Torr≈133.322帕。
本发明提出的外延生长源/漏区的晶体管的制造方法还可应用于CMOS晶体管的工艺。
本发明的外延生长源/漏区的晶体管上，源/漏区的第一同质外延层与衬底的材质相同，易于该外延层的生成，并且受杂质影响比较小，使得该外延层的堆垛层错缺陷变少。源/漏区的异质外延层具有较大的晶格常数，在第一同质外延层上淀积时，其晶格被压缩以适应晶体生长。异质外延层的压缩，进一步引起其下的第一同质外延层及同质外延层下的沟道区的压缩。该压缩在沟道区中形成各向异性原子结构，从而改变沟道材料的导带和价带。该压缩的应力还减小衬底的沟道区域中的空穴有效质量，从而又增加空穴迁移率。增加的空穴迁移率可提高所得到的MOS晶体管的饱和沟道电流，由此改进器件性能。源/漏区的第二同质外延层使得源/漏区各层的晶格常数一致，不会发生晶格不匹配现象，从而避免形成凹坑缺陷。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (20)

1.一种外延生长源/漏区的晶体管，包括：
衬底；
位于所述衬底之上的栅极结构；
形成于衬底中，位于所述栅极结构两侧的源区和漏区，所述源区和漏区包括掺杂的第一同质外延层、位于所述第一同质外延层之上的掺杂的异质外延层以及位于所述异质外延层之上的掺杂的第二同质外延层。
2.如权利要求1所述的外延生长源/漏区的晶体管，其特征在于，所述第一同质外延层的厚度为1～10nm；
3.如权利要求1所述的外延生长源/漏区的晶体管，其特征在于，所述异质外延层的厚度为30～80nm；
4.如权利要求1所述的外延生长源/漏区的晶体管，其特征在于，所述第二同质外延层的厚度为1～20nm。
5.如权利要求1所述的外延生长源/漏区的晶体管，其特征在于，所处衬底为硅衬底，所述第一同质外延层和所述第二同质外延层为硅外延层。
6.如权利要求1所述的外延生长源/漏区的晶体管，其特征在于，所述异质外延层为硅锗外延层或碳化硅外延层。
7.如权利要求1所述的外延生长源/漏区的晶体管，其特征在于，所述异质外延层为硅锗外延层时，其锗含量为15～35％。
8.一种外延生长源/漏区的晶体管的制造方法，包括：
在衬底表面上形成栅极结构；
在所述衬底中蚀刻形成源/漏区凹陷部；
在所述源/漏区凹陷部内外延生长源区和漏区，所述源区和漏区包括第一同质外延层、位于所述第一同质外延层之上的异质外延层以及位于所述异质外延层之上的第二同质外延层；
对所述源区和所述漏区进行掺杂。
9.如权利要求8所述的外延生长源/漏区的晶体管的制造方法，其特征在于，所述第一同质外延层的厚度为1～10nm。
10.如权利要求8所述的外延生长源/漏区的晶体管的制造方法，其特征在于，所述异质外延层的厚度为30～80nm。
11.如权利要求8所述的外延生长源/漏区的晶体管的制造方法，其特征在于，所述第二同质外延层的厚度为1～20nm。
12.如权利要求8所述的外延生长源/漏区的晶体管的制造方法，其特征在于，所述衬底为硅衬底，所述第一同质外延层和所述第二同质外延层为硅外延层。
13.如权利要求8所述的外延生长源/漏区的晶体管的制造方法，其特征在于，所述异质外延层为硅锗外延层或碳化硅外延层。
14.如权利要求13所述的外延生长源/漏区的晶体管的制造方法，其特征在于，所述异质外延层为硅锗外延层时，其锗含量为15～35％。
15.如权利要求13所述的外延生长源/漏区的晶体管的制造方法，其特征在于，所述异质外延层为碳化硅外延层时，其碳含量为1～3％。
16.如权利要求12所述的外延生长源/漏区的晶体管的制造方法，其特征在于，形成所述第一同质外延层和第二同质外延层的方法包括：在压力为3～15Torr，温度为500～1000℃的条件下进行化学气相淀积；硅源前驱气体为SiH4或二氯甲烷，其气体流量为30～300sccm；载气为氢气，其气体流量为5～50slm。
17.如权利要求16所述的外延生长源/漏区的晶体管的制造方法，其特征在于，形成所述第一同质外延层和第二同质外延层的方法还包括：化学气相淀积时还添加HCl气体作为蚀刻剂，其气体流量为50～200sccm。
18.如权利要求13所述的外延生长源/漏区的晶体管的制造方法，其特征在于，所述异质外延层为硅锗外延层时，形成所述异质外延层的方法包括：在压力为3～15Torr，温度为500～1000℃的条件下进行化学气相淀积；硅源前驱气体为SiH4或二氯甲烷，其气体流量为30～300sccm；锗源前驱气体为GeH4，其气体流量为5～500sccm；载气为氢气，其气体流量为5～50slm。
19.如权利要求17所述的外延生长源/漏区的晶体管的制造方法，其特征在于，形成所述异质外延层的方法还包括：化学气相淀积时还添加HCl气体作为蚀刻剂，其气体流量为50～200sccm。
20.如权利要求13所述的外延生长源/漏区的晶体管的制造方法，其特征在于，所述异质外延层为碳化硅外延层时，形成所述异质外延层的方法包括：在压力为3～15Torr，温度为500～1000℃的条件下进行化学气相淀积；硅源前驱气体为硅烷或丙硅烷，其气体流量为30～300sccm。
CN200910201358XA 2009-12-17 2009-12-17 一种外延生长源/漏区的晶体管及制造方法 Pending CN102104067A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910201358XA CN102104067A (zh) 2009-12-17 2009-12-17 一种外延生长源/漏区的晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910201358XA CN102104067A (zh) 2009-12-17 2009-12-17 一种外延生长源/漏区的晶体管及制造方法

Publications (1)

Publication Number Publication Date
CN102104067A true CN102104067A (zh) 2011-06-22

Family

ID=44156714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910201358XA Pending CN102104067A (zh) 2009-12-17 2009-12-17 一种外延生长源/漏区的晶体管及制造方法

Country Status (1)

Country Link
CN (1) CN102104067A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856202A (zh) * 2011-06-29 2013-01-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法
CN102938377A (zh) * 2011-08-15 2013-02-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法
CN103107070A (zh) * 2011-11-14 2013-05-15 联华电子股份有限公司 半导体装置及制作外延层的方法
CN103137480A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 Mos器件的形成方法及其形成的mos器件
CN103377922A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应晶体管及其形成方法
CN103681257A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104241373A (zh) * 2014-08-29 2014-12-24 北京大学 一种反错层型异质结共振隧穿场效应晶体管及其制备方法
CN105206530A (zh) * 2014-06-27 2015-12-30 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
CN111599763A (zh) * 2020-05-29 2020-08-28 上海华力集成电路制造有限公司 嵌入式外延层的制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856202A (zh) * 2011-06-29 2013-01-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法
CN102938377B (zh) * 2011-08-15 2015-06-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法,pmos晶体管及其形成方法
CN102938377A (zh) * 2011-08-15 2013-02-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法
CN103107070A (zh) * 2011-11-14 2013-05-15 联华电子股份有限公司 半导体装置及制作外延层的方法
CN103107070B (zh) * 2011-11-14 2017-11-07 联华电子股份有限公司 半导体装置及制作外延层的方法
CN103137480A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 Mos器件的形成方法及其形成的mos器件
CN103137480B (zh) * 2011-11-25 2015-07-08 中芯国际集成电路制造(上海)有限公司 Mos器件的形成方法及其形成的mos器件
CN103377922B (zh) * 2012-04-23 2015-12-16 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应晶体管及其形成方法
CN103377922A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应晶体管及其形成方法
CN103681257A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103681257B (zh) * 2012-09-20 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105206530A (zh) * 2014-06-27 2015-12-30 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
CN104241373A (zh) * 2014-08-29 2014-12-24 北京大学 一种反错层型异质结共振隧穿场效应晶体管及其制备方法
CN104241373B (zh) * 2014-08-29 2017-02-15 北京大学 一种反错层型异质结共振隧穿场效应晶体管及其制备方法
CN111599763A (zh) * 2020-05-29 2020-08-28 上海华力集成电路制造有限公司 嵌入式外延层的制造方法

Similar Documents

Publication Publication Date Title
US8610175B2 (en) Semiconductor device and manufacturing method thereof
CN102104067A (zh) 一种外延生长源/漏区的晶体管及制造方法
JP5145672B2 (ja) 半導体装置の製造方法
JP4917051B2 (ja) シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法
JP5173140B2 (ja) 電気的に活性なドープト結晶性Ｓｉ含有膜の堆積方法
TWI404123B (zh) 半導體膜之選擇性磊晶成長
US7662689B2 (en) Strained transistor integration for CMOS
US10115826B2 (en) Semiconductor structure and the manufacturing method thereof
US8394712B2 (en) Cavity-free interface between extension regions and embedded silicon-carbon alloy source/drain regions
US9287399B2 (en) Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
US20110212600A1 (en) Method for forming channel layer with high ge content on substrate
US20050245058A1 (en) Method for producing high throughput strained-si channel mosfets
JP2003168689A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
CN102465336B (zh) 一种高锗浓度的锗硅外延方法
JP4773101B2 (ja) 半導体装置の製造方法
US20120012906A1 (en) Si-Ge-Si SEMICONDUCTOR STRUCTURE HAVING DOUBLE GRADED JUNCTIONS AND METHOD FOR FORMING THE SAME
US8587026B2 (en) Semiconductor device and manufacturing method thereof
CN102468123A (zh) 一种利用NiAl合金外延生长NiSiGe材料的方法
JPWO2002050880A1 (ja) 気相成長方法、半導体製造方法、及び半導体装置の製造方法
CN102468124A (zh) 一种利用Al插入层外延生长NiSiGe材料的方法
CN111739788A (zh) 制备锗硅半导体材料层的方法、锗硅半导体材料层
KR100518561B1 (ko) 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
TWI231043B (en) Method for fabricating strained multi-layer structure
CN101882572B (zh) 通过低温实现选择性生长含Ge材料层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110622