JP4917051B2 - シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法 - Google Patents

シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法 Download PDF

Info

Publication number
JP4917051B2
JP4917051B2 JP2008018552A JP2008018552A JP4917051B2 JP 4917051 B2 JP4917051 B2 JP 4917051B2 JP 2008018552 A JP2008018552 A JP 2008018552A JP 2008018552 A JP2008018552 A JP 2008018552A JP 4917051 B2 JP4917051 B2 JP 4917051B2
Authority
JP
Japan
Prior art keywords
sige
region
source gas
base region
sige base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008018552A
Other languages
English (en)
Other versions
JP2008153684A (ja
Inventor
ジャック チュ オーン
ダグラス クールボー ドゥエーン
ジェームズ ダン スチュアート
グリーンバーグ デーヴィッド
ハラメ デーヴィッド
ジャガン−ネイサン ベイサント
ロブ ジョンソン アレン
ランゼ−ロッティ ルイス
キャサリン ショーネンバーグ ターナー
ライアン ワザーリッチ ウェイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008153684A publication Critical patent/JP2008153684A/ja
Application granted granted Critical
Publication of JP4917051B2 publication Critical patent/JP4917051B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Description

本発明は、バイポーラ・トランジスタに関し、より詳細には、コレクタ領域およびシリコン・ゲルマニウム（ＳｉＧｅ）ベース領域全体にわたって連続的に炭素Ｃが取り込まれた、薄くドープされたＳｉコレクタ領域およびＳｉＧｅベース領域を含むＳｉＧｅバイポーラ・トランジスタに関する。ＳｉＧｅバイポーラ・トランジスタの薄くドープされたＳｉコレクタ領域およびＳｉＧｅベース領域に、Ｃを連続的に取り込む方法も本明細書で開示される。本明細書では用語ＳｉＧｅを、シリコン・ゲルマニウム合金、すなわちＳｉ１−ｘＧｅｘを表すのに用いる。
高周波数有線／無線市場が共に著しく成長したことにより、ＳｉＧｅなどの化合物半導体がバルク相補型金属酸化膜半導体（ＣＭＯＳ）技術に勝る独自の利点を有する、新しい機会が創出された。エピタキシャル層スードモルフィックＳｉＧｅ堆積プロセスの急速な進歩に伴い、広く市場に受け入れられるように、エピタキシャル・ベースＳｉＧｅヘテロ接合バイポーラ・トランジスタが、主流の新型ＣＭＯＳの開発と統合され、アナログ回路およびＲＦ回路に対するＳｉＧｅ技術の利点が提供されると共に、デジタル論理回路に対する新型ＣＭＯＳ技術ベースの十分な利用が維持されている。
ＳｉＧｅヘテロ接合バイポーラ・トランジスタ・デバイスは、すべてのアナログ応用例で、主要な要素としてシリコン・バイポーラ接合デバイスに取って代わりつつある。典型的な従来技術のＳｉＧｅヘテロ接合バイポーラ・トランジスタを図１に示す。具体的には、従来技術のヘテロ接合バイポーラ・トランジスタは、ｎ− Ｓｉコレクタ（すなわち薄くドープされた）領域１２の層がその下に形成されたｎ＋サブコレクタ層１０を含む。このトランジスタは、薄くドープされたＳｉコレクタ領域上に形成されたｐ＋ ＳｉＧｅベース領域１４をさらに含む。ベース領域１４のある部分は、ｎ＋ Ｓｉエミッタ領域１６を含み、他の部分は、スペース２０によってエミッタ領域から分離されるベース電極１８を含む。エミッタ領域１６の頂部にはエミッタ電極２２がある。
図１に示すタイプのバイポーラＳｉＧｅトランジスタに伴う主な問題は、コレクタ領域とエミッタ領域の間に転位が存在することである。この転位がコレクタ領域とエミッタ領域の間に延在するとき、バイポーラ・パイプ、例えばＣＥ、ショートが生じる。パイプ・ショートは、ＳｉＧｅバイポーラ技術で歩留まりが損なわれる主な要因（yield detractor）である。
従来技術において、ＳｉＧｅ領域中のベース上だけに炭素層を形成するように炭素をバイポーラ構造に取り込むことが知られている。このような構造を図２に示す。参照符号２４は成長炭素層を表す。ＳｉＧｅ領域中のベース上にＣ層を形成するこの従来技術の技法の結果、真性ベース領域の拡散が妨害されることにより、ベース幅が狭くなる。この結果を例えば図３に示す。
ホウ素がベース領域に外方拡散するのを防止するために、従来技術では通常、炭素取込みが使用される。例えば、ホウ素の過渡増速拡散が、カーボン・リッチ・シリコン層で強く抑制されることが知られている（H.J.Osten等の「Carbon Doped SiGe Heterojunction Bipolar Transistors for High Frequency Applications」、IEEEBTCM 7.1、109を参照）
。シリコン中のホウ素の拡散は、格子間機構（interstitial mechanism）を介して行われ
、シリコン自己格子間原子（silicon self-interstitial）の濃度に比例する。カーボン
・リッチ領域の外側への炭素の拡散は、シリコン自己格子間原子の不飽和を引き起こす。その結果、この領域中のホウ素の拡散は抑制される。ホウ素の拡散を抑制できるにもかかわらず、ＳｉＧｅ領域中のベース上だけにＣを形成するこの従来技術の方法は、パイプ・ショートを低減するのに効果的ではない。
H.J.Osten等、「Carbon Doped SiGe Hetero junction Bipolar Transistors for High Frequency Applications」、IEEEBTCM 7.1、109
上記のバイポーラ・パイプ・ショートの問題に鑑みて、従来技術の方法と同様にベース幅を狭くすることなく、エミッタ領域とコレクタ領域間の転位を実質上なくす、ＳｉＧｅバイポーラ・トランジスタを製作する新しい改良型の方法を開発することが引き続き求められている。
本発明の一態様は、エミッタ領域とコレクタ領域間の転位の形成が実質上抑制され、したがってバイポーラ・パイプの問題、例えばＣＥ、ショートを回避する、ＳｉＧｅバイポーラ・トランジスタを製作する方法を提供することである。
本発明の別の態様は、エピタキシャル成長されるシリコン／ＳｉＧｅ領域のトランジスタ歩留まりが向上する、ＳｉＧｅバイポーラ構造を製作する方法を提供することである。
本発明の別の態様は、ベース幅を狭くすることなく構造内に炭素を取り込むことができる、バイポーラＳｉＧｅトランジスタを製作する方法を提供することである。
本発明のさらに別の態様は、コスト効果があり、既存のＳｉＧｅバイポーラ技術を用いて容易に実施することのできる、バイポーラＳｉＧｅトランジスタを製作する方法を提供することである。
上記その他の態様および利点は、薄くドープされたＳｉ層およびＳｉＧｅベース領域に炭素を取り込むことにより、本発明で達成される。本発明によれば、Ｃの取込みは、炭素ソース・ガスを使用した、超高真空化学的気相堆積（ＵＨＶＣＶＤ）、急速熱化学的気相堆積（rapid thermal chemical vapor deposition）（ＲＴＣＶＤ）、分子線エピタキシ
（ＭＢＥ）、またはプラズマ強化化学的気相堆積（ＰＥＣＶＤ）などの堆積プロセスを用いて、ＳｉＧｅ層のエピタキシャル成長中に行われる。本発明の方法を利用することにより、Ｓｉコレクタ領域とＳｉＧｅベース領域全体に炭素が連続的に形成される。さらに、本発明の方法がＳｉＧｅの歩留まりを向上させ、かつバイポーラ・パイプ・ショートを引き起こす転位を抑制することを本出願人らは発見した。
本発明の第１実施形態では、本質的にパイプ・ショートを示さないＳｉＧｅバイポーラ・トランジスタを製作する方法が提供される。具体的には、ＳｉＧｅバイポーラ・トランジスタを製作する本発明の方法は、
コレクタ領域およびＳｉＧｅベース領域中にＣを含むＳｉＧｅバイポーラ・トランジスタを製作する方法であって、
（ａ）少なくともバイポーラ・デバイス領域を含む構造を設けるステップであって、前記バイポーラ・デバイス領域が、半導体基板内に形成された第１の伝導タイプのコレクタ領域を少なくとも含むステップと、
（ｂ）前記コレクタ領域上にＳｉＧｅベース領域を堆積させるステップであって、堆積中に炭素を、前記コレクタ領域の全体および、前記ＳｉＧｅベース領域の全体にわたって連続的に成長させるステップと、
（ｃ）前記ＳｉＧｅベース領域上に、パターン形成されたエミッタ領域を形成するステップとを含む。
より適切には、コレクタは、半導体基板の表面上にＳｉ層をエピタキシャル成長させるステップと、エピタキシャル成長したＳｉ層上に酸化物層を形成するステップと、第１の伝導タイプのドーパントをＳｉ層に注入するステップと、酸化物層を除去するステップ、最も適切には酸化物層をＨＦエッチング・プロセスによって除去するステップとによって形成される。ステップ（ｂ）の堆積プロセスは、超高真空化学的気相堆積（ＵＨＶＣＶＤ）、分子線エピタキシ（ＭＢＥ）、急速熱化学的気相堆積（ＲＴＣＶＤ）、およびプラズマ強化化学的気相堆積（ＰＥＣＶＤ）からなるグループから選択することができ、好ましくはＵＨＶＣＶＤプロセスであり、より好ましくはＵＨＶＣＶＤプロセスは、温度約６５０℃以下、かつ動作圧力約２５０ミリトル以下で実施される。好ましくはＵＨＶＣＶＤプロセスは、温度約５００℃から約６５０℃、かつ動作圧力約０．１から約２０ミリトルで実施され、やはり好ましくは、Ｓｉソース・ガス、Ｇｅソース・ガス、Ｂソース・ガス、およびＣソース・ガスを含む混合気を含む。好ましくは、Ｓｉソース・ガスはシランであり、Ｇｅソース・ガスはゲルマンであり、ホウ素ソース・ガスはＢ２Ｈ６であり、Ｃソース・ガスは、エチレン、メチルシラン、またはメタンである。ソース・ガスは希釈せずに使用することができ、または不活性ガスと共に使用することができ、不活性ガスはＨｅ、Ａｒ、Ｎ２、またはＨ２でよい。ソース・ガスは予混合することができ、または別々の流れとしてエピ反応器（epi reactor）中に導入することができる。
適切には、上記のステップ（ｃ）は、ＳｉＧｅベース領域上に絶縁体を形成するステップと、絶縁体中にエミッタ・ウィンドウを開けるステップと、エミッタ・ウィンドウ中にポリシリコンを形成するステップと、ポリシリコンをエッチングするステップとを含む。
本発明の別の実施形態は、バイポーラ・トランジスタのコレクタ領域およびＳｉＧｅベース領域にＣを取り込む方法に関する。本発明のこの実施形態によれば、この方法は、薄くドープされたＳｉコレクタ領域上にＳｉＧｅベース領域を堆積させるステップを含み、堆積中に炭素が、コレクタ領域およびＳｉＧｅベース領域にわたって連続的に成長する。より適切には、堆積させるステップは、超高真空化学的気相堆積（ＵＨＶＣＶＤ）、分子線エピタキシ（ＭＢＥ）、急速熱化学的気相堆積（ＲＴＣＶＤ）、およびプラズマ強化化学的気相堆積（ＰＥＣＶＤ）からなるグループから選択された堆積プロセスを含み、最も適切には、堆積プロセスはＵＨＶＣＶＤプロセスである。好ましくは、ＵＨＶＣＶＤプロセスは、温度約６５０℃以下、かつ動作圧力約２５０ミリトル以下で実施され、より好ましくは、温度約５００℃から約６５０℃、かつ動作圧力約０．１から約２０ミリトルで実施される。ＵＨＶＣＶＤプロセスは、Ｓｉソース・ガス、Ｇｅソース・ガス、Ｂソース・ガス、およびＣソース・ガスを含む混合気を含むことができ、好ましくは、Ｓｉソース・ガスはシランであり、Ｇｅソース・ガスはゲルマニウムであり、ホウ素ソース・ガスはＢ２Ｈ６であり、Ｃソース・ガスは、エチレン、メチルシラン、またはメタンである。ソース・ガスは希釈せずに使用することができ、または不活性ガスと共に使用することができ、好ましくは、不活性ガスはＨｅ、Ａｒ、Ｎ２、またはＨ２である。ソース・ガスは予混合することができ、または別々の流れとしてエピ反応器中に導入することができる。
本発明の別の実施形態は、エミッタ領域とコレクタ領域の間に存在する転位欠陥を実質上含まないＳｉＧｅバイポーラ・トランジスタに関し、前記構造は、
第１の伝導タイプのコレクタ領域と、
ＳｉＧｅベース領域と、
前記ベース領域の一部の上に形成された前記第１の伝導タイプのエミッタ領域とを備え、前記コレクタ領域および前記ベース領域は、前記コレクタ領域およびＳｉＧｅベース領域中に連続的に存在する炭素を含み、前記ＳｉＧｅベースがさらにＢでドープされる。好ましくは、Ｃは約５×１０１７から約１×１０２１ｃｍ−３の濃度でＳｉＧｅベース領域中に存在し、より適切には、Ｃは約１×１０１９から約１×１０２０ｃｍ−３の濃度でＳｉＧｅベース領域中に存在する。
ＳｉＧｅバイポーラ・トランジスタは、エミッタが、ドープされたポリシリコンからなるものが最も適している。
添付の図面を参照することにより、本発明をより具体的に説明する。
これから、薄くドープされたＳｉコレクタ領域およびＳｉＧｅベース領域、ならびにそれから生成されたＳｉＧｅバイポーラ構造にＣを連続的に取り込む方法に関する本発明を、本発明に添付される図面を参照することにより詳細に説明する。
まず、本発明のＳｉＧｅバイポーラ・トランジスタの断片の断面図である図４を参照する。具体的には、図４に示すＳｉＧｅバイポーラ・トランジスタは、基板５０上に形成された第１の伝導タイプ（ｎ型またはｐ型にドープされる）のコレクタ領域５２を備える。コレクタ領域５２の一部の頂部には、エミッタ領域５６およびエミッタ拡散５６ｄを含むＳｉＧｅベース領域５４がある。領域６０は絶縁体を表す。ＳｉＧｅベース領域は、Ｂでドープされることを特徴とする。図４に示すバイポーラ・トランジスタは、バイポーラ・トランジスタの断片だけを表すことに留意されたい。図が見やすいように、バイポーラ・トランジスタ構造内に通常形成される他の領域を省略した。
本発明によれば、ＳｉＧｅベース領域と、コレクタ領域、すなわち薄くドープされたＳｉとは、バイポーラ・トランジスタのこれらの層全体にわたって連続的に分散すなわち成長したＣを含む。図４に示す構造は、ＳｉＧｅベース領域の上にだけＣが成長する従来技術のＳｉＧｅバイポーラ・トランジスタ（図２参照）とは異なる。
本発明によれば、ＳｉＧｅベース領域とコレクタ領域の炭素濃度は、約５×１０１７から約１×１０１９ａｔｏｍｓ ｃｍ−３であり、約１×１０１９から約１×１０２０ａｔｏｍｓ ｃｍ−３が極めて好ましい。
次に、図５〜１０を参照しながら、以下の議論により、図４に示す本発明の構造を形成するのに使用する方法をより詳細に説明する。具体的には、図５は、ＳｉＧｅバイポーラ・トランジスタを形成するのに本発明で使用する初期構造を示す。図５の構造はＳｉ基板５０を含み、Ｓｉ基板５０は、基板５０の表面上に形成された第１の伝導タイプのコレクタ領域５２を含む。図５に示す構造は、当業者に周知の従来のプロセスを使用して形成される。例えば、Ｓｉ層（図示せず）を基板上にエピタキシャル成長させることにより、コレクタ領域を基板５０の表面上に形成する。次いでエピＳｉ層の表面に酸化物層（図面には図示せず）を形成し、その後に、ｎ型またはｐ型ドーパントをエピＳｉ層に注入し、従来の活動化アニーリング・プロセスを使用して領域を活動化する。イオン注入とアニーリングに続いて、この構造の上にＳｉＧｅ層を形成する前に、この構造の表面から酸化物層を除去する。上記のプロセスにより、基板中にコレクタ領域が形成される。酸化物層を除去する好ましい手段は、ＨＦエッチング・プロセスを利用するものである。サブコレクタ領域を形成する際に本発明で使用することができる別の方法は、従来の高エネルギーＰ注入プロセスを利用するものである。
次に図６に示すように、ＳｉＧｅベース領域をエピタキシャル成長させることができると共に、Ｃをベース領域およびコレクタ領域中に連続的に成長させることができる適切な堆積プロセスを使用して、コレクタ領域上にＳｉＧｅ層５４を形成する。本発明で形成されるＳｉＧｅベース領域は通常、約１０から約２００ｎｍの厚さを有する。より好ましくは、ＳｉＧｅベース領域は、約５０から約７０ｎｍの厚さを有する。本発明では、ＳｉＧｅベース領域が結晶格子中にＣおよびＢを含むことに留意されたい。すなわち、ＳｉＧｅベース領域は、ＳｉＧｅ、Ｂ、およびＣをその中に含む合金ＳｉＧｅ領域である。
本発明によれば、ＳｉＧｅベース層は、そのようなＳｉＧｅ層をエピタキシャル形成することができるＵＨＶＣＶＤ、ＭＢＥ、ＲＴＣＶＤ、ＰＥＣＶＤ、または他の同様の堆積プロセスを使用することによって形成することができる。これらの堆積プロセスのうち、ＵＨＶＣＶＤプロセスを使用することが好ましい。
本発明でＳｉＧｅベース領域を形成する際に使用されるＵＨＣＶＤプロセスは、温度約６５０℃以下、かつ動作圧力約２５０ミリトル以下で動作する低温エピ（ＬＴＥ）反応器で実施される。より好ましくは、ＵＨＶＣＶＤプロセスは、温度約５００℃から約６５０℃、かつ動作圧力約０．１から２０ミリトルで動作するエピ反応器中で実施される。本発明では、ＵＨＶＣＶＤプロセスは、Ｓｉソース、Ｇｅソース、Ｂソース、およびＣソースを含む混合気を使用して実施される。様々なＳｉ、Ｇｅ、Ｂ、およびＣソースを本発明で使用することができるが、シラン、またはその他の類似のＳｉを含むソース・ガスをＳｉソースとして含み、ゲルマン、ＧｅＨ４をＧｅソースとして含み、ジボラン、Ｂ２Ｈ６をＢソースとして含み、エチレン、メチルシラン、またはメタンをＣソースとして含む混合気を使用することが好ましい。上記のＣソースのうち、エチレンをＣソース・ガスとして使用することが最も好ましい。
ソース・ガスは希釈せずに使用することができ、あるいは、ヘリウム、窒素、アルゴン、または水素などの不活性ガスと共に使用することができる。例えば、Ｇｅソース・ガスは、不活性ガス中に５％のゲルマニウムを含むことができ、Ｃソース・ガスは、不活性ガス中に（約０．５％から約２％の）前述のＣソース・ガスのうちの１つを含むことができる。さらに、エピ反応器に導入するより前にソース・ガスを予混合することができ、または別々の流れとしてソース・ガスをエピ反応器中に導入することができる。
本発明で使用するＳｉとＧｅの濃度は、ＳｉとＧｅの濃度がＳｉＧｅベース層を形成するのに十分である限り、本発明にとって重要ではない。
前述のＵＨＶＣＶＤプロセス（または関連する堆積プロセス）は、バイポーラ構造のコレクタ領域およびＳｉＧｅベース領域全体にわたってＣを連続的に成長させることができることに留意されたい。さらに、本出願人らは、前述のＵＨＶＣＶＤプロセスがＳｉＧｅベースの歩留まりを改善し、かつバイポーラ・パイプ・ショートを引き起こす転位を抑制することを発見した。この発見は、ＣがＳｉＧｅベース領域上だけに成長する従来技術のプロセスでは報告されていない。したがってこのプロセスは、本質的にＣが真性シンク（intrinsic sink）を形成するＳｉＧｅバイポーラ・トランジスタを形成する改良型の手段を表す。
図１１〜１３に、ＵＨＶＣＶＤ堆積エピタキシャル成長ＳｉＧｅベースおよびＳｉコレクタ領域にＣが取り込まれるプロセスについてのＳｉＧｅプロフィルを示す。図１１では、ＳｉＧｅベース領域および薄くドープされたＳｉ層（すなわちコレクタ）を分離する、分離した各区間に炭素が成長し、図１２では、これらの領域全体にわたって炭素が連続的に形成される。薄くドープされたＳｉ中の低濃度のＣは、転位形成を減少させる真性シンクとして振る舞う。Ｃの取込みにより、Ｇｅプロフィルが制限される。したがって、図１２〜１３に示すように、Ｇｅプロフィルの傾斜を緩くすることができ、Ｇｅプロフィルは固定されない。
本発明の方法に戻ると、次いで、当技術分野で周知の従来の堆積プロセスを使用して、ＳｉＧｅ被膜の表面上に絶縁体６０を形成する（図７参照）。適切な堆積プロセスには、限定はしないが、ＣＶＤ、プラズマ強化ＣＶＤ、スパッタリング、化学溶液堆積、および他の類似の堆積プロセスが含まれる。絶縁体６０は単一の絶縁体材料を含むことができ、または複数の絶縁体材料の組合せ、すなわち誘電体スタックを含むことができる。本発明のこのステップで使用する絶縁体は、酸化物、窒化物、またはそれらの組合せを含むことができる。
図８に、絶縁体６０を貫いてエミッタ・ウィンドウ開口６２を形成し、ＳｉＧｅ被膜の表面を露出した後の構造を示す。エミッタ・ウィンドウ開口は、従来のリソグラフィや、リアクティブ・イオン・エッチング（ＲＩＥ）などのエッチングを使用して形成される。
図９に、エミッタ・ウィンドウ開口中と絶縁体層の上に、真性ポリシリコン６４の層を形成した後の構造を示す。バイポーラＳｉＧｅトランジスタのエミッタ領域を形成する真性ポリシリコンは、当業者に周知の、任意の従来型現位置ドーピング堆積プロセス（in-situ doping deposition process）で形成される。
構造内にポリシリコン層を形成した後、従来のリソグラフィおよびエッチングを使用してポリシリコン層をパターン形成し、図１０に示す構造を形成する。次いで、絶縁体およびＳｉＧｅ層の一部を除去することのできる選択的エッチング・プロセスを実施し、それによって図４に示す構造が得られる。本発明の方法はまた、自己整合バイポーラ・プロセスとして当技術分野で一般に知られるプロセスにも適用することができる。
本発明の好ましい実施形態に関連して本発明を具体的に図示し、説明したが、本発明の精神および範囲から逸脱することなく、上記その他の形態上の変更を行えることを当業者は理解されよう。したがって、図示し、説明した厳密な形態および細部に本発明を限定すべきではなく、本発明は頭記の特許請求の範囲に含まれるものとする。
従来技術のＳｉＧｅバイポーラ・トランジスタの断片の図的表現である。 ＳｉＧｅ領域中のベース上だけに成長したＣ層を含む、従来技術のＳｉＧｅバイポーラ・トランジスタの断片の図的表現である。 炭素（Ｃ）がＳｉＧｅベース領域上に取り込まれる従来技術の方法の場合の、ホウ素（Ｂ）、ゲルマニウム（Ｇｅ）、およびＣの濃度と、深さ（Å）との関係を示すプロットである。 コレクタ領域およびＳｉＧｅベース領域中に連続的に成長したＣ層を含む、本発明のＳｉＧｅバイポーラ・トランジスタの断片の図的表現である。 本発明の基本処理ステップ中の本発明のＳｉＧｅバイポーラ・トランジスタを示す図である。 本発明の基本処理ステップ中の本発明のＳｉＧｅバイポーラ・トランジスタを示す図である。 本発明の基本処理ステップ中の本発明のＳｉＧｅバイポーラ・トランジスタを示す図である。 本発明の基本処理ステップ中の本発明のＳｉＧｅバイポーラ・トランジスタを示す図である。 本発明の基本処理ステップ中の本発明のＳｉＧｅバイポーラ・トランジスタを示す図である。 本発明の基本処理ステップ中の本発明のＳｉＧｅバイポーラ・トランジスタを示す図である。 コレクタ領域およびＳｉＧｅベース領域中に炭素（Ｃ）が連続的に取り込まれる本発明の方法の場合の、ホウ素（Ｂ）、ゲルマニウム（Ｇｅ）、およびＣの濃度と、深さ（Å）との関係を示すプロットである。 コレクタ領域およびＳｉＧｅベース領域中に炭素（Ｃ）が連続的に取り込まれる本発明の方法の場合の、ホウ素（Ｂ）、ゲルマニウム（Ｇｅ）、およびＣの濃度と、深さ（Å）との関係を示すプロットである。 コレクタ領域およびＳｉＧｅベース領域中に炭素（Ｃ）が連続的に取り込まれる本発明の方法の場合の、ホウ素（Ｂ）、ゲルマニウム（Ｇｅ）、およびＣの濃度と、深さ（Å）との関係を示すプロットである。

Claims (13)

  1. コレクタ領域およびＳｉＧｅベース領域中にＣを含むＳｉＧｅバイポーラ・トランジスタを製作する方法であって、
    （ａ）少なくともバイポーラ・デバイス領域を含む構造を設けるステップであって、前記バイポーラ・デバイス領域が、半導体基板内に形成された第１の伝導タイプのコレクタ領域を少なくとも含むステップと、
    （ｂ）前記コレクタ領域上にＳｉＧｅベース領域を堆積させるステップであって、前記ＳｉＧｅベース領域のエピタキシャル成長中に炭素を、前記コレクタ領域の全体および、前記ＳｉＧｅベース領域の全体にわたって連続的に成長させるステップと、
    （ｃ）前記ＳｉＧｅベース領域上に、パターン形成されたエミッタ領域を形成するステップとを含み、
    前記コレクタが、前記半導体基板の表面上にＳｉ層をエピタキシャル成長させるステップと、エピタキシャル成長したＳｉ層上に酸化物層を形成するステップと、前記Ｓｉ層に前記第１の伝導タイプのドーパントを注入するステップと、前記酸化物層を除去するステップとによって形成される方法。
  2. 前記酸化物層が、ＨＦエッチング・プロセスによって除去される請求項１に記載の方法。
  3. ステップ（ｂ）の堆積プロセスが、超高真空化学的気相堆積（ＵＨＶＣＶＤ）、分子線エピタキシ（ＭＢＥ）、急速熱化学的気相堆積（ＲＴＣＶＤ）、およびプラズマ強化化学的気相堆積（ＰＥＣＶＤ）からなるグループから選択される請求項１又は２に記載の方法。
  4. 前記堆積プロセスがＵＨＶＣＶＤプロセスである請求項３に記載の方法。
  5. 前記ＵＨＶＣＶＤプロセスが、温度６５０℃以下、かつ動作圧力２５０ミリトル以下で実施される請求項４に記載の方法。
  6. 前記ＵＨＶＣＶＤプロセスが、温度５００℃から６５０℃、かつ動作圧力０．１から２０ミリトルで実施される請求項５に記載の方法。
  7. 前記ＵＨＶＣＶＤプロセスが、Ｓｉソース・ガス、Ｇｅソース・ガス、Ｂソース・ガス、およびＣソース・ガスを含む混合気を用いる請求項４〜６のいずれか１項に記載の方法。
  8. 前記Ｓｉソース・ガスがシランであり、前記Ｇｅソース・ガスがゲルマンであり、前記ホウ素ソース・ガスがＢ２Ｈ６であり、前記Ｃソース・ガスがエチレン、メチルシラン、またはメタンである請求項７に記載の方法。
  9. 前記ソース・ガスが希釈せずに使用され、または不活性ガスと共に使用される請求項７または８に記載の方法。
  10. 前記不活性ガスがＨｅ、Ａｒ、Ｎ２、またはＨ２である請求項９記載の方法。
  11. 前記ソース・ガスが予混合され、または別々の流れとしてエピ反応器中に導入される請求項７〜１０のいずれか１項に記載の方法。
  12. ステップ（ｃ）が、前記ＳｉＧｅベース領域上に絶縁体を形成するステップと、前記絶縁体にエミッタ・ウィンドウを開けるステップと、前記エミッタ・ウィンドウ中にポリシリコンを形成するステップと、前記ポリシリコンをエッチングするステップとを含む請求項１〜１１のいずれか１項に記載の方法。
  13. ステップ（ｂ）において、前記コレクタ領域および前記ＳｉＧｅベース領域の炭素が、１×１０１９〜１×１０２０ｃｍ−３の濃度で、成長させられる、請求項１〜１２のいずれか１項に記載の方法。
JP2008018552A 2001-01-30 2008-01-30 シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法 Expired - Fee Related JP4917051B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/774,126 2001-01-30
US09/774,126 US6426265B1 (en) 2001-01-30 2001-01-30 Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002561270A Division JP4700897B2 (ja) 2001-01-30 2001-11-23 シリコン・ゲルマニウム・バイポーラ・トランジスタ

Publications (2)

Publication Number Publication Date
JP2008153684A JP2008153684A (ja) 2008-07-03
JP4917051B2 true JP4917051B2 (ja) 2012-04-18

Family

ID=25100308

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002561270A Expired - Fee Related JP4700897B2 (ja) 2001-01-30 2001-11-23 シリコン・ゲルマニウム・バイポーラ・トランジスタ
JP2008018552A Expired - Fee Related JP4917051B2 (ja) 2001-01-30 2008-01-30 シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002561270A Expired - Fee Related JP4700897B2 (ja) 2001-01-30 2001-11-23 シリコン・ゲルマニウム・バイポーラ・トランジスタ

Country Status (11)

Country Link
US (4) US6426265B1 (ja)
EP (1) EP1356504A1 (ja)
JP (2) JP4700897B2 (ja)
KR (1) KR100497103B1 (ja)
CN (1) CN1322564C (ja)
CZ (1) CZ20032066A3 (ja)
HU (1) HUP0302872A3 (ja)
IL (2) IL156930A0 (ja)
PL (1) PL203317B1 (ja)
TW (1) TW522494B (ja)
WO (1) WO2002061820A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6534371B2 (en) * 2001-06-11 2003-03-18 International Business Machines Corporation C implants for improved SiGe bipolar yield
US7087979B1 (en) * 2001-06-15 2006-08-08 National Semiconductor Corporation Bipolar transistor with an ultra small self-aligned polysilicon emitter
US6649482B1 (en) * 2001-06-15 2003-11-18 National Semiconductor Corporation Bipolar transistor with a silicon germanium base and an ultra small self-aligned polysilicon emitter and method of forming the transistor
US6784065B1 (en) 2001-06-15 2004-08-31 National Semiconductor Corporation Bipolar transistor with ultra small self-aligned polysilicon emitter and method of forming the transistor
WO2003012840A2 (de) * 2001-07-27 2003-02-13 Ihp Gmbh-Innovations For High Performance Microelectronics/Institut Für Innovative Mikroelektronik Verfahren und vorrichtung zum herstellen dünner epitaktischer halbleiterschichten
US6706583B1 (en) * 2001-10-19 2004-03-16 Lsi Logic Corporation High speed low noise transistor
KR20030035152A (ko) * 2001-10-30 2003-05-09 주식회사 하이닉스반도체 반도체웨이퍼 제조방법
US6870204B2 (en) * 2001-11-21 2005-03-22 Astralux, Inc. Heterojunction bipolar transistor containing at least one silicon carbide layer
DE10160509A1 (de) * 2001-11-30 2003-06-12 Ihp Gmbh Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US20030111013A1 (en) * 2001-12-19 2003-06-19 Oosterlaken Theodorus Gerardus Maria Method for the deposition of silicon germanium layers
JP3914064B2 (ja) * 2002-02-28 2007-05-16 富士通株式会社 混晶膜の成長方法及び装置
US6593640B1 (en) * 2002-04-01 2003-07-15 Maxim Integrated Products, Inc. Bipolar transistor and methods of forming bipolar transistors
TWI284348B (en) * 2002-07-01 2007-07-21 Macronix Int Co Ltd Method for fabricating raised source/drain of semiconductor device
US6699765B1 (en) * 2002-08-29 2004-03-02 Micrel, Inc. Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer
US6972441B2 (en) * 2002-11-27 2005-12-06 Intel Corporation Silicon germanium heterojunction bipolar transistor with step-up carbon profile
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7517768B2 (en) * 2003-03-31 2009-04-14 Intel Corporation Method for fabricating a heterojunction bipolar transistor
DE10316531A1 (de) * 2003-04-10 2004-07-08 Infineon Technologies Ag Bipolar-Transistor
US7157379B2 (en) * 2003-09-23 2007-01-02 Intel Corporation Strained semiconductor structures
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US20050114227A1 (en) * 2003-11-25 2005-05-26 Carter Craig M. Web-based tool for maximizing value from surplus assets
US7115955B2 (en) * 2004-07-30 2006-10-03 International Business Machines Corporation Semiconductor device having a strained raised source/drain
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
KR100833491B1 (ko) * 2005-12-08 2008-05-29 한국전자통신연구원 임베디드 상변화 메모리 및 그 제조방법
US7674337B2 (en) * 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
JP5090451B2 (ja) * 2006-07-31 2012-12-05 アプライド マテリアルズ インコーポレイテッド 炭素含有シリコンエピタキシャル層の形成方法
DE112007001813T5 (de) * 2006-07-31 2009-07-09 Applied Materials, Inc., Santa Clara Verfahren zum Steuern der Morphologie während der Bildung einer epitaktischen Schicht
US8394196B2 (en) * 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
US7960236B2 (en) * 2006-12-12 2011-06-14 Applied Materials, Inc. Phosphorus containing Si epitaxial layers in N-type source/drain junctions
JP2008235560A (ja) 2007-03-20 2008-10-02 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US8130737B2 (en) * 2008-03-12 2012-03-06 Samsung Electronics Co., Ltd. System and method for a multiple hop wireless network
US8476686B2 (en) * 2008-07-09 2013-07-02 Infineon Technologies Ag Memory device and method for making same
US8343825B2 (en) 2011-01-19 2013-01-01 International Business Machines Corporation Reducing dislocation formation in semiconductor devices through targeted carbon implantation
US9064796B2 (en) 2012-08-13 2015-06-23 Infineon Technologies Ag Semiconductor device and method of making the same
CN105874571B (zh) 2013-12-18 2019-12-17 英特尔公司 局部层转移的系统和方法
CN103943670B (zh) * 2014-04-12 2016-10-05 北京工业大学 超结集电区应变硅异质结双极晶体管
JP6473269B2 (ja) * 2016-02-29 2019-02-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN107046058A (zh) * 2017-04-13 2017-08-15 中国电子科技集团公司第二十四研究所 一种具有应变Si组合发射区的异质结双极晶体管及其制备方法
FR3115393A1 (fr) 2020-10-19 2022-04-22 Stmicroelectronics (Crolles 2) Sas Transistor bipolaire et procédé de fabrication

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887134A (en) 1986-09-26 1989-12-12 Canon Kabushiki Kaisha Semiconductor device having a semiconductor region in which either the conduction or valence band remains flat while bandgap is continuously graded
US5514885A (en) * 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
JP2569058B2 (ja) * 1987-07-10 1997-01-08 株式会社日立製作所 半導体装置
US5159424A (en) 1988-12-10 1992-10-27 Canon Kabushiki Kaisha Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device
US5140400A (en) * 1989-03-29 1992-08-18 Canon Kabushiki Kaisha Semiconductor device and photoelectric converting apparatus using the same
US5316958A (en) * 1990-05-31 1994-05-31 International Business Machines Corporation Method of dopant enhancement in an epitaxial silicon layer by using germanium
US5321302A (en) 1990-07-25 1994-06-14 Nec Corporation Heterojunction bipolar transistor having base structure for improving both cut-off frequency and maximum oscillation frequency
JPH04106980A (ja) * 1990-08-24 1992-04-08 Fujitsu Ltd 半導体装置及びその製造方法
JPH05144834A (ja) 1991-03-20 1993-06-11 Hitachi Ltd バイポーラトランジスタ及びその製造方法
US5241214A (en) * 1991-04-29 1993-08-31 Massachusetts Institute Of Technology Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
JPH05102177A (ja) * 1991-10-02 1993-04-23 Hitachi Ltd 半導体集積回路装置及びこれを用いた電子計算機
CA2120261A1 (en) 1991-10-23 1993-04-29 James A. Matthews Bipolar junction transistor exhibiting improved beta and punch-through characteristics
EP0542152B1 (en) * 1991-11-08 1999-07-14 Canon Kabushiki Kaisha Laminated solid-state image sensing apparatus and method of manufacturing the same
JP3077841B2 (ja) * 1992-01-20 2000-08-21 日本電気株式会社 半導体装置およびその製造方法
JP2582519B2 (ja) 1992-07-13 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション バイポーラ・トランジスタおよびその製造方法
US5272096A (en) * 1992-09-29 1993-12-21 Motorola, Inc. Method for making a bipolar transistor having a silicon carbide layer
US5523243A (en) * 1992-12-21 1996-06-04 International Business Machines Corporation Method of fabricating a triple heterojunction bipolar transistor
US5320972A (en) 1993-01-07 1994-06-14 Northern Telecom Limited Method of forming a bipolar transistor
JP3156436B2 (ja) * 1993-04-05 2001-04-16 日本電気株式会社 ヘテロ接合バイポーラトランジスタ
JPH0750410A (ja) 1993-08-06 1995-02-21 Hitachi Ltd 半導体結晶積層体及びその形成方法並びに半導体装置
JPH07115184A (ja) * 1993-08-24 1995-05-02 Canon Inc 積層型固体撮像装置及びその製造方法
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
JPH07153928A (ja) * 1993-11-26 1995-06-16 Toshiba Corp 半導体基板およびその製造方法
US5422502A (en) * 1993-12-09 1995-06-06 Northern Telecom Limited Lateral bipolar transistor
US5734193A (en) * 1994-01-24 1998-03-31 The United States Of America As Represented By The Secretary Of The Air Force Termal shunt stabilization of multiple part heterojunction bipolar transistors
US5646073A (en) 1995-01-18 1997-07-08 Lsi Logic Corporation Process for selective deposition of polysilicon over single crystal silicon substrate and resulting product
US5846867A (en) * 1995-12-20 1998-12-08 Sony Corporation Method of producing Si-Ge base heterojunction bipolar device
KR970054343A (ko) * 1995-12-20 1997-07-31 이준 규소/규소게르마늄 쌍극자 트랜지스터 제조방법
US6750484B2 (en) * 1996-12-09 2004-06-15 Nokia Corporation Silicon germanium hetero bipolar transistor
DE19652423A1 (de) 1996-12-09 1998-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor und Verfahren zur Herstellung der epitaktischen Einzelschichten eines derartigen Transistors
DE19755979A1 (de) * 1996-12-09 1999-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor
US5963817A (en) 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
US6154475A (en) * 1997-12-04 2000-11-28 The United States Of America As Represented By The Secretary Of The Air Force Silicon-based strain-symmetrized GE-SI quantum lasers
EP1178537A3 (en) * 1998-02-20 2004-09-29 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and semiconductor device
JPH11283993A (ja) * 1998-03-31 1999-10-15 Mitsubishi Heavy Ind Ltd 半導体装置の製造方法
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
FR2779571B1 (fr) * 1998-06-05 2003-01-24 St Microelectronics Sa Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee
US6087683A (en) * 1998-07-31 2000-07-11 Lucent Technologies Silicon germanium heterostructure bipolar transistor with indium doped base
JP2000068284A (ja) * 1998-08-19 2000-03-03 Sharp Corp ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ
JP3549408B2 (ja) * 1998-09-03 2004-08-04 松下電器産業株式会社 バイポーラトランジスタ
DE19857640A1 (de) * 1998-12-14 2000-06-15 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung
DE60042666D1 (de) * 1999-01-14 2009-09-17 Panasonic Corp Halbleiterbauelement und Verfahren zu dessen Herstellung
US6258695B1 (en) * 1999-02-04 2001-07-10 International Business Machines Corporation Dislocation suppression by carbon incorporation
US6492711B1 (en) * 1999-06-22 2002-12-10 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor and method for fabricating the same
US6169007B1 (en) * 1999-06-25 2001-01-02 Applied Micro Circuits Corporation Self-aligned non-selective thin-epi-base silicon germanium (SiGe) heterojunction bipolar transistor BicMOS process using silicon dioxide etchback
DE60036594T2 (de) * 1999-11-15 2008-01-31 Matsushita Electric Industrial Co., Ltd., Kadoma Feldeffekt-Halbleiterbauelement
US6461925B1 (en) * 2000-03-30 2002-10-08 Motorola, Inc. Method of manufacturing a heterojunction BiCMOS integrated circuit
US6316795B1 (en) * 2000-04-03 2001-11-13 Hrl Laboratories, Llc Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors
US6333235B1 (en) * 2000-04-12 2001-12-25 Industrial Technologyresearch Institute Method for forming SiGe bipolar transistor
US6417058B1 (en) * 2000-06-14 2002-07-09 Sony Corporation SiGe/poly for low resistance extrinsic base npn transistor
AU2001286450A1 (en) 2000-08-12 2002-02-25 Georgia Tech Research Corporation A system and method for capturing an image
US6894366B2 (en) * 2000-10-10 2005-05-17 Texas Instruments Incorporated Bipolar junction transistor with a counterdoped collector region
US6396107B1 (en) * 2000-11-20 2002-05-28 International Business Machines Corporation Trench-defined silicon germanium ESD diode network
US6440811B1 (en) * 2000-12-21 2002-08-27 International Business Machines Corporation Method of fabricating a poly-poly capacitor with a SiGe BiCMOS integration scheme
US6509242B2 (en) * 2001-01-12 2003-01-21 Agere Systems Inc. Heterojunction bipolar transistor
US6465870B2 (en) * 2001-01-25 2002-10-15 International Business Machines Corporation ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region
US6674102B2 (en) * 2001-01-25 2004-01-06 International Business Machines Corporation Sti pull-down to control SiGe facet growth
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6534371B2 (en) * 2001-06-11 2003-03-18 International Business Machines Corporation C implants for improved SiGe bipolar yield

Also Published As

Publication number Publication date
PL203317B1 (pl) 2009-09-30
CN1322564C (zh) 2007-06-20
IL156930A0 (en) 2004-02-08
JP2004520711A (ja) 2004-07-08
KR100497103B1 (ko) 2005-06-23
JP4700897B2 (ja) 2011-06-15
PL362710A1 (en) 2004-11-02
US7173274B2 (en) 2007-02-06
JP2008153684A (ja) 2008-07-03
US20020100917A1 (en) 2002-08-01
US20080124881A1 (en) 2008-05-29
US6815802B2 (en) 2004-11-09
TW522494B (en) 2003-03-01
US20050054171A1 (en) 2005-03-10
US6426265B1 (en) 2002-07-30
HUP0302872A3 (en) 2004-07-28
KR20030069215A (ko) 2003-08-25
US7713829B2 (en) 2010-05-11
IL156930A (en) 2010-04-15
CN1502124A (zh) 2004-06-02
HUP0302872A2 (hu) 2003-12-29
WO2002061820A1 (en) 2002-08-08
EP1356504A1 (en) 2003-10-29
CZ20032066A3 (cs) 2003-11-12
US20020121676A1 (en) 2002-09-05

Similar Documents

Publication Publication Date Title
JP4917051B2 (ja) シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法
JP4060580B2 (ja) ヘテロ接合バイポーラトランジスタ
US6977398B2 (en) C implants for improved SiGe bipolar yield
US6177717B1 (en) Low-noise vertical bipolar transistor and corresponding fabrication process
JPH11354537A (ja) エピタキシャルベ―スをもつたて形バイポ―ラトランジスタの真性コレクタの選択ド―ピングを行う方法
JP3600591B2 (ja) 半導体装置の製造方法
US7538004B2 (en) Method of fabrication for SiGe heterojunction bipolar transistor (HBT)
JP3515944B2 (ja) ヘテロバイポーラトランジスタ
JP3549408B2 (ja) バイポーラトランジスタ
US7012009B2 (en) Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process
EP0779652A2 (en) Method for making a heterojunction bipolar transistor
KR910005391B1 (ko) 바이폴라 트랜지스터 및 그의 제조방법
JP4823154B2 (ja) へテロ接合バイポーラトランジスタ

Legal Events

Date Code Title Description
RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090108

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090115

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20090126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090212

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20090728

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120104

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20120104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4917051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees